JP4747755B2 - 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置 - Google Patents

有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置 Download PDF

Info

Publication number
JP4747755B2
JP4747755B2 JP2005271721A JP2005271721A JP4747755B2 JP 4747755 B2 JP4747755 B2 JP 4747755B2 JP 2005271721 A JP2005271721 A JP 2005271721A JP 2005271721 A JP2005271721 A JP 2005271721A JP 4747755 B2 JP4747755 B2 JP 4747755B2
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
organic insulating
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005271721A
Other languages
English (en)
Other versions
JP2007088017A (ja
Inventor
和彦 遠藤
重雄 安原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2005271721A priority Critical patent/JP4747755B2/ja
Publication of JP2007088017A publication Critical patent/JP2007088017A/ja
Application granted granted Critical
Publication of JP4747755B2 publication Critical patent/JP4747755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、特に銅配線等の導電領域を含む半導体装置に好適な有機絶縁膜とその作製方法,及びそれを利用しての半導体装置の改良に関する。
近年LSI(大規模集積回路)の高速化、高集積化に伴い、デバイス・ルールの縮小化が進行しているが、そのような微細化に伴って増加する寄生抵抗や寄生容量を極力低減させ、ひいてはより微細な構造を作成するために、様々な新材料が続々と導入されている。多層配線構造等、幾何構造的な工夫にも多くの提案が認められる。しかし、微細化に伴う最も大きな問題、すなわち配線サイズと配線間隔の微細化に反比例し、配線抵抗や配線間容量が増加して来るという点に対する根本的な改善策は未だ完全であるとは言えず、実際、そのような配線抵抗,配線間容量の増加に伴い、実質的に回路の遅延時定数が大きくなり、デバイスの高速動作が阻害されてしまっている。
それでも、これまでの対策として、近年では、以前における主体的材料であったアルミニウム(Al)ないしその合金に代えて、より低抵抗の銅(Cu)ないしその合金を配線用等の金属導電領域材料として用いたり、半導体装置内の配線周りや各素子周辺の埋め込み層に低誘電率の絶縁膜、例えば古典的なSiO2膜(比誘電率およそ4.2)よりも低誘電率のSiOF膜やSiOC膜等の有機含有絶縁膜を用いる等の工夫は認められる。
さらに、金属配線の形成手法に着目すると、ここにCuを用いる場合には、既に「ダマシン法(Damascene Process)」と呼ばれる手法がある程度確立されている。これは端的に言えば、メッキ法と化学的機械研磨法(CMP法:Chemical Mechanical Polishing)とを組み合せたもので、それまでの乾式製法を基本とする半導体装置の作製方法に湿式製法の概念を持ち込み、半導体装置の一層の小型化に貢献することはできた。また、この発展系としてデュアル・ダマシン法というのもあり、これは多層構造の下層部分の金属配線に対して電気的導通を取るためのビア・ホールをCu材料で充填する工程を上層配線の形成と同時になすものであって、より効率的である。
ところが、Cu等の新材料は、これまで半導体装置に広く用いられてきたAlとは異なり、表面に強固な不動態皮膜を形成しないため、大気放置したり、酸素に暴露されると、表面から内部にまで酸化が進行し、比抵抗の上昇や信頼性の低下を招く短所があった。また、CuはSiO2絶縁膜中への拡散係数が高いため、トリメチルシラン(3MS)やテトラメチルシラン(4MS)を用いてSiCHやSiCNH膜等のバリア絶縁膜を形成し、これにより、当該Cuの表面酸化とSiO2絶縁膜中への拡散を防止していた。しかし、この手法では、バリア絶縁膜の誘電率が高く、層間絶縁膜の比誘電率を低下させても系全体の比誘電率が低下しないことが問題となっていた。
そこで近年は、下記非特許文献1に認められるように、CMP法における最適化を図る等により、SiCHもしくはSiCNH膜自体の比誘電率を低下させる試みもなされてはいるが、比誘電率の低下に伴いCuとの密着性が乏しくなり、エレクトロマイグレーションやストレスマイグレーション特性が劣化するなどの問題点を抱えたままであった。
Junji Noguchi,"Dominant Factors in TDDB Degradation of Cu Interconnects"IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 52, NO. 8, AUGUST 2005 1743
本発明はこのような実情に鑑みて成されたもので、系の信頼性を損ねることなく、半導体装置の構築に用いられる有機絶縁膜として、低誘電率でCuとの高い密着性を示す有機絶縁膜を提供することを目的としてなされたものであり、併せて、そうした有機絶縁膜の作製方法、及びそれを用いた半導体装置を提供することを目的とする。
本発明は上記目的を達成するために、
半導体装置において絶縁膜として用いられる有機絶縁膜であって;
炭素の三重結合を有する有機シランを原料ガスとして用いて作られたこと;
を特徴とする有機絶縁膜を提案し、さらに上記の原料ガスに関しては、下記の通りに限定する。
すなわち、本発明では、上記の有機シランは、ジシリルアセチレンとする。
さらに、本発明により上記の原料ガスにより作製される有機絶縁膜SiCHまたはSiCNH膜である
本発明ではまた、
半導体装置において絶縁膜として用いられる有機絶縁膜の作製方法であって;
プラズマCVDによる成膜法を用い、成膜時の使用ガスが炭素の三重結合を有する有機シランとしてのジシリルアセチレンである原料ガスと、酸化剤、及び不活性ガスであって、作製される有機絶縁膜がSiCH膜であること;
を特徴とする有機絶縁膜の作製方法を提案する。
有機絶縁膜として上記のSiCH膜に代え、SiCNH膜を作製する場合として、本発明では、
半導体装置において絶縁膜として用いられる有機絶縁膜の作製方法であって;
プラズマCVDによる成膜法を用い、成膜時の使用ガスが、炭素の三重結合を有する有機シランとしてのジシリルアセチレンである原料ガスと、アンモニアまたは窒素ガス、及び不活性ガスであって、作製される有機絶縁膜がSiCNH膜であること;
を特徴とする有機絶縁膜の作製方法も提案する。
さらに、本発明の特定の態様においては、上記の不活性ガスがヘリウム、アルゴン、キセノンのいずれかであることも提案する。さらに、これも本発明の特定の態様として、有機絶縁膜をSiCH膜として作製する場合の上記の酸化剤がO2,O3,H2O,CO,CO2,N2Oのいずれかであることも提案する。
本発明はこのような有機絶縁膜を用いた半導体装置の発明としても規定できる。すなわち、
少なくとも層間絶縁膜、エッチング・ストッパ膜、Cuのバリア絶縁膜のいずれか一つの絶縁膜を有する半導体装置であって;
当該いずれか一つの絶縁膜が、炭素の三重結合を有する有機シランとして、ジシリルアセチレンを原料ガスとして用いて作られたSiCH膜またはSiCNH膜であること;
を特徴とする半導体装置を提案する。
さらに、本発明半導体装置の下位態様においては、ダマシン溝配線構造を有することを特徴とする半導体装置も提案できる。
また、より具体的な本発明に従う半導体装置として、シリコン半導体基板上に形成された絶縁膜上に形成された第一の絶縁膜と、第一の絶縁膜内に形成された第一の溝配線と、その上に形成された第二の絶縁膜と、第二の絶縁膜上に形成された第三の絶縁膜と、第三の絶縁膜内に形成された第二の溝配線と、第二の絶縁膜内に形成され、第一の溝配線と第二の溝配線とを接続する接続プラグとを有する溝配線構造を有し、第一、第二、第三の絶縁膜の少なくともどれか一つが、炭素の三重結合を有する有機シランとして、ジシリルアセチレンを原料ガスとして用いて作られたSiCHまたはSiCNH膜である半導体装置も提案できる。
この場合また、少なくとも上記第一、第二の溝配線または上記の接続プラグの少なくともどれか一つは、銅または銅含有金属から成ることを特徴とする半導体装置も提案する。そして、これら溝配線または接続プラグは、Ti,TiN,TiSiN,Ta,TaN、及びTaSiNから成る群の一つ以上から構成されたバリアメタル層を有する半導体装置も提案する。
本発明では、バリア性と耐熱性、クラック耐性と密着性というバリア絶縁膜に要求される全ての性質を備えた有機絶縁膜として、炭素の三重結合を有している有機シランを原料ガスとして用いた有機絶縁膜を提案している。そのため、従前の技術におけるような問題を生じさせることなく、低誘電率でかつCuに対しても密着力の高い絶縁膜を実現することができる。その結果、将来に亘ってのLSI(大規模集積回路)のより一層の高速化、高集積化にも大いに寄与し得るものとなる。
以下、本発明の望ましい実施形態に就き詳記するが、まずもって本発明に至り得た知見から説明すると、一般に有機絶縁膜の比誘電率を低減して行くためには、膜中の炭化水素含有量を増加する必要があり、このためには既述した4MSや3MSよりも炭素含有比が大きい原料ガスを使用する必要がある。ところが、膜中の炭素含有比を大きくすると膜中にC-H結合が形成されてしまい、C-H結合の結合エネルギはSi-OやSi-C、Si-Nといった結合エネルギよりも小さく、容易に分解しやすいため、耐熱性の低い膜となってしまう。従って耐熱性を向上するためには、C-H含有量の少ない膜を形成することが効果的であるが、特に水素含有の少ない、炭素三重結合を有する有機絶縁膜を使用することが効果的である。
こうした知見に基づき、本発明者は、半導体装置において絶縁膜として用いられる有機絶縁膜として、炭素の三重結合を有する有機シランを原料ガスとして用いて作られた有機絶縁膜を提案するのである。
そして特に、本発明にて用いるこの有機シランは、図1に示すジシリルアセチレンである。また、本発明により作製される有機絶縁膜は、SiCHまたはSiCNH膜である
さらに、本発明者が得た知見によれば、三重結合を持つ化合物を用いてプラズマCVD(気相化学成長法)によりCu上に薄膜を堆積させると、プラズマ中で炭素の三重結合が解裂する。その結果、炭素は極めて反応性の高い状態になるため、当該原料を用いて堆積した絶縁膜はCuとの極めて強固な結合を持つ。すなわち、極めて反応性が高くCuとの強固な結合が得られるため、密着性を極めて高くすることができる上に、仮に三重結合が膜中に残留してしまうと比誘電率の増加をもたらしてしまう所、プラズマCVDによればプラズマにより三重結合が解裂してしまうので膜中には残留せず、その結果、比誘電率の増加も起こさないで済むという利点を生む。
そこで本発明は、こうした知見に基づいて、半導体装置において絶縁膜として用いられる有機絶縁膜を作製するのに、プラズマCVDによる成膜法を用い、成膜時の使用ガスを炭素の三重結合を有する有機シランのガスと酸化剤、及び不活性ガスとすることも提案する。
以下、より具体的な実施形態に即して本発明を説明するに、まず図2には、本発明で使用可能なプラズマCVD装置として、特に平行平板型プラズマCVD装置10が示されている。この装置構成自体は最早周知故、詳しくは述べないが、成長室(真空漕)16内に上部電極11と下部電極12があり、有機絶縁膜を成長させるべき基板50は下部電極12上に設置される。高周波電源13から発生した高周波は上部電極11と下部電極12間に印加される。また、下部電極12は図示しないが必要に応じヒータによる加熱が可能となっている。装置10には成長室16内に原料気体を導入するための気体導入部14と、成長室16内からガスを排気するガス排気部15も接続されている。
気体導入部14には図示しない封止バルブとマスフローコントローラを介して原料ガスのシリンダが接続されており、成長室16内への気体導入配管は200℃程度まで加熱できる構造になっている。
さて、本発明に従い、有機絶縁膜としてSiCH膜を作製した第一の実施形態に就き説明すると、図2に示すような平行平板型プラズマCVD装置10中の下部電極12上にSiCH有機絶縁膜を形成すべき基板50としてSiウエハを配置し、当該基板50を少なくとも200℃以上、この場合は400℃に加熱した。気体導入部14を介し、成長室16内に原料ガスとして図1に示したジシリルアセチレンを用い、加えて酸化剤としてのO2、不活性ガスであるHeを導入した。マスフローコントローラにより原料ガス流量を制御し、ジシリルアセチレンは200SCCM、Heは500SCCM流した。成膜時圧力は500Pa、高周波電力は200Wとした。
こうした条件で作成した本発明SiCH膜の比誘電率を測定した所、その比誘電率は3.5となり、従前の手法に従い3MSもしくは4MSを用いて堆積した膜(それぞれ比誘電率は4.5)に比し、低誘電率化に成功した。また、上記成膜条件で屈折率は1.70であった。
さらに、FTIR(フーリエ変換赤外分光法)による測定の結果、図3に示すように膜中にはSi-(CH2)n,Si-(CH3),Si-H結合が存在していることが認められるが、膜中に水分によるSi-OH結合は検出されず、炭素の三重結合も膜中には存在しなかった。これは極めて望ましい結果であり、Cuのバリア性に関しても良好なことが示されている。また、基板50を450℃まで加熱してのバイアス電圧印加によるCuの拡散加速試験を行っても、Cuの拡散は見られなかった。すなわち従来の3MS等を用いて堆積したSiCH膜と同等の性質を持つことが分かった。
活性ガスは上記のヘリウムの他、アルゴン、キセノン等であって良く、酸化剤もO2の他、O3,H2O,CO,CO2,N2Oの使用が考えられる。さらに、図2に示されている平行平板型プラズマCVD装置10ではなくても、プラズマCVD装置10として、例えばECR励起プラズマCVD装置、ヘリコン波励起ないし誘導結合型プラズマCVD装置を使用しても、本発明に従う同等の膜が得られることを確認した。これらの点は、下記の他の実施形態に関しても同様であることを予め述べておく。
次に本発明第二の実施形態として、SiCNH膜を作製した場合を挙げる。装置構成は図2に示されている平行平板型プラズマCVD装置10と同様であるが、成長室16内には有機シランとして選択した図1に示すジシリルアセチレンを200SCCMを流し、同時に不活性ガスであるHeを500SCCM,膜中への窒素導入のためのアンモニアを300SCCM流した。成膜時の圧力は500Pa,高周波電力200W,基板50の温度は400℃とした。
この結果、膜中に窒素が導入され、SiCNH膜が形成されることを確認した。Cuのバリア性に関してもやはり良好であり、基板50を450℃に加熱してバイアス電圧印加によるCuの拡散加速試験を行っても、Cuの拡散は見られなかった。すなわち、先の実施形態におけると同様、従来の3MSを用いて堆積したSiCNH膜と同等の性質を持つことが分かった。また、比誘電率は3.7と優れていた。なお、アンモニアに代えて窒素ガスの導入も可能である。
また、Cu上にバリア絶縁膜を堆積してスクラッチテストにより密着力を測定した所、ジシリルアセチレンを原料に用いた場合、密着力は従来の3MSや4MSを原料に用いた場合に比べて、およそ50%も向上することがわかり、新規原料は密着力増大に著しい効果をもたらすことが分かった。
こうしたことから、少なくとも層間絶縁膜、エッチングストッパ膜、Cuのバリア絶縁膜のいずれか一つの絶縁膜を有する半導体装置において本発明を適用し、当該いずれか一つの絶縁膜を上記の実施形態に即して述べたような本発明有機絶縁膜とすることは、電子装置として極めて有用な装置となることが分かる。もちろん、先に述べたダマシン溝配線構造を併用することで、そうした装置はより一層小型で高速な素子となり得る。本発明がそうした装置を提案する所以でもある。
このような思想に即して構築される半導体装置の一製造工程例に就き、図4以降に即して説明する。各図において同一の符号は同一の構成要素を示すが、まず、図4(A) に示すように、シリコン基板50上にあって予めトランジスタ等の素子や素子分離領域(いずれも図示せず)が形成されている層構造51上に、エッチング・ストッパとして、本発明に従いジシリルアセチレンを原料ガスに用いることで比誘電率3.7のSiCNH膜52を堆積し、さらに比誘電率2.4のSiOC膜を400nm厚に堆積して層間絶縁膜53とした。この層間絶縁膜53上に加工のためのハードマスク54としてSiO2膜54を100nm程、堆積した。
続いて図4(B)に示すように、公知のフォトリソグラフィとドライエッチング技術を援用し、絶縁膜、配線を形成するための溝55を形成した。その後、公知のO2アッシング技術とウエット剥離技術によりレジストパターンを除去し、図4(C) に示すように、高真空下でのスパッタリング法を適用してCuの拡散防止膜ともなる20nm厚のTaやTaN膜ないしCuメッキのためのシード層ともなるCu層56とを連続的に配線溝55の内壁を覆うように堆積してから、図4(D) に示すように、配線溝55を埋め込むように、メッキ法によりCu層57を形成した。
次いで、図5(A) に示すように、配線溝55内以外の余剰なCu層部分は、既述したCMP法により除去し、配線57cを一応、形作った。その後、図5(B) に示すように、バリア絶縁膜(パッシベーション膜)58として、本発明に従いジシリルアセチレンを原料ガスに用いてSiCNH膜58をプラズマ励起による化学的気相成長法により50nm厚に堆積した。
本発明者はさらに、上部の積層構造の構築を図る工程も試みた。その一工程例に就き述べると、図5(B) に示した工程において形成されたバリア絶縁膜58をエッチング・ストッパ層58として構成し、その上に図5(C)に示すように、比誘電率2.4のSiOC層間絶縁膜59を200nm厚に堆積し、さらにその上にSiO2ハードマスク60を100nmm厚に堆積させた。
次に、公知既存の微細加工技術により、当該層間絶縁膜59に深さ200nm、直径100nmのスルー・ホール61を穿ち、その底にエッチング・ストッパ層58の表面を露出させてから、さらにエッチ・バックにより当該エッチング・ストッパ層58をエッチング除去し、図5(D) に示すように、スルー・ホール61の底に下層のCu配線57cの上部表面を露出させた。
次いで図6(A) に示すように、既に図4(C) に関する工程で説明したと同様の手順で、スルー・ホール61の内周面と底に20nm厚のTaやTaN,あるいはCuをスパッタリング法により堆積し、その後、図6(B) に示すように、メッキ法で当該スルー・ホール61内をCu層63で充填してから、図6(C) に示すように、余剰なCu層63領域をCMP法で除去し、縦方向配線となるCuプラグ63pを形成した。
もちろん、図6(D) に示すように、図6(C) に示されている素子構造上にさらに層間絶縁膜65、ハードマスク66を形成し、既述の手法でスルー・ホール67を開口させ、その中にCu配線68cを形成し、表面をパッシベーション膜69で覆う等して多層構造を得ることができ、さらに、そうした工程を繰り返すことで、要すれば何層にも渡る積層構造を持つ半導体装置を構築することができる。
すなわち、こうした製造行程例に即する本発明実施形態を一般化して言えば、シリコン半導体基板上に形成された絶縁膜上に形成された第一の絶縁膜と、第一の絶縁膜内に形成された第一の溝配線と、その上に形成された第二の絶縁膜と、第二の絶縁膜上に形成された第三の絶縁膜と、第三の絶縁膜内に形成された第二の溝配線と、第二の絶縁膜内に形成され、第一の溝配線と第二の溝配線とを接続する接続プラグとを有する溝配線構造を有している基本的な半導体装置構造において、当該第一、第二、第三の絶縁膜の少なくともどれか一つを先に述べた本発明実施形態に認められるようなSiCHまたはSiCNH膜で構成した半導体装置は、非常に小型、高性能な装置となり得る。
この場合また、少なくとも上記した溝配線や接続プラグの一方は、銅または銅含有金属から成ることが望ましく、さらに、これら溝配線または接続プラグは、Ti,TiN,TiSiN,Ta,TaN、及びTaSiNから成る群の一つ以上から構成されたバリアメタル層を有する事が望ましい。
なお、上記のように本発明を適用した半導体装置の信頼性チェックを行った所、銅配線のエレクトロマイグレーションによる断線不良や、大電流での使用中に隣接同士のCuが弱い界面を突き抜けてショートしてしまうと言った不良の発生率は、およそ10%程度も低減することに成功し、信頼性に関しても本発明は著しい効果を呈することがわかった。
さらに、図4〜6に即しての製造工程例においては、いわゆるダマシン法における基本的な方法、言わばシングル・ダマシン法を採用しているが、もちろん、冒頭に述べたデュアル・ダマシン法での半導体装置製造も考えられ、その際にも本発明は効果的に適用することができる。
本発明に用い得る有機シラン例の説明図である。 本発明にて用い得る平行平板型プラズマCVD装置の概略構成図である。 本発明に従い作製された有機絶縁膜のフーリエ変換赤外分光法による測定結果の説明図である。 本発明に従う半導体装置製造工程例の説明図である。 図4に引き続く、本発明に従う半導体装置製造工程例の説明図である。 図5に引き続く、本発明に従う半導体装置製造工程例の説明図である。
符号の説明
10 平行平板型プラズマCVD装置
11 上部電極
12 下部電極
13 高周波電源
14 気体導入部
15 ガス排気部
16 成長室
50 基板
51,53,59 層間絶縁膜
52,58 エッチング・ストッパ(バリア絶縁膜)
57c,68c 銅配線
63p 銅プラグ

Claims (10)

  1. 半導体装置において絶縁膜として用いられる有機絶縁膜であって;
    炭素の三重結合を有する有機シランとして、ジシリルアセチレンを原料ガスとして用いて作られたSiCH膜またはSiCNH膜である有機絶縁膜。
  2. 半導体装置において絶縁膜として用いられる有機絶縁膜の作製方法であって;
    プラズマCVDによる成膜法を用い、成膜時の使用ガスが、炭素の三重結合を有する有機シランとしてのジシリルアセチレンである原料ガスと、酸化剤、及び不活性ガスであって、作製される上記有機絶縁膜がSiCH膜であること;
    を特徴とする有機絶縁膜の作製方法。
  3. 半導体装置において絶縁膜として用いられる有機絶縁膜の作製方法であって;
    プラズマCVDによる成膜法を用い、成膜時の使用ガスが、炭素の三重結合を有する有機シランとしてのジシリルアセチレンである原料ガスと、アンモニアまたは窒素ガス、及び不活性ガスであって、作製される上記有機絶縁膜がSiCNH膜であること;
    を特徴とする有機絶縁膜の作製方法。
  4. 請求項2または3記載の有機絶縁膜の作製方法であって;
    上記不活性ガスがヘリウム、アルゴン、キセノンのいずれかであること;
    を特徴とする有機絶縁膜の作製方法。
  5. 請求項2記載の有機絶縁膜の作製方法であって;
    上記酸化剤がO2,O3,H2O,CO,CO2,N2Oのいずれかであること;
    を特徴とする有機絶縁膜の作製方法。
  6. 少なくとも層間絶縁膜、エッチング・ストッパ膜、Cuのバリア絶縁膜のいずれか一つの絶縁膜を有する半導体装置であって;
    該いずれか一つの絶縁膜が、炭素の三重結合を有する有機シランとして、ジシリルアセチレンを原料ガスとして用いて作られたSiCH膜またはSiCNH膜であること;
    を特徴とする半導体装置。
  7. 請求項6記載の半導体装置であって;
    ダマシン溝配線構造を有すること;
    を特徴とする半導体装置。
  8. シリコン半導体基板上に形成された絶縁膜上に形成された第一の絶縁膜と、該第一の絶縁膜内に形成された第一の溝配線と、その上に形成された第二の絶縁膜と、該第二の絶縁膜上に形成された第三の絶縁膜と、該第三の絶縁膜内に形成された第二の溝配線と、上記第二の絶縁膜内に形成され、上記第一の溝配線と上記第二の溝配線とを接続する接続プラグとを有する溝配線構造を有し;
    上記第一、第二、第三の絶縁膜の少なくともどれか一つが、炭素の三重結合を有する有機シランとして、ジシリルアセチレンを原料ガスとして用いて作られたSiCHまたはSiCNH膜であること;
    を特徴とする半導体装置。
  9. 請求項8記載の半導体装置であって;
    上記第一、第二の溝配線または上記接続プラグの少なくともどれか一つは、銅または銅含有金属から成ること;
    を特徴とする半導体装置。
  10. 請求項9記載の半導体装置であって;
    上記第一、第二の溝配線または上記接続プラグの少なくともどれか一つは、Ti,TiN, TiSiN,Ta,TaN、及びTaSiNから成る群の一つ以上から構成されたバリアメタル層を有すること:
    を特徴とする半導体装置。
JP2005271721A 2005-09-20 2005-09-20 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置 Active JP4747755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005271721A JP4747755B2 (ja) 2005-09-20 2005-09-20 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005271721A JP4747755B2 (ja) 2005-09-20 2005-09-20 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2007088017A JP2007088017A (ja) 2007-04-05
JP4747755B2 true JP4747755B2 (ja) 2011-08-17

Family

ID=37974738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005271721A Active JP4747755B2 (ja) 2005-09-20 2005-09-20 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4747755B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152093B2 (ja) * 2009-04-24 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2020136387A (ja) 2019-02-15 2020-08-31 東京エレクトロン株式会社 成膜方法、成膜処理用の処理容器のクリーニング方法及び成膜装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62116776A (ja) * 1985-11-14 1987-05-28 Mitsubishi Chem Ind Ltd 薄膜の製造方法
KR20030002993A (ko) * 2001-06-29 2003-01-09 학교법인 포항공과대학교 저유전체 박막의 제조방법
US6541842B2 (en) * 2001-07-02 2003-04-01 Dow Corning Corporation Metal barrier behavior by SiC:H deposition on porous materials
JP2005045058A (ja) * 2003-07-23 2005-02-17 Mitsui Chemicals Inc 銅拡散バリア性絶縁膜の形成方法およびその絶縁膜
JP4513956B2 (ja) * 2003-07-30 2010-07-28 日本電気株式会社 有機高分子膜及びその製造方法

Also Published As

Publication number Publication date
JP2007088017A (ja) 2007-04-05

Similar Documents

Publication Publication Date Title
TWI246117B (en) Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof
JP4090740B2 (ja) 集積回路の作製方法および集積回路
KR100649917B1 (ko) 유기 절연막 및 그 제조 방법과, 유기 절연막을 이용한반도체 장치 및 그 제조 방법
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US20060189153A1 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
JP5325113B2 (ja) 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法
TW200305255A (en) Semiconductor device
KR101674057B1 (ko) 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
US20110059607A1 (en) Semiconductor device manufacturing method
JP3193335B2 (ja) 半導体装置の製造方法
KR20070100131A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
US20080188074A1 (en) Peeling-free porous capping material
US7253524B2 (en) Copper interconnects
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
US6649512B1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
US7351653B2 (en) Method for damascene process
JP4854938B2 (ja) 半導体装置およびその製造方法
JP4747755B2 (ja) 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置
JP2005050954A (ja) 半導体装置およびその製造方法
JP4034197B2 (ja) 半導体装置の製造方法
TWI399811B (zh) 半導體元件及其製造方法
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
JP2560623B2 (ja) 半導体装置の製造方法
US6753607B1 (en) Structure for improving interlevel conductor connections

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Ref document number: 4747755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250