JP4034197B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4034197B2
JP4034197B2 JP2003024719A JP2003024719A JP4034197B2 JP 4034197 B2 JP4034197 B2 JP 4034197B2 JP 2003024719 A JP2003024719 A JP 2003024719A JP 2003024719 A JP2003024719 A JP 2003024719A JP 4034197 B2 JP4034197 B2 JP 4034197B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003024719A
Other languages
English (en)
Other versions
JP2004235569A (ja
Inventor
昇 森田
達矢 宇佐美
光市 大音
貞之 大西
幸司 有田
良平 北尾
洋一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003024719A priority Critical patent/JP4034197B2/ja
Priority to US10/766,921 priority patent/US7074698B2/en
Publication of JP2004235569A publication Critical patent/JP2004235569A/ja
Application granted granted Critical
Publication of JP4034197B2 publication Critical patent/JP4034197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置、特に低誘電率層間膜を用いた多層配線構造および製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化に伴う配線のＲＣ遅延の増大の問題を解決するべく、配線容量を低減するために層間絶縁膜として比誘電率の低いSiOCH膜が、バリア絶縁膜、エッチングストッパー膜としてSiCH膜、SiCHN膜が検討されてきている。これらのプラズマＣＶＤ法によって形成される絶縁膜は、主に３００〜５００度の温度条件で形成されるため、基板温度安定のステップが必要となってくる。図１にプラズマＣＶＤ法によるこれらの絶縁膜の成膜ステップを示す。▲１▼チャンバー内に基板を搬入し、▲２▼続いてチャンバー内にガスを導入して基板温度を安定させる、▲３▼チャンバー内を真空引きし、▲４▼チャンバー内に原料ガスを導入する、▲５▼プラズマにより基板上に絶縁膜を形成する、▲６▼基板を搬出する。従来、基板温度安定のステップには、安価なＮ２が用いられてきた。
【０００３】
【発明が解決しようとする課題】
しかしながら、基板温度安定をＮ２で行った場合、表１に示すように熱伝導率が小さいため、基板温度の上昇が遅くなる。このため、基板温度が低い状態で成膜が開始されるため、絶縁膜成膜初期の膜質が劣化してしまい、下地の絶縁膜および金属膜との密着性劣化の原因となる。
【０００４】
【表１】
Figure 0004034197
【０００５】
また、Cu配線上にSiN膜を成膜する前にN2プラズマ処理を行うことにより、配線間TDDB（Time-dependent dielectric breakdown）が劣化することが報告されており（Proceeding of IRPS 2000,pp.339-343）、基板温度安定ステップのN2が、成膜時に残存することによるTDDBの劣化が懸念される。
【０００６】
従って本発明の目的は、絶縁膜成膜初期の膜質を改善し、密着性の良好な絶縁膜の形成方法を提供することである。本発明の他の目的は、信頼性の高い絶縁膜の形成方法を提供することである。
【０００７】
本発明においては、基板温度安定ステップに、熱伝導率０．１Ｗ／ｍｋ以上の水素を用いることによって、上述した目的を達成するものである。
【０００８】
【発明の実施の形態】
本発明の実施の形態にかかる半導体装置について、以下の図面を参照して説明する。
図２は、第１の本実施の形態の半導体装置のシングルダマシン構成を示す部分断面図である。この半導体装置は、Ｓｉ基板上に形成されたＭＯＳトランジスタ等の素子（図示せず）を覆う下地絶縁膜２０１上に第１のエッチングストッパー膜２０２、その上に、第１のＳｉＯＣＨ膜２０３、その上に第１のハードマスク膜２０４その積層絶縁層に第１の銅配線２１０が形成されており、その銅配線の上部を覆うように、第１のバリア絶縁膜２１１が形成されている。その上に第２のＳｉＯＣＨ膜２１２、さらにその上の第２のハードマスク膜２１３が異層間絶縁膜として、形成されている。その異層間絶縁膜と第１のバリア絶縁膜２１１を貫通して銅プラグ２２８が形成されている。さらにその上層には、第２のエッチングストッパー膜２１４、その上に第３のＳｉＯＣＨ膜２１７、第３のハードマスク膜２１８が形成されている。その積層絶縁膜には第２の銅配線２２４が形成されており、その上に第２のバリア絶縁膜２２３が形成されている。その上層はこの繰り返しが行われ、シングルダマシン構造の多層化配線が形成される。
【０００９】
以上構成されている層間膜のうち、第１および第２のバリア絶縁膜、第１および第１のエッチングストッパー膜が前記に記載したＳｉＣＨ，ＳｉＣＨＮのいずれかであり、またはＳｉＯＣＨ膜が前記で記載したＳｉＯＣＨであることを特徴とする。
【００１０】
次に上述した半導体装置の製造方法を説明する。本実施形態では、半導体装置をダマシン法を用いて製造する。図３〜図１３はシングルダマシン法によるＣｕ配線の形成工程を順に示す図である。
【００１１】
まず、図３（ａ）に示すように、下地絶縁膜３０１上に第１のエッチングストッパー絶縁膜３０２、第１のＳｉＯＣＨ膜３０３、第１のハードマスク膜３０４を順次成膜した。
第１のエッチングストッパー絶縁膜３０２はＳｉＣＨ、ＳｉＣＨＮであり、平行平板プラズマＣＶＤ法で３０ｎｍ〜１５０ｎｍの厚さで成膜した。第１のＳｉＯＣＨ膜は３０３は２００〜１０００ｎｍ程度の厚さで成膜する。第１のハードマスク膜３０４はＳｉＯ２、ＳｉＮ、ＳｉＯＮであり、５０ｎｍ〜２００ｎｍ程度の厚さで成膜した。
【００１２】
それらの上に第１のフォトレジスト３０５を第１のハードマスク膜３０４上に形成し、フォトリソグラフィー技術により溝パターン３０６を形成した。
続いて、図３（ｂ）に示すように、溝パターン３０６がパターニングされた第１のフォトレジスト膜３０５をマスクとして、ドライエッチング技術により第１のハードマスク膜３０４、第１のＳｉＯＣＨ膜３０４を得エッチングし、フォトレジスト３０５を剥離後、全面エッチバックにより、第１のエッチングストッパー膜３０２を抜き、第１の配線溝パターン３０７を形成した。
【００１３】
次に、図４（ａ）に示すように、第１のバリアメタル膜３０８および第１の導体膜３０９を形成した。第１のバリアメタル膜３０８はＴａ、ＴａＮ、ＴｉＮ等から構成される膜であり、スパッタリング法またはＣＶＤ法により形成される。第１の導体膜３０９はＣｕ膜または、Ｃｕ合金膜であり、スパッタリング法、ＣＶＤ法、メッキ法により形成した。その後、図４（ｂ）に示すようにＣＭＰによりハードマスク膜上のバリアメタル膜、導体膜を除去し第１の配線３１０を形成した。
【００１４】
次に、図５（ａ）に示すように、第１のバリア絶縁膜３１１、第２のＳｉＯＣＨ膜３１２、第２のハードマスク膜３１３を順次成膜した。次に、図５（ｂ）に示すようにそれらの上に前記と同様に、フォトリソグラフィー技術によりフォトレジスト３１５を用いたビアパターンを形成した。次に、図６に示すようにドライエッチング技術により第２のハードマスク膜３１３、第２のＳｉＯＣＨ膜３１２をエッチングし、フォトレジスト３１５を剥離する。その後、全面エッチバックにより、第１のバリア絶縁膜３１１を抜き、ビアパターン３１６を形成した。
【００１５】
次に、図７に示すように、第２のバリアメタル膜３２６および第２の導体膜３２７を形成した。第２のバリアメタル膜３２６はＴａ、ＴａＮ、ＴｉＮ 等から構成される膜であり、スパッタリング法またはＣＶＤ法により形成される。第２の導体膜３２７はＣｕ膜または、Ｃｕ合金膜であり、スパッタリング法、ＣＶＤ法、メッキ法により形成される。その後、図８（ａ）に示すようにＣＭＰによりハードマスク膜上のバリアメタル膜、導体膜を除去し第１の導体プラグ３２８を形成した。
【００１６】
その後、図８（ｂ）のように、その上に第２のエッチングストッパー膜３１４を形成する。さらに図９のように、第３のＳｉＯＣＨ膜３１７を形成し、その上に第３のハードマスク膜を形成した。その上に反射防止膜３２５を形成し、さらにその上から、第３のフォトレジスト３１９で第２配線溝レジストパターン３２０を形成した。
【００１７】
図１０のようにフォトレジストマスク３１９により、第３のハードマスク膜３１８、および第３のＳｉＯＣＨ膜３１７をエッチング加工し、第３のフォトレジスト３１９を剥離後、全面エッチバックにより、第２のエッチングストッパー膜３１４の配線パターンを抜いた。図１１のように、第３のバリアメタル３２１を形成し、第３の導体膜３２２を形成した。図１２のように、ＣＭＰによりハードマスク膜上のバリアメタル膜３２１、導体膜３２２を除去し第２の配線３２４を形成した。図１３のように、第２のバリア絶縁膜３２３を形成した。これを繰り返すことにより、多層化配線を形成することができる。
【００１８】
図１４は本発明に係る方法を実施するための平行平板型プラズマＣＶＤ装置を略示したものである。装置は反応チャンバー２内に設置され半導体基板１が載置されるサセプタ３と、サセプタ３内部に内設された抵抗加熱ヒーター５と、反応チャンバー２内にあってサセプタ３と平行に対向して設置されたシャワーヘッド４と、外部の真空ポンプ（図示せず）接続された排気口６と、半導体基板１を反応チャンバー２内に搬入もしくは搬出するためのゲート弁７と、シャワーヘッドに結合された配管８と、配管８の両端の間に設置されたバルブ９と、高周波発振器１０ からなる。
【００１９】
処理ガスは、マスフローコントローラー（図示せず）により所定の流量に制御された後、配管８を通じてバルブ９を介し反応チャンバー２のシャワーヘッド４を介して反応チャンバー２内に均一に供給される。サセプタ３およびシャワーヘッド４は高周波電圧の電極として機能し、両者の間の空間に高周波発振器１０からの高周波電力を供給しプラズマ領域を形成する。
【００２０】
はじめに、上述の実施の形態におけるエッチングストッパー膜、バリア絶縁膜として用いたSiCH膜の成膜方法について説明する。平行平板プラズマＣＶＤ装置の反応チャンバー２内に半導体基板１を搬入し150℃〜450℃に加熱したサセプタ３上に載置する。続いてヘリウムまたは水素を500〜10000sccmで反応チャンバー２内に導入し、反応チャンバー２内の圧力を1.0〜10Torrに調整し、5〜100秒保持して基板温度を安定させる。5〜20秒間反応チャンバー２内を真空引きした後、反応チャンバー２内に原料ガスとして有機シラン、不活性ガスををそれぞれ100〜500sccm、500sccm〜2000sccmの流量で導入し、反応チャンバー２内の圧力を2.0〜10Torrに調整し5〜10秒間保持した後、200〜500WのRFパワーを印加して半導体基板１上にSiCH膜を形成する。前記有機シランはトリメチルシラン、テトラメチルシランまたはトリメチルビニルシランであり、不活性ガスは、ヘリウム、アルゴン、キセノンのいずれか一つまたはこれらの混合物である。基板温度安定をヘリウムで行う場合、その後の真空引きは行わなくてもよい。
【００２１】
続いて、上述の実施の形態におけるエッチングストッパー膜、バリア絶縁膜として用いたSiCHN膜の成膜方法について説明する。平行平板プラズマＣＶＤ装置の反応チャンバー２内に半導体基板１を搬入し150℃〜450℃に加熱したサセプタ３上に載置する。続いてヘリウムまたは水素を500〜10000sccmで反応チャンバー２内に導入し、反応チャンバー２内の圧力を1.0〜10Torrに調整し5〜100秒保持して基板温度を安定させる。5〜20秒間反応チャンバー２内を真空引きした後、反応チャンバー２内に原料ガスとして有機シラン、不活性ガス、窒素含有ガスをそれぞれ100〜500sccm、500sccm〜2000sccm、100〜500sccmの流量で導入し、反応チャンバー２内の圧力を2.0〜10Torrに調整し5〜10秒間保持した後、200〜500WのRFパワーを印加して半導体基板１上にSiCHN膜を形成する。前記有機シランはトリメチルシラン、テトラメチルシランまたはトリメチルビニルシランであり、不活性ガスは、ヘリウム、アルゴン、キセノンのいずれか一つまたはこれらの混合物であり、窒素含有ガスはアンモニアである。。基板温度安定をヘリウムで行う場合、その後の真空引きは行わなくてもよい。
【００２２】
続いて、上述の実施の形態における層間絶縁膜として用いたSiCOH膜の成膜方法について説明する。平行平板プラズマＣＶＤ装置の反応チャンバー２内に半導体基板１を搬入し150℃〜450℃に加熱したサセプタ３上に載置する。続いてヘリウムまたは水素を500〜10000sccmで反応チャンバー２内に導入し、反応チャンバー２内の圧力を1.0〜10Torrに調整し5〜100秒保持して基板温度を安定させる。5〜20秒間反応チャンバー２内を真空引きした後、反応チャンバー２内に原料ガスとして有機シラン、不活性ガス、酸化ガスをそれぞれ500〜2000sccm、100sccm〜500sccm、200〜1000sccmの流量で導入し、反応チャンバー２内の圧力を2.0〜10Torrに調整し5〜10秒間保持した後、200〜1000WのRFパワーを印加して半導体基板１上にSiCOH膜を形成する。前記有機シランはトリメチルシラン、テトラメチルシランまたはトリメチルビニルシランであり、不活性ガスは、ヘリウム、アルゴン、キセノンのいずれか一つまたはこれらの混合物であり、、酸化ガスはO2、O3、H2O、CO、CO2のいずれか一つまたはこれらの混合物である。基板温度安定をヘリウムで行う場合、その後の真空引きは行わなくてもよい。
【００２３】
続いて、本発明の方法を用いて得られる絶縁膜の密着性改善の効果を以下に示す。基板温度安定ステップの条件は表２に示す通りで、それ以外のステップは従来条件と同一条件で行った。
【００２４】
【表２】
Figure 0004034197
【００２５】
まず、本発明の方法を用いて得られるバリア絶縁膜とCu膜との密着強度測定結果を図１５に示す。密着強度測定はスクラッチテストにより行った。ＳｉＣＨ、ＳｉＣＨＮとも本発明により密着性が改善されている。従来条件では、成膜初期の基板温度が低いため、炭素濃度が高くＣｕ膜との密着性が劣化したものと考えられる。続いて、本発明のＳｉＣＨＮ膜を図２に記載の半導体装置のバリア絶縁膜として用いた場合の、エレクトロマイグレーション耐性評価結果を図１６に示す。本発明により、エレクトロマイグレーション耐性が改善されており、Ｃｕ膜との密着性改善の効果であると考えられる。
【００２６】
次に、本発明の方法を用いて得られるSiOCH膜の、SiCNH膜上に成膜した場合の密着強度測定結果を図１７に示す。密着強度測定は４点曲げ法により行った。本発明により密着性が改善されている。前記のＳｉＣＨ膜、ＳｉＣＨＮ膜と同様に、従来条件では、成膜初期の基板温度が低いため、炭素濃度が高く密着性が劣化したものと考えられる。
【００２７】
続いて、本発明のＳｉＣＨＮ膜を図２に記載の半導体装置のバリア絶縁膜として用いた場合の、配線間ＴＤＤＢ評価結果を図１８に示す。本発明により、配線間ＴＤＤＢ寿命が10倍程度改善されているのがわかる。また、従来例の基板温度安定ステップにN2を用いた場合、基板温度安定ステップ後の真空引きステップを、10秒から5秒に変更した場合、配線間ＴＤＤＢ寿命が1/10程度に悪化することが確認されており、本発明における配線間ＴＤＤＢの改善は、成膜ガス中へのN2の混入が防止されたことによると考えられる。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、基板温度安定ステップに熱伝導率0.1W/mk以上の水素、ヘリウムを用いることによって、絶縁膜成膜初期の膜質を改善し、密着性が良好で信頼性の高い絶縁膜を形成することができる。
【図面の簡単な説明】
【図１】プラズマＣＶＤ法による絶縁膜の成膜フロー
【図２】本発明のシングルダマシン構造の断面図
【図３】本発明のシングルダマシンのプロセスフローの説明図
【図４】本発明のシングルダマシンのプロセスフローの説明図
【図５】本発明のシングルダマシンのプロセスフローの説明図
【図６】本発明のシングルダマシンのプロセスフローの説明図
【図７】本発明のシングルダマシンのプロセスフローの説明図
【図８】本発明のシングルダマシンのプロセスフローの説明図
【図９】本発明のシングルダマシンのプロセスフローの説明図
【図１０】本発明のシングルダマシンのプロセスフローの説明図
【図１１】本発明のシングルダマシンのプロセスフローの説明図
【図１２】本発明のシングルダマシンのプロセスフローの説明図
【図１３】本発明のシングルダマシンのプロセスフローの説明図
【図１４】本発明で用いた平行平板型ＣＶＤ装置の構成図
【図１５】本発明と従来条件の、Ｃｕ膜とバリア絶縁膜との密着性強度比較
【図１６】本発明と従来条件のエレクトロマイグレーション寿命比較
【図１７】本発明と従来条件の、ＳｉＣＨＮ膜とＳｉＣＯＨ膜との密着性強度比較
【図１８】本発明と従来条件の、ＴＤＤＢ寿命比較
【符号の説明】
１ 半導体基板
２ 反応チャンバー
３ サセプタ
４ シャワーヘッド
５ ヒーター
６ 排気口
７ ゲート弁
８ 配管
９ バルブ
１０ 高周波発振器

Claims (15)

  1. プラズマＣＶＤ法により基板上に絶縁膜を形成するステップの前に、チャンバー内に熱伝導率０．１Ｗ／ｍｋ以上の水素ガスを導入する基板温度安定ステップを有することを特徴とする半導体装置の製造方法。
  2. 前記絶縁膜を形成する前に、銅膜または銅合金膜を前記基板に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記絶縁膜が、ＳｉＣＨ、ＳｉＣＨＮ、ＳｉＯＣＨであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 請求項３に記載のＳｉＣＨ膜が、有機シランと不活性ガスにより形成されることを特徴とする半導体装置の製造方法。
  5. 請求項３に記載のＳｉＣＨＮ膜が、有機シランと不活性ガスと窒素含有ガスにより形成されることを特徴とする半導体装置の製造方法。
  6. 請求項３に記載のＳｉＯＣＨ膜が、有機シランと不活性ガスと酸化ガスにより形成されることを特徴とする半導体装置の製造方法。
  7. 請求項４，５，６に記載の有機シランがトリメチルシラン、テトラメチルシランまたはトリメチルビニルシランの少なくとも１つを有することを特徴とする半導体装置の製造方法。
  8. 請求項４，５，６に記載の不活性ガスがヘリウム、アルゴン、キセノンの少なくとも１つを有することを特徴とする半導体装置の製造方法。
  9. 請求項５に記載の窒素含有ガスがＮＨ３であることを特徴とする半導体装置の製造方法。
  10. 請求項６に記載の酸化ガスがＯ２、Ｏ３、ＣＯ、ＣＯ２、Ｈ２Ｏの少なくとも１つを有することを特徴とする半導体装置の製造方法。
  11. 基板をチャンバーに搬入するステップと請求項１に記載の基板温度安定ステップと、前記チャンバー内に有機シラン、不活性ガスを導入するステップと、前記チャンバー内にプラズマを発生させて基板上にＳｉＣＨ膜を形成するステップを有する半導体装置の製造方法。
  12. 基板をチャンバーに搬入するステップと、請求項１に記載の基板温度安定ステップと、前記チャンバー内に有機シラン、不活性ガス、窒素含有ガスを導入するステップと、前記チャンバー内にプラズマを発生させて基板上にＳｉＣＨＮ膜を形成するステップを有する半導体装置の製造方法。
  13. 基板をチャンバーに搬入するステップと、請求項１に記載の基板温度安定ステップと、前記チャンバー内に有機シラン、不活性ガス、酸化ガスを導入するステップと、前記チャンバー内にプラズマを発生させて基板上にＳｉＣＯＨ膜を形成するステップを有する半導体装置の製造方法。
  14. 銅配線上に請求項１２に記載の方法でＳｉＣＨＮ膜を形成することを特徴とする半導体装置の製造方法。
  15. ＳｉＣＨＮ膜上に請求項１３に記載の方法でＳｉＣＯＨ膜を形成することを特徴とする半導体装置の製造方法。
JP2003024719A 2003-01-31 2003-01-31 半導体装置の製造方法 Expired - Fee Related JP4034197B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003024719A JP4034197B2 (ja) 2003-01-31 2003-01-31 半導体装置の製造方法
US10/766,921 US7074698B2 (en) 2003-01-31 2004-01-30 Method of fabricating semiconductor device using plasma-enhanced CVD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003024719A JP4034197B2 (ja) 2003-01-31 2003-01-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004235569A JP2004235569A (ja) 2004-08-19
JP4034197B2 true JP4034197B2 (ja) 2008-01-16

Family

ID=32953179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003024719A Expired - Fee Related JP4034197B2 (ja) 2003-01-31 2003-01-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7074698B2 (ja)
JP (1) JP4034197B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417254B2 (en) 2005-01-14 2008-08-26 Au Optronics Corp. Switching device for a pixel electrode and methods for fabricating the same
US7394154B2 (en) * 2005-09-13 2008-07-01 International Business Machines Corporation Embedded barrier for dielectric encapsulation
US20070190808A1 (en) * 2006-02-10 2007-08-16 Stowell Michael W Low-k dielectric layers for large substrates
US7375021B2 (en) * 2006-04-04 2008-05-20 International Business Machines Corporation Method and structure for eliminating aluminum terminal pad material in semiconductor devices
US7785934B2 (en) * 2007-02-28 2010-08-31 International Business Machines Corporation Electronic fuses in semiconductor integrated circuits
US8247322B2 (en) 2007-03-01 2012-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Via/contact and damascene structures and manufacturing methods thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784485B1 (en) * 2000-02-11 2004-08-31 International Business Machines Corporation Diffusion barrier layer and semiconductor device containing same
JP3419745B2 (ja) * 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
US6713127B2 (en) * 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD

Also Published As

Publication number Publication date
US7074698B2 (en) 2006-07-11
JP2004235569A (ja) 2004-08-19
US20040185668A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
TWI450379B (zh) 層間絕緣膜及配線構造與此等之製造方法
JP4090740B2 (ja) 集積回路の作製方法および集積回路
JP4566651B2 (ja) 低比誘電率膜を形成する方法
US7314838B2 (en) Method for forming a high density dielectric film by chemical vapor deposition
US7763979B2 (en) Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof
JP2005117052A (ja) シリコンカーバイド膜を製造する方法
JP2004247725A (ja) シリコンカーバイド膜を形成する方法
US7138332B2 (en) Method of forming silicon carbide films
US7960279B2 (en) Semiconductor device and manufacturing method therefor
JP4743470B2 (ja) 半導体基板上にＣｕ層と接触する膜を形成するための方法
JP3559026B2 (ja) 半導体装置の製造方法
JP4034197B2 (ja) 半導体装置の製造方法
JP4747755B2 (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
JP2000174019A (ja) 半導体装置及びその製造方法
US20230187204A1 (en) Tungsten Fluoride Soak And Treatment For Tungsten Oxide Removal
JP3129251B2 (ja) コンタクトプラグ形成方法
EP1460685A1 (en) Semiconductor device and method of manufacturing the same
TW465031B (en) Copper manufacture process for semiconductor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees