JP2002543610A - ＳｉＣの除去法 - Google Patents

ＳｉＣの除去法

Info

Publication number
JP2002543610A
JP2002543610A JP2000616055A JP2000616055A JP2002543610A JP 2002543610 A JP2002543610 A JP 2002543610A JP 2000616055 A JP2000616055 A JP 2000616055A JP 2000616055 A JP2000616055 A JP 2000616055A JP 2002543610 A JP2002543610 A JP 2002543610A
Authority
JP
Japan
Prior art keywords
layer
silicon
carbide
silicon oxide
hydrogenated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000616055A
Other languages
English (en)
Other versions
JP2002543610A5 (ja
Inventor
セルジェ・ファンヘーレメールスフ
ヘルマン・メイネン
フィリップ・デイビッド・デムボウスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Dow Silicones Corp
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, Dow Corning Corp filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2002543610A publication Critical patent/JP2002543610A/ja
Publication of JP2002543610A5 publication Critical patent/JP2002543610A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Abstract

(57)【要約】 この発明は基板に形成されたカーバイドシリコン層の少なくとも露出された部分を除去するための方法に関し、前記カーバイドシリコン層を酸素含有プラズマに曝すことにより、前記カーバイドシリコン層の前記少なくとも露出された部分を酸化シリコン層に変換し、そして前記基板から前記酸化シリコン層を除去するステップからなる。この発明は、前記方法を実行した集積回路に関する。

Description

【発明の詳細な説明】
【０００１】 （技術分野） この発明は、シリコンカーバイド層、特に基板の特定のアモルファスＳｉＣの
除去法に関する。
【０００２】 この発明はまた、前記方法を実行する集積回路に関する。
【０００３】 （背景技術） ＳｉＣ(シリコンカーバイド)、特にアモルファスＳｉＣは化学的に極めて安定
した要素として公知である。半導体処理にて、その後の１組の基本ステップとし
て定義される、多くのモジュールは、行われる動作で実質的に影響されずに留ま
る薄い層、いわゆる半不活性層の存在を必要とする。好ましくは、このような半
不活性層は乾燥エッチングの間に硬質のマスク層として、または、湿潤／乾燥エ
ッチングの間にエッチング停止層として、または化学的 −機械的研磨プロセス(ＣＭＰ)に対して、または多くの他の応用に対して停止層
として用いることができる。例えば、これらの半不活性層は、拡散バリア層とし
ても使用できる。その高い化学的な安定性のために、酸化シリコンおよびチッカ
シリコンのような他の材料、特に、選択的に動作が実行されるこれらの適用に対
して利点を持つ半不活性層としてのＳｉＣ層の使用は、連続した実行のために高
い重要性を持つ。加えて、ＳｉＣ層は、バリア特性の面で優れている。
【０００４】 US-A-5,818,071のドキュメントは、およそ２．５マイクロオーム・センチメー
トル以下の抵抗率を有する、電体層および高導電金属材料との間の拡散バリア層
としてのシリコンカーバイド層を採用した相互接続構造に関する。US-A-5,818,0
71のドキュメントは、予め金属化した誘電体構造、特に珪素層および誘電体の間
において、エッチング停止層および拡散層としてシリコンカーバイド層の使用は
述べていない。US-A-5,818,071のドキュメントは、下層のシリコンカーバイド層
をいかにして選択的にパターン化したり除去するかは述べていない。
【０００５】 シリコンカーバイド層は、半導体処理および特に相互接続の構造および誘電体
構造に使用することはたいそう魅力的であるが、その化学的に高い安定性が最大
の欠点となり得る。ＳｉＣ基板は、除去すること、特に選択的に除去することが
(全く不可能ででないとしても)極めて困難であるという事実で問題がある。この
ような除去が要求される処理フローのいくつかの例は、 浅い溝の絶縁アプローチを用いる電界領域の決定のためのＣＭＰ動作における
停止用層およびコンタクトおよび道の決定のためのエッチング停止層としての使
用がある。プロセスのフローは、低いコンタクト／道の抵抗を得るために、コン
タクト／道の底にてエッチングを停止層の選択的な除去を要求する。別の例もま
た、ＣＭＰアプリケーションにおける停止層としてのＳｉＣの使用に関する。Ｃ
ＭＰ後のクリーニングは、一般に粒子／残滓のエッチングに頼る。これは、極め
て制御された方法で、粒子および／又は残滓の除去が必要となる表面が等方性で
エッチングされることを要求する。しかしながら、ＳｉＣの高い化学的安定性の
ために、ＳｉＣ層トップの粒子および／または残滓はエッチングされず、それゆ
え、クリーニングはむしろ困難になる。
【０００６】 EP-A-0845803の文献は、結晶性ＳｉＣフイルムの保護表面の除去を開示してい
る。最初にトップ層に欠陥が導入され、その後、典型的に１１００℃にて熱酸化
処理により、典型的な そのトップ層は酸化シリコン層に変換される。アクティブなデバイスは既に限定
されており、それゆえ、限られた熱処理、つまり６００℃またはそれ以下のみが
適用されるので、この処理は相互接続構造および予め金属化した誘電体(ＰＭＤ)
構造での使用に適さない。更には、相互接続構造におけるほとんどの金属特性は
典型的におよそ４００℃を超える温度に対応しないが、テＰＭＤ構造におけるシ
リカ層もまた６５０℃を超える温度に対応しない。
【０００７】 本発明は、層のベースとなる２酸化シリコンまたは酸化シリコン少なくともＳ
ｉＣ層の大部分を変換することにより、露出したＳｉＣ層を除去することを目的
とする。特に、この変換は、酸素含有プラズマ内で、低い温度、好ましくは６０
０℃またはそれ以下で実行される。この後、前記ＳｉＣ層の変換された部分は除
去される。
【０００８】 本発明の別の目的は、露出したＳｉＣ層の選択的な除去のための先に述べた方
法を用いることにより、エッチング停止層としてのＳｉＣおよび／または拡散バ
リア層を用いるＰＭＤ構造を含む相互接続構造を組立てるための方法を提供する
。
【０００９】 本発明の更に別の目的は、相互接続構造、特に、ＳｉＣ層が導電性層と囲む誘
電体層の間のエッチング停止層として用いることのできるＰＭＤ構造を提供する
。
【００１０】 （その解決方法） この発明は、広範囲のアプリケーションに対してこの化学的に高い安定材料の
使用を可能にする、露出したＳｉＣ層の選択的な除去についてである。少なくと
も本明細書の目的のために、カーバイド・シリコン層は、例えば少なくともシリ
コンおよびカーボンから構成される絶縁層であるが、それに限定されず、ＳｉＣ
、または少なくともＳｉ、ＣおよびＯ、例えばシリコン酸化カーバイド、または
少なくともＳｉ、ＣおよびＮ、例えばチッカシリコン酸化カーバイド(ＳｉＮＯ
Ｃ)、または少なくともＳｉ、ＣおよびＨ、例えばアモルファス水素化シリコン
カーバイド(ＳｉＣ：Ｈ)、または少なくともＳｉ、Ｃ、ＮおよびＨ、例えば水素
化ＳｉＮＣ、または少なくともＳｉ、Ｏ、Ｃ、ＮおよびＨ，例えば水素化ＳｉＮ
ＯＣである。この開示の目的のために、酸化シリコン層は、少なくともＳｉおよ
ひＯ、例えば(二)酸化シリコンまたは、Ｓｉ、Ｏおよびより少ない割合のＣおよ
びより少ない割合のＮおよび／または、より少ない割合のＨ，でＣの割合および
／又はＮおよび／またはＮおよび／またはＨがＯの割合よりも少ない、例えば(
二)酸化シリコンで構成される。
【００１１】 この発明の態様では、基板に形成されたカーバイドシリコン層の少なくとも露
出された部分を除去するための方法が開示され、 前記カーバイドシリコン層を酸素含有プラズマに曝すことにより、前記カーバ
イドシリコン層の前記少なくとも露出された部分を酸化シリコン層に変換し、 前記基板から前記酸化シリコン層を除去するステップからなる。
【００１２】 前記露出された部分は、それに限定されないが、開口内の露出された部分また
は少なくとも層の露出された部分である。
【００１３】 この方法は、元の位置へ適用できる。その基板は、それに限定されないが、部
分的に処理されるか、元のウエハーまたは、ＳｉまたはＧａ、Ａｓ、またはＧｅ
のような半導体材料のスライスまたは、ガラスのスライスのような絶縁材料また
は導電性材料である。前記基板は、パターン化された導電層を含むことができる
。特に、前記基板が部分的に処理されたウエハーまたはスライスの場合、少なく
とも、アクティブおよび／又はパッシィブのデバイは、既に形成されており、お
よび／又は、少なくともこれらのデバイスを相互接続する構造が形成される。
【００１４】 この開示の目的のために、反応性イオンエッチング(ＲＩＥ)プラズマまたは化
学蒸着(ＣＶＤ)プラズマまたはプラズマの残光のような通常のプラズマとしてプ
ラズマが理解される。前記カーバイド・シリコン層を酸素含有プラズマへ曝すこ
とにより、種を含む酸素にエネルギーが与えられ、その結果、カーバイド・シリ
コンは少なくとも部分的に酸化シリコンに変換される。このエネルギーは、例え
ば熱エネルギーまたは例えばイオンのフォーマット化による運動エネルギーであ
る。
【００１５】 この発明の１実施例では、この発明の第１の実施態様で述べたような方法が開
示されており、前記変換ステップおよび前記除去ステップは、前記カーバイド・
シリコン層が実質的に除去されるまで実質的に数回繰返される。
【００１６】 この発明の実施例では、カーバイド・シリコン層から酸化シリコン層への変換
は、カーバイド・シリコン層を酸素含有反応性イオンエッチング(ＲＩＥ)プラズ
マに曝すことにより実行され得る。特に、カーバイド・シリコン層を含む基板は
、プラズマエッチングツールの与圧されたチャンバー内に導入される。その圧力
は、３Torr以下で、好ましくは１mTorrと１Torr間である。前記チャンバー内の
温度は、３００℃またはそれ以下、または好ましくは１００℃以下である。この
温度は、−２０℃から１００℃の範囲内である。好ましくは、前記温度は、およ
そ室温である。ＲＩＥのプラズマのエネルギーは、イオンの種が形成されるよう
に、１eVから500eVの範囲である。
【００１７】 別の実施例では、カーバイド・シリコン層の一部から酸化シリコン層への変換
は、そのカーバイド・シリコン層を酸素含有ＣＶＤプラズマへ曝すことにより実
行できる。カーバイド・シリコン層を含む基板は、化学的蒸着ツールの与圧チャ
ンバー内に導入される。その気圧は、それに限定されないが、５Torrより大きく
、例えば１０Torrである。その温度は、２５０℃から５５０℃の範囲内であり、
好ましくは３５０℃から５００℃の範囲内である。
【００１８】 この発明の更に別の発明では、カーバイド・シリコン層の一部から酸化シリコ
ン層への変換は、そのカーバイド・シリコン層を酸素含有プラズマの残光へ曝す
ことにより実行できる。特に、カーバイド・シリコン層を含む基板は、プラズマ
エッチングツールの与圧されたチャンバー内に導入される。前記プラズマの残光
は、それに限定されないが、０．０２Torrから３Torr間であり、好ましくは０．
７５Torrと１．２５Torr間であり、例えば、０．８５Torrまたは１．１Torrであ
る。物質を含む酸素の流れは、１０００Sccm以下であり、好ましくはこれに限定
されないが、およそ４０００Sccmである。
【００１９】 前記チャンバー内の温度は好ましくは６００℃またはそれ以下である。この温
度は、１００から６００℃の範囲内であり、また、２００から４００℃の範囲内
であり、又、２００から３００℃の範囲内である。この温度は好ましくは、これ
に限定されないが、およそ２３０℃である。
【００２０】 この発明の別の態様では、部分的に露出された少なくとも一つの導電性層を有
する、基板上の集積回路が開示されており、 半導体層上に配置された導電性層と、 前記導電層の少なくとも一部を露出させるために、貫通している少なくとも一
つの開口を有する少なくとも一つの誘電体層と、 少なくとも前記導電性層上に形成され、かつ、前記誘電体層と前記導電層との
間に、前記導電性層の露出された部分に接近して位置するカーバイド・シリコン
層とを含む。
【００２１】 前記導電性層は、純金属か、Ａl、Ｃu、Ｗ、Ｐt、Ａg、Ｎi、Ａu、Ｃo、Ｔi、
Ｔaからなるグループ金属の合金またはＳi含有または他の半導体を含む層、例え
ばこれに限定されないが、珪素、ポリシリコンまたはシリコン層である。前記半
導体層は、シリコン含有層、ＧaＡs層、Ｇe層またはＳｉＧe層である。前記誘電
体層は、好ましくは、およそ４以下の誘電率を持つ。
【００２２】 この発明の実施例では、少なくとも一つ露出されたシリコン含有層、特にＰＭ
Ｄ構造を有する表面を持つ基板上に相互接続構造を含む集積回路が開示される。
この相互接続構造は更に、 前記露出されたシリコン含有層上の順応するシリコン層と、 少なくとも一つの開口を有する前記基板の前記表面上の少なくとも一つの誘電
体層とを備え、 前記開口は、前記誘電体層を貫通し、これにより、前記珪素層の開口を決定し、 そして、少なくとも前記珪素層上に形成され、かつ、前記誘電体層と前記珪素
層との間に、前記珪素層の露出された部分に接近して位置するカーバイド・シリ
コン層とを含む。
【００２３】 珪素層は、シリコンおよびＣo、Ｔi、Ｔa、Ｃo、Ｍb、Ｎi、Ｐt、およびＷか
らなるグループの少なくとも一つを含む。
【００２４】 本発明の更に別の態様では、半導体層上の少なくとも一つの導電性層を有する
表面を持つ基板上に集積回路を形成するための方法が開示される。この導電性層
は、純金属か、Ａl、Ｃu、Ｗ、Ｐt、Ａg、Ｎi、Ａu、Ｃo、Ｔi、Ｔaからなるグ
ループ金属の合金またはＳi含有または他の半導体を含む層、例えばこれに限定
されないが、珪素、ポリシリコンまたはシリコン層である。
【００２５】 この方法は、 少なくとも前記導電性層上にカーバイド・シリコン層を形成し、 前記表面上と前記カーバイド・シリコン層上に少なくとも一つの誘電体層を配
置し、 前記誘電体層内にこの誘電体を貫通する少なくとも一つの開口を形成し、これ
により、前記導電性層上に形成された前記カーバイド・シリコン層の一部を露出
させ、 前記開口内の前記カーバイド・シリコン層の一部を酸素含有プラズマに曝すこ
とにより、前記開口内の前記カーバイド・シリコン層の前記露出された一部を酸
化シリコン層に変換し、 前記開口内の前記酸化シリコン層を除去するステップＳを含む。
【００２６】 前記変換ステップおよび除去ステップは、前記導電性層の少なくとも一部が露
出されるまで、その後数回繰返される。
【００２７】 （発明を実施するための最良の形態） 添付した図面を参照して、この発明の詳細はこの後に詳しく述べる。しかし、
当業者なれば、いくつかの他の等価な実施例やこの発明を実行する他の方法を考
えることは明白であり、この発明の趣旨および範囲は添付した請求項によっての
み限定される。
【００２８】 少なくともこの開示目的のために、カーバイド・シリコン層は、少なくともＳ
ｉおよびＣ、例えばそれに限定されないが、ＳｉＣまたは少なくともＳｉ、Ｃ、
例えばシリコンカーバイドまたは少なくともＳｉ、Ｎ、ＯおよびＣ、例えばチッ
カシリコン酸化カーバイド(ＳｉＮＯＣ)、または、少なくともＳｉ、ＣおよびＨ
、例えばアモルファス水素化シリコンカーバイド(ＳｉＣ：Ｈ)、または少なくと
も、Ｓｉ、Ｃ、ＮおよびＨ、例えば水素化ＳｉＮＣ、または少なくともＳｉ、Ｏ
、Ｃ、ＮおよびＨ、例えば水素化ＳｉＮＯＣからなる絶縁層である。この開示目
的のために、酸化シリコン層は、少なくともＳｉおよびＯ、例えば、(二)酸化シ
リコンまたは、Ｓｉ、Ｏおよびより少ない割合のＣおよび／又はよりむ少ない割
合のＮおよび／又はより少ない割合のＨ、例えば(二)酸化シリコンで、Ｃおよび
／又はＮおよび／又はＨの割合はＯの割合よりも少なく、これらで構成された層
からなる。前記酸化シリコン層は、酸化シリコン、Ｃの割合がより少ない酸化シ
リコン、ＮおよびＣの割合がより少ない酸化シリコン、Ｎの割合がより少ない酸
化シリコン、水素化酸化シリコン、Ｃの割合がより少ない水素化酸化シリコン、
ＮおよびＣの割合がより少ない水素化酸化シリコン、およびＮの割合がより少な
い水素化酸化シリコンからなるグループの少なくとも一つを含む。
【００２９】 この発明の実施例では、カーバイド・シリコン層の少なくとも部分的に露出さ
れた部分を酸化シリコンに変換することにより、元の前記カーバイド・シリコン
層の露出部分を除去することを目的としている。開示した方法は、カーバイドシ
リコン層を酸素含有プラズマへ曝すことにより、前記カーバイド・シリコン層の
少なくとも露出された部分を酸化シリコンに変換し、そして前期基盤から酸化シ
リコンを除去するステップを含む。前記変換ステップおよび前記除去ステップは
、前記シリコンカーバイド層が実質的に除去されるまで、その後数回繰返される
。
【００３０】 前記露出された部分は、限定されないが、開口内で露出した部分か、層の少な
くとも露出された部分である。
【００３１】 この方法は、元の位置に適用できる。基板は、限定されないが、部分的に処理
されるか、未処理のウエハーまたは、ＳｉまたはＧａ、ＡｓまたはＧｅのような
半導体材料のスライス、または、例えばガラスのスライスのような絶縁材料また
は導電性材料である。前記基板は、パターン化された導電性層を含むことができ
る。特に、前記基板が部分的に処理されたウエハーまたはスライスの場合、アク
ティブおよび／又はパッシィブなデバイスの少なくとも一部は、既に形成されて
いるか、および／又は、これらのデバイスを相互接続する構造の少なくとも一部
を形成できる。
【００３２】 好ましくはこの変換は、酸素含有プラズマ内にて、低温で実行され、好ましく
は６００℃またはそれ以下である。
【００３３】 この開示の目的のために、プラズマは、反応性イオンエッチング(ＲＩＥ)プラ
ズマまたは化学蒸着(ＣＶＤ)プラズマまたはプラズマの残光のような通常のプラ
ズマであると理解すべきである。前記カーバイド・シリコン層を酸素含有プラズ
マへ曝すことにより、酸素含有の種にエネルギーが与えられ、その結果、カーバ
イド・シリコンは部分的に酸化シリコンに変換される。このエネルギーは熱エネ
ルギーまたはイオンのフォーマットによる運動エネルギーである。
【００３４】 この発明の実施例では、カーバイド・シリコン層から酸化シリコン層への変換
は、カーバイド・シリコン層を酸素含有反応性イオンエッチング(ＲＩＥ)プラズ
マに曝すことにより実行され得る。特に、カーバイド・シリコン層を含む基板は
、プラズマエッチングツールの与圧されたチャンバー内に導入される。その圧力
は、３Torr以下で、好ましくは１mTorrと１Torr間である。前記チャンバー内の
温度は、３００℃またはそれ以下、または好ましくは１００℃以下である。この
温度は、−２０℃から１００℃の範囲内である。好ましくは、前記温度は、およ
そ室温である。ＲＩＥのプラズマのエネルギーは、イオンの種が形成されるよう
に、１eVから500eVの範囲である。
【００３５】 別の実施例では、カーバイド・シリコン層の一部から酸化シリコン層への変換
は、そのカーバイド・シリコン層を酸素含有ＣＶＤプラズマへ曝すことにより実
行できる。カーバイド・シリコン層を含む基板は、化学的蒸着ツールの与圧チャ
ンバー内に導入される。その気圧は、それに限定されないが、５Torrより大きく
、例えば１０Torrである。その温度は、２５０℃から５５０℃の範囲内であり、
好ましくは３５０℃から５００℃の範囲内である。
【００３６】 この発明の更に別の発明では、カーバイド・シリコン層の一部から酸化シリコ
ン層への変換は、そのカーバイド・シリコン層を酸素含有プラズマの残光へ曝す
ことにより実行できる。特に、カーバイド・シリコン層を含む基板は、プラズマ
エッチングツールの与圧されたチャンバー内に導入される。前記プラズマの残光
は、それに限定されないが、０．０２Torrから３Torr間であり、好ましくは０．
７５Torrと１．２５Torr間であり、例えば、０．８５Torrまたは１．１Torrであ
る。物質を含む酸素の流れは、１０００Sccm以下であり、好ましくはこれに限定
されないが、およそ４０００Sccmである。
【００３７】 前記チャンバー内の温度は好ましくは６００℃またはそれ以下である。この温
度は、１００から６００℃の範囲内であり、また、２００から４００℃の範囲内
であり、又、２００から３００℃の範囲内である。この温度は好ましくは、これ
に限定されないが、およそ２３０℃である。
【００３８】 前記除去ステップは酸化シリコン層を湿潤または乾式エッチングに曝すことに
より実行される。前記湿潤エッチングは、限定されないが、弱いＨＦ、弱いＢＨ
ＦまたはＨＦまたはＢＨＦを含む湿潤エッチングである。このような乾燥エッチ
ングは、流れのソースを備える化学エッチングである。
【００３９】 好ましい実施例では、この変換は、低温で、好ましくは６００℃またはそれ以
下で酸素含有プラズマ、特にプラズマの残光で実行される。カーバイド・シリコ
ン層は、酸素含有プラズマの残光に６００℃またはそれ以下の温度で曝される。
特に２００℃から４００℃の範囲内が採用される。この温度範囲では、カーバイ
ド・シリコン層の露出部分の変換は、酸素原子または酸素基またはイオン性酸素
またはカーバイド・シリコン層の酸化させる種を含む他の酸素の相互作用を通じ
て得ることができる。これらの反応性の種の発生は、適したガス混合物内でプラ
ズマを発生することにより得ることができる。例として、カーバイド・シリコン
層の酸化、特に、Ｏ2放電の残光で得られる、アモルファス水素化シリコンカー
バイドは以下述べる。例は例１(図１および図２を参照)として参照される。酸素
含有プラズマは、少なくとも酸素を含むプラズマである。酸素含有プラズマはそ
れに限定されないが、少なくとも酸素、およびＮ2、ＣxＦy、ＳＦ2または他のハ
ロゲン基からなるグループの一つを含む。
【００４０】 例１：アモルファス水素化シリコンカーバイドの残光酸化 カーバイド・シリコン層(１)(２)は、シリコンウエハー上に強められたプラズ
マの堆積を通じて形成された。この後、これらのウエハー上のカーバイド・シリ
コン層は、１．１Torrの圧力下で異なる時間の間、Ｏ2／Ｎ2プラズマ残光に供せ
られた。Ｏ2の流れは、４０００sccmで、Ｎ2の流れは２００sccmである。ウエハ
ー温度はおよそ２３０℃に維持された。異なるサンプルが異なる処理時間、２〜
８分の範囲内に対して供せられた。酸化後、サンプルは、５分間、２％のＨＦ混
合液内でエッチングされた(４)。フイルム(３)の配置後に、酸化後におよび希釈
したＨＦ溶液内にて湿潤エッチング(５)の後に長円性測定が実行された。
【００４１】 これらの測定からつぎの観察が得られた。 ａ．カーバイド・シリコンの、中くらいの温度範囲、つまり１００℃から６００
℃の範囲の酸素含有環境への曝しにより、カーバイド・シリコンが異なる光性質
を示す物質に変換された。 ｂ．楕円パラメータの変化は曝す時間に依存する。 ｃ．変換された物質は２％のＨＦ溶液で除去できる。 ｄ．除去された物質の量、つまり変換された層の厚さは、曝した時間に依存かる
。より多くの物質の除去にはより長いプラズマへの曝し時間が必要。 ｅ．変換された層の除去後、未処理のカーバイド・シリコン層に対するような同
じ光性質が見出された。 ｆ．２％のＨＦ溶液に共した時、カーバイド・シリコン層は実質的に影響されず
に留まる(図２)。図２の２１で示すように、カーバイド・シリコン層の変換され
た部分は、最初の２０秒内で除去されたが、エッチング処理は、カーバイド・シ
リコン層の未変換部分には影響を与えないことが明白に示されている。
【００４２】 この例は、カーバイド・シリコン層の酸化シリコン層ーの変換の可能性を明白
に示している。曝した時間に依存して、カーバイド・シリコン層の露出した層は
、部分的にまたは完全に変換できた。この変換された層は、例えばＨＦベースの
溶液で除去可能である。この変換ステップおよび除去ステップは、前記カーバイ
ド・シリコン層が実質的に除去されるまで継続して数回繰返された。変換が行わ
れた場合、エッチング後、元のカーバイド・シリコン層の下の層が露出された。
後者の場合、除去処理は、少なくとも前記下の層に対して酸化シリコン層が選択
的に除去できるように、選択される。
【００４３】 この発明の別の実施例では、カーバイド・シリコン層の少なくとも一部が酸素
含有ＲＩＥプラズマに曝される。プラズマの残光に替えてＲＩＥプラズマを用い
ると、低い温度、例えば室温で変換を行える可能性を含むいくつかの利点が得ら
れる。更に、低温の利点に加え、変換は、ＲＩＥプラズマ内で異方性的に実行さ
れ、これは、例えばダマスカスまたは２重のダマスカスの金属化スキームのよう
な相互接続および誘電体構造を組み立てるための変換に特に大きな利点がある。
【００４４】 これとは別に、カーバイド・シリコンを酸素含有プラズマへ曝すかわりに、カ
ーバイド・シリコンをチッカシリコンに変換するために、カーバイド・シリコン
を窒素含有プラズマへ曝すこともできる。少なくともこの開示の目的のために、
チッカシリコン層は、少なくともＳｉおよびＮ、例えばチッカシリコンまたはＳ
ｉ、ＮおよびＣの割合がより少ないものからなる層である。このチッカの場合、
変換されたカーバイド・シリコン層は、例えば燐酸を用いて除去できる。そうす
ることにより、得られたＳｉ3Ｎ4は(二)酸化シリコンおよびシリコンの双方に対
して選択的に除去できる。この方法は、例えば、ウエハー表面にある(ニ)酸化シ
リコンに対してカーバイド・シリコン層が選択的に除去される、集積化のスキー
ムに使用できる。
【００４５】 この発明の更に別の実施例では、カーバイドシリコン層がエッチング停止層と
して、かつ、導電性層と囲っている誘電体との間の拡散バリア層として使用され
る、集積回路が開示されている。この導電性層は、半導体層上に配置される。そ
の導電性層(４３)は、純金属か、Ａｌ、Ｃｕ、Ｗ、Ｐｔ、Ａｇ、Ｎｉ、Ａｕ、Ｃ
ｏ、Ｔｉ、Ｔａからなるグループの合金または、シリコンを含む層または他の半
導体を含む層である。この導電性層は、バリア層、導電性または非導電性で金属
層のスタックであってもよい。
【００４６】 この発明の１実施例では、少なくとも一つのシリコン含有層を有する表面を持
つ基板上の相互接続構造、特に、ＰＭＤ構造が開示されており、カーバイドシリ
コン層がエッチング停止層として、およびシリカイド層と囲む誘電体層との間の
拡散バリア層として使用される。
【００４７】 ＰＭＤ構造(図３を参照)における、および特にコンタクトホール、つまり(多
層)誘電体内でシリカイド層へ延在する開口の決定における主たる問題は、選択
的にシリカイド材料に向けることである。シリカイド層は、例えばシリコン基板
またはポリシリコンまたはアモルファスシリコン層のような近接するシリコン含
有層に対して低い抵抗率および低い接触抵抗を持つ薄い層である。
【００４８】 シリカイド層は、シリコンおよびＣｏ、Ｔｉ、Ｔａ、Ｃｏ、Ｍｂ、Ｎｉ、Ｐｔ
およびＷからなるグループの少なくとも一つからなる化合物である。シリカイド
層は、それに限定されないが、ＣｏxＳiy(xおよびyは正数)で決定されるシリカ
イド・コバルト層、たとえばＣｏＳi2、ＴｉxＳｉy(xおよびyは正数)で決定され
るシリコン・チタニウム層、例えばＴｉＳｉ2である。例えばシリカイドにおけ
るように、一般的なスキームでは、コンタクトホールの形成の間、エッチング停
止層として使用される。多くのスキームは、２重レベルのコンタクトまたは多数
レベルのコンタクトを用い、シリカイドに向かうコンタクトのエッチングプロセ
スの選択により高い要求が置かれる。コンタクトのエッチングプロセスは、エッ
チング速度に依存する側面比を示し(コンタクトサイズの減少につれてエッチン
グ速度が低下)、そして、これにより、側面比は選択性に依存する。浅いおよび
深いコンタクトの双方に対する選択性の制御は、極めて臨界的である。加えて、
現在では、この選択性を更に強調するに次の傾向が観察されている。 ａ）ＣＭＰの導入は、一様でない誘電体を引き起こし、そのため過度のエッチ
ング時間を要求する。 ｂ）シリカイドの厚さの減少が更に選択性を増すことを要求する。 ｃ）浅い接続部の導入は、影響の低下に対してより敏感で、最大の許容できる
厚さへの厳しい要求を設定する。
【００４９】 これらの傾向のすべてが、シリカイドに対してよりよい選択性を要求し、実際
に、いくつかの技術に対して、選択性は限定するファクターとなる。
【００５０】 選択性の問題点をに向ける方法は、いわゆるエッチング停止層の使用である。
このような薄いエッチング停止層は、金属化された誘電体層スタックの配置に先
立ち、少なくともシリカイドコンタクト層上に配置される。エッチング停止層と
して使用される典型的な材料は、チッカシリコンである。コンタクトのエッチン
グプロセスは、このチッカシリコン層上で又はその中で停止するように設定され
る。その後、薄いチッカ層の制御された除去のために別のエッチングステップが
導入される。このアプローチの利点は、シリカイドおよび／またはシリコンまた
は他の基板材料のエッチングプラズマへの限定された曝しで、基板材料の損失を
基本的によりよく制御できることである。エッチング停止層の導入は、エッチン
グされる誘電体の構造特徴および、マルチレベルのスキームの影響、特に浅く、
そして深いコンタクトホールの同時の決定に関するエッチング問題を克服できる
。コンタクトエッチングの設定およびチッカ物の除去プロセスはしかしながら複
雑である。使用した誘電体に依存して、チッカ物への誘電体のエッチングプロセ
スの選択は、特に、(二)酸化シリコンが誘電体として使用された時、あまりにも
限定される。更に、シリカイドへの選択的なチッカ物の除去は、更により大きな
問題となる。
【００５１】 選択性の問題点に加え、エッチング停止層はまた、非拡散の不純物、例えば金
属粒子を減少させるために、今や他に良いバリア層を持たなくてはならない。エ
ッチング停止層としてチッカシリコンが使用された場合、この層は、より良いバ
リア特性に対する注意深い利用が必要であり、非拡散の不純物の条件での改善は
、より困難なエッチングとなり、それゆえ、選択性の問題点に負の影響を及ぼす
。
【００５２】 この発明のこの実施例によれば、カーバイドシリコン層は、優れたバリア特性
を有するエッチング停止層として導入される。その本来の高い化学的安定性ゆえ
に、シリカイドに向かって選択的に除去するのはほとんど不可能である。しかし
ながら、この変換方法によれば、十分に低い温度で酸化シリコンに変換され、そ
れは次にシリカイドに対して容易に除去される。典型的な酸化エッチングプロセ
スに対し(ＣＦ4/ＣＨＦ3)、ＳｉＣに対する酸化エッチングの選択性は、チッカ
物に対するものよりも選択性がよい。少ない標準の化学反応に対し、同じ反応が
観察された。加えて、シリカイドに対する酸化エッチングの選択性は、シリカイ
ドに対するチッカ物の選択的なエッチングより良い。
【００５３】 図３では、少なくともひとつの露出されたシリコン含有層(３２)を有する表面
をもつ基板(３１)の相互接続構造、特にＰＭＤ構造が開示される。露出されたシ
リコン含有層は、例えばソース、ドレインまたはコレクタ領域、またはポリシリ
コンまたは、例えばゲート領域またはエミッタまたはベース領域のようなアモル
ファスシリコン領域のごときシリコン含有基板層(３２)である。その基板は、部
分的に処理されるか、未処理のウエハーまたはシリコン、またはＧａＡｓまたは
Ｇｅ、またはガラスのスライスのような絶縁材料である。前記基板は、パターン
化された誘電体層および／またはパターン化されたアモルファスシリコンまたは
ポリシリコン層である。特に、基板が部分的に処理されたウエハーかスライスの
時、少なくともアクティブおよび／またはパッシィブなデバイスは既に形成され
ている。
【００５４】 このＰＭＤ構造は、上記露出されたシリコン含有層上のシリカイド層(３３)と
、 前記基板上の少なくともひとつの開口(３６)を有する少なくともひとつの誘電
体層とを備え、前記開口は前記誘電体内を貫通し、それにより、前記シリカイド
層の露出された部分を決定し、 そして、少なくとも前記シリカイド層上に形成され、そして前記誘電体層と前
記シリカイド層との間で前記シリカイド層の前記露出された部分に近接して位置
するカーバイド・シリコン層とを備える。
【００５５】 誘電体層は、セラミック酸化シリコン、チッカ物または酸化チッカ物の層、ベ
ンゾサイクロブタレーネ、つまり、Cyclotene(商標名)として商業利用できるベ
ンゾサイクロブタン(ＢＣＢ)、ポリ アリレーネ エテール、つまりＦＬＡＲＥ(
商標名)ll、アロマティクハイドロカーボン、つまりＳＩＬＫ(商標名)およびポ
リマテイドからなるグループから選択された、フッソ化または非フッソ化または
有機のポリマー層である。このような有機ポリマー層は、元の位置でフッソ化さ
れる。同様に、多孔性の誘電体層がたとえば乾燥ゲルとして使用できる。
【００５６】 シリカイドの典型例は、Ｔｉ、Ｔａ、Ｃｏ、Ｍｂ、ＮｉおよびＰｔのような耐
熱性金属によるシリカイドである。
【００５７】 図４にて、この発明の更に別の実施例によれば、ＰＭＤ構造および内部のまた
は内部金属構造(ＩＭＤ)を含む相互接続構造を得るためのプロセスのステップが
示される。 ａ）第１のプロセスステップ(ステップａ)として、典型的に５０nm厚のカーバ
イド・シリコン層(４５)が基板(４１)上に、つまり露出された導電層(４２)上に
配置される。しかしながら、好ましくは、この絶縁性のカーバイド・シリコン層
を覆うようにして配置される。エッチング停止層およびバリア層としても機能す
るカーバイド・シリコン層は不純物の不拡散を防止する。その導電性層(４３)は
純金属であるか、Ａｌ、Ｃｕ、Ｗ、Ｐｔ、Ａｇ、Ｎｉ、Ａｕ、Ｃｏ、Ｔｉ、Ｔａ
からなる金属の合金か、または例えばシリカイド、ポリシリコンまたはシリコン
層のような層を含む半導体である。この半導体層は、バリア層、導電性または非
導電性および金属層を含むこともできる。この基板は、部分的に処理された、ま
たは未処理のウエハーまたは、Ｓｉ、Ｇａ、Ａｓ、Ｇｅのような半導体材料のス
ライスまたはＳｉＧｅまたは絶縁材料、例えばガラスのスライスまたは導電性材
料である。前記基板は、(パターン化された)導電性層を含む。特に、前記基板が
部分的に処理されたウエハーまたはスライスの場合、少なくともアクティブなお
よび／又はパッシィブなデバイスは、既に形成されており、および／又は少なく
ともこれらのデバイスを含む構造を形成できる。 ｂ）カーバイド・シリコン層の形成後、少なくともひとつの誘電体層(４４)が
その上に形成される。そして、少なくともその誘電体層の内部にその誘電体を貫
通する孔が形成され(ステップｂ)、それにより、導電性層上に形成されたカーバ
イト・シリコン層の一部が露出される。この開口は、好ましくは、マスクとして
誘電体層のトップ上のパターン化されたレジスト層を用いる乾式エッチング手法
を用いて形成される。カーバイド・シリコン層はエッチング停止層として作用す
るので、このコンタクトのプロセスに対し利用できる、大きなプロセスの窓が存
在する。 ｃ）開口内のカーバイド・シリコン層の露出された部分は、次に、酸素含有プ
ラズマに曝すことにより、少なくとも部分的に元の位置で酸化シリコンに変換さ
れる。そして、 ｄ）この後、前記開口(および同時にレジスト)内の酸化シリコン層は、選択的
に除去される。ステップｃおよびステップｄの手順は、下に横たわる導電層が露
出されるまで繰返し実行される。
【００５８】 このステップａからステップｄの手順に対するいくつかの別の可能なものがあ
る。この発明は、この特定の手順に制限されない。
【００５９】 第１の変形として、カーバイド・シリコンの実行変換(ステップＳｃ)に対して
選択できる。この場合、酸化シリコン層が選択的に前記導電性層へ移動されるこ
とにより、前記導電性層の部分が露出される。
【００６０】 別の変形として、カーバイド・シリコンの変換(ステップｃ)に先立ち、誘電体
内の開口の少なくとも側壁にバリアを形成して誘電体のスタックを保護すること
ができる。その後のカーバイド・シリコンの変換／除去が非等方性の酸素含有Ｒ
ＩＥ、プラズマへの曝しによって実行される場合、開口の側壁上でカーバイド・
シリコン層をバリアとして選択できる。
【００６１】 例２：この発明の方法に基づく別の処理スキーム例 第１のシリコン層は、パターン化された酸化層および、パターン化されたポリ
シリコン層上のシリコンウエハーおよびＴｉＯ２に直接に露出されたＴｉＯ２の
導電層を含むシリコンウエハー上に形成される。その後、酸化層が形成され、誘
電体のスタックを決定する。レジスト層が形成され、そしてこの誘電体スタック
上にパターン化かされる。次に、酸化スタック内に開口を決定するために、コン
タクトのエッチングのために、酸化エッチングチャンバー無いにシリコンウエハ
ーが導入される。そのエッチングはシリコン層上で停止する。シリコン層の露出
された部分は、低温の酸素含有プラズマの残光を用いて、その位置で酸化シリコ
ンに変換され、一方、同時にレジストが除去される。同じ酸化エッチングチャン
バーが使用される。最後に、変換されたＳｉＣ、つまり酸化シリコンは、同じ酸
化エッチングチャンバー内でＴｉＳｉ２に向けて選択的に除去される。例えばチ
ッカシリコンの替わりにＳｉＣを用いた幾つかの利点は、元の位置での処理、シ
リカイドの損失が低減、さらに標準的な化学を使用できるのでよい接触抵抗と生
産性、および改善されたバリア特性である。ＳｉＣはこの処理スキームにおいて
、チッカ物に対する別の材料として使用できる。
【図面の簡単な説明】
【図１】 ２０nmの層(２)および５０nmの層(１)の２つの異なるアモルファ
ス水素化シリコンに対し、本発明の実施例に従って、酸化シリコン層(３)に変換
される前に異なる時間間隔で実行された測定を示し、この変換(３)の開始から変
換された部分(４)の除去までと、酸化シリコン層(５)の除去後まで行った。
【図２】 本発明の実施例に従って、ＨＦベースのエッチング解決を用いた
時間に対する、部分的に酸化シリコンに変換されるカーバイド・シリコン層の厚
さを示す。
【図３】 本発明の実施例に基づく、金属化された誘電体構造を示す。
【図４】 本発明の実施例に基づく金属化誘電体を得るためのステップを示
す。
【符号の説明】
３１：基板 ３２：シリコン含有層、 ３３：シリカイド層 ３６：開口 ４２：導電層 ４３：導電層 ４４：誘電体層 ４５：カーバイド・シリコン層
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ， ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，Ｋ Ｐ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ， ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，Ｓ Ｇ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 セルジェ・ファンヘーレメールスフ ベルギー、ベー−3001ルーヴァン、カペル ベルフ56番 (72)発明者 ヘルマン・メイネン ベルギー、ベー−3210リンデン、ハーゼン パット15番 (72)発明者 フィリップ・デイビッド・デムボウスキー アメリカ合衆国48640−1966ミシガン州ミ ドランド、ブライアーウッド・コート6106 番 Ｆターム(参考） 5F033 GG00 GG01 GG02 JJ04 JJ05 JJ06 JJ07 JJ08 JJ11 JJ13 JJ14 JJ15 JJ18 JJ19 JJ21 JJ27 JJ28 JJ30 QQ09 QQ13 QQ19 QQ25 QQ28 QQ37 QQ48 QQ49 QQ74 QQ76 QQ89 RR04 RR06 TT02 XX28 5F043 AA31 BB22 DD02 GG02

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 基板に形成されたカーバイドシリコン層の少なくとも露出さ
    れた部分を除去するための方法であり、 前記カーバイドシリコン層を酸素含有プラズマに曝すことにより、前記カーバ
    イドシリコン層の前記少なくとも露出された部分を酸化シリコン層に変換し、そ
    して 前記基板から前記酸化シリコン層を除去するステップからなる方法。
  2. 【請求項２】 前記変換ステップおよび前記除去ステップは、前記カーバイ
    ド・シリコン層が実質上除去されるまで、続けて数回繰返される請求項１は際の
    方法。
  3. 【請求項３】 前記カーバイド・シリコン層は、シリコンカーバイド、酸化
    シリコン、チッカシリコンカーバイド、チッカシリコン酸化カーバイド、水素化
    シリコンカーバイド、水素化シリコン酸化カーバイド、水素化チッカシリコンカ
    ーバイドおよび水素化チッカシリコン酸化カーバイドからなるグループの少なく
    とも一つを含む請求項１または２に記載の方法。
  4. 【請求項４】 前記酸化シリコン層は、酸化シリコン、Ｃの割合がより少な
    い酸化シリコン、ＮおよびＣの割合がより少ない酸化シリコン、Ｎの割合がより
    少ない酸化シリコン、Ｃの割合がより少ない水素化酸化シリコン、ＮおよびＣの
    割合がより少ない水素化酸化シリコンおよびＮの割合がより少ない水素化酸化シ
    リコンからなるグループの少なくとも一つを含む請求項１〜３のいずれかに記載
    の方法。
  5. 【請求項５】 前記酸素含有プラズマは、酸素含有反応性イオンエッチング
    プラズマである請求項１〜４のいずれかに記載の方法。
  6. 【請求項６】 前記変換ステップは、−２０℃から１００℃の範囲内で実行
    される請求項５に記載の方法。
  7. 【請求項７】 前記変換ステップは、室温で実行される請求項５に記載の方
    法。
  8. 【請求項８】 前記酸素含有プラズマは、酸素含有化学蒸着プラズマである
    請求項１〜７のいずれかに記載の方法。
  9. 【請求項９】 前記変換ステップは、３５０℃から５００℃の範囲内で実行
    される請求項８に記載の方法。
  10. 【請求項１０】 前記酸素含有プラズマは、酸素含有プラズマの残光である
    請求項１〜９のいずれかに記載の方法。
  11. 【請求項１１】 前記変換ステップは、２００℃から４００℃の範囲内で実
    行される請求項１０に記載の方法。
  12. 【請求項１２】 前記基板から酸化シリコン層を除去するステップは、基板
    への、乾式エッチングに基づくフッソ、湿潤エッチングに基づくＨＦ、湿潤エッ
    チングに基づくＢＨＦおよび、湿潤エッチングに基づくＨＦ／ＢＨＦからなるグ
    ループの一つを適用することにより実行される請求項１〜１１のいずれかに記載
    の方法。
  13. 【請求項１３】 半導体層上の少なくとも一つの導電性層を有する表面を持
    つ基板上に集積回路を形成するための方法であり、 少なくとも前記導電性層上にカーバイド・シリコン層を形成し、 前記カーバイド・シリコン層上に少なくとも一つの誘電体層を配置し、 前記導電性層上に形成された前記カーバイド・シリコン層の一部を露出させる
    ために、前記誘電体層内にこの誘電体を貫通する少なくとも一つの開口を形成し
    、 前記開口内の前記カーバイド・シリコン層の一部を酸素含有プラズマに曝すこ
    とにより、前記開口内の前記カーバイド・シリコン層の前記露出された一部を酸
    化シリコン層に変換し、 前記開口内の前記酸化シリコン層を除去するステップＳを含む。
  14. 【請求項１４】 前記導電層はシリカイド層である請求項１３に記載の方法
    。
  15. 【請求項１５】 前記シリカイド層は、シリコン、およびＣｏ、Ｔｉ、Ｔａ
    、Ｃｏ、Ｍｂ、Ｎｉ、ＰｔおよびＷを含むグループの少なくとも一つからなる化
    合物である請求項１３に記載の方法。
  16. 【請求項１６】 前記導電層は、ポリシリコン層およびアモルファスシリコ
    ン層からなるグループの一つである請求項１３に記載の方法。
  17. 【請求項１７】 前記変換ステップおよび前記除去ステップは、前記導電層
    の少なくとも一部が露出されるまで、引き続き数回繰返される請求項１３〜１６
    のいずれかに記載の方法。
  18. 【請求項１８】 前記カーボン・シリコン層は、シリコンカーバイド、シリ
    コン酸化カーバイド、チッカシリコンカーバイド、チッカシリコン酸化カーバイ
    ド、水素化シリコンカーバイド、水素化シリコン酸化カーバイド、水素化チッカ
    シリコンカーバイドおよび水素化チッカシリコン酸化カーバイドからなるグルー
    プの少なくとも一つを含む請求項１３〜１７のいずれかに記載の方法。
  19. 【請求項１９】 前記酸化シリコン層は、シリコン酸化物、Ｃの割合がより
    少ないシリコン酸化物、ＮおよびＣの割合がより少ないシリコン酸化物、Ｎの割
    合がより少ない酸化シリコン、水素化シリコン酸化物、Ｃの割合がより少ない水
    素化シリコン酸化物、ＮおよびＣの割合がより少ない水素化シリコン酸化物、お
    よびＮの割合がより少ない水素化シリコン酸化物からなるグループの少なくとも
    一つを含む請求項１３〜１８のいずれかに記載の方法。
  20. 【請求項２０】 部分的に露出された少なくとも一つの導電性層を有する、
    基板上の集積回路であって、 半導体層上に配置された導電性層と、 前記導電層の少なくとも一部を露出させるために、貫通している少なくとも一
    つの開口を有する少なくとも一つの誘電体層と、 少なくとも前記導電性層上に形成され、かつ、前記誘電体層と前記導電層との
    間に、前記導電性層の露出された部分に接近して位置するカーバイド・シリコン
    層とを含む集積回路。
  21. 【請求項２１】 前記導電層はシリカイド層である請求項２０に記載の集積
    回路。
  22. 【請求項２２】 前記シリカイドは、シリコンおよびＣｏ、Ｔｉ、Ｔａ、Ｃ
    ｏ、Ｍｂ、Ｎｉ、ＰｔおよびＷからなるグループの少なくとも一つからなる化合
    物であるむ請求項２１に記載の集積回路。
  23. 【請求項２３】 前記導電層は、ポリシリコン層およびアモルファスシリコ
    ン層からなるグループの一つである請求項２０に記載の集積回路。
  24. 【請求項２４】 前記半導体層は、シリコン層、ＧａＡｓ層、Ｇｅ層および
    ＳｉＧｅ層からなるグループの一つである請求項２０〜２３のいずれかに記載の
    集積回路。
  25. 【請求項２５】 前記カーバイドシリコン層は、シリコンカーバイド、シリ
    コン酸化カーバイド、チッカシリコンカーバイド、チッカシリコン酸化カーバイ
    ド、水素化シリコンカーバイド、水素化シリコン酸化カーバイド、水素化チッカ
    シリコンカーバイドおよび水素化チッカシリコン酸化カーバイドからなるグルー
    プの少なくとも一つを含む請求項２０〜２４のいずれかに記載の集積回路。
  26. 【請求項２６】 前記酸化シリコン層は、酸化シリコン、Ｃの割合がより少
    ない酸化シリコン、ＮおよびＣの割合がより少ない酸化シリコン、Ｎの割合がよ
    り少ない酸化シリコン、Ｃの割合がより少ない水素化酸化シリコン、ＮおよびＣ
    の割合がより少ない水素化酸化シリコンおよびＮの割合がより少ない水素化酸化
    シリコンからなるグループの少なくとも一つを含む請求項２０〜２５のいずれか
    に記載の集積回路。
JP2000616055A 1999-05-03 2000-04-28 ＳｉＣの除去法 Pending JP2002543610A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13228499P 1999-05-03 1999-05-03
US60/132,284 1999-05-03
PCT/BE2000/000045 WO2000067304A1 (en) 1999-05-03 2000-04-28 Method for removal of sic

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011195881A Division JP2012023384A (ja) 1999-05-03 2011-09-08 ＳｉＣの除去法

Publications (2)

Publication Number Publication Date
JP2002543610A true JP2002543610A (ja) 2002-12-17
JP2002543610A5 JP2002543610A5 (ja) 2007-03-15

Family

ID=22453301

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000616055A Pending JP2002543610A (ja) 1999-05-03 2000-04-28 ＳｉＣの除去法
JP2011195881A Pending JP2012023384A (ja) 1999-05-03 2011-09-08 ＳｉＣの除去法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011195881A Pending JP2012023384A (ja) 1999-05-03 2011-09-08 ＳｉＣの除去法

Country Status (7)

Country Link
US (2) US6599814B1 (ja)
EP (1) EP1186009B1 (ja)
JP (2) JP2002543610A (ja)
KR (1) KR20020028047A (ja)
AU (1) AU4277700A (ja)
TW (1) TW475206B (ja)
WO (1) WO2000067304A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068451A (ja) * 1999-08-27 2001-03-16 Tokai Univ エッチング方法
JP2002134494A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004228584A (ja) * 2003-01-24 2004-08-12 Texas Instruments Inc 集積回路のコンタクトを形成する方法
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099078A1 (en) * 1999-05-03 2005-05-12 Serge Vanhaelemeersch Method for removal of SiC
EP1178527A3 (en) * 2000-08-04 2006-09-27 Applied Materials, Inc. Method for removing silicon carbide from a substrate surface after oxidation
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
US6656811B2 (en) * 2001-12-21 2003-12-02 Texas Instruments Incorporated Carbide emitter mask etch stop
US6797628B2 (en) * 2002-01-16 2004-09-28 Micron Technology, Inc. Methods of forming integrated circuitry, semiconductor processing methods, and processing method of forming MRAM circuitry
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
JP4864307B2 (ja) * 2003-09-30 2012-02-01 アイメック エアーギャップを選択的に形成する方法及び当該方法により得られる装置
EP1608013B1 (en) * 2003-09-30 2013-04-24 Imec Method of formation of airgaps around interconnecting line
EP1521301A1 (en) * 2003-09-30 2005-04-06 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method of formation of airgaps around interconnecting line
JP4791034B2 (ja) * 2004-12-28 2011-10-12 東京エレクトロン株式会社 半導体装置の製造方法
US7641736B2 (en) * 2005-02-22 2010-01-05 Hitachi Metals, Ltd. Method of manufacturing SiC single crystal wafer
JP2006351881A (ja) * 2005-06-16 2006-12-28 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
US7572741B2 (en) * 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
EP1801067A3 (en) * 2005-12-21 2012-05-09 Imec Method for forming silicon germanium layers at low temperatures for controlling stress gradient
US20100062224A1 (en) * 2006-10-31 2010-03-11 Interuniversitair Microelektronica Centrum Method for manufacturing a micromachined device
US20090184402A1 (en) * 2008-01-22 2009-07-23 United Microelectronics Corp. Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner.
US8557679B2 (en) 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
US8357974B2 (en) 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326058A (ja) * 1993-03-16 1994-11-25 Sanyo Electric Co Ltd 半導体基板の処理方法
JPH0745614A (ja) * 1993-07-30 1995-02-14 Sony Corp 半導体装置の製造方法
JPH07142389A (ja) * 1993-11-17 1995-06-02 Fujitsu Ltd シリコン系薄膜の選択成長方法
JPH0878352A (ja) * 1994-09-06 1996-03-22 Sanyo Electric Co Ltd 基板の処理方法
JPH08102462A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置及びその製造方法
JPH08250594A (ja) * 1995-02-02 1996-09-27 Dow Corning Corp 炭化ケイ素の金属拡散障壁層
JPH0945918A (ja) * 1995-07-28 1997-02-14 Nippon Steel Corp 半導体装置の製造方法
JPH11274487A (ja) * 1998-03-25 1999-10-08 Denso Corp 炭化珪素半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981551A (en) * 1987-11-03 1991-01-01 North Carolina State University Dry etching of silicon carbide
US4865685A (en) * 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
JPH01181465A (ja) * 1988-01-11 1989-07-19 Fujitsu Ltd 超高速半導体装置の製造方法
US4948461A (en) 1989-10-16 1990-08-14 Eastman Kodak Company Dry-etching method and plasma
JP2897569B2 (ja) * 1991-12-30 1999-05-31 ソニー株式会社 レジストパターン形成時に用いる反射防止膜の条件決定方法と、レジストパターン形成方法
US5436174A (en) * 1993-01-25 1995-07-25 North Carolina State University Method of forming trenches in monocrystalline silicon carbide
JPH06314791A (ja) * 1993-03-02 1994-11-08 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
JP3371170B2 (ja) * 1994-08-24 2003-01-27 ソニー株式会社 半導体装置の製造方法
US5571374A (en) * 1995-10-02 1996-11-05 Motorola Method of etching silicon carbide
EP1531491A2 (en) 1996-04-18 2005-05-18 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
JP3383807B2 (ja) * 1997-05-16 2003-03-10 松下電器産業株式会社 半導体装置の製造方法
US6255211B1 (en) * 1998-10-02 2001-07-03 Texas Instruments Incorporated Silicon carbide stop layer in chemical mechanical polishing over metallization layers
US6358842B1 (en) * 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326058A (ja) * 1993-03-16 1994-11-25 Sanyo Electric Co Ltd 半導体基板の処理方法
JPH0745614A (ja) * 1993-07-30 1995-02-14 Sony Corp 半導体装置の製造方法
JPH07142389A (ja) * 1993-11-17 1995-06-02 Fujitsu Ltd シリコン系薄膜の選択成長方法
JPH0878352A (ja) * 1994-09-06 1996-03-22 Sanyo Electric Co Ltd 基板の処理方法
JPH08102462A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置及びその製造方法
JPH08250594A (ja) * 1995-02-02 1996-09-27 Dow Corning Corp 炭化ケイ素の金属拡散障壁層
JPH0945918A (ja) * 1995-07-28 1997-02-14 Nippon Steel Corp 半導体装置の製造方法
JPH11274487A (ja) * 1998-03-25 1999-10-08 Denso Corp 炭化珪素半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068451A (ja) * 1999-08-27 2001-03-16 Tokai Univ エッチング方法
JP2002134494A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4698813B2 (ja) * 2000-10-19 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004228584A (ja) * 2003-01-24 2004-08-12 Texas Instruments Inc 集積回路のコンタクトを形成する方法
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
AU4277700A (en) 2000-11-17
US6806501B2 (en) 2004-10-19
TW475206B (en) 2002-02-01
EP1186009A1 (en) 2002-03-13
EP1186009B1 (en) 2012-05-30
US6599814B1 (en) 2003-07-29
KR20020028047A (ko) 2002-04-15
US20030143816A1 (en) 2003-07-31
JP2012023384A (ja) 2012-02-02
WO2000067304A1 (en) 2000-11-09

Similar Documents

Publication Publication Date Title
JP2002543610A (ja) ＳｉＣの除去法
US6077733A (en) Method of manufacturing self-aligned T-shaped gate through dual damascene
US5783475A (en) Method of forming a spacer
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US6168726B1 (en) Etching an oxidized organo-silane film
US6020254A (en) Method of fabricating semiconductor devices with contact holes
TWI295820B (en) Process for selectively etching dielectric layers
US4470189A (en) Process for making polycide structures
TWI326896B (en) Amorphous carbon etch stop layer for contact hole etch process
US6022802A (en) Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
KR960013135B1 (ko) 캡 산화물을 배치한 티탄 규화물 형성 방법
JP3152428B2 (ja) 選択的異方性を用いて局部相互接続を形成する改良方法
JPH02230739A (ja) 耐火金属の付着方法
US6376384B1 (en) Multiple etch contact etching method incorporating post contact etch etching
US8324061B2 (en) Method for manufacturing semiconductor device
TWI378534B (en) Method of manufacturing semiconductor device
JP2000091570A (ja) 半導体装置の製造方法
JP3061891B2 (ja) 半導体装置の製造方法
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
TWI235455B (en) Method for manufacturing semiconductor device
US6847085B2 (en) High aspect ratio contact surfaces having reduced contaminants
US7087479B2 (en) Method of forming integrated circuit contacts
TW200849372A (en) Etch method in the manufacture of a semiconductor device
EP0660392A1 (en) Method and interlevel dielectric structure for improved metal step coverage
US20050099078A1 (en) Method for removal of SiC

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110223

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110915

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111028