JP2009194216A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009194216A
JP2009194216A JP2008034699A JP2008034699A JP2009194216A JP 2009194216 A JP2009194216 A JP 2009194216A JP 2008034699 A JP2008034699 A JP 2008034699A JP 2008034699 A JP2008034699 A JP 2008034699A JP 2009194216 A JP2009194216 A JP 2009194216A
Authority
JP
Japan
Prior art keywords
silicon carbide
single crystal
crystal substrate
carbide single
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008034699A
Other languages
English (en)
Inventor
Natsuki Yokoyama
夏樹 横山
Tomoyuki Someya
友幸 染谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008034699A priority Critical patent/JP2009194216A/ja
Priority to US12/268,538 priority patent/US8445352B2/en
Publication of JP2009194216A publication Critical patent/JP2009194216A/ja
Priority to US13/874,468 priority patent/US9449814B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

【課題】炭化珪素半導体素子の初期特性や良品率、また、長期信頼性の良好な炭化珪素表面の金属汚染が十分除去された炭化珪素単結晶基板を用いた半導体装置の製造方法を提供する。
【解決手段】炭化珪素単結晶基板を用いた半導体装置の製造方法において、炭化珪素表面を酸化するステップと、該ステップにより炭化珪素表面に形成された二酸化シリコンを主成分とする膜を除去するステップとからなる炭化珪素表面の金属汚染除去工程を適用する。
【選択図】図１

Description

本発明は、炭化珪素単結晶基板を用いた半導体装置の製造方法に関するものである。
従来の電力用半導体装置（パワー半導体素子）は、シリコン単結晶基板を用いて製造されている。素子の設計や製造技術の進歩によって、高耐圧を維持しながら通電時の抵抗（オン抵抗）を低減し、低損失化を実現してきた。しかしながら、耐圧とオン抵抗とは、基板材料のバンドギャップによって決まるトレードオフの関係にあるため、従来のシリコンを使い続ける限り、性能向上には限界がある。このため、シリコンに代る材料として、炭化珪素や窒化ガリウムに代表されるワイドギャップ半導体が注目されている。ワイドギャップ半導体を用いれば、シリコンを用いた場合よりも、高性能なパワー半導体素子を実現可能なためである。特に炭化珪素を用いた電力用半導体装置の開発が盛んである。その第１の理由は、炭化珪素単結晶基板の高品質化、大口径化が進み、半導体装置の製造に必要な基板の入手が比較的容易なことである。第２の理由は、炭化珪素ではエピタキシャル成長やイオン注入によってｎ型、ｐ型の両導電型領域を容易に形成出来ることや、熱酸化によって二酸化シリコンを主成分とする膜を形成出来ることにある。これにより、様々な電力用半導体装置を製造出来る可能性が生じているためである。これまでに、スイッチング素子としてはMOSFET (Metal Oxide Semiconductor Field Effect Transistor)やJFET (Junction Field Effect Transistor)といったユニーポーラ素子の他、BJT (Bipolar Junction Field Effect Transistor)も検討されている 。また、整流素子としては、ｐｎ接合ダイオードやショットキーバリアダイオードが開発されている。特に高耐圧用として、ｐｎ接合ダイオードとショットキーバリアダイオードを組み合わせたＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｈｏｔｔｏｋｙ）というダイオード素子も開発されている。
特開平５−１７２２９号公報 特開２００３−１４６７７８号公報
炭化珪素単結晶基板を用いた電力用半導体素子の製造には、シリコン半導体素子の製造で培った製造技術の多くが応用可能であるが、一部の製造技術は炭化珪素向けに新たに開発する必要がある。一般には、炭化珪素単結晶基板の製造技術、炭化珪素の加工技術、炭化珪素のエピタキシャル層形成技術、高温イオン注入技術、不純物活性化技術、オーミックコンタクト形成技術、ＭＯＳＦＥＴ用ゲート絶縁膜形成技術などが、これに該当すると言われている。しかしながら、発明者らの検討により、洗浄技術についても、シリコン向けに確立された技術の流用では不十分であり、炭化珪素に特化した技術が必要であることが分かった。特に金属汚染除去については、シリコン半導体向け製造方法を、そのまま炭化珪素半導体に適用しても、十分な効果が得られないことが明らかとなった。
シリコンの半導体素子の製造では、薬液による洗浄工程が多用されている。アンモニア・過酸化水素混合液、硫酸・過酸化水素混合液、塩酸・過酸化水素混合液、硝酸等の酸化性の薬液中では、シリコンの表面に二酸化シリコンを主成分とする膜が形成される。シリコン表面に存在していた金属元素は、この酸化膜の形成に伴って、酸化膜の上に持ち上げられたり、酸化膜中に取り込まれたりする場合が多い。酸化の後に、フッ酸水溶液で酸化膜を除去すると、酸化膜上や酸化膜中の金属元素も同時に除去される。
従来の炭化珪素単結晶基板を用いた半導体素子の製造方法では、シリコン半導体素子の製造に用いている薬液による洗浄を適宜組み合わせて用いていたが、シリコンの場合とは異なり、炭化珪素では、シリコンを酸化する薬液中に浸漬しても、二酸化シリコンを主成分とする膜が殆ど形成されない。このため、上記のような酸化膜が形成されることによって金属元素が除去される機構が実現しないと考えられる。シリコンではフッ硝酸等により、シリコン自体をエッチングすることも可能であるが、炭化珪素は、水酸化カリウム溶融液のような特殊な薬液によってしかエッチングすることが出来ない。このため、炭化珪素自体を薬液でエッチングすることによって、金属元素も同時に除去するといった手法を適用することも出来ない。
炭化珪素の焼結体については、いくつかの洗浄方法が考案されている。例えば、特許文献１（特開平５−１７２２９号）には、シリカ砥粒によるブラスト洗浄を用いる方法が記載されているが、ブラスト洗浄により欠陥等の損傷が導入されてしまうため、半導体素子の製造に用いる炭化珪素単結晶基板の洗浄にそのまま用いることは出来ない。また、焼結体をプラズマにさらすことによって清浄化する方法が特許文献２（特開２００３−１４６７７８号）に記載されている。プラズマ発生ガスは、炭化珪素と反応しないものであれば何でもよいと記載されており、洗浄の機構は、プラズマによる物理的な汚染除去である。そのため、プラズマ発生のためのパワーが大きく、焼結体をプラズマに晒す時間も長い。この方法も基板に与える損傷が大きく、半導体素子の製造に用いる炭化珪素単結晶基板の洗浄にそのまま用いることは出来ない。いずれも、半導体製造装置の部材や、ダミー基板として用いられる炭化珪素の焼結体に限って有効な方法と考えられる。
炭化珪素単結晶中の金属の拡散係数は小さいものの、単結晶中の欠陥に金属が捕らえられ、耐圧を低下させたり、長期信頼性を低下させる可能性は否定出来ない。また、二酸化シリコンを主成分とするゲート絶縁膜や層間絶縁膜等に取込まれた金属元素は容易に拡散する。ゲート絶縁膜や層間絶縁膜の初期特性や長期信頼性に悪影響を及ぼしているであろうことは、容易に推定出来る。シリコン半導体素子では、金属汚染が、製造した素子の初期特性に悪影響を及ぼし、良品率を低下させ、長期信頼性を低下させることが分かっており、炭化珪素半導体素子でも同様と考えられるためである。炭化珪素単結晶基板を用いた半導体素子の製造に適用可能な、有効な金属汚染除去方法の開発が望まれている。
解決しようとする従来技術の問題点は、炭化珪素単結晶基板を用いた半導体装置の製造方法において、炭化珪素表面の金属汚染が十分除去されていないことである。これにより、製造された炭化珪素半導体素子の初期特性が劣化し、良品率が低下している可能性が高い。また、金属汚染は、半導体装置の長期信頼性にも悪影響を及ぼしていると考えられる。
本発明の主たるものは、炭化珪素単結晶基板の表面の金属汚染を除去する金属汚染除去工程を有する半導体装置の製造方法において、金属汚染除去工程が、炭化珪素単結晶基板の表面を酸化することにより、その炭化珪素単結晶基板の表面に二酸化シリコンを主成分とする膜を形成する薄膜形成工程と、その二酸化シリコンを主成分とする膜を除去する薄膜除去工程とを有することを特徴とする。
酸素プラズマに晒されることで基板表面に薄い二酸化シリコンを主成分とする膜が形成される。元々、基板表面に存在していた金属元素は、この酸化膜の上に持ち上げられたり、酸化膜中に取り込まれたりする場合が多い。フッ酸水溶液でこの酸化膜を除去すると、酸化膜上や酸化膜中の金属元素も同時に除去される。これにより、炭化珪素の表面を清浄化出来る。
以下に、本発明の実施例を図面を用いて詳細に説明する。
炭化珪素単結晶基板の表面を酸素プラズマに晒すことによって炭化珪素単結晶基板の表面に厚さ５ｎｍ未満の二酸化シリコンを主成分とする膜を形成し、炭化珪素表面に形成された二酸化シリコンを主成分とする膜を、炭化珪素の単結晶基板を、フッ酸を含むエッチング液に浸漬することによって除去する金属汚染除去工程を炭化珪素単結晶基板を用いた半導体装置の製造方法に適用する。これにより、製造する半導体素子の初期特性が改善され、良品率が増加する。また、長期信頼性も向上する。
図１乃至図６を用いて説明する。本実施例は、ｐｎ接合ダイオードの製造に適用した実施例である。図１に、本発明によるｐｎ接合ダイオードの製造方法の工程フローを図示する。炭化珪素単結晶基板を作るために、まず、炭化珪素の単結晶（４Ｈ−ＳｉＣ）からなるインゴットを作製した。このインゴットの製造には、現在、最も一般的な昇華法を用いたが、溶融法などの他の炭化珪素単結晶成長技術を用いてもよい。単結晶としては、４Ｈ−ＳｉＣの他にも、２Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、他の結晶形の炭化珪素単結晶を用いることも出来る。インゴットの単結晶炭化珪素には、窒素が３×１０１８ｃｍ−３含まれていて高濃度のｎ型となっている。次に、作製したインゴットから薄い板状に単結晶基板を切り出した。この工程は一般にスライス工程と呼ばれている。単結晶基板の表面が（０００１）面から［１１−２０］方向に４°のオフ角を有するように切り出した。（０００１）面の他、（０００−１）面や（１１−２０）面が表面になるように切り出してもよい。また、オフ角は４°に限らず、０〜８°程度であれば他の角度でも構わない。直径は最大部で７６．２ｍｍであり、主副２つのオリエンテーションフラットが形成してある。直径は７６．２ｍｍに限らず、他の寸法でも構わない。
次に、切り出した基板を、研削工程で適当な厚さまで粗削りした。研削工程の代わりに、研磨工程を用いてもよい。その後、研削した基板の表面や裏面を平坦かつ鏡面に仕上げるために研磨工程で磨いた。研磨方法としては、化学機械研磨（ＣＭＰ； Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を適用した。本実施例では、この研磨工程で、スライス工程や研削工程で基板に導入された欠陥や傷の除去を兼ねたが、必要に応じて、プラズマを利用したドライエッチング等の特別な処理を加えて表面の変質層を除去してもよい。その場合、これらの工程は研磨工程の前、または後に挿入する。ＣＭＰによる研磨は、３段階に分けて行い、スラリーや研磨条件を選択することにより、基板表面の平坦度を徐々に高め、３段階目の研磨で鏡面とした。基板裏面の研磨は表面とは異なる条件で、２段階目に分けて行った。研磨後の基板の厚さは３５０μｍとしたが、厚さは他の寸法としても構わない。スライスから研磨に至る工程の間に、基板に付着した有機物や金属汚染を除去するための薬液洗浄、水洗、乾燥工程を適宜実施したが、最終的な清浄化は、研磨工程後に本発明の金属汚染除去工程を適用して実現した。研磨後の炭化珪素単結晶基板の表面と裏面を酸素プラズマに晒すことにより酸化し、その後、フッ酸を含むエッチング液に基板を浸漬することにより、この酸化膜を除去した。
研磨後の金属汚染除去工程の詳細を記す。酸素プラズマ処理にはマイクロ波を用いたドライエッチング装置を用いて行った。処理の条件は、酸素流量２００ｓｃｃｍ、反応室内圧力５Ｐａ、マイクロ波のソース電力８００Ｗ、ＲＦバイアス電力５Ｗで時間は表面、裏面共に６０秒である。装置の電極形状はほぼ直径２００ｍｍの円形である。従って、単位面積当りのＲＦバイアス電力は、０．０１６Ｗ／ｃｍ２ということになる。まず、炭化珪素単結晶基板の表面を上向きにして表面側の処理を施し、次に、炭化珪素シリコン基板の裏面を上向きにして裏面側の処理を施した。この酸素ブラズマ処理によって、炭化珪素シリコン基板の表面、裏面には二酸化シリコンを主成分とする膜が形成される。シリコン面からなる表面に形成された二酸化シリコンを主成分とする膜の厚さを測定すると、２ｎｍ未満であった。
酸素プラズマ処理の後、まず、炭化珪素単結晶基板を王水に１８０秒浸漬し、水洗後、１２０℃に保った硫酸・過酸化水素水混合液に１８０秒浸した。硫酸と過酸化水素水（３１％水溶液）の混合比は、７：３である。水洗の後、フッ酸水溶液に１８０秒浸漬した。フッ酸（５５％水溶液）と水の混合比は、１：２０である。このフッ酸水溶液への浸漬により、酸素プラズマ処理で炭化珪素単結晶基板の表面、裏面に形成された二酸化シリコンを主成分とする膜が除去される。最後に、アンモニア・過酸化水素混合液に１２０秒浸漬した後、水洗を施し、スピンドライヤーにより基板を乾燥した。比較のために、従来の製造方法による炭化珪素単結晶基板も作製した。インゴットから切り出した後、化学機械研磨により、表面、裏面を磨く工程までは本実施例中の本発明の製造方法による炭化珪素単結晶基板と同様である。最終的な清浄化は、研磨工程後に従来の金属汚染除去工程を適用した。すなわち、本発明とは異なり、基板を酸素プラズマに晒す処理は用いず、王水、硫酸・過酸化水素水混合液、フッ酸水溶液、アンモニア・過酸化水素水混合液による薬液洗浄のみを基板に施した。用いた薬液の成分や洗浄の条件は、本実施例中の本発明による炭化珪素単結晶基板と同様である。
図２Ｃに本発明を適用した本実施例の炭化珪素単結晶基板の表面の金属汚染を分析した結果を示す。図３に従来の製造方法による炭化珪素炭化珪素単結晶基板の表面の金属汚染を分析した結果を示す。分析には全反射蛍光Ｘ線分析を用い、チタン、クロム、鉄、ニッケル、銅、亜鉛について、基板表面の５点について測定した。図２Ａの炭化珪素単結晶基板２１の表面には、主オリエンテーションフラット２２と、副オリエンテーションフラット２３が形成されている。図２Ｂに示すように、中心２４が測定点１である。測定点１を中心とした直径２０ｍｍの円上に測定点２、３、４、５が均等に配置されている。なお、測定点１〜５は、図２のウエハ面上の２４、２５、２６、２７、２８にそれぞれ対応している。図２Ｂの２９に示す形式で、各測定点における各金属元素の表面濃度を表示した。単位は図中にも示したように、ｘ１０１０ａｔｏｍｓ／ｃｍ２である。管理基準値は、３ｘ１０１０ａｔｏｍｓ／ｃｍ２としている。
図３についても、図２Ｃと同様の測定点について、図２Ｃと同様の形式で、各測定点における各金属元素の表面濃度を表示した。図３に示したように、従来の製造方法による基板表面には、鉄、銅の元素が残存しているが、図２Ｃから分かるように、本発明の製造方法による基板表面では、鉄、銅を含む全ての元素が管理基準値限界以下しか存在していない。鉄、銅がどの段階で基板表面に付着するかは不明であるが、スライス工程、研削工程の工具類や、研磨工程のスラリーなどからの汚染が疑われる。残存する金属汚染の違いは、炭化珪素単結晶基板表面の酸化の有無によると考えられる。
すなわち、本発明の製造方法による場合には、酸素プラズマに晒されることで基板表面に薄い二酸化シリコンを主成分とする膜が形成される。元々、基板表面に存在していた金属元素は、この酸化膜の上に持ち上げられたり、酸化膜中に取り込まれたりする場合が多い。フッ酸水溶液でこの酸化膜を除去すると、酸化膜上や酸化膜中の金属元素も同時に除去される。従来の製造方法は、シリコン半導体素子の製造方法を転用したものであるが、シリコン単結晶基板の場合とは異なり、炭化珪素単結晶基板では、過酸化水素を含む薬液中に浸漬しても、二酸化シリコンを主成分とする膜が殆ど形成されない。このため、酸化膜が形成されることによって金属元素が除去される機構が実現しないと考えられる。
本実施例では炭化珪素単結晶基板自体の化学機械研磨の後に本発明の金属汚染除去工程を適用したが、デバイス作製の途中で二酸化シリコン膜や多結晶シリコン膜等を研磨した後に適用しても有効である。本実施例と同様に金属汚染を除去する効果がある。
上述のようにして作製した炭化珪素単結晶基板をパワーデバイスの作製に適用するために、ドリフト層（電界緩和層）として、基板表面に窒素を含む炭化珪素のｎ型エピタキシャル層を形成した。エピタキシャル成長装置に本発明の製造方法による基板と従来の製造方法による基板各２枚を同時に設置し、水素の流量を１０ｓｌｍに調整して反応室内圧力を１０ｋＰａとした。高周波誘導加熱により基板を１４００℃に加熱し、１０分間保った。この際、基板表面がエッチングされ、基板加工時に導入され、残存していた欠陥や傷を含む損傷層が除去される。基板温度を１５００℃まで昇温した後、水素１０ｓｌｍに加え、プロパン０．６ｓｃｃｍ、モノシラン２．５ｓｃｃｍ、窒素０．２ｓｃｃｍを同時に反応室に供給した。この状態を１４０分間維持した後、プロパン、モノシラン、窒素の供給と加熱を止め、水素中で基板を冷却した。しかる後、２枚の炭化珪素単結晶基板を取り出し、エピタキシャル層の濃度と厚さを測定した。４枚共に、エピタキシャル層の窒素濃度は２ｘ１０１６cm−３、厚さは８μｍであった。
基板表面を光学顕微鏡で観察することにより、コメット欠陥、キャロット欠陥等のエピ欠陥を目視により数えたところ、本発明の製造方法による炭化珪素単結晶基板では、従来の製造方法による炭化珪素単結晶基板の約６０％にまで、エピ欠陥の密度が減少していることが分かった。次に、本発明の製造方法による基板と従来の製造方法による基板各１枚について、水酸化カリウム溶融液を用いてエッチピットを形成し、基底面転位密度を比較した。この方法は転位の観察方法としてよく知られている方法である。本発明による炭化珪素単結晶基板上のエピタキシャル層では２６０ｃｍ−２、従来の製造方法による炭化珪素単結晶基板上のエピタキシャル層では３８０ｃｍ−２であった。基底面転位密度については、本発明による炭化珪素基板上の方が、従来の製造方法による炭化珪素基板上よりも、約３０％低減された。
ｎ型エピタキシャル層を形成した本発明の製造方法による基板と、比較のために従来の製造方法による基板の各１枚を用いて、ｐｎダイオードを作製した。図４Ａ−Ｆは、本実施例のｐｎ接合ダイオードの製造工程を示す断面図である。ｐｎ接合ダイオードの周囲には、電界を緩和するためのターミネーション領域を形成したが、ターミネーション領域は、図４Ａ−Ｆでは省略して記載した。図４Ｆに示すように、本実施例のｐｎ接合ダイオードは、単結晶炭化珪素基板４１の主表面上に設けられ窒素を含む厚さ８μｍのｎ型のドリフト層４２と、ドリフト層４２の表面の一部に設けられ、アルミニウムを含む厚さが約０．５μｍのｐ型ドープ層４３と、ｐ型ドープ層４３の表面に設けられアルミニウムを含む厚さが０．１μｍの高濃度ｐ型層４４層を備えている。単結晶炭化珪素基板４１、ｎ型ドリフト層４２の窒素濃度（ドナー濃度）はそれぞれ、３×１０１８ｃｍ−３、２×１０１６ｃｍ−３であり、ｐ型ドープ層４３、高濃度ｐ型層４４のアルミニウム濃度（アクセプタ濃度）は、それぞれ、２×１０１８ｃｍ−３、５×１０１９ｃｍ−３である。図４Ｂに示すように、ドリフト層４２の表面の一部にアルミニウムのイオン注入を行い、ｐ型ドープ層４３を形成する。
続いて、図４Ｃに示すように、ｐ型ドープ層４３の表面にｐ型、ドリフト層４３よりも高濃度となるようにアルミニウムのイオン注入を行い、高濃度ｐ型層４４を形成する。ｐ型ドープ層４３、高濃度ｐ型層４４のイオン注入を行った後、アルゴン雰囲気中で１８５０℃１分の活性化熱処理を施した。その後、図４Ｄに図示するように、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により二酸化シリコン膜４５形成し、ダイオードの電極部分を開口した。次にスパッタ装置を用いて表面と裏面にそれぞれ厚さ５０ｎｍのニッケル膜を形成し、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いて、アルゴン雰囲気中で８００℃１分の熱処理を施す。しかる後に、アンモニア・過酸化水素混合液中に炭化珪素単結晶基板４１を浸漬して未反応のニッケル膜を除去すると図４Ｅのようになり、表面開口部の炭化珪素単結晶基板上と、裏面にニッケル珪化物を主成分とする層４６、４７が形成された。ここでもう一度ＲＴＡ装置を用いて、今度はアルゴン雰囲気中で１０００℃１分の熱処理を施した。図４Ｆに示すように表面側には厚さ３μｍのアルミニウム電極４８を形成した。アルミニウム膜の形成にはスパッタ装置を用い、公知のリソグラフィ工程とウェットエッチング技術によりパターニングを施した。裏面には、スパッタ装置を用いて、厚さ１００ｎｍのニッケル膜４９を形成し、裏面電極とした。最後に、ポリイミド樹脂からなる保護膜５０を形成し、ダイオード電極のアルミニウム膜４８上を開口した。以上のように、本発明の製造方法により、本実施例のｐｎ接合ダイオードを作製した。
２枚の単結晶炭化珪素基板上に作製した１枚当たり２００個のｐｎ接合ダイオードの初期特性を評価した。本発明の製造方法によるｐｎ接合ダイオードと、従来の製造方法によるｐｎ接合ダイオードの耐圧分布を図５Ａ、Ｂにそれぞれ示す。耐圧６００Ｖ以上（電流＜０．１ｍＡで定義）を良品とすると、良品率は、本発明の製造方法によるｐｎ接合ダイオードでは８７％（図５Ａ）、従来の製造方法によるｐｎ接合ダイオードでは４７％（図５Ｂ）であった。これは、主として、本発明の製造方法によるｐｎ接合ダイオードでは、従来の製造方法によるｐｎ接合ダイオードの約６０％にまで、ドリフト層中のエピ欠陥の密度が減少していることの効果であると考えられる。
次にｐｎ接合ダイオードに、５０Ａ／ｃｍ２の電流を通電し、そのままで１０時間保持して、オン電圧の増大を調べた。従来の製造方法で作製したｐｎ接合ダイオードでは、測定した２５個のダイオード中８個で約１Ｖのオン電圧の増加が観測されたが、本発明の製造方法を用いたｐｎ接合ダイオードでは、測定した２５個全てのダイオードで０．１Ｖ以下の増加に抑制された。これは、単結晶炭化珪素基板を作製する最後で実施された金属汚染除去工程の効果の違いを反映していると考えられる。このような通電時の特性変動の機構は、まだ研究途上にあり、全てが解明されている訳ではないが、一般にｐｎ接合ダイオードのオン電圧の変動には、基底面転位が関与していると考えられている。本発明の製造方法によるエピタキシャル成長層の方が、従来の製造方法によるエピタキシャル成長層よりも基底面転位密度が小さいことが、この違いをもたらしたと考えられる。さらに、通電時の特性変動に作用するのは、全ての基底面転位ではなく、基底面転位の一部であるとも言われている。変動に作用する基底面転位には、何らかの金属不純物が修飾されているという説もある。この説が正しいとすると、基底面転位密度そのものの違いよりも、本発明の製造方法では、基板表面の研磨後に、基板表面に残存する金属汚染を大幅に減らしたことにより、エピタキシャル層中に取り込まれる金属汚染が減少し、その結果、通電変動に作用する基底面転位の密度を低減させた効果である可能性がある。
金属不純物が捕らえられた基底面転位の密度が低減したことは、耐圧不良品の数を減らし、良品率を向上させることにも寄与した可能性がある。
本発明の製造方法を適用することにより、従来の製造方法を用いた場合よりもｐｎ接合ダイオードの良品率が向上し、通電時の特性変動も大幅に抑制された。
なお、本実施例では、二酸化シリコンを主成分とする膜の形成には、ドライエッチング装置による酸素プラズマ処理を用いたが、アッシャ装置等、他の装置を用いて酸素プラズマ処理を実施することも可能である。本実施例でドライエッチング装置を用いた理由は、反応室のクリーニングが可能なためである。本実施例の装置では、本実施例の酸素プラズマ処理を完了した後に、塩素と酸素の混合ガスのプラズマで反応室内をクリーニングした。清浄なシリコン基板に対するアルゴンプラズマ処理を施して金属汚染を検査したところ、処理前の清浄度と同レベルであり、この処理に用いたことよる装置汚染の影響はなかった。クリーニング機構のない装置を用いる場合には、装置の清浄度の維持が困難となる。酸化方法として、陽極酸化、熱酸化、オゾンによる酸化等を用いることも可能である。ただし、熱酸化の場合には温度が１０００℃程度の高温となるため、装置の清浄度維持がさらに困難となる欠点がある。オゾンを用いた酸化の場合には、通常の酸素を用いた熱酸化よりも低温化が可能である。オゾンは、熱酸化で用いる他、紫外線照射と併用したり、酸素プラズマ処理と併用することで、炭化珪素単結晶基板表面の酸化を促す効果を有する。
また、表面に形成する二酸化シリコンを主成分とする膜の厚さは、５ｎｍ未満であることが望ましい。５ｎｍ以上の膜厚まで酸化すると、後のフッ酸水溶液を用いた酸化膜除去の際に、炭化珪素単結晶基板表面に僅ではあるが凹凸が生じる。基板表面に生じた凹凸は、ｐｎ接合ダイオードの逆方向リーク電流を増加させる原因となることが分かっているためである。厚さが５ｎｍ未満の酸化は、酸素プラズマ処理では、ＲＦバイアス電力等を選択することにより、容易に実現することが出来た。他の酸化方法を用いた場合にも、処理条件を適切に選択すれば、本実施例と同様に膜厚５ｎｍ未満の酸化は可能である。
図６乃至図１０を用いて説明する。本実施例は、ｐｎ接合ダイオードの製造に適用した実施例である。本実施例で用いた４Ｈ−ＳｉＣ、４°オフ単結晶炭化珪素基板は、仕様を指定して、ある基板メーカーから購入した物である。結晶面は表面がシリコン面（（０００１）面）、裏面がカーボン面（（０００−１）面）だが、表面は（０００１）面から［１１−２０］方向に４°のオフ角を有する。基板上へのドリフト層のエピタキシャル成長も基板メーカーで実施した。納入後の基板を検査したところ、直径は最大部で７６．２ｍｍであり、主副２つのオリエンテーションフラットが形成してある。厚さは３５０μｍである。
エピタキシャル層の窒素濃度は２ｘ１０１６cm−３、厚さは８μｍと、指定した仕様の通りであった。図６に、納入後の基板について、表面の金属汚染を分析した結果を示す。測定方法、測定箇所や結果の表示形式は実施例１中の図２Ｃと同様である。基板表面には、チタン、クロム、鉄、ニッケル、銅、亜鉛全ての元素が残存していた。これらの金属元素がどの段階で基板表面に付着したかは不明であるが、単結晶炭化珪素基板を作製するためのスライス工程、研削工程の工具類や、研磨工程のスラリーなどからの汚染が疑われる。さらには、エピタキシャル成長中に汚染が取り込まれている可能性もある。基板の研磨工程の後には、実施例１に記したような本発明の金属汚染除去工程は実施されていないので、基板表面に残存していた金属元素がエピタキシャル層に取り込まれたと考えられるし、エピタキシャル成長装置内で、金属元素が表面に残存した基板が繰り返し加熱されることにより、エピタキシャル成長装置自体も金属元素によって汚染されている可能性が高く、そこからエピタキシャル成長中に金属元素を取り込む可能性もあると考えられる。さらに、エピタキシャル成長装置の部材に金属元素が含まれていて、エピタキシャル成長のための加熱時に部材が高温となり、そこから金属元素が飛び出し、基板がそれを取り込む可能性もある。
まず、２枚を共に、王水に１８０秒浸漬し、水洗後、１２０℃に保った硫酸・過酸化水素水混合液に１８０秒浸した。硫酸と過酸化水素水（３１％水溶液）の混合比は、７：３である。水洗の後、フッ酸水溶液に１８０秒浸漬した。フッ酸（５５％水溶液）と水の混合比は、１：２０である。このフッ酸水溶液への浸漬により、酸素プラズマ処理で炭化珪素単結晶基板の表面、裏面に形成された二酸化シリコンを主成分とする膜が除去される。最後に、アンモニア・過酸化水素混合液に１２０秒浸漬した後、水洗を施し、スピンドライヤーにより基板を乾燥した。この一連の洗浄工程は、金属汚染の除去という点では必ずしも不可欠ではないが、酸素プラズマ処理を行うマイクロ波を用いたドライエッチング装置の汚染を少しでも防ぐ目的で実施した。図７に一連の洗浄工程後に再度、２枚中１枚の基板表面の金属汚染を分析した結果を示す。洗浄により、チタン、クロム、ニッケル、銅の汚染は除去されたが、鉄と亜鉛は洗浄後も残存している。
次いで、２枚中１枚に対して、酸素プラズマ処理を施した。酸素プラズマ処理にはマイクロ波を用いたドライエッチング装置を用いて行った。処理の条件は、酸素流量２００ｓｃｃｍ、反応室内圧力５Ｐａ、マイクロ波のソース電力８００Ｗ、ＲＦバイアス電力７Ｗで時間は表面、裏面共に６０秒である。装置の電極形状はほぼ直径２００ｍｍの円形である。従って、単位面積当りのＲＦバイアス電力は、０．０２２Ｗ／ｃｍ２ということになる。まず、炭化珪素単結晶基板の表面を上向きにして表面側の処理を施し、次に、炭化珪素シリコン基板の裏面を上向きにして裏面側の処理を施した。この酸素ブラズマ処理によって、炭化珪素単結晶基板の表面、裏面には二酸化シリコンを主成分とする膜が形成される。二酸化シリコンを主成分とする膜の厚さは、シリコン面からなる表面では３ｎｍ未満であった。この段階で、再度基板表面の金属汚染を分析した結果を図８に示す。酸素プラズマ処理だけでは金属汚染は低減されず、鉄と亜鉛が残存していた。本発明の製造方法では、炭化珪素単結晶基板に損傷が導入されないように、ＲＦバイアス電力を十分に低く設定している。このため、金属汚染がイオンの衝突によって物理的に除去される機構は、ほとんど発現しないためと考えられる。処理に用いたエッチング装置は、塩素と酸素の混合ガスを用いた反応室内クリーニングを実施した後に、シリコン基板を用いて金属汚染を検査したところ、処理前の清浄度と同レベルであり、この処理に用いたことよる装置汚染の影響が残ることはなかった。
しかる後、王水、硫酸・過酸化水素水混合液、フッ酸水溶液、アンモニア・過酸化水素水混合液による薬液洗浄を再び基板に施した。用いた薬液の成分や洗浄の条件は、本実施例中の本発明による炭化珪素単結晶基板に対する洗浄と同様である。この一連の薬液洗浄は、酸素プラズマ処理を施していない基板についても行い、再び表面を分析した。
図９に本実施例の炭化珪素単結晶基板の表面の金属汚染を分析した結果を示す。
図１０に酸素プラズマ処理を用いない従来の製造方法による炭化珪素炭化珪素単結晶基板の表面の金属汚染を分析した結果を示す。従来の製造方法による基板表面には、鉄、亜鉛の元素が残存しているが、本発明の製造方法による基板表面では、鉄、亜鉛を含む全ての元素が検出限界以下しか存在していない。残存する金属汚染の違いは、炭化珪素単結晶基板表面の酸化の有無によると考えられる。すなわち、本発明の製造方法による場合には、酸素プラズマに晒されることで基板表面に薄い二酸化シリコンを主成分とする膜が形成される。元々、基板表面に存在していた金属元素は、この酸化膜の上に持ち上げられたり、酸化膜中に取り込まれたりする場合が多い。フッ酸水溶液でこの酸化膜を除去すると、酸化膜上や酸化膜中の金属元素も同時に除去される。これに対して、シリコン半導体素子の製造で用いられていた従来の製造方法を炭化珪素半導体素子の製造にそのまま適用すると、シリコンシリコン単結晶基板の場合とは異なり、炭化珪素単結晶基板では、過酸化水素を含む薬液中に浸漬しても、二酸化シリコンを主成分とする膜が殆ど形成されない。このため、上記のような金属汚染除去の機構が実現しないと考えられる。
本発明の製造方法と従来の製造方法によって金属汚染を除去した基板各１枚を用いて、実施例１と同様のｐｎ接合ダイオードを作製し、ｐｎ接合ダイオードの初期特性を評価した。評価したｐｎダイオードの個数は基板１枚当たり２００個である。耐圧６００Ｖ以上（電流＜０．１ｍＡで定義）を良品とすると、良品率は、本発明の製造方法によるｐｎ接合ダイオードでは７５％、従来の製造方法によるｐｎ接合ダイオードでは４５％であった。ドリフト層中のエピ欠陥の密度は、本発明の製造方法によるｐｎ接合ダイオードでも、来の製造方法によるｐｎ接合ダイオードでも大きな違いはないはずである。また、ドリフト層中の基底面転位の密度も同様に、大きな違いはないはずである。実施例１中でも述べたように、何らかの金属不純物が修飾されている基底面転位が耐圧を低下させる原因となるという説がある。ドリフト層表面の金属汚染を低減したことにより、ｐｎ接合ダイオードの作成中の活性化熱処理中等にドリフト層に取り込まれる金属元素が減少し、その結果、ドリフト層中の、金属不純物が捕らえられた基底面転位の密度が低減したことが、耐圧不良品の数を減らし、良品率を向上させることにも寄与した可能性があるが、機構の詳細は不明である。
次にｐｎ接合ダイオードに、５０Ａ／ｃｍ２の電流を通電し、そのままで１０時間保持して、オン電圧の増大を調べた。従来の製造方法で作製したｐｎ接合ダイオードを２５個測定した結果、１３個で約１Ｖのオン電圧の増加が観測されたが、本発明の製造方法を用いたｐｎ接合ダイオードでは、２５個全てが０．２Ｖ以下の増加に抑制された。この違いも耐圧と同様に、本発明の製造方法によるｐｎ接合ダイオードでは、ドリフト層中の、金属不純物が捕らえられた基底面転位の密度が減少したためと考えられるが、機構の詳細は不明である。
なお、本実施例で用いた（０００１）面の他、（０００−１）面や（１１−２０）面の基板を用いてもよい。また、オフ角は４°に限らず、０〜８°程度であれば他の角度でも構わない。また、基板の直径や厚さは、他の寸法でも構わない。これらの基板を用いても、本発明と同様の効果がもたらされる。
図１１Ａ−Ｇを用いて説明する。本実施例は、本発明をショットキー障壁とｐｎ接合の複合したＪＢＳダイオードの製造に適用した実施例である。図１１Ａ−Ｃは、実施例のＪＢＳダイオードの製造工程を示す断面図である。ＪＢＳダイオードの周囲には、電界を緩和するためのターミネーション領域を形成したが、ターミネーション領域は、図１１では省略して記載した。図１１Ｃに示すように、本実施例のＪＢＳダイオードは、炭化珪素単結晶基板１１１の主表面上に設けられ、窒素を含む厚さ約２０μｍのｎ型のドリフト層１１２と、ドリフト層１１２の表面の一部に設けられ、Ａｌを含む厚さが１μｍのｐ型ドープ層１１３と、ｐ型ドープ層１１３の上部に設けられ、Ａｌを含む厚さが０．１μｍの高濃度ｐ型層１１４を備えている。炭化珪素単結晶基板１１１、ｎ型ドリフト層１１２のドナー濃度は、それぞれ、それぞれ、３×１０１８ｃｍ−３、２×１０１５ｃｍ−３であり、ｐ型ドープ層１１３、高濃度ｐ型層１１４のアクセプタ濃度は、それぞれ、２×１０１８ｃｍ−３、５×１０１９ｃｍ−３である。
本実施例のＪＢＳダイオードの製造方法について説明する。まず、図１１Ａに示すような、炭化珪素単結晶基板１１１を用意する。炭化珪素単結晶基板１１１は、［１１−２０］方向に４°のオフ角を有する４Ｈ−ＳｉＣ、４°オフ炭化珪素単結晶基板である。直径は最大部で７６．２ｍｍで、厚さは３５０μｍである。表面は（０００１）面である。基板１１１表面にはドリフト層１１２が形成されている。
次に図１１Ｂの工程で、ドリフト層１１２の表面の一部にＡｌのイオン注入を行い、ｐ型ドープ層１１３を形成する。続いて、ｐ型ドープ層１１３の表面に、Ａｌのイオン注入をさらに高ドーズで行い、高濃度ｐ型層１１４を形成する。ｐ型ドープ層１１３、高濃度ｐ型層１１４を形成した後に、本発明の金属汚染除去工程を適用した。不純物活性化のための高温熱処理の前に、炭化珪素単結晶基板１１１を清浄化することが目的である。
まず、炭化珪素単結晶基板１１１の表裏に、酸素プラズマ処理を施した。酸素プラズマ処理にはアッシャ装置を用いて行った。処理の条件は、酸素流量１００ｓｃｃｍ、反応室内圧力１０Ｐａ、ＲＦ電力５０Ｗで時間は表面、裏面共に３０秒である。単位面積当りのＲＦ電力は、０．１Ｗ／ｃｍ２とした。炭化珪素単結晶基板に損傷が導入されないように、ＲＦ電力は十分に低く設定している。まず、炭化珪素単結晶基板の表面を上向きにして表面側の処理を施し、次に、炭化珪素単結晶基板１１１の裏面を上向きにして裏面側の処理を施した。この酸素ブラズマ処理によって、炭化珪素単結晶基板１１１の表面、裏面には二酸化シリコンを主成分とする膜が形成される。二酸化シリコンを主成分とする膜の厚さは、シリコン面からなる表面では２ｎｍ未満であった。
しかる後、王水、硫酸・過酸化水素水混合液、フッ酸水溶液、アンモニア・過酸化水素水混合液による薬液洗浄を基板に施した。用いた薬液の成分や洗浄の条件は、本実施例１の本発明による炭化珪素単結晶基板に対する洗浄と同様である。
次に、炭化珪素単結晶基板１１１の表面、裏面が、高温で変質するのを防止するため、図１１Ｃに示すように、基板１１１の表面、裏面に厚さ１００ｎｍのカーボン膜１１５、１１６を形成した。カーボン膜の形成には、スパッタ法を用いたが、メタンを原料とするプラズマCVD法等、他の成膜方法で形成してもよい。基板の裏面にもカーボン膜１１６を形成するのは、裏面のコンタクト抵抗を低減する効果があるためと、裏面電極の基板１１１に対する接着力を強化するのに有効だからである。この状態で、次に、真空中で、１８００℃で活性化アニールを行った。１，８００℃に保った時間は１分である。
その後、カーボン膜を酸素を用いたドライエッチングにより除去したところ、図１１Ｄのようになった。処理の条件は、酸素流量１００ｓｃｃｍ、反応室内圧力１０Ｐａ、ＲＦ電力５０Ｗで時間は表面、裏面共に９０秒である。単位面積当りのＲＦ電力は、０．１Ｗ／ｃｍ２とした。炭化珪素単結晶基板に損傷が導入されないように、ＲＦ電力は十分に低く設定している。カーボン膜が除去された後に、炭化珪素単結晶基板１１１の表面は、酸素プラズマに晒される。炭化珪素単結晶基板１１１の表面に形成された二酸化シリコンを主成分とする膜の厚さは、シリコン面からなる表面では２ｎｍ未満であった。しかる後、フッ酸水溶液、アンモニア・過酸化水素水混合液による薬液洗浄を基板に施した。用いた薬液の成分や洗浄の条件は、本実施例１の本発明による炭化珪素単結晶基板に対する洗浄と同様である。
次に、図１１Ｅに図示するように、プラズマＣＶＤ法により二酸化シリコン膜１１７を形成し、さらに裏面ニッケル膜を形成し、RTA装置を用いて、アルゴン中で１０００℃、１分の熱処理を施した。裏面にはニッケル珪化物を主成分とする層１１８が形成された。
次に、二酸化シリコン膜１１７に開口部を形成すると図１１Ｆのようになった。二酸化シリコン膜１１７のエッチングには、ウェットエッチング技術を用いた。次に、図１１Ｇに示すように表面側には厚さ５０ｎｍのニッケル膜１１９と厚さ３μｍのアルミニウム膜１１９の積層膜からなる電極を形成した。ニッケル膜、アルミニウム膜の形成にはスパッタ装置を用い、公知のリソグラフィ工程とウェットエッチング技術によりパターニングを施した。裏面には、スパッタ装置を用いて、厚さ１００ｎｍのニッケル膜１２１を形成し、裏面電極とした。最後に、ポリイミド樹脂からなる保護膜を形成したが、図９Ｆには図示していない。以上のように、本発明の製造方法により、本実施例のJBSダイオードを作製した。
本発明の製造方法によるJBSダイオードの初期特性を評価した。評価したJBSダイオードの個数は１００個である。耐圧３．５ｋＶ以上（電流＜０．１ｍＡで定義）を良品とすると、良品率は６３％であった。従来の製造方法による場合には４５％であったので大幅に向上した。ダイオードの逆方向リーク電流を２ｋVで測定すると、１００個のダイオードの平均値が、従来の製造方法による場合よりの約４０％にまで低減した。リーク電流は主にショットキー障壁ダイオード部分を流れていると考えられる。本発明の製造方法では、活性化熱処理前後等に、炭化珪素単結晶基板表面の金属汚染を除去することにより、従来の製造方法による場合よりも清浄な電極／炭化珪素単結晶基板界面を実現している。これが、リーク電流の低減に寄与した可能性が高い。
次にJBS接合ダイオードに、７０Ａ／ｃｍ２の電流を通電し、そのままで１０時間保持して、オン電圧の増大を調べた。従来の製造方法で作製したJBSダイオードを２５個測定した時には、１４個で約１Ｖのオン電圧の増加が観測されたが、本発明の製造方法を用いたJBSダイオードでは、２５個全てが０．３Ｖ以下の増加に抑制された。機構の詳細は不明であるが、本発明の製造方法を適用することにより、従来の製造方法を用いた場合よりJBSダイオードの良品率が向上し、逆方向のリーク電流が低減し、通電時の特性変動も大幅に抑制された。
なお、本実施例で用いた（０００１）面の他、（０００−１）面や（１１−２０）面の基板を用いてもよい。また、オフ角は４°に限らず、０〜８°程度であれば他の角度でも構わない。また、基板の直径や厚さは他の寸法でも構わない。これらの基板を用いても、本発明と同様の効果がもたらされる。
図１２Ａ−Ｈ、１３Ａ−Ｇを用いて説明する。本実施例は、本発明をＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造に適用した実施例である。ｎチャネルのプレー型ＭＯＳＦＥＴである。図１２Ａ−Ｈ、１３Ａ−Ｇは、実施例のＭＯＳＦＥＴの製造工程を示す断面図である。図１２Ｂに示すような炭化珪素単結晶基板１３１を用意する。本発明の効果を確認するために、２枚の基板１３１を用いた。炭化珪素単結晶基板１３１は、［１１−２０］方向に４°のオフ角を有する４Ｈ−ＳｉＣ、４°オフ炭化珪素単結晶基板である。直径は最大部で１００．０ｍｍで、厚さは３８０μｍである。表面は（０００１）面である。基板１３１表面には厚さ10μｍのドリフト層１３２が形成されている。基板１３１はｎ＋基板であり、ドリフト層１３２はｎ―層である。図１２Ｂの工程で、ドリフト層１３２の表面の一部に硼素のイオン注入を行い、ｐ型のベース層１３３を形成した。注入は二酸化シリコンをマスクとして用いて、基板温度を500℃に保った状態で行った。ドーズ量は１．５Ｘ１０１６ｃｍ−２であり、濃度は約１．５Ｘ１０１７ｃｍ−３となる。ドーパントとしては、硼素の他にアルミニウムを用いることも可能である。注入後、マスクの二酸化シリコンは、基板をフッ酸水溶液に浸漬することにより除去した。次に２枚の基板１３１のうちの１枚に対して、本発明の金属汚染除去工程を適用し、まず酸素プラズマ処理を行った。酸素プラズマ処理は、実施例２と同様に、マイクロ波を用いたドライエッチング装置を用いて行った。処理の条件は、酸素流量２００ｓｃｃｍ、反応室内圧力５Ｐａ、マイクロ波のソース電力８００Ｗ、ＲＦバイアス電力７Ｗで時間は表面６０秒である。装置の電極形状はほぼ直径２００ｍｍの円形である。
従って、単位面積当りのＲＦバイアス電力は、０．０２２Ｗ／ｃｍ２ということになる。この酸素ブラズマ処理によって、炭化珪素単結晶基板１３１の表面には二酸化シリコンを主成分とする膜が形成される。二酸化シリコンを主成分とする膜の厚さは、シリコン面からなる表面では３ｎｍ未満であった。炭化珪素単結晶基板に対する酸素プラズマ処理に用いたドライエッチング装置は、処理の後に塩素、酸素混合ガスを用いてクリーニングした。これは、炭化珪素単結晶基板１３１に対する処理によって、ドライエッチングの内部が汚染され、その汚染が後に処理を施す他の基板に付着するのを防ぐための処置である。しかる後、王水、硫酸・過酸化水素水混合液、フッ酸水溶液、アンモニア・過酸化水素水混合液による薬液洗浄を再び基板に施した。用いた薬液の成分や洗浄の条件は、実施例２中の本発明による炭化珪素単結晶基板に対する洗浄と同様である。この一連の薬液洗浄は、酸素プラズマ処理を施していないもう１枚の基板１３１についても行った。次に、洗浄後の基板１３１に対して活性化熱処理を施した。１８５０℃３分間、１００ｓｃｃｍのＡｒを流しながら、約１Ｐａの減圧下で行った。熱処理の際には、実施例３と同様に、厚さ１００ｎｍのカーボン膜を保護膜として用いた。実施例３とは異なり、保護膜は基板１３１の表面側のみに形成し、熱処理後に実施例３と同様の方法、条件で除去した。
続いて、２枚の基板１３１の表面に、図１２Ｃに示すように、ｎ―エピタキシャル層１３４をエピタキシャル成長により形成した。このｎ―エピタキシャル層１３４にＭＯＳＦＥＴのチャネル層が形成される。エピタキシャル成長の条件は、２枚の基板１３１に共通である。エピタキシャル成長層には窒素がドーパントとして含まれ、その濃度は１Ｘ１０１６ｃｍ−３である。エピタキシャル成長の後、図１２Ｄに示すように、一部の領域に窒素のイオン注入によってｎ＋ソース層１３５を形成した。この注入も基板温度を５００℃に保って行われ、ドーズ量は１Ｘ１０１５ｃｍ２とした。次に図１２Ｅに示すように、エピタキシャル層１３４の一部１３６を反応性イオンエッチングによりエッチング除去した。この際、エッチングのマスクには二酸化シリコン膜を用いた。しかる後、再びイオン注入により、深いベース層１３７を形成すると図１２Ｆのようになった。エッチングマスクをフッ酸水溶液で除去した後、再び２枚の基板１３１のうちの１枚に対して、本発明の金属汚染除去工程を適用した。適用した基板は、エピタキシャル成長前に本発明の金属汚染除去工程を適用した基板と同じ基板である。酸素プラズマ処理に用いた装置や、処理の条件は、エピタキシャル成長前と同様である。プラズマ処理後の装置のクリーニングも同様とした。酸素プラズマ処理後に行った一連の薬液洗浄は、酸素プラズマ処理を施した基板１３１だけではなく、酸素プラズマ処理を施していないもう１枚の基板１３１に対しても行った。
次に、図１２Ｇに示すように、ゲート酸化膜１３８を形成した。酸化方法はドライ酸化であり、酸化温度は１２５０℃である。ゲート酸化膜１３８の厚さは５０ｎｍとした。ゲート酸化の後、基板１３１に対して一酸化窒素雰囲気中で１１５０℃、１０分の熱処理を施した。この熱処理によって界面準位密度が低減され、チャネル移動度が向上することが分かっている。次に図１２Ｈに示す多結晶シリコン膜１３９を形成し、通常の反応性ドライエッチング法により加工し、図１３Ａのようにゲート電極１４０を形成した。ゲート電極を囲むパターンでゲート酸化膜の不要部分をエッチング除去すると図１３Ｂのように、ＭＯＳＦＥＴのゲート酸化膜１４１が残った。図１３Ｃのように、プラズマＣＶＤ法による二酸化シリコン膜１４２を形成し、ゲート電極上の膜１４３以外をエッチング除去すると図１３Ｄのようになった。引き続き、図１３Ｅのように基板の表裏面にスパッタ法でニッケル膜１４４、１４５を形成した。この状態で、９００℃３分のアルゴン中熱処理を施し、炭化珪素単結晶基板１３１や炭化珪素エピタキシャル層１３４とニッケル膜１４４、１４５が接触した部分にニッケル珪化物を主成分とする膜１４６、１４７を形成し、未反応のニッケル膜１４４、１４５を除去すると図１３Ｆのようになった。未反応のニッケル膜１４４、１４５は、硫酸、過酸化水素水溶液の混合液を用いて選択的に除去した。しかる後に、表面側にアルミニウムからなるソース電極１４８、裏面側にニッケルからなるドレイン電極１４９を形成すると図１３Ｇのようになった。なお、図示されていないが、ゲート電極１４０上にはコンタクト孔が開口され、アルミニウムからなるゲート電極パッドと接続されている。
上記のように作製したＭＯＳＦＥＴの特性と信頼性を評価した。本発明の金属汚染除去工程を適用した基板上と、従来の方法による基板上のＭＯＳＦＥＴを比較した。ＭＯＳＦＥＴのチップ寸法は５．２ｍｍＸ５．２ｍｍで、アクティブ領域は５．０ｍｍｘ５．０ｍｍである。まず、耐圧を調べた。耐圧＞１２００Ｖを良品とすると、本発明の方法によるＭＯＳＦＥＴの良品率は７７％、従来の方法によるＭＯＳＦＥＴの良品率は３９％であった。エピタキシャル成長前に本発明の金属汚染除去工程を適用したことにより、エピタキシャル層に含まれる致命欠陥の密度が減少し、耐圧の良品率が向上したと考えられる。チャネル移動度は、本発明によるＭＯＳＦＥＴも、従来の方法によるＭＯＳＦＥＴも同等で、最大６０ｃｍ２／Ｖｓ程度であった。次にゲート絶縁膜の信頼性を評価するために、本発明によるＭＯＳＦＥＴ、従来の方法によるＭＯＳＦＥＴそれぞれ３０チップについて、ＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）と、ＴＤＤＢ（Ｔｉｍｅ Ｄｉｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）の測定を行った。結果をそれぞれ図１４、１５に示す。ＴＺＤＢについては、本発明によるＭＯＳＦＥＴは全て１０．０ＭＶ／ｃｍ以上の高い絶縁破壊強度を示した。これに対して、従来の方法によるＭＯＳＦＥＴでは、９．０ＭＶ／ｃｍ以下の低めの値となるチップも相当数含まれていた。またストレス電界９．５ＭＶ／ｃｍで行ったＴＤＤＢの結果を、累積絶縁破壊率が63％となる絶縁破壊電荷総量で比較すると、本発明のＭＯＳＦＥＴは従来の方法によるＭＯＳＦＥＴの約４倍の０．６Ｃ／ｃｍ２という結果であった。
これは、従来の方法によるＭＯＳＦＥＴの多くが比較的短時間のストレスで絶縁破壊に至ったことを反映している。ゲート酸化前に本発明の本発明の金属汚染除去工程を適用したことにより、ゲート酸化膜の信頼性が向上し、ＴＺＤＢの絶縁破壊強度や、ＴＤＤＢの寿命の向上がもたらされたと考えられる。
なお、本実施例で用いた（０００１）面の他、（０００−１）面や（１１−２０）面の基板を用いてもよい。また、オフ角は４°に限らず、０〜８°程度であれば他の角度でも構わない。また、基板の直径や厚さは他の寸法でも構わない。これらの基板を用いても、本発明と同様の効果がもたらされる。
図１６Ａ−Ｇ、１７Ａ−Ｅを用いて説明する。本実施例は、本発明をトレンチ型ＭＯＳＦＥＴの製造に適用した実施例である。図１６Ａ−Ｇ、図１７Ａ−Ｅは、実施例のＭＯＳＦＥＴの製造工程を示す断面図である。図１６Ａに示すような炭化珪素単結晶基板１７１を用意する。炭化珪素単結晶基板１７１は、［１１−２０］方向に４°のオフ角を有する４Ｈ−ＳｉＣ、４°オフ炭化珪素単結晶基板である。直径は最大部で１００．０ｍｍで、厚さは３８０μｍである。表面は（０００１）面である。基板１７１表面には、厚さ７μｍのドリフト層１７２が形成されている。基板１７１はｎ＋基板であり、ドリフト層１７２は不純物濃度１Ｘ１０１６ｃｍ−３のｎ―層である。ドリフト層１７２の上には、厚さ１μｍ、不純物濃度１Ｘ１０１７ｃｍ−３のｐ型ベース層１７３、厚さ０．５μｍ、不純物濃度１Ｘ１０１９ｃｍ−３のｎ＋型ソース層１７４が形成されている。これらの層はいずれもエピタキシャル成長で形成したが、少なくとも一部の層をイオン注入で作ることも可能である。その場合には、イオン注入後に、基板１７１に実施例３、４と同様の活性化熱処理を施す。続いて、図１６Ｂに示すようなトレンチ１７５を形成する。トレンチ１７５の形成はドライエッチング法によった。エッチングに用いた装置は、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を用いた高密度プラズマエッチング装置である。エッチングガスは六フッ化硫黄とし、マスクには二酸化シリコンを用いたが、六フッ化硫黄に酸素を加えた混合ガスや、塩素と酸素の混合ガスを用いても同様な加工が可能である。マスクの二酸化シリコンをフッ酸水溶液で除去した後に、基板１７１に本発明の金属汚染除去工程を適用した。最初に、オゾンによる酸化処理を行った。処理に用いたのは酸化炉である。７００℃に保った基板１７１上に、高濃度のオゾン発生器から体積濃度約５０％のオゾンを供給し、基板１７１表面を酸化した。本実施例ではオゾンによる酸化を適用したが、実施例２と同様の酸素プラズマ処理でも同様の効果が得られる。また、ドライ酸化、ウェット酸化、ＩＳＳＧ（Ｉｎ−ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）酸化等の熱酸化や、陽極酸化等の他の方法によって酸化膜を形成してもよい。それぞれの方法に応じて、酸化温度や酸化時間を調整して、炭化珪素単結晶基板１７１表面に形成される二酸化シリコンを主成分とする膜の厚さが５ｎｍ未満とすることが望ましい。しかる後、王水、硫酸・過酸化水素水混合液、フッ酸水溶液、アンモニア・過酸化水素水混合液による薬液洗浄を再び基板に施した。用いた薬液の成分や洗浄の条件は、実施例２中の本発明による炭化珪素単結晶基板に対する洗浄と同様である。次に、図１６Ｃに示すように第１のゲート絶縁膜１７６を形成した。第１のゲート絶縁膜１７６は厚さ７ｎｍの薄い熱酸化膜であり、図１６Ｄに示すように、その上に第２のゲート絶縁膜となる厚いＣＶＤ膜１７７を積層した。本実施例の熱酸化膜１７６は１３００℃、ドライ酸化で形成した。ＣＶＤ膜１７７はＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）と酸素を原料とする減圧ＣＶＤ法で形成した。ＣＶＤ膜形成時の基板１７１の温度は７００℃である。積層したゲート絶縁膜１７６、１７７を形成後に、一酸化窒素中で１２００℃、５分の熱処理を施した。熱処理後のゲート絶縁膜１７６、１７７の厚さ合計は５５ｎｍである。本実施例のゲート絶縁膜１７６、１７７は上記の方法で作成したが、ゲート絶縁膜１７６、１７７の形成方法はこれに限らない。例えば、熱酸化膜の代りに予め形成した非晶質シリコン膜や多結晶シリコン膜の酸化による膜を用いて、その上に本実施例と同様のＣＶＤ膜を積層する等、他の方法により形成することも可能である。非晶質シリコン膜や多結晶シリコン膜を用いる場合には、非晶質シリコン膜や多結晶シリコン膜の形成前に、本実施例と同様の本発明の金属汚染除去工程を適用する。
次に、図１６Ｅのように、ホウ素をドーピングした多結晶シリコン膜１７８を形成し、パターニングを施すと、図１６Ｆに示すようなゲート電極１７９となる。さらに、層間絶縁膜となる二酸化シリコン膜１８０をＴＥＯＳと酸素を原料とするプラズマＣＶＤ法で形成すると図１６Ｇのようになった。トレンチの両側の部分１８１を炭化珪素単結晶基板１７１表面のｐ型ベース層１７３が露出するまでエッチングすると図１７Ａのようになった。二酸化シリコンのエッチングと炭化珪素のエッチングは、共にドライエッチング法により行った。引続き基板１７１の表裏面にニッケル膜１８２、１８３をスパッタ法で形成し、ＲＴＡ装置を用いて、アルゴン中で１０００℃、１分の熱処理を施した。未反応のニッケルを硫酸、過酸化水素水混合液で除去すると図１７Ｃのようになった。表面のｐ型ベース層が露出した部分と、裏面にはニッケル珪化物を主成分とする層１８４、１８５が形成された。裏面にドレイン電極となるニッケル膜１８６をスパッタ法で追加して形成した後、図１７Ｅに示すように、ソース電極となるアルミニウム膜１８７をスパッタ法で形成した。なお、図示されていないが、ゲート電極１７９上にはコンタクト孔が開口され、アルミニウムからなるゲート電極パッドと接続されている。
上記のように作製したトレンチ型ＭＯＳＦＥＴの電流−電圧特性を評価した。本発明の金属汚染除去工程を適用した基板上と、従来の方法による基板上のＭＯＳＦＥＴを比較した。ＭＯＳＦＥＴのチップ寸法は４．２ｍｍＸ４．２ｍｍで、アクティブ領域は４．０ｍｍｘ４．０ｍｍである。本発明の方法によるＭＯＳＦＥＴの良品率は６３％で、従来の方法によるＭＯＳＦＥＴの良品率は３５％よりも大幅に向上した。トレンチ加工後、ゲート酸化膜の形成前に金属汚染除去工程を適用したことにより、ゲート酸化膜に含まれる致命欠陥の密度が減少し、ＭＯＳＦＥＴの良品率が向上したと考えられる。実施例４と同様に、本発明によるＭＯＳＦＥＴと、従来の方法によるＭＯＳＦＥＴについて、ＴＺＤＢとＴＤＤＢの測定も行った。その結果、実施例４と同様に、本発明のＭＯＳＦＥＴの方が従来のＭＯＳＦＥＴよりも高い絶縁破壊強度を示した。また、本発明のＭＯＳＦＥＴの累積絶縁破壊率が63％となる絶縁破壊電荷総量は、従来の方法によるＭＯＳＦＥＴの約５倍であった。トレンチ加工後、ゲート酸化前に本発明の本発明の金属汚染除去工程を適用したことにより、ゲート酸化膜の信頼性が向上し、ＴＺＤＢの絶縁破壊強度や、ＴＤＤＢの寿命の向上がもたらされたと考えられる。
一般にドライエッチング装置は反応性ガスのプラズマを用いるために、晴浄度を保つのが困難である。従って、エッチング中にドライエッチング装置から基板に移る金属汚染を皆無とすることは難しい。このため、トレンチ加工後の基板表面には、金属汚染が存在する可能性が高い。本発明の金属汚染除去工程が、トレンチ型ＭＯＳＦＥＴの良品率や信頼性の向上に有効であったのは、この段階で金属汚染を除去出来たためと考えられる。
本実施例ではトレンチ型ＭＯＳＦＥＴについて記したが、ＭＯＳＦＥＴと同様にトレンチ型の接合ＦＥＴでも良品率向上や高信頼化の効果がもたらされる。
なお、本実施例で用いた（０００１）面の他、（０００−１）面や（１１−２０）面の基板を用いてもよい。また、オフ角は４°に限らず、０〜８°程度であれば他の角度でも構わない。また、基板の直径や厚さは他の寸法でも構わない。これらの基板を用いても、本発明と同様の効果がもたらされる。
本発明の実施例を説明するための図。 本発明の実施例１で説明する炭化珪素単結晶基板の測定点を示す図。 本発明の実施例１で説明する金属汚染の測定点を示す図。 本発明の実施例１で説明する金属汚染の分析結果を示す図。 本発明の実施例１で説明する金属汚染の分析結果を示す図。 本実施例１のｐｎ接合ダイオードの製造工程を示す断面図。 本実施例１のｐｎ接合ダイオードの製造工程を示す断面図。 本実施例１のｐｎ接合ダイオードの製造工程を示す断面図。 本実施例１のｐｎ接合ダイオードの製造工程を示す断面図。 本実施例１のｐｎ接合ダイオードの製造工程を示す断面図。 本実施例１のｐｎ接合ダイオードの製造工程を示す断面図。 本実施例１のｐｎ接合ダイオードの製造工程を示す断面図。 本発明の製造方法によるｐｎ接合ダイオードの耐圧分布を示す図。 従来の製造方法によるｐｎ接合ダイオードの耐圧分布を示す図。 本発明の実施例２で説明する金属汚染の分析結果を示す図。 本発明の実施例２で説明する金属汚染の分析結果を示す図。 本発明の実施例２で説明する金属汚染の分析結果を示す図。 本発明の実施例２で説明する金属汚染の分析結果を示す図。 本発明の実施例２で説明する金属汚染の分析結果を示す図。 本実施例３のＪＢＳダイオードの製造工程を示す断面図。 本実施例３のＪＢＳダイオードの製造工程を示す断面図。 本実施例３のＪＢＳダイオードの製造工程を示す断面図。 本実施例３のＪＢＳダイオードの製造工程を示す断面図。 本実施例３のＪＢＳダイオードの製造工程を示す断面図。 本実施例３のＪＢＳダイオードの製造工程を示す断面図。 本実施例３のＪＢＳダイオードの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本実施例４のＭＯＳＦＥＴの製造工程を示す断面図。 本発明および従来法により作成したゲート絶縁膜の信頼性評価の結果を示す図。 本発明および従来法により作成したゲート絶縁膜の信頼性評価の結果を示す図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。 本実施例５のトレンチ型ＭＯＳＦＥＴの製造工程を示す断面図。
符号の説明
４１…炭化珪素単結晶基板、４２…ドリフト層、４３…ｐ型ドープ層、４４…高濃度ｐ型層、４５…二酸化シリコン膜、４６、４７…ニッケル珪化物を主成分とする層、４８…アルミニウム膜、４９…ニッケル膜、５０…ポリイミド樹脂からなる保護膜、１１１…炭化珪素単結晶基板、１１２…ドリフト層、１１３…ｐ型ドープ層、１１４…高濃度ｐ型層、１１４、１１５…カーボン膜、１１６‥二酸化シリコン膜、１１７…ニッケル珪化物を主成分とする層、１１８…ニッケル膜、１１９…アルミニウム膜、１２０…ニッケル膜、１３１…炭化珪素単結晶基板、１３２…ドリフト層、１３３…ｐ型ベース層、１３４…チャネル層、１３５…ｎ＋ソース層、１３８…ゲート酸化膜、１４０…ゲート電極、１４８…ソース電極、１４９…ドレイン電極、１７１…炭化珪素単結晶基板、１７２…ドリフト層、１７３…ｐ型ベース層、１７４…ｎ＋ソース層、１７６、１７７…ゲート酸化膜、１７９…ゲート電極、１８６…ドレイン電極、１８８…ソース電極。

Claims (13)

  1. 炭化珪素単結晶基板の表面の金属汚染を除去する金属汚染除去工程を有する半導体装置の製造方法において、
    前記金属汚染除去工程が、
    前記炭化珪素単結晶基板の表面を酸化することにより、前記炭化珪素単結晶基板の表面に二酸化シリコンを主成分とする膜を形成する薄膜形成工程と、
    前記二酸化シリコンを主成分とする膜を除去する薄膜除去工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記薄膜形成工程における前記炭化珪素単結晶基板の表面の酸化は、前記炭化珪素単結晶基板の表面を酸素プラズマに晒すことによって行われ、
    前記薄膜除去工程における前記炭化珪素単結晶基板に形成された二酸化シリコンを主成分とする膜の除去は、前記炭化珪素単結晶基板を、フッ酸を含むエッチング液に浸漬することによって行われることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記薄膜形成工程の後に、前記炭化珪素単結晶基板の表面の酸化に用いた前記酸素プラズマ装置の反応室を、前記酸素プラズマ装置が有するクリーニング機構によりクリーニングする工程を有することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記二酸化シリコンを主成分とする膜の膜厚が、５ｎｍ未満であることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記炭化珪素単結晶基板の表面の酸化が、熱酸化により行われ、
    前記炭化珪素単結晶基板に形成された二酸化シリコンを主成分とする膜の除去は、前記炭化珪素単結晶基板を、フッ酸を含むエッチング液に浸漬することによって行われることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記炭化珪素単結晶基板の表面の酸化が、オゾンを用いて行われ、
    前記炭化珪素単結晶基板に形成された二酸化シリコンを主成分とする膜の除去は、前記炭化珪素単結晶基板を、フッ酸を含むエッチング液に浸漬することによって行われることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記金属汚染除去工程が、前記炭化珪素単結晶基板の表面を研磨する工程の後に挿入されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 前記金属汚染除去工程が、前記炭化珪素単結晶基板の表面上に炭化珪素層をエピタキシャル成長する工程の前に挿入されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 前記金属汚染除去工程が、イオン注入した不純物を活性化するために前記炭化珪素単結晶基板を熱処理する工程の前に挿入されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記金属汚染除去工程が、前記炭化珪素単結晶基板の表面上にゲート絶縁膜を形成する工程の前に挿入されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 前記金属汚染除去工程が、前記炭化珪素単結晶基板の表面上に薄膜を形成する工程の前に挿入されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 前記金属汚染除去工程が、前記炭化珪素単結晶基板の表面上に形成された薄膜を化学機械研磨により研磨する工程の後に挿入されていることを特徴とする請求項１に記載の半導体装置の製造方法。
  13. 前記金属汚染除去工程が、前記炭化珪素単結晶基板または前記炭化珪素単結晶基板の表面上に形成された薄膜をドライエッチングにより加工する工程の後に挿入されていることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2008034699A 2008-02-15 2008-02-15 半導体装置の製造方法 Pending JP2009194216A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008034699A JP2009194216A (ja) 2008-02-15 2008-02-15 半導体装置の製造方法
US12/268,538 US8445352B2 (en) 2008-02-15 2008-11-11 Manufacturing method of semiconductor device
US13/874,468 US9449814B2 (en) 2008-02-15 2013-04-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008034699A JP2009194216A (ja) 2008-02-15 2008-02-15 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012158519A Division JP5529217B2 (ja) 2012-07-17 2012-07-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009194216A true JP2009194216A (ja) 2009-08-27

Family

ID=40955510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008034699A Pending JP2009194216A (ja) 2008-02-15 2008-02-15 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8445352B2 (ja)
JP (1) JP2009194216A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004270A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法、炭化珪素半導体および炭化珪素半導体装置
JP2014082367A (ja) * 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
JP2014210690A (ja) * 2013-04-22 2014-11-13 住友電気工業株式会社 炭化珪素基板の製造方法
JP2016058498A (ja) * 2014-09-08 2016-04-21 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016063632A1 (ja) * 2014-10-23 2016-04-28 住友電気工業株式会社 炭化珪素基板およびその製造方法
CN105789029A (zh) * 2010-03-23 2016-07-20 住友电气工业株式会社 晶体管、晶体管制造方法以及衬底
JP2017168674A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018085382A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8573836B2 (en) * 2006-10-26 2013-11-05 Tokyo Electron Limited Apparatus and method for evaluating a substrate mounting device
JP2009194216A (ja) 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
US20130140584A1 (en) * 2010-06-02 2013-06-06 Norifumi Kameshiro Semiconductor device
JP5540919B2 (ja) * 2010-06-16 2014-07-02 住友電気工業株式会社 炭化珪素半導体の洗浄方法
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
JP5639926B2 (ja) * 2011-02-28 2014-12-10 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US9224645B2 (en) * 2011-04-11 2015-12-29 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device and method for manufacturing the same
JP6011340B2 (ja) * 2011-08-05 2016-10-19 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
JP6042658B2 (ja) * 2011-09-07 2016-12-14 トヨタ自動車株式会社 ＳｉＣ半導体素子の製造方法
JP2013110388A (ja) * 2011-10-28 2013-06-06 Hitachi Ltd 半導体装置
CN103107203B (zh) * 2011-11-10 2015-12-02 比亚迪股份有限公司 一种二极管及其制造方法
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9230807B2 (en) * 2012-12-18 2016-01-05 General Electric Company Systems and methods for ohmic contacts in silicon carbide devices
JP6107526B2 (ja) * 2013-08-08 2017-04-05 富士電機株式会社 炭化珪素半導体装置の製造方法
US9299557B2 (en) 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
CN204966510U (zh) 2014-06-20 2016-01-13 意法半导体股份有限公司 宽带隙高密度半导体开关器件
US9474163B2 (en) 2014-12-30 2016-10-18 Asm Ip Holding B.V. Germanium oxide pre-clean module and process
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
CN105470119B (zh) * 2015-11-19 2018-09-11 泰科天润半导体科技（北京）有限公司 一种碳化硅器件的正面欧姆接触的加工方法
CN105448673B (zh) * 2016-01-04 2018-05-18 株洲南车时代电气股份有限公司 一种碳化硅器件背面欧姆接触的制作方法
DE102016202523A1 (de) * 2016-02-18 2017-08-24 Sicrystal Ag Verfahren zur Reinigung eines einkristallinen SiC-Substrats sowie SiC-Substrat
US9917170B2 (en) * 2016-04-22 2018-03-13 Infineon Technologies Ag Carbon based contact structure for silicon carbide device technical field
JP6602263B2 (ja) * 2016-05-30 2019-11-06 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN106653827A (zh) * 2016-12-27 2017-05-10 西安电子科技大学 具有可变角度沟槽结终端扩展终端结构及其制备方法
JP6477854B1 (ja) * 2017-12-22 2019-03-06 株式会社Sumco 気相成長装置の汚染管理方法及びエピタキシャルウェーハの製造方法
CN110246842A (zh) * 2018-03-08 2019-09-17 联华电子股份有限公司 一种制作半导体元件的方法
US10964549B2 (en) * 2018-11-30 2021-03-30 Taiwan Semiconductor Manufacturing Company Limited Wafer polishing with separated chemical reaction and mechanical polishing
EP3672054B1 (en) 2018-12-21 2021-06-16 Eltek AS Power converter and method of controlling a power converter
CN115056042B (zh) * 2022-05-30 2023-11-14 西北工业大学 一种降低全无机CsPbBr3钙钛矿器件漏电流的表面处理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199848A (ja) * 1997-01-09 1998-07-31 Mitsui Eng & Shipbuild Co Ltd 炭化ケイ素ウエハの表面汚染除去方法および炭化ケイ素ウエハ
JP2002543610A (ja) * 1999-05-03 2002-12-17 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ ＳｉＣの除去法
JP2005223292A (ja) * 2004-02-09 2005-08-18 Sumitomo Mitsubishi Silicon Corp 半導体熱処理用治具の高純度化方法
WO2006082724A1 (ja) * 2005-02-02 2006-08-10 Tokyo Electron Limited クリーニング方法およびプラズマ処理方法
WO2007077718A1 (ja) * 2006-01-06 2007-07-12 Hitachi Kokusai Electric Inc. 基板処理方法および基板処理装置
JP2007326770A (ja) * 2006-05-18 2007-12-20 Siltronic Ag 半導体ウェハを処理する方法および装置
WO2008004513A1 (fr) * 2006-07-03 2008-01-10 Osaka Industrial Promotion Organization procédé de traitement de précision et appareil de traitement de précision

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0517229A (ja) 1991-07-01 1993-01-26 Shin Etsu Chem Co Ltd 炭化珪素質部材の製造方法
EP0845803A4 (en) * 1996-04-18 2002-03-27 Matsushita Electric Ind Co Ltd SiC ELEMENT AND PROCESS FOR PRODUCING THE SAME
JP2003059850A (ja) 2001-08-09 2003-02-28 Seiko Epson Corp 熱処理方法、熱処理装置、半導体装置及びその製造方法
JP2003146778A (ja) 2001-11-08 2003-05-21 Bridgestone Corp 炭化ケイ素焼結体の洗浄方法
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US7888685B2 (en) * 2004-07-27 2011-02-15 Memc Electronic Materials, Inc. High purity silicon carbide structures
JP2007115875A (ja) 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP4412411B2 (ja) 2007-08-10 2010-02-10 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199848A (ja) * 1997-01-09 1998-07-31 Mitsui Eng & Shipbuild Co Ltd 炭化ケイ素ウエハの表面汚染除去方法および炭化ケイ素ウエハ
JP2002543610A (ja) * 1999-05-03 2002-12-17 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ ＳｉＣの除去法
JP2005223292A (ja) * 2004-02-09 2005-08-18 Sumitomo Mitsubishi Silicon Corp 半導体熱処理用治具の高純度化方法
WO2006082724A1 (ja) * 2005-02-02 2006-08-10 Tokyo Electron Limited クリーニング方法およびプラズマ処理方法
WO2007077718A1 (ja) * 2006-01-06 2007-07-12 Hitachi Kokusai Electric Inc. 基板処理方法および基板処理装置
JP2007326770A (ja) * 2006-05-18 2007-12-20 Siltronic Ag 半導体ウェハを処理する方法および装置
WO2008004513A1 (fr) * 2006-07-03 2008-01-10 Osaka Industrial Promotion Organization procédé de traitement de précision et appareil de traitement de précision

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789029A (zh) * 2010-03-23 2016-07-20 住友电气工业株式会社 晶体管、晶体管制造方法以及衬底
CN105789029B (zh) * 2010-03-23 2018-08-31 住友电气工业株式会社 晶体管、晶体管制造方法以及衬底
JP2012004270A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法、炭化珪素半導体および炭化珪素半導体装置
JP2014082367A (ja) * 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
JP2014210690A (ja) * 2013-04-22 2014-11-13 住友電気工業株式会社 炭化珪素基板の製造方法
JP2016058498A (ja) * 2014-09-08 2016-04-21 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016063632A1 (ja) * 2014-10-23 2016-04-28 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP5924462B1 (ja) * 2014-10-23 2016-05-25 住友電気工業株式会社 炭化珪素基板の製造方法
US10113249B2 (en) 2014-10-23 2018-10-30 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and method for manufacturing the same
US10704163B2 (en) 2014-10-23 2020-07-07 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and method for manufacturing the same
JP2017168674A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018085382A (ja) * 2016-11-21 2018-05-31 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US9449814B2 (en) 2016-09-20
US8445352B2 (en) 2013-05-21
US20130244407A1 (en) 2013-09-19
US20090209090A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
JP2009194216A (ja) 半導体装置の製造方法
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
JP6099733B2 (ja) 炭化珪素半導体装置
US10707093B2 (en) Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
JP4348408B2 (ja) 半導体装置の製造方法
AU2005299298B2 (en) A method of making a semiconductor structure for high power semiconductor devices
EP2584594A1 (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
WO1998005063A1 (fr) Plaquette epitaxiale en silicium et son procede de fabrication
WO2008026181A1 (en) Method for improving inversion layer mobility in a silicon carbide mosfet
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
JP3733792B2 (ja) 炭化珪素半導体素子の製造方法
JP2001332508A (ja) 半導体素子の製造方法
US8217398B2 (en) Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby
JP5529217B2 (ja) 半導体装置の製造方法
TW201203385A (en) Silicon carbide semiconductor device manufacturing method
US20110309376A1 (en) Method of cleaning silicon carbide semiconductor, silicon carbide semiconductor, and silicon carbide semiconductor device
CN110112055B (zh) 一种用于晶圆表面保护碳膜的去除方法
JP3963154B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JPH09321323A (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
JP6199354B2 (ja) 半導体装置の製造方法
JP5809317B2 (ja) 半導体装置の製造方法
JP2008004726A (ja) 半導体素子およびその製造方法
JP2004152920A (ja) 半導体装置の製造方法及び半導体製造工程の管理方法
Salemi et al. Device Processing Chain and Processing SiC in a Foundry Environment
Godignon et al. SiC power diodes improvement by fine surface polishing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120