JP4348408B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4348408B2
JP4348408B2 JP2009507411A JP2009507411A JP4348408B2 JP 4348408 B2 JP4348408 B2 JP 4348408B2 JP 2009507411 A JP2009507411 A JP 2009507411A JP 2009507411 A JP2009507411 A JP 2009507411A JP 4348408 B2 JP4348408 B2 JP 4348408B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
protective film
electrostatic chuck
wafer
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009507411A
Other languages
English (en)
Other versions
JPWO2008120467A1 (ja
Inventor
修 楠本
千秋 工藤
邦方 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP4348408B2 publication Critical patent/JP4348408B2/ja
Publication of JPWO2008120467A1 publication Critical patent/JPWO2008120467A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Description

本発明は、静電チャックを用いて行う半導体装置の製造方法に関しており、特に４００℃以上の高温に加熱された静電チャックによって半導体ウェハを吸着する工程を含む半導体装置の製造方法に関している。
パワーデバイスは大電流を流す半導体素子であり、高耐圧かつ低損失であることが望まれる。従来からシリコン（Ｓｉ）半導体を用いたパワーデバイスが主流であったが、近年では、炭化珪素（ＳｉＣ）半導体を用いたパワーデバイスが注目され、開発が進められている。炭化珪素半導体はシリコンに比べて１桁高い絶縁破壊電界を有するため、ＰＮ接合やショットキー接合の空乏層を薄くしても逆耐圧を維持できる。したがって、デバイス厚さを薄く、ドーピング濃度を高くすることができるために、炭化珪素は、オン抵抗が低く、高耐圧・低損失のパワーデバイスの材料として期待されている。
図１０は、炭化珪素半導体装置の例である二重注入型ＭＯＳＦＥＴの構造を示す断面図である。低抵抗の炭化珪素からなる基板１０１の上に基板１０１より高抵抗な高抵抗層１０２がエピタキシャル成長されている。高抵抗層１０２の表層には選択的なイオン注入によってｐ型のウェル領域１０３が形成され、その内部にはイオン注入によって高濃度のｎ型のソース領域１０５と、ソース領域１０５に囲まれる領域に位置するｐ型のｐ+コンタクト領域１０４とが設けられている。
２つのウェル領域１０３によって挟まれる高抵抗層１０２の上から、その２つのウェル領域１０３内におけるソース領域１０５の端部の上に亘って熱酸化膜からなるゲート絶縁膜１０６が形成されている。ゲート絶縁膜１０６の上にはゲート電極１０９が形成されている。ｐ+コンタクト領域１０４の上から、その両端に位置するソース領域１０５の端部の上には、コンタクト領域１０４にオーミック接触するソース電極１０８が設けられている。さらに、基板１０１の裏面全面には、基板１０１にオーミック接触するドレイン電極１０７が設けられている。
高抵抗層１０２、ｐ型ウェル領域１０３、ｐ+コンタクト領域１０４、およびソース領域１０５の上には層間絶縁膜１１０が堆積されている。層間絶縁膜１１０には、ソース電極１０８およびゲート電極１０９にそれぞれ到達するコンタクトホールが設けられている。層間絶縁膜１１０の上には、厚さ２μｍのアルミニウムからなり、コンタクトホールを埋める上部配線１１１が設けられている。以上のような構造は、例えば特許文献１に開示されている。
ドレイン電極１０７のコンタクト抵抗を低減するためには、基板１０１の裏面にイオン注入を行い、基板１０１の裏面に高濃度不純物のイオン注入層を形成することが好ましい（特許文献２）。
炭化珪素半導体の場合、不純物が熱拡散しにくいため、ソース領域１０５、ウェル領域１０３、コンタクト領域１０４などの拡散層を形成するためには、イオン注入を行う必要がある。シリコンの半導体素子の場合は、熱拡散によって拡散層を形成することも可能であるが、近年の微細化に伴い、イオン注入による拡散層の形成が重要になっている。
しかしながら、炭化珪素半導体へのイオン注入には、その固有の課題として、高温でイオン注入を行う必要のあることが挙げられる。炭化珪素は結合力が強く、イオン注入後に行う活性化アニールには１６００℃以上の高温が必要とされるが、このような活性化アニールだけでは十分でなく、イオン注入を実行している間においても炭化珪素基板を４００℃以上の高温に保持することが必要とされている（例えば特許文献４、非特許文献１、特許文献２）。高温でイオン注入を行うことにより、活性アニール後の表面荒れや拡散層のシート抵抗の上昇を抑制し、不純物の活性化率を高めることが可能になるからである。
高温イオン注入は、従来、例えば抵抗ヒータを内部に埋め込んだカーボン製サセプタによって炭化珪素基板（半導体ウェハ）を支持した状態で行われていた。カーボン製サセプタには、ネジ止めによって半導体ウェハを固定する機械的な装置が取り付けられており、イオン注入に際しては、その都度、操作者がネジ止めによって半導体ウェハをカーボン製サセプタに固定する必要があった。そのため、半導体ウェハの自動搬送を行うことができず、イオン注入室の真空を破って半導体ウェハをカーボン製サセプタに固定していた。また、半導体ウェハをカーボン製サセプタに固定した後、イオン注入室の真空排気および昇温を行い、その後にイオン注入を実行する必要があった。昇温は、イオン注入装置の内部において、カーボン製サセプタに固定された半導体ウェハを上述したカーボン製サセプタに内蔵されている抵抗ヒータまたは外部に設置のランプアニーラなどによって加熱することにより行っていた。高温でのイオン注入が完了した後は、半導体ウェハおよびカーボン製サセプタの温度を低下させ、再びイオン注入室の真空を破ってから注入済みの半導体ウェハを外部に取り出していた。このように、ネジ止めによってカーボン製サセプタに半導体ウェハを固定する従来の方法では、スループットが極めて低く、量産性に乏しいという問題があった。
高温イオン注入工程の上記の課題を解決するため、近年、高温静電チャックを用いたイオン注入装置が検討されている。一般に、静電チャックとは、静電力を用いてウェハを固定する装置であり、例えば特許文献３に開示されている。以下、図１１を参照して静電チャックの構成を説明する。図１１は、静電チャックの概略構造を示す断面図である。
図示されている静電チャック６は、絶縁体からなるベース２１と、ベース２１の内部に埋め込まれた第１の電極２３ａおよび第２の電極２３ｂと、ベース２１の表面に堆積された表面誘電体層２２とを備えている。第１の電極２３ａおよび第２の電極２３ｂは、静電チャック６の外部にある電源２４と接続される。電源２４によって第１の電極２３ａおよび第２の電極２３ｂに逆極性の電圧が印加されると、表面誘電体層２２の表面に電荷が誘起される。半導体ウェハ１などの被吸着物が表面誘電体層２２に近接対峙させられると、半導体ウェハ１の対向面には、表面誘電体層２２の表面に誘起された電荷とは逆極性の電荷が誘起されるため、両者の間にクーロン力やジャンセンラーベック力が作用し、被吸着物を静電チャック６に吸着固定（チャック）することが可能になる。
本明細書では、静電チャックの表面のうち、被吸着物と接触する領域を「吸着面」と称することとする。この吸着面は、チャック面やコンタクト面と称される場合がある。一方、静電チャックの「吸着面」と接触する半導体ウェハの表面を「被吸着面」と称することとする。
イオン注入時に半導体ウェハを加熱するには、上記の静電チャックにヒータ（不図示）などの加熱機構を設け、半導体ウェハを吸着する前から静電チャックを常時高温（例えば４００℃）に加熱しておく。このように高温に加熱された静電チャックで半導体ウェハを吸着すれば、熱伝導により半導体ウェハを加熱することができるため、高温イオン注入を実現することができる。
特開２００４−３０４１７４号公報 特開２００３−８６８１６号公報 特開２００３−２４９５４４号公報 特開２００６−３２４５８５号公報 Ｓｅｉｊｉ Ｉｍａｉ他、マテリアル・サイエンス・フォーラム 第５巻 ３３８−３４２ ８６１頁〜８６５頁 ２０００年発行（Ｓｅｉｊｉ Ｉｍａｉ ｅｔ ａｌ．Ｍａｔｅｒｉａｌ Ｓｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌ．５ ３３８−３４２（２０００）ｐｐ８６１−８６４） ＰＲＯＣＥＳＳ ＴＥＣＨＮＯＬＯＧＹ ＦＯＲ ＳＩＬＩＣＯＮ ＣＡＲＢＩＤＥ ＤＥＶＩＣＥＳ ５１頁〜６７頁 ＩＮＳＰＥＣ社発行
しかしながら、加熱機構付の静電チャックを用いてＳｉＣウェハの裏面に高温イオン注入を行った場合、ＳｉＣウェハの位置によっては最終的に得られるデバイスの特性が劣化し、製造歩留まりが低下するという問題のあることがわかった。
本発明者の詳細な検討によると、デバイス特性劣化の原因は、静電チャックに吸着されたＳｉＣウェハの吸着面に形成された傷などの欠陥に起因することが判明した。また、このような欠陥は、ＳｉＣウェハに限らず、他の半導体ウェハ（例えばＳｉウェハ）でも発生することがわかった。
更に、静電チャックに用いる表面誘電体層の材料によっては、半導体ウェハに多数のパーティクルが付着し、これによって半導体装置の製造歩留まりが低下するという問題のあることもわかった。
図１２は、Ｓｉウェハの鏡面を従来のヒータ内蔵カーボン製サセプタにネジ止めした場合と、高温静電チャックによってチャックした場合とにおいて、欠陥検査装置を用いて測定したウェハの鏡面（被吸着面）の欠陥数を示すグラフである。いずれの場合も、ウェハを吸着またはネジ止めした後は、ウェハ全体で数百個〜数千個の欠陥が観察された。欠陥は、カーボン製サセプタの場合、洗浄によって除去できたが、静電チャックに固定した場合は、洗浄しても除去できないことがわかった。すなわち、欠陥の問題は、高温の静電チャックを使用した場合に特有の問題であることがわかった。
なお、洗浄は、半導体プロセスでよく用いられるＳＰＭ洗浄（硫酸過水洗浄）とＡＰＭ洗浄（アンモニア過水洗浄）の組み合わせを実施した。
このような問題は、静電チャックを高温に加熱しない場合には生じなかった課題であり、高温イオン注入を利用して製造される炭化珪素半導体装置の量産化にとっては、必ず解決しなければならない重要な問題である。
なお、特許文献４は、ＳｉＣ基板をサセプタに搭載した状態で高温イオン注入を行った場合、サセプタ面に存在する金属がＳｉＣ基板の表面と接触して固相反応が生じ、この反応物が後続の工程に悪影響を与えるという問題を指摘している。特許文献４では、この問題を解決するため、ＳｉＣ基板の表面に設けられたイオン注入マスクや厚さ１０〜３０ｎｍの薄いＳｉＯ2膜を「保護膜」として利用することを教示している。しかしながら、特許文献４は、高温に加熱される静電チャックを用いた場合に生じる前述の問題点も、その解決策も何ら教示していない。
本発明は、上記課題を解決するためになされたものであり、その主たる目的は、静電チャックを用いて高温イオン注入を行う半導体装置の製造方法において、半導体ウェハの被吸着面に形成される欠陥の発生を低減することにある。
本発明による半導体装置の製造方法は、主面および前記主面に平行な裏面を有する半導体ウェハの一方の面上に保護膜を形成する工程（ａ）と、４００℃以上に加熱された静電チャックの吸着面に前記半導体ウェハを吸着させる工程であって、前記保護膜を介して前記吸着面に前記半導体ウェハを吸着させる工程（ｂ）と、前記半導体ウェハを４００℃以上に加熱した状態で、前記半導体ウェハのうち前記保護膜が形成されていない側の面に対してイオン注入を行う工程（ｃ）と、前記保護膜を前記半導体ウェハから除去する工程（ｄ）とを含む。
好ましい実施形態において、前記保護膜は前記半導体ウェハの主面上に形成され、かつ、前記イオン注入は前記半導体ウェハの裏面に対して行われる。
好ましい実施形態において、前記保護膜の硬度は前記静電チャックの前記吸着面の硬度より高い。この場合、前記保護膜の厚さは８０ｎｍ以上５μｍ以下であることが好ましい。
好ましい実施形態において、前記保護膜の硬度は前記静電チャックの前記吸着面の硬度より低く、かつ、前記保護膜の厚さは１μｍ以上５μｍ以下である。
好ましい実施形態において、前記工程（ｂ）は、４００℃以上に加熱された前記静電チャックの吸着面に前記半導体ウェハを載せる工程（ｂ１）と、前記静電チャックに印加する電圧を多段階に上昇させる工程（ｂ２）とを含む。前記工程（ｂ２）において、前記静電チャックに印加する電圧の上昇は、０．５秒以上の時間をかけて行うことが好ましい。
好ましい実施形態において、前記保護膜の表面は平坦である。
好ましい実施形態において、前記半導体ウェハは炭化珪素から形成されている。
好ましい実施形態において、前記静電チャックの前記吸着面は熱分解性窒化ホウ素から形成されている。
好ましい実施形態において、前記保護膜は珪素または炭素を主成分とする材料から形成されている。
好ましい実施形態において、前記保護膜は、酸化シリコンおよび多結晶シリコンの少なくとも一方から形成された単層または積層膜である。
好ましい実施形態において、前記半導体ウェハの前記保護膜が形成される側の面に対して、前記工程（ａ）の前にイオン注入を行う工程を含む。
好ましい実施形態において、前記半導体ウェハの前記保護膜が形成されていた側の面に対して、前記工程（ｄ）の後にイオン注入を行う工程を含む。
本発明によれば、４００℃以上の高温に加熱された静電チャックを用いて半導体ウェハを吸着しても、半導体ウェハに設けた保護膜の存在により、半導体ウェハの被吸着面に欠陥が形成することを効果的に抑制することができる。
また、半導体ウェハに比べて硬度の低い材料から静電チャックの表面が形成されている場合、静電チャックの表面が削れてパーティクルが形成されても、このパーティクルは保護膜に付着するので、保護膜の除去とともにパーティクルも半導体ウェハから除去される効果が得られる。
前述したように、高温に加熱された静電チャックを用いて半導体ウェハを吸着した場合、デバイス特性が劣化する原因は、静電チャックに吸着された半導体ウェハの被吸着面に傷などの欠陥が形成されることにある。
そこで、本発明の好ましい実施形態を説明する前に、高温の静電チャックと半導体ウェハとが接触することにより半導体ウェハの被吸着面に傷が形成される原因を説明する。
図２は、加熱機構付の静電チャックによってＳｉＣウェハを吸着したときに生じるウェハ表面温度の時間変化を示すグラフである。グラフの縦軸は、放射温度計によって計測したウェハ表面の温度であり、横軸は時間である。図２のデータは、吸着面温度を４００℃に設定した静電チャックによってＳｉＣウェハを実際にチャックする実験で得たものである。
静電チャックで半導体ウェハを吸着する場合、まず、半導体ウェハは静電チャックのチャック面上にロードされる。半導体ウェハには多少の反りなどがあるため、このとき、半導体ウェハと静電チャックとは密着しない。ロード開始から期間Ｔ１（例えば５０〜１５０秒）を経て温度が飽和した後、静電チャックの電極に電圧が印加され、半導体ウェハは静電チャックによって吸着される（チャック開始）。
図２では、期間Ｔ２においてのみ、半導体ウェハは静電チャックの表面（吸着面）に密着する。図２からわかるように、半導体ウェハがロードされてから実際に吸着されるまでの期間Ｔ１においては、ウェハ表面温度が約３３０℃まで上昇して飽和する。このときの半導体ウェハの加熱は、主として静電チャックの表面（４００℃）からの輻射によって行われる。その後、静電チャックが行われると、半導体ウェハは静電チャックの吸着面に密着するため、期間Ｔ２の開始とともに、ウェハ表面温度は急激に上昇し、４００℃で飽和する（期間Ｔ２）。期間Ｔ２においては、半導体ウェハの加熱は、高温の静電チャックからの直接的な熱伝導によって生じ、期間Ｔ２’においてイオン注入が実行されることになる。この例では、イオンビームを照射する期間Ｔ２’以外の期間は水平に配置されていた半導体ウェハを、期間Ｔ２'の間だけは、イオン注入のため静電チャックごと垂直に配置する。このため、期間Ｔ２’では、放射温度計の計測位置から半導体ウェハが外れ、見かけ上、期間Ｔ２’における温度が高くなっているが、これは半導体ウェハの実際の温度ではない。
期間Ｔ２の経過後、デチャックを行うと、半導体ウェハが静電チャックの吸着面から離れるため、ウェハ表面温度は当初の約３３０℃まで徐々に低下する（期間Ｔ３）。
ウェハ表面温度が静電チャックからの輻射によって上昇するとき（期間Ｔ１）においても、半導体ウェハは熱膨張するが、静電チャックと半導体ウェハとが密着していないため、半導体ウェハの表面に傷などが形成されることは顕著には起こらない。その後、静電チャックの電極にチャック電圧が印加されると、半導体ウェハは静電力によって静電チャックに強固に押し付けられることになる。半導体ウェハが静電チャックに押し付けられて両者が密着すると、図２に示すようにウェハ温度が急激に上昇するため、熱膨張も急激に進行することになる。すなわち、半導体ウェハは、その厚さ方向に働く静電力によって静電チャックに押し付けられながら、面内方向に急激に熱膨張することになる。このとき、半導体ウェハの被吸着面と静電チャックの吸着面とが強い力で擦れあうことになる。
現在広く用いられている静電チャックの吸着面（図１１の表面誘電体層２２）は窒化アルミニウム（ＡｌＮ）から形成されており、その硬度は炭化珪素の硬度よりも低い。また、静電チャックの吸着面は、半導体ウェハの被吸着面に傷をつけないように可能な限り平滑化されている。このため、静電チャックによって炭化珪素のように硬い半導体からなるウェハに傷が形成されるとは予想されず、実際に傷が観察されたとの報告もない。しかしながら、本発明者の詳細な検討よると、静電チャックのＡｌＮ表面には、たとえ平滑化処理がなされていても、局所的に微細な凸部や異物が存在しており、高温チャック時に上述の熱膨張が急激に生じると、これらの凸部や異物が半導体ウェハの一部に欠陥を形成してしまうことがわかった。
ここで、欠陥とは以下の３種類を指す。
（１）静電チャックの吸着面に存在する突起や異物によって半導体ウェハの被吸着面が削られてできる「傷」。
（２）静電チャックの吸着面に存在する突起や異物によって削られたウェハ材料が半導体ウェハの吸着面に吸着する「パーティクル」。
（３）半導体ウェハによって削られた静電チャックの吸着面材料が半導体ウェハの被吸着面に付着する「パーティクル」。
これらの欠陥は、デバイス構造に直接影響し、性能の劣化、歩留まりの低下を引き起こす。また、静電チャック表面の絶縁体材料として広く用いられているＡｌＮや、熱分解性窒化ホウ素（ｐＢＮ）は、炭化珪素半導体のドーパント（不純物）として用いられる窒素（Ｎ）、アルミニウム（Ａｌ）、ホウ素（Ｂ）を含有している。したがって、これらのパーティクルがウェハに付着したまま、活性化アニールを行うと、本来形成されるべき拡散層の濃度が変化し、あるいは導電型が逆転してしまう可能性がある。特にホウ素（Ｂ）は、例外的に炭化珪素内を拡散できる元素であり、通常、ｎ型基板を用いて作製する炭化珪素パワーデバイスにとっては大きな問題となる。
本発明者は、高温の静電チャックで半導体ウェハを吸着する前に、半導体ウェハの吸着面側に保護膜を形成した上でイオン注入を行ない、その後、保護膜を半導体ウェハから除去することにより、半導体ウェハの傷やパーティクルの発生を効果的に抑制し得ることを見出し、本発明を完成した。以下、本発明の好ましい実施形態を説明する。
（第１の実施形態）
まず、本発明に係る半導体装置の製造方法の第１の実施形態を説明する。本実施形態では、半導体ウェハとしてＳｉウェハを用いる。
図１を参照しながら、本実施形態における半導体装置の製造方法を説明する。図１（ａ）〜（ｅ）は、本実施形態の工程フローを示す断面図である。
まず、図１（ａ）に示すように、第１の面（主面）１ａおよび第２の面（裏面）１ｂを有する半導体ウェハ１を複数用意した。ここで用いた半導体ウェハ１は、いずれも直径３インチのｎ型Ｓｉウェハであり、その比抵抗は１０〜２０Ω・ｃｍであった。その後、図１（ｂ）に示すように、半導体ウェハ１の第１の面１ａ上に保護膜２を形成した。具体的には、４種類の異なる保護膜２を第１の面１ａに堆積した４枚の半導体ウェハ１と、保護膜を堆積しなかった半導体ウェハ１（比較例）を用意した。
４枚の半導体ウェハ１には、それぞれ、以下の構成を有する保護膜２を堆積した。
（ア）ＳｉＯ2（厚さ１００ｎｍ）
（イ）ＳｉＯ2（厚さ１０００ｎｍ）
（ウ）ｐｏｌｙ-Ｓｉ（厚さ８００ｎｍ）／熱酸化膜（厚さ７０ｎｍ）
（エ）ＳｉＯ2（厚さ１０００ｎｍ）／ｐｏｌｙ-Ｓｉ（厚さ８００ｎｍ）／熱酸化膜（厚さ７０ｎｍ）
なお、上記（ウ）および（エ）の膜構成は、左が表面側、右がウェハに近い側である。
保護膜２は、半導体ウェハ１にイオン注入を行うときの温度（４００℃以上）に耐える必要がある。このため、保護膜２は、融点または昇華点がイオン注入工程時におけるウェハ表面温度よりも高い材料から形成される必要がある。さらに保護膜２は、半導体にとって汚染となる金属は含まず、半導体ウェハ１の構成元素を主成分とすることが好ましい。以上の観点から、保護膜２の材料はＳｉＯ2やｐｏｌｙ−Ｓｉが好適である。
上記のＳｉＯ2はプラズマＣＶＤによって堆積した。原料ガスとしてシラン（ＳｉＨ4）とＮ2Ｏを用いた。熱酸化膜は、半導体ウェハ１を石英チューブ中で１０００℃程度の温度に加熱し、石英チューブ内にドライ酸素を１ＳＬＭ程度流しながら１時間程度保持することによって形成した。ｐｏｌｙ−Ｓｉは、ＳｉＨ4を原料ガスとして用いる熱ＣＶＤによって堆積した。
イオン注入を行う前には、欠陥検査装置を用いて半導体ウェハ１の第１の面１ａにおける欠陥数を評価した。
次に、図１（ｃ）に示すように、保護膜２を介して半導体ウェハ１の第１の面１ａを静電チャック６に吸着させた後、第２の面１ｂにイオン３を注入した。本実施形態における静電チャック６の吸着面は、ＡｌＮから形成されており、不図示の加熱機構により加熱される。本実施形態では、吸着面の温度を４６０℃に設定した。半導体ウェハ１の表面温度は、図示しない放射温度計によって計測した。イオン注入は、半導体ウェハ１の表面温度が４６０℃に上昇したことを確認した後、開始した。イオン３としてボロン（Ｂ）を用い、注入エネルギーは１００ｋｅＶに、ドーズ量は５×１０14ｃｍ-2程度に設定した。ウェハのチルト角は７°、オリフラ角は２３°であった。こうして、半導体ウェハ１の第２の面１ｂ側に裏面注入層７（図１（ｄ）参照）を形成した。
吸着面の温度が４００℃以上に加熱されていたため、半導体ウェハ１が静電チャック６の吸着面に接触した後、図１（ｃ）に示すように、保護膜２には傷４が形成されたり、保護膜２と静電チャック６の吸着面との間にパーティクル５が形成されたりした。
なお、静電チャック６による半導体ウェハ１の吸着を行うには、まず、吸着面の温度が４００℃以上になるように加熱された静電チャック６の吸着面上に半導体ウェハ１を載せる工程と、その後に、静電チャック６に印加する電圧を徐々に上昇させる工程を行う。静電チャック６に印加する電圧が高くなるほど、半導体ウェハ１は静電チャック６の吸着面に強く吸い付けられ、密着度が高くなる。このとき、静電チャック６に高い電圧が急に印加されると、静電チャック６の吸着面に密着した半導体ウェハ１の温度が急上昇するため、サーマルショックにより、半導体ウェハ１に割れや欠けが発生する場合がある。このような問題を回避するため、静電チャック６に印加する電圧は、徐々に上昇させることが好ましい。具体的には、多段階に印加電圧を上昇（ランプアップ）させることが望ましい。印加電圧をゼロボルトから最終的なレベルにまで上昇させる時間は、０．５秒以上に設定することが好ましく、１秒以上に設定することが更に好ましい。このことは、後述する他の実施形態についても同様である。
イオン注入工程の実施後、図１（ｄ）に示すように半導体ウェハ１を静電チャック６から取り外した状態で、半導体ウェハ１の保護膜２の表面における欠陥数を評価した。保護膜２のない試料では、半導体ウェハ１の第１の面１ａにおける欠陥を評価した。
図１（ｅ）に示すように半導体ウェハ１から保護膜２を除去した後、硫酸過水洗浄とアンモニア過水洗浄を行った。ＳｉＯ2の除去には、半導体ウェハ１を１０：１のバッファードフッ酸（ＢＨＦ）に３０分間浸漬した。ｐｏｌｙ−Ｓｉの除去は半導体ウェハ１をフッ硝酸に１０分程度浸漬した。硫酸過水は、硫酸：過酸化水素水：水＝１：１：５の混合溶液を用い、液温を１３０℃に保ち、例えば１０分間行った。アンモニア過水はアンモニア水：過酸化水素水：水＝１：１：８の混合溶液を用いて液温を１２０℃に保ち、例えば１０分間行った。洗浄後のウェハは流水洗浄後、スピン乾燥して欠陥数を評価した。
初期、チャック前、チャック後、および洗浄後の各段階における欠陥数の評価結果を図３に示す。ここで、「初期」は、保護膜形成前の状態を意味し、「チャック前」は、保護膜形成直後の状態を意味する。また、「チャック後」は、静電チャックによるチャックを行い、静電チャックから半導体ウェハを取り外した後の状態を意味する。このことは、後に説明する図６についても成立する。
図３からわかるように、保護膜を形成する半導体ウェハにおいて「チャック前」の欠陥数が「初期」の欠陥数よりも増加している。この理由は、薄膜堆積装置を用いて保護膜を形成するプロセスにより、半導体ウェハにダストなどが付着したためであると推定される。したがって、「チャック前」における欠陥数を構成している欠陥は、前述した３種類の欠陥、すなわち、静電チャックに起因して生じる「欠陥」とは別の欠陥である。
保護膜なしのＳｉウェハ（比較例）では、洗浄した後も欠陥数をほとんど低減できなかった。保護膜２を形成した半導体ウェハ１については、全てのウェハで洗浄後の欠陥数が注入後に比べ１桁から半桁の減少が見られ、高い洗浄効果が得られた。
後工程に影響を与える洗浄後の欠陥数だけを比較したところ、保護膜２を形成した半導体ウェハ１の欠陥数は、前記（ア）の保護膜（ＳｉＯ2：厚さ１００ｎｍ）を形成した半導体ウェハ１を除けば、いずれも比較例の欠陥数よりも下回った。
イオン注入後における保護膜なしのＳｉウェハの吸着面をＥＤＡＸ付の走査電子顕微鏡で観察した。ウェハ吸着面には、傷が入っており、また、傷に近接してパーティクルが付着していた。パーティクルをＥＤＡＸで元素分析したところ、ウェハ材料のシリコンであることを確認した。
図４（ａ）〜（ｃ）は、静電チャック６が半導体ウェハ１を吸着したときに半導体ウェハ１の吸着面に傷が入る現象をモデル化して説明するための断面図である。
図４（ａ）は、静電チャック前における半導体ウェハ１および静電チャック６の表面を示している。静電チャック６の表面は研削、研磨によって平坦化しているものの、実際にはその表面には凹凸が存在する。図４（ｂ）は、静電チャック後における半導体ウェハ１と静電チャック６との関係を示す図である。静電チャックにより、半導体ウェハ１は静電チャック６の表面に押し付けられながら、横方向に急激に熱膨張する。このとき、図４（ｃ）に示すように、静電チャック６の表面に存在する突起６ａが半導体ウェハ１の表面をえぐって傷４を形成し、削られたウェハ材料が傷４の端にバリとして残る。このバリがパーティクル５となる。すなわち、傷４およびパーティクル５が対で形成される。
このようなモデルでは、傷４の深さは静電チャック６表面の突起６ａの高さとほぼ一致するはずである。このため、静電チャック６の表面における突起６ａの高さより厚い保護膜２を半導体ウェハ１の吸着面に形成すれば、傷４はウェハ表面には達せず保護膜２にとどまることになる。イオン注入工程後に保護膜２を除去すれば、保護膜２に形成された傷４も、保護膜２を削ったときにできるパーティクル５もウェハ表面から取り除くこと（リフトオフ）ができる。
しかしながら、保護膜２の厚さが突起６ａの高さよりも小さい場合には、傷４が保護膜２を突き抜けてウェハ表面に達する可能性があるため、イオン注入工程後に保護膜２を除去したとしても、ウェハ表面に傷４が残る場合がある。すなわち、保護膜２が薄すぎると、保護膜なしのウェハに比べて、洗浄後の欠陥数を充分に低減できないと考えられる。
以上のことから保護膜２は厚いことが好ましいが、厚すぎると半導体ウェハ１の被吸着面と静電チャック６の吸着面との距離が大きくなるため、静電的な吸着力が低下する。本発明者の検討によると、保護膜２の好ましい厚さは１μｍ以上５μｍ以下であり、更に好ましい範囲は１．５μｍ以上４μｍ以下である。
吸着面の突起による傷は、Ｓｉウェハ以外の半導体ウェハでも観察された。図５は、表面がＡｌＮからなる静電チャックによって炭化珪素（ＳｉＣ）半導体ウェハを吸着した後の、ＳｉＣウェハの被吸着面を示す走査電子顕微鏡（ＳＥＭ）写真である。ウェハ半径方向に長さの揃った傷（欠陥）が観察された。また、傷の端にはＳｉＣからなる異物が付着していることが判明した。
ウェハ半径方向に傷の方向が揃っている理由は、ＳｉＣウェハがウェハ中心部から放射線状に熱膨張するためであると考えられる。ＳｉＣの硬度はＡｌＮの硬度に比べて僅かに高く、前述したように、表面がＡｌＮからなる静電チャックによってはＳｉＣウェハに傷がつくと予想されないが、現実には図５に示すように傷が形成された。
なお、保護膜２の材料は、ＳｉＯ2やｐｏｌｙ−Ｓｉに限定されず、シリコン窒化物、炭素を主成分とするグラファイトやダイヤモンドであってもよい。保護膜２の構成も、単層である必要はなく、異なる種類の層が積層された構造を有していても良い。半導体ウェハも、シリコンや炭化珪素に限定されず、ガリウム砒素、インジウムリン、窒化ガリウムなどの化合物半導体であってもよい。
（第２の実施形態）
以下、本発明による半導体装置の製造方法の第２の実施形態を説明する。本実施形態では、静電チャックの吸着面が熱分解性窒化ホウ素（ｐｙｒｏｌｙｔｉｃ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ：ｐＢＮ）から形成されている。ｐＢＮは、層状構造の材料であり、ＡｌＮに比べ硬度が格段に低い材料である。
静電チャックの吸着面における温度は、第１の実施形態と同様に４６０℃に設定した。また、本実施形態では、以下に示す７種類の異なる半導体ウェハを準備した。
（カ）保護膜なしＳｉウェハ
（キ）ＳｉＯ2（厚さ１μｍ）付Ｓｉウェハ
（ク）保護膜なしＳｉＣウェハ
（ケ）ＳｉＯ2（厚さ１μｍ）付ＳｉＣウェハ
（コ）ＳｉＯ2（（厚さ０．１μｍ）付Ｓｉウェハ
（サ）ＳｉＯ2（（厚さ０．１μｍ）付ＳｉＣウェハ
（シ）ｐｏｌｙ−Ｓｉ（厚さ８００ｎｍ）／熱酸化膜（厚さ７０ｎｍ）付ＳｉＣウェハ
Ｓｉウェハは、第１の実施形態で使用したものと同じ仕様である。ＳｉＣウェハは、直径３インチ、ｎ型導電型、比抵抗０．０２Ω・ｃｍの４Ｈ−ＳｉＣウェハであり、主面は（０００１）面で＜１１-２０＞方向に８度オフした「オフカット基板」である。第１の面１ａは（０００１）面、第２の面１ｂは（０００−１）面である。
本実施形態でも、第１の実施形態と同様に、図１に示す製造工程を実施し、ウェハ被吸着面の欠陥を評価した。各工程の詳細は、第１の実施形態と同様であるので、説明をここで繰り返さないこととする。
初期、チャック前、チャック後、および洗浄後の各段階における欠陥数の評価結果を図６に示す。図６からわかるように、ＳｉウェハおよびＳｉＣウェハの何れの場合であっても、保護膜を形成した状態で高温イオン注入を行い、その後に保護膜を除去したウェハの方が、保護膜なしのウェハに比べて洗浄後における欠陥数が１桁少なかった。
また、図３と図６とを比較してわかるように、静電チャックの表面材料がＡｌＮの場合よりも、ｐＢＮの場合の方が洗浄後における欠陥数が１桁低減している。このことは、保護膜２の有無によらない。以上のことから、静電チャックの吸着面材料はＡｌＮよりもｐＢＮであることが好ましいことがわかる。
また、静電チャックの表面材料がＡｌＮの場合、厚さが１００ｎｍ（＝０．１μｍ）と薄い保護膜では、洗浄後の欠陥低減はほとんど生じなかった。一方、吸着面が柔らかいｐＢＮからなる静電チャックを用いた場合、厚さが０．１μｍの薄い保護膜でも、厚さ１μｍの保護膜と同様の効果が得られることがわかった。
このように、吸着面がｐＢＮからなる静電チャックでは、保護膜の厚さを相対的に低減することができる。保護膜を半導体ウェハ表面の熱酸化によって形成する場合、炭化珪素の熱酸化速度は低いため、保護膜が厚くなると、保護膜形成に要する時間が長大になり、量産性が低下する問題がある。このため、本実施形態のように、半導体ウェハよりも硬度の低い材料から吸着面が形成された静電チャックを用い、かつ、保護膜の厚さを相対的に薄くすることが好ましい。本発明者の検討によると、吸着面がｐＢＮからなる静電チャックを用いる場合、保護膜の厚さは８０ｎｍ以上あれば充分であり、その厚さの上限は５μｍに設定され得る。
本実施形態でも、高温イオン注入直後における保護膜なしのＳｉウェハおよびＳｉＣウェハについて、その被吸着面側の表面をＥＤＡＸ付のＳＥＭで観察した。しかし、保護膜に形成されていたような傷は見られず、パーティクルしか観察されなかった。このパーティクルについてＥＤＡＸによる元素分析を行ったところ、主元素はボロンであることがわかった。ウェハとの摩擦によって削られた静電チャック表面のｐＢＮがパーティクルとなり、ウェハに吸着したと考えられる。
第１および第２の実施形態におけるＳＥＭ観察の結果を表１に示す。
Figure 0004348408
硬度が相対的に高いＡｌＮでは、吸着するウェハ材料がシリコンであれ、炭化珪素であれ、ウェハ吸着面に傷をつけることがわかった。逆に、硬度が相対的に低いｐＢＮでは、ウェハ材料がシリコンであれ、炭化珪素であれ、ウェハ吸着面に傷はつかず、ｐＢＮのパーティクルが形成された。ウェハ表面のパーティクルは、洗浄によって除去することが可能ではあるが、ウェハ表面に形成された傷を除去することはできない。したがって、静電チャックの表面材料は、硬度の低い材料（例えばｐＢＮ）から形成されていることが好ましい。
半導体ウェハに保護膜を堆積した場合は、保護膜の表面に付着したパーティクルや、保護膜にめりこんだパーティクルを、保護膜とともに除去することが可能である。保護膜として求められる要件は、以下の通りである。
要件１）ウェハを加工する工程のウェハ表面温度（処理温度）に耐えうること。
要件２）ウェハを汚染しない材料であること。
要件３）静電チャック時における静電チャック表面との擦れによって、自身は削られることがないこと。
要件１）から、保護膜の材料としては少なくとも加工工程におけるウェハ表面処理温度よりも高い、融点あるいは昇華点を持つ材料であることが要求される。要件２）から、金属は好ましくなく、できればウェハの材料を構成する元素を主体とする材料が好ましい。要件３）から、保護膜の硬度は静電チャック表面材料の硬度よりも高いことが好ましい。
以上を鑑みると、本実施形態においても、保護膜は酸化シリコン（ＳｉＯ2）、多結晶シリコン（ｐｏｌｙＳｉ）、シリコン窒化膜（ＳｉＮ）などであることが好ましく、グラファイトやダイヤモンドライクカーボンなどであってもよい。
なお、本実施形態における半導体ウェハも、シリコン、炭化珪素に限定されるものでなく、ガリウム砒素、インジウムリン、窒化ガリウムなどの化合物半導体であってもよい。
（第３の実施形態）
以下、本発明に係る半導体装置の製造方法の第３の実施形態を説明する。本実施形態では、炭化珪素半導体の縦型ＭＩＳＦＥＴを製造する。
まず、図７を参照する。図７（ａ）〜（ｈ）は、本実施形態における炭化珪素半導体の縦型ＭＩＳＦＥＴの製造工程を示す工程断面図である。
本実施形態では、静電チャック６のチャック表面はｐＢＮから形成されており、静電チャック６の設定温度は４６０℃である。
まず、図７（ａ）に示すように、炭化珪素基板１０１上に炭化珪素からなるドリフト層１０２をエピタキシャル成長させた半導体ウェハ１を用意する。本明細書では、半導体基板の表面に半導体層が形成されている場合、その全体を「半導体ウェハ」と称することとする。半導体ウェハ１の第１の面（ウェハの「主面」）１ａは、ドリフト層１０２の上面であり、第２の面（ウェハの「裏面」）１ｂは、炭化珪素基板１０１の下面である。
炭化珪素基板１０１は、（０００１）面から＜１１−２０＞方向に向かって例えば８°オフされた主面を有し、ｎ型ドーピング濃度が１×１０18ｃｍ-3〜５×１０19ｃｍ-3である。
炭化珪素基板１０１よりもドーピング濃度の低いドリフト層１０２は、原料ガスとして例えばシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）を、キャリアガスとして水素（Ｈ2）を、ドーパントガスとして窒素（Ｎ2）ガスを用いる熱ＣＶＤを行うことにより得ることができる。６００Ｖ耐圧のＭＯＳＦＥＴを製造する場合、ドリフト層１０２のドーピング濃度は１×１０15ｃｍ-3〜１×１０16ｃｍ-3に調整され、厚さは１０μｍ以上に設定されることが好ましい。
次に、図７（ｂ）に示すように、半導体ウェハ１の第１の面１ａ上に保護膜２を形成する。保護膜２としては、例えば厚さ１μｍのＳｉＯ2をＣＶＤ法によって堆積することができる。
この後、図７（ｃ）に示すように、半導体ウェハ１の第１の面１ａを静電チャック６に吸着させ、第２の面１ｂにイオン注入を行う。静電チャックの温度は、例えば４６０℃に設定する。イオン３としては、炭化珪素基板１０１と同じｎ型を示すドーパント、例えば窒素を用いる。このイオン注入により、半導体ウェハ１の第２の面１ｂの表面に裏面注入層７を形成することができる（図７（ｄ））。裏面注入層７は、ドレイン電極のコンタクト抵抗を低減するために形成するものであり、炭化珪素基板１０１よりも高濃度の注入層を形成する。なお、この時点では活性化アニールは行わなくともよい。
高温でのイオン注入工程が終了した後、半導体ウェハ１を静電チェックから取り外し、イオン注入装置の外部に取り出して、次の工程を実行する。半導体ウェハ１の第１の面１ａには、この後の工程で、ｐウェル、ｎ型ソース領域を形成し、チャネルを形成することになる。また、第１の面１ａの側にはゲート絶縁膜やゲート電極を形成することになる。したがって、第２の面１ｂへの注入工程によって第１の面１ａに静電チャックからのパーティクルが付着したり、傷が形成されたりすると、チャネル移動度の低下を招く。また第１の面１ａが汚染すると、ゲート絶縁膜の耐圧劣化や信頼性劣化を招くことになる。しかし、本実施形態では、半導体ウェハ１のうちチャネルやゲート絶縁膜を形成する側の面（第１の面１ａ）に保護膜２を形成し、第１の面１ａへの欠陥発生、汚染を防止できるため、デバイス特性を高めることが可能になる。
静電チャック６からのパーティクルを除去するため、保護膜２をウェットエッチングによって除去し、その後、半導体ウェハ１に硫酸過水洗浄とアンモニア過水洗浄を実施する。例えばＳｉＯ2を保護膜２として用いた場合は、１０：１のバッファードフッ酸中に３０分間浸漬することにより、保護膜２を除去できる。硫酸過水洗浄とアンモニア過水洗浄の詳細は、第１の実施形態について説明した通りである。
次に、図７（ｅ）に示すように、ドリフト層１０２の表面にｐ型のウェル領域１０３（図７（ｆ）参照）をイオン注入法によって形成する。このときも、イオン注入装置内において高温に加熱された静電チャック６で半導体ウェハ１を吸着させ、その状態でイオン注入を行う。ただし、静電チャック６の吸着面に密着するのは、半導体ウェハ１の第２の面１ｂである。第２の面１ｂには、保護膜が形成されていない。
図７（ｅ）に示す注入マスク１１２には、パターニングされたＳｉＯ2膜（厚さ：２μｍ）を用いることができる。ここで注入するイオン３は、ｐ型のドーパントであるＡｌである。このイオン注入工程でも、半導体ウェハ１の設定温度は４６０℃である。
チャックされる第２の面１ｂには、この後の工程でドレイン電極が付与されるだけであり、第１の面１ａほど欠陥や汚染に対して敏感でない。したがって、本工程では、静電チャック６に吸着される第２の面１ｂに保護膜を設けておく必要はないが、第２の面１ｂに保護膜を形成してもよい。
イオン注入完了後には、図７（ｆ）に示すように注入マスク１１２を除去する。注入マスク１１２がＳｉＯ2からなる場合、例えば１０：１のバッファードフッ酸中に３０分間浸漬することにより、注入マスク１１２を除去できる。こうして、上記のイオン注入により、第１の面１ａの表面にｐ型のウェル領域１０３が形成される。
同様にして、パターニングされた注入マスク（不図示）を用いてＡｌのイオン注入および窒素のイオン注入を行うことにより、図７（ｇ）に示すコンタクト領域１０４およびソース領域１０５を形成する。
この後、不活性化ガス雰囲気中で例えば１７００℃３０分の活性化アニールを一括的に行う。その後、図７（ｈ）に示すゲート絶縁膜１０６を形成するため、例えば熱酸化膜を成長させる。このとき、例えばドライ酸素を３ＳＬＭ流しながら１１００℃で３時間保持することにより、厚さ７０ｎｍ程度の熱酸化膜を形成することができる。
次に、ゲート絶縁膜１０６の所望の領域上にゲート電極１０９を形成する。ゲート電極１０９の材料としては、導電性を付与した多結晶シリコンを用いることが好ましい。このような多結晶シリコン膜は熱ＣＶＤによって、原料ガスとしてシランを、ドーピングガスとしてホスフィンＰＨ3を用いることによって形成することができる。パターニングは通常のフォトリソグラフィーとドライエッチングによって実施できる。ゲート電極１０９を形成した後、ＳｉＯ2からなる層間絶縁膜１１０を堆積する。層間絶縁膜１１０の所定領域をドライエッチングで開口することによりコンタクトホールを形成した後、コンタクトホール内にソース電極１０８を形成する。ソース電極１０８は、例えばチタンまたはニッケルを例えば厚さ５０ｎｍになるまで形成した後、９５０℃程度の温度で１分程度シンターすることによって得られる。
第２の面１ｂに形成した裏面注入層７にはドレイン電極１０７を形成する。ドレイン電極１０７は、例えばチタンまたはニッケルを例えば厚さ５０ｎｍになるまで形成した後、９５０℃程度の温度で１分程度シンターすることによって得られる。
層間絶縁膜１１０の表面には上部配線１１１を形成する。上部配線１１１は、例えば厚さ３μｍのアルミニウムを堆積し、通常のフォトリソグラフィーおよびドライエッチングまたはウェットエッチングによってアルミニウムをパターニングすることによって得られる。これで炭化珪素縦型ＭＩＳＦＥＴが完成する（図７（ｈ））。
上記の製造方法によって得られる炭化珪素縦型ＭＩＳＦＥＴは、第２の面１ｂ（基板裏面）へのイオン注入工程において、チャネルを形成する第１の面１ａが保護膜２を介して静電チャックに吸着されるため、イオン注入後に保護膜２の表面に存在するパーティクルや、保護膜２に形成された傷が保護膜２とともに除去される。このため、第１の面１ａにおける欠陥の形成を抑制でき、その結果として、チャネル移動度の低下や、ゲート絶縁膜の耐圧劣化、信頼性劣化を防止できる。
本実施形態では、縦型パワーデバイスの例としてＭＩＳＦＥＴをあげたが、本発明は、これに限定されるものでない。本発明は、ＩＧＢＴ、ＪＦＥＴ、静電誘導型トランジスタ（ＳＩＴ）、ＰＮダイオード、ショットキーダイオードなど、ウェハの第１の面（主面）から、これに対峙する第２の面（裏面）に電流を流す縦型パワーデバイスであれば、適用することが可能である。
（第４の実施形態）
図８（ａ）から（ｈ）を参照して、本発明による半導体装置の製造方法の他の実施形態を説明する。
本実施形態では、まず、半導体ウェハ１の第１の面（ウェハの「主面」）１ａに対してイオン注入を行うことにより、ウェル領域、コンタクト領域、ソース領域を形成した後、第２の面（ウェハの「裏面」）１ｂに対してイオン注入を行う。本実施形態では、第１の面１ａに対してイオン注入行うとき、第２の面１ｂには保護膜を形成していない。保護膜なしで、半導体ウェハ１の第１の面１ａにイオン注入を行うと、第２の面１ｂに欠陥が形成され得るが、その時点では裏面注入層７は形成されておらず、その後に、第２の面１ｂに対してイオン注入を行うことによって裏面注入層７を形成するため、裏面注入層７には静電チャックによる欠陥は生じない。
まず、図８（ａ）を参照する。
本実施形態でも、第１の実施形態について説明した半導体ウェハ１と同様の半導体ウェハ１を用意する。
次に、図８（ｂ）に示すように、ドリフト層１０２の表面にｐ型のウェル領域１０３をイオン注入法によって形成する。注入マスク１１２にはパターニングされた、例えば厚さ２μｍのＳｉＯ2を用いる。イオンとしてはｐ型のドーパントであるＡｌを注入する。本工程でも、注入温度は４６０℃である。チャックされる第２の面１ｂには、この後の工程で、ドレイン電極が付与されるだけであり、チャネルやゲート絶縁膜が形成される第１の面１ａほど、欠陥や汚染に対して敏感でない。したがって、本工程においては、静電チャック６に吸着される第２の面１ｂに保護膜を形成しておく必要はない。もちろん、保護膜を形成しておいてもよい。
イオン注入の完了後には、注入マスク１１２を除去する。ＳｉＯ2の場合は例えば１０：１のバッファードフッ酸中に３０分間浸漬することで除去できる。こうして、第１の面１ａの表面にｐ型のウェル領域１０３が形成される。
同様に、図示しないがパターニングされた注入マスクを通してＡｌのイオン注入、窒素のイオン注入を行い、コンタクト領域１０４とソース領域１０５を形成する（図８（ｃ））。活性化アニールは後で一括して行うので、この段階では行わずともよい。
次に、図８（ｄ）に示すように、半導体ウェハ１の第１の面１ａ上に保護膜２を形成する。保護膜としては、例えば厚さ１μｍのＳｉＯ2をＣＶＤ法で堆積する。
この後、半導体ウェハ１の第１の面１ａを静電チャック６に吸着させ、第２の面１ｂに裏面イオン注入を行う（図８（ｅ））。静電チャック６の設定温度は例えば４６０℃とする。イオン３としては、炭化珪素基板１０１と同じｎ型を示すドーパント、例えば窒素を用いる。このようにして、半導体ウェハの第２の面１ｂの表面に裏面注入層７を形成する（図８（ｆ））。この裏面注入層７はドレイン電極のコンタクト抵抗を低減するために形成するものであり、炭化珪素基板１０１よりも高濃度の注入層を形成する。なお、この時点では活性化アニールは行わなくともよい。
次に、静電チャック６からのパーティクルを除去するために、図８（ｇ）に示すように、保護膜２をウェットエッチングにて除去し、その後、半導体ウェハ１に硫酸過水洗浄とアンモニア過水洗浄を実施する。例えばＳｉＯ2を保護膜として用いた場合は、１０：１のバッファードフッ酸中に３０分間浸漬することで除去できる。硫酸過水洗浄とアンモニア過水洗浄の詳細は第１の実施形態と同じである。
この後、不活性化ガス雰囲気中で例えば１７００℃３０分の活性化アニールを一括的に行う。その後、図７（ｈ）を参照しながら第３の実施形態について説明した工程により、図８（ｈ）に示す炭化珪素縦型ＭＩＳＦＥＴを作製する。
本実施形態における製造方法によって作製された炭化珪素縦型ＭＩＳＦＥＴは、第２の面１ｂ（基板裏面）へのイオン注入工程において、チャネルを形成する第１の面１ａが保護膜２を介して静電チャック６に吸着するため、イオン注入後に保護膜２の表面に存在するパーティクルや、保護膜２に形成された傷が保護膜２とともに除去される。このため、第１の面１ａにおける欠陥の形成を抑制でき、その結果として、チャネル移動度の低下や、ゲート絶縁膜の耐圧劣化、信頼性劣化を防止できる。
なお、本実施形態では縦型パワーデバイスの例としてＭＩＳＦＥＴをあげたが、本発明は、これに限定されるものでなく、ＩＧＢＴ、ＪＦＥＴ、静電誘導型トランジスタ（ＳＩＴ）、ＰＮダイオード、ショットキーダイオードなど、ウェハの第１の面から、これに対峙する第２の面に電流を流す縦型パワーデバイスであれば、適用することが可能である。
上述の第３および第４の実施形態では、半導体ウェハ１の第１の面１ａおよび第２の面１ｂの各々に高温イオン注入を行っているが、その順序に違いがある。この点について図９（ａ）、（ｂ）を参照しながら説明する。
図９（ａ）は、第３の実施形態における主な工程を示すフローチャートであり、図９（ｂ）は、第４の実施形態における主な工程を示すフローチャートである。
第３の実施形態では、ステップＳ３０において半導体ウェハ１の第１の面１ａに対して保護膜形成を行った後、ステップＳ３１で高温静電チャックを行い、ステップＳ３２で第２の面１ｂに対する高温イオン注入を行っている。ステップＳ３３において保護膜除去を行った後、ステップＳ３４で高温静電チャックを行い、ステップＳ３５で第１の面１ａに対する高温イオン注入を行っている。
一方、第４の実施形態では、ステップＳ４１で高温静電チャックを行い、ステップＳ４２で半導体ウェハ１の第１の面１ａに対する高温イオン注入を行っている。ステップＳ４３において第１の面１ａに対して保護膜形成を行った後、ステップＳ４４で高温静電チャックを行い、ステップＳ４５で第２の面１ｂに対する高温イオン注入を行っている。その後、ステップＳ４６において保護膜除去を行う。
いずれの場合も、半導体ウェハの第２の面（裏面）１ｂに対する高温イオン注入を行うとき、静電チャックに吸着される第１の面（主面）１ａを保護膜で保護する点に特徴を有している。第１の面１ａに対する高温イオン注入を行うとき、静電チャックに吸着される第２の面１ｂは、保護膜によって保護されないが、それによって生じた傷はデバイス特性に大きな影響を与えない。ただし、パーティクルが発生する場合は、第２の面１ｂに対しても保護膜を形成し、パーティクルを半導体ウェハから除去しやすくすることが好ましい。
なお、本発明によれば、保護膜の存在により、静電チャックの吸着面に存在する金属と半導体ウェハの表面との直接的な接触を避け、反応物の生成を防止するという効果も得られる。ただし、このような効果を得るためだけであれば、特許文献４に示されているように保護膜の厚さは３０ｎｍもあれば充分である。しかし、本発明では、静電チャックにおける高温吸着面と半導体ウェハとの間で生じる摩擦に起因する問題を解決するため、充分な厚さの保護膜を半導体ウェハ上に形成している。静電チャックの動作原理上、静電力が低下するので、吸着面と半導体ウェハとの間には厚い絶縁層を設けるべきではないと考えられてきたが、本願発明者は、敢えて保護膜を介在させることにより、高温の静電チャックを用いて行うイオン注入のスループットを量産レベルに高め、これを実用化することに成功した。
本発明における保護膜の働きを考慮した場合、保護膜は平坦であることが好ましい。静電チャックの吸着面が相対的に硬度の低い材料から形成されている場合、保護膜に凹凸が存在すると、吸着面に傷が形成されたり、パーティクルが発生するなどの問題が生じ得るからである。ここで、保護膜が「平坦」であるとは、リソグラフィ技術などによって保護膜がパターニングされていないことを意味し、保護膜の厚さが一様であることを意味しているものとする。
本発明は、静電チャックを用いた半導体装置の製造方法において、半導体ウェハの静電チャックへの被吸着面に形成される欠陥を効果的に低減できる。よって、半導体装置の歩留まりを向上することができ、産業上の利用可能性は高い。
（ａ）〜（ｅ）は、第１の実施形態である半導体装置の製造方法を示す断面構造図である。 加熱機構を備えた静電チャックによる被吸着物であるウェハ表面温度の時間変化を示すタイムチャートである。 第１の実施形態である半導体装置の製造方法におけるウェハ吸着面の欠陥数を示すグラフである。 （ａ）〜（ｃ）は、ウェハ吸着面に欠陥ができるモデルを示す断面図である。 ＳｉＣウェハ吸着面にできた欠陥をＳＥＭ観察した結果を示す図である。 第２の実施形態である半導体装置の製造方法におけるウェハ吸着面の欠陥数を示すグラフである。 （ａ）〜（ｈ）は、第３の実施形態である炭化珪素縦型ＭＩＳＦＥＴ半導体装置の製造方法を示す断面構造図である。 （ａ）〜（ｈ）は、第４の実施形態である炭化珪素縦型ＭＩＳＦＥＴ半導体装置の製造方法を示す断面構造図である。 （ａ）および（ｂ）は、それぞれ、第３の実施形態および第４の実施形態における主な工程を示すフローチャートである。 一般的な炭化珪素縦型ＭＩＳＦＥＴの断面構造図である。 静電チャックの構造を示す断面図である。 従来のヒータ内蔵サセプタおよび静電チャックの各々を用いた場合において、ウェハ被吸着面の欠陥数を示すグラフである。
１ 半導体ウェハ
１ａ 第１の面（半導体ウェハの主面）
１ｂ 第２の面（半導体ウェハの裏面）
２ 保護膜
３ イオン
４ 傷
５ パーティクル
６ 静電チャック
６ａ 静電チャック表面の突起
７ 裏面注入層
２１ ベース
２２ 表面誘電体層
２３ａ 第１の電極
２３ｂ 第２の電極
２４ 電源
１０１ 炭化珪素基板
１０２ ドリフト層
１０３ ウェル領域
１０４ コンタクト領域
１０５ ソース領域
１０６ ゲート絶縁膜
１０７ ドレイン電極
１０８ ソース電極
１０９ ゲート電極
１１０ 層間絶縁膜
１１１ 上部配線
１１２ 注入マスク

Claims (10)

  1. 主面および前記主面に平行な裏面を有する半導体ウェハの一方の面上に保護膜を形成する工程（ａ）と、
    ４００℃以上に加熱された静電チャックの吸着面に前記半導体ウェハを吸着させる工程であって、前記保護膜を介して前記吸着面に前記半導体ウェハを吸着させる工程（ｂ）と、
    前記半導体ウェハを４００℃以上に加熱した状態で、前記半導体ウェハのうち前記保護膜が形成されていない側の面に対してイオン注入を行う工程（ｃ）と、
    前記保護膜を前記半導体ウェハから除去する工程（ｄ）と、
    を含み、
    前記工程（ｂ）は、
    ４００℃以上に加熱された前記静電チャックの吸着面に前記半導体ウェハを載せ、前記半導体ウェハの温度を第１の温度まで上昇させる工程と、
    前記静電チャックに電圧を印加し、前記半導体ウェハを前記吸着面に吸着させることにより、前記半導体ウェハの温度を前記第１の温度よりも更に上昇させ、４００℃以上にする工程と、
    を含み、
    前記保護膜の硬度は前記静電チャックの前記吸着面の硬度より低く、かつ、前記保護膜の厚さは１μｍ以上５μｍ以下である、半導体装置の製造方法。
  2. 前記保護膜は前記半導体ウェハの主面上に形成し、かつ、前記イオン注入は前記半導体ウェハの裏面に対して行う請求項１に記載の半導体装置の製造方法。
  3. 前記工程（ｂ）は、前記静電チャックに印加する電圧を多段階に上昇させる工程を含む請求項１に記載の半導体装置の製造方法。
  4. 前記静電チャックに印加する電圧を多段階に上昇させる工程において、前記静電チャックに印加する電圧の上昇は、０．５秒以上の時間をかけて行う請求項３に記載の半導体装置の製造方法。
  5. 前記保護膜の表面は平坦である請求項１に記載の半導体装置の製造方法。
  6. 前記半導体ウェハは炭化珪素から形成されている請求項１に記載の半導体装置の製造方法。
  7. 前記保護膜は珪素または炭素を主成分とする材料から形成されている請求項１に記載の半導体装置の製造方法。
  8. 前記保護膜は、酸化シリコンおよび多結晶シリコンの少なくとも一方から形成された単層または積層膜である請求項７に記載の半導体装置の製造方法。
  9. 前記半導体ウェハの前記保護膜が形成される側の面に対して、前記工程（ａ）の前にイオン注入を行う工程を含む請求項１に記載の半導体装置の製造方法。
  10. 前記半導体ウェハの前記保護膜が形成されていた側の面に対して、前記工程（ｄ）の後にイオン注入を行う工程を含む請求項１に記載の半導体装置の製造方法。
JP2009507411A 2007-03-29 2008-03-26 半導体装置の製造方法 Expired - Fee Related JP4348408B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007088342 2007-03-29
JP2007088342 2007-03-29
PCT/JP2008/000732 WO2008120467A1 (ja) 2007-03-29 2008-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP4348408B2 true JP4348408B2 (ja) 2009-10-21
JPWO2008120467A1 JPWO2008120467A1 (ja) 2010-07-15

Family

ID=39808053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009507411A Expired - Fee Related JP4348408B2 (ja) 2007-03-29 2008-03-26 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7772098B2 (ja)
JP (1) JP4348408B2 (ja)
WO (1) WO2008120467A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4348408B2 (ja) * 2007-03-29 2009-10-21 パナソニック株式会社 半導体装置の製造方法
JP5087375B2 (ja) * 2007-11-28 2012-12-05 株式会社ブリヂストン 炭化ケイ素半導体デバイスの製造方法
JP5317509B2 (ja) * 2008-03-27 2013-10-16 東京エレクトロン株式会社 プラズマ処理装置および方法
JP5438992B2 (ja) * 2009-02-20 2014-03-12 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP5543123B2 (ja) * 2009-03-30 2014-07-09 大日本スクリーン製造株式会社 熱処理用サセプタおよび熱処理装置
EP2432020A4 (en) * 2009-05-11 2013-06-26 Sumitomo Electric Industries SEMICONDUCTOR DEVICE
JP2011253915A (ja) * 2010-06-02 2011-12-15 Shin Etsu Handotai Co Ltd シリコンウェーハ
US8580693B2 (en) * 2010-08-27 2013-11-12 Applied Materials, Inc. Temperature enhanced electrostatic chucking in plasma processing apparatus
CN103065997B (zh) * 2011-10-19 2015-08-05 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
CN103066000B (zh) * 2011-10-19 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
JP6136731B2 (ja) 2013-08-06 2017-05-31 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6217233B2 (ja) 2013-08-21 2017-10-25 住友電気工業株式会社 半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6248684B2 (ja) * 2014-02-19 2017-12-20 住友電気工業株式会社 半導体装置の製造方法
US11594441B2 (en) * 2021-04-09 2023-02-28 Applied Materials, Inc. Handling for high resistivity substrates
US20230077578A1 (en) * 2021-09-13 2023-03-16 Applied Materials, Inc. Chambers and coatings for reducing backside damage

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467976A (en) 1987-09-08 1989-03-14 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH0855900A (ja) 1994-08-11 1996-02-27 Fujitsu Ltd 静電吸着方法とその装置と半導体装置の製造方法
JP4086967B2 (ja) 1998-06-18 2008-05-14 日本碍子株式会社 静電チャックのパーティクル発生低減方法及び半導体製造装置
JP2003017223A (ja) 2001-07-03 2003-01-17 Onahama Seisakusho:Kk セラミックヒータ及びセラミックヒータ内臓型静電チャック
JP4463448B2 (ja) * 2001-09-07 2010-05-19 パナソニック株式会社 ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
JP3976546B2 (ja) * 2001-10-31 2007-09-19 大日本スクリーン製造株式会社 薄膜形成装置
JP3978714B2 (ja) 2002-02-26 2007-09-19 ジーイー・スペシャルティ・マテリアルズ・ジャパン株式会社 静電チャックの製造方法
CN1532943B (zh) 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
JP3759145B2 (ja) 2003-03-18 2006-03-22 松下電器産業株式会社 炭化珪素半導体装置およびその製造方法
JP4309714B2 (ja) * 2003-08-27 2009-08-05 信越化学工業株式会社 静電吸着機能を有する加熱装置
JP4278046B2 (ja) * 2003-11-10 2009-06-10 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 ヒータ機構付き静電チャック
JP4942134B2 (ja) * 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP2007096263A (ja) 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
WO2007055185A1 (ja) * 2005-11-08 2007-05-18 Tohoku University シャワープレート及びシャワープレートを用いたプラズマ処理装置
JP4493638B2 (ja) 2006-10-12 2010-06-30 株式会社アルバック 真空処理方法
JP4348408B2 (ja) * 2007-03-29 2009-10-21 パナソニック株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7772098B2 (en) 2010-08-10
WO2008120467A1 (ja) 2008-10-09
US20100093161A1 (en) 2010-04-15
JPWO2008120467A1 (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
JP4348408B2 (ja) 半導体装置の製造方法
JP4971340B2 (ja) 炭化珪素半導体素子の製造方法
JP4802380B2 (ja) 半導体基板の製造方法
JP2009194216A (ja) 半導体装置の製造方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
AU2005299298B2 (en) A method of making a semiconductor structure for high power semiconductor devices
TW200926303A (en) Semiconductor device manufacturing method and semiconductor device
JP2008135611A (ja) 半導体装置の製造方法
EP2551891B1 (en) Semiconductor device and method for producing same
WO2008136126A1 (ja) 炭化ケイ素基板を有する半導体デバイスのアニール方法と半導体デバイス
JP4449814B2 (ja) 炭化けい素半導体素子の製造方法
JP5999687B2 (ja) ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JPH09321323A (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
JP5529217B2 (ja) 半導体装置の製造方法
US11576259B2 (en) Carrier, laminate and method of manufacturing semiconductor devices
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法
JP2008544945A (ja) 酸素感受性の高いケイ素層及び該ケイ素層を得るための方法
JP5884585B2 (ja) 炭化珪素半導体装置の製造方法
JP2008060401A (ja) 半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置
JPWO2007072624A1 (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP5971718B2 (ja) 半導体装置製造方法
US11682549B2 (en) Semiconductor wafer with modified surface and fabrication method thereof
JP5608358B2 (ja) 半導体装置とその製造方法
JP2008251574A (ja) 静電チャック及びその製造方法ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090717

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4348408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees