JP5608358B2 - 半導体装置とその製造方法 - Google Patents

Description

本発明は、エッチピットを利用する半導体装置とその製造方法に関する。

半導体装置が備える半導体基板には、例えば、結晶成長技術、イオン注入技術、エッチング技術及び蒸着技術の半導体製造技術を利用して、ある種の機能を実現する素子構造が形成されている。半導体基板に形成される素子構造の一例には、整流作用を有するダイオード素子構造、電流の導通状態と非導通状態を制御するスイッチング素子構造、光を受光又は発光する光素子構造、及び特定の物理量を測定するセンサ素子構造が挙げられる。

これらの半導体装置では、様々な目的で半導体基板を薄層化することが望まれている。しかしながら、半導体基板を薄層化すると、半導体基板の剛性が低下し、製造工程中に半導体基板が破損するという問題が顕在化してくる。

例えば、特許文献１には、半導体基板に縦型のショットキーダイオード（素子構造の一例）が形成された半導体装置が開示されている。縦型のショットキーダイオードのオン抵抗を低減するためには、半導体基板を薄層化することが望ましい。しかしながら、半導体基板を薄層化すると、半導体基板の剛性が低下してしまう。そこで、特許文献１の半導体装置では、半導体基板の裏層部の一部を異方性エッチングすることにより、半導体基板の裏層部に複数のトレンチを形成する。特許文献１の半導体装置では、半導体基板の裏層部の一部を薄層化することによって、オン抵抗の低減と半導体基板の強度の維持を実現している。

また、特許文献２及び３には、半導体基板の表層部に素子構造（例えば、横型のパワーデバイス、レーザ素子など）が形成された半導体装置が開示されている。表層部の素子構造から発生する熱を効率的にヒートシンクに逃がすためには、半導体基板を薄層化することが望ましい。しかしながら、半導体基板を薄層化すると、半導体基板の剛性が低下してしまう。そこで、特許文献２及び３の半導体装置では、半導体基板の裏層部の一部を異方性エッチングすることにより、半導体基板の裏層部に複数のトレンチを形成する。特許文献２及び３の半導体装置では、半導体基板の裏層部の一部を薄層化することによって、発生する熱の放熱と半導体基板の強度の維持を実現している。

特開２００６−１５６６５８号公報 特開２００２−２４６５１４号公報 特開平６−１２５０２２号公報

特許文献１〜３では、半導体基板の裏層部に複数のトレンチを形成するために、異方性エッチング技術を利用する。このため、特許文献１〜３の製造方法では、半導体基板の裏面に耐エッチング保護膜をパターニングする工程が必要である。この結果、特許文献１〜３の製造方法では、製造コストが高いという問題がある。

本明細書で開示される技術は、半導体基板の裏面を耐エッチング保護膜でパターニングすることなく、半導体基板の裏層部に複数の溝を形成する製造技術を提供することを目的としている。

本明細書で開示される技術は、半導体基板内に存在する結晶欠陥及び／又は転位を利用することを特徴としている。一般的に、半導体基板には、多数の結晶欠陥及び／又は転位が均一に分散して存在している。結晶欠陥及び／又は転位が存在する箇所は、結晶欠陥及び／又は転位が存在しない箇所よりもエッチングレートが高いことが知られている。このため、半導体基板の裏面を特定のエッチング材でエッチングすれば、半導体基板の裏面を耐エッチング保護膜でパターニングすることなく、結晶欠陥及び／又は転位が存在する箇所に対応して複数のエッチピットを形成することができる。本明細書で開示される技術は、半導体基板に存在する結晶欠陥及び／又は転位を利用して、半導体基板の裏層部に複数のエッチピットを形成することにより、半導体基板の裏層部の一部を薄層化する。

即ち、本明細書で開示される半導体装置は、表層部に素子構造を構成する半導体領域が形成されているとともに、裏層部に複数のエッチピットが形成されている半導体基板を備えている。この形態を有する半導体装置では、半導体基板の裏層部の一部が薄層化されることにより、半導体基板の強度を維持しながら、半導体基板に形成されている素子構造の特性を改善することができる。

本明細書で開示される半導体装置は、縦型の素子構造を備えているのが望ましい。この場合、半導体基板の表面上に表面電極が形成されており、エッチピット内に裏面電極が形成されているのが望ましい。この形態の半導体装置によると、半導体基板の強度を維持しながら、縦型の素子構造のオン抵抗を低減させることができる。

縦型の素子構造が縦型のダイオードであることが好ましい。縦型のダイオードのオン抵抗は半導体基板の厚みに大きく依存することが知られている。このため、本明細書で開示される技術によると、半導体基板の強度を維持しながら、縦型のダイオードのオン抵抗を低減させることができる。

半導体基板の半導体材料は、IV-IV族半導体又はIII-Ｖ族半導体であるのが望ましい。より好ましくは、半導体基板の半導体材料は、炭化珪素系半導体又は窒化ガリウム系半導体であるのが望ましい。

本明細書で開示される半導体装置の製造方法は、半導体基板の裏層部に複数のエッチピットを形成するエッチピット形成工程と、半導体基板の表層部に素子構造を構成する半導体領域を形成する素子構造形成工程を備えている。この製造方法によると、半導体基板の裏面に耐エッチング保護膜をパターニングしなくても、半導体基板の裏層部に複数の溝を形成することができる。さらに、半導体基板の裏層部の全面が薄層化されていないので、半導体基板の強度を維持しながら、素子構造形成工程を実施することができる。

エッチピット形成工程では、ウェットエッチング技術を利用するのが好ましい。ウェットエッチング技術を利用すると、極めて短時間で半導体基板の裏層部に複数のエッチピットを形成することができる。

本明細書で開示される技術では、半導体基板の裏層部に複数のエッチピットを形成することにより、半導体基板の強度を維持しながら、素子構造の特性を改善することができる。

図１は、本実施例の製造工程の概略を示すフローチャートである。 図２は、第１実施例の製造工程中の半導体基板の様子を模式的に示す断面図である（１）。 図３は、第１実施例の製造工程中の半導体基板の様子を模式的に示す断面図である（２）。 図４は、第１実施例の製造工程中の半導体基板の様子を模式的に示す断面図である（３）。 図５は、第１実施例の製造工程中の半導体基板の様子を模式的に示す断面図である（４）。 図６は、第１実施例の製造工程中の半導体基板の様子を模式的に示す断面図である（５）。 図７は、第１実施例の製造工程中の半導体基板の様子を模式的に示す断面図である（６）。 図８は、第２実施例の製造工程中の半導体基板の様子を模式的に示す断面図である（１）。 図９は、第２実施例の製造工程中の半導体基板の様子を模式的に示す断面図である（２）。 図１０は、第２実施例の製造工程中の半導体基板の様子を模式的に示す断面図である（３）。

まず、本明細書で開示される技術を整理しておく。
（素子構造）
本明細書で開示される素子構造は、ある種の機能を実現するために半導体基板に形成される構造のことをいう。素子構造は、例えば、結晶成長技術、イオン注入技術、エッチング技術及び蒸着技術の半導体製造技術を利用して、半導体基板に形成される。素子構造は、半導体基板の表層部に形成された半導体領域を備えている。素子構造は、表層部の半導体領域の形態、不純物濃度及び材料を適宜に選択することによって、様々な機能を実現する。素子構造の一例には、整流作用を有するダイオード素子構造、電流の導通状態と非導通状態を制御するスイッチング素子構造、光を受光又は発光する光素子構造、及び特定の物理量を測定するセンサ素子構造が挙げられる。特に、本明細書で開示される技術は、縦型の素子構造に適用されるのが望ましい。ここでいう縦型の素子構造とは、その素子構造を介して半導体基板の縦方向（厚み方向ともいう）に沿って電流が流れるものをいう。縦型の素子構造のオン抵抗は、半導体基板の厚みに依存する。このため、本明細書で開示される技術を縦型の素子構造を備えた半導体装置に適用すると、半導体基板の強度を維持しながら、オン抵抗を低減させることができる。

（エッチピット）
本明細書で開示されるエッチピットは、貫通らせん転位（TSD：Threading Screw Dislocation）、貫通刃状転位（TED：Threading Edge Dislocation）、それらの混合転位、及び基底面内転位（BPD：Basal Plane Dislocation）の少なくとも１つが存在する位置に対応して形成される溝をいう。エッチピットは、半導体基板の裏層部に意図的に形成された溝であり、その深さは好ましくは１００μｍ以上であり、より好ましくは２００μｍ以上であり、なお一層好ましくは２５０μｍ以上である。このような深さを有するエッチピットは、意図的に形成されたことを示す。また、換言すると、エッチピットの深さは、半導体基板の厚みに対して、好ましくは３０％以上であり、より好ましくは６０％以上であり、なお一層好ましくは８０％以上である、ということができる。また、半導体基板が下地基板とエピ層で構成されている場合、エッチピットの先端が下地基板とエピ層の界面近傍に位置するのが望ましく、より好ましくは界面に一致するのが望ましい。

（半導体材料）
本明細書で開示される技術は、様々な半導体材料に適用することが可能である。好ましくは、結晶欠陥及び／又は転位が半導体基板に適度に存在する半導体材料であるのが望ましい。なかでも、貫通らせん転位、貫通刃状転位、それらの混合転位、及び基底面内転位の少なくとも１つが存在する半導体材料であるのが望ましい。例えば、これらの結晶欠陥及び／又は転位が適度に存在する半導体材料として、IV-IV族半導体又はIII-Ｖ族半導体であるのが望ましい。さらに、素子構造の特性を考慮すると、半導体材料には炭化珪素系半導体又は窒化ガリウム系半導体が用いられるのが望ましい。炭化珪素系半導体又は窒化ガリウム系半導体の半導体材料は、ワイドバンドギャップであるとともに絶縁破壊電界強度が高いという特性を有しており、耐熱性及び耐電圧性に優れた素子構造を実現することができる。

（エッチング技術）
エッチピットを形成する化学エッチング技術には、ウェットエッチング技術又はドライエッチング技術を利用するのが望ましい。ウェットエッチング技術を利用する場合、強アルカリのエッチング材を用いるのが望ましく、例えば、水酸化カリウム（ＫＯＨ）又は水酸化ナトリウム（ＮａＯＨ）を用いることができる。ウェットエッチング技術を利用すると、エッチピットを短時間で形成することができるので、スループットを改善し、製造コストを低減することができる。なお、ウェットエッチング技術を利用する場合は、耐アルカリの耐エッチング保護膜を半導体基板の表面に被膜するのが望ましい。これにより、半導体基板の裏層部にのみ、エッチピットを選択的に形成することができる。

ドライエッチング技術を利用する場合、例えば、塩素（Ｃｌ_２）を用いることができる。ドライエッチング技術を利用する場合、半導体基板の裏面が露出するように、チャンバー内のステージ上に半導体基板を載置すればよいので、半導体基板の表面に耐エッチング保護膜を形成する工程を削除することができる。このため、ドライエッチング技術を利用すると、製造工程数が削減され、製造コストを低減することができる。

（ジャンクション・バリア・ショットキーダイオードの製造方法）
以下、図面を参照して、素子構造としてジャンクション・バリア・ショットキーダイオード（ＪＢＳ）を備えた半導体装置の製造方法を説明する。図１に、製造工程の概略をフローチャートで示す。図２〜図７に、各製造工程中の半導体基板の断面図の様子を模式的に示す。

図１に示されるように、本実施例の製造方法では、まず炭化珪素基板を準備する。次に、炭化珪素基板の裏層部に複数のエッチピットを形成する。その後に、炭化珪素基板に素子構造を形成する。このように、炭化珪素基板の裏層部に複数のエッチピットを形成することにより、半導体装置のオン抵抗を劇的に低下させることができる。さらに、炭化珪素基板の裏層部の全面を薄層化していないので、炭化珪素基板の強度が維持されている。炭化珪素基板に素子構造を形成する工程において、炭化珪素基板の破損が抑制される。

次に、図２〜図７を参照して、素子構造としてジャンクション・バリア・ショットキーダイオードを備えた半導体装置の製造方法を具体的に説明する。
まず、図２に示されるように、炭化珪素の下地基板１２を準備する。下地基板１２の厚み１２Ｔは、約３４０μｍである。下地基板１２の裏面の面方位はＳｉ面であり、表面の面方位はＣ面が好ましい。なお、必要に応じて、下地基板１２の裏面の面方位をＣ面にし、表面の面方位をＳｉ面にしてもよい。下地基板１２には、不純物として窒素が導入されており、その不純物濃度は約５×１０^１８ｃｍ^−３である。下地基板１２には、多数の結晶欠陥及び転位が存在している。転位の例には、貫通らせん転位（TSD：Threading Screw Dislocation）及び貫通刃状転位（TED：Threading Edge Dislocation）が挙げられる。図２には、符号２２を用いて転位が存在する箇所が示されている。なお、炭化珪素の下地基板１２では、貫通らせん転位の転位密度が約１０００個ｃｍ^−２であり、貫通刃状転位の転位密度が約２０００個cm⁻²以下であることが多く、貫通刃状転位が支配的である。なお、最終的なチップが１mm角とすると、その１mm角に存在する貫通刃状転位は約２０個以下となる。

次に、図３に示されるように、化学気相成長技術、分子線エピタキシー技術又は液相エピタキシー技術を利用して、下地基板１２の表面上に炭化珪素のエピ層１４を形成する。エピ層１４の厚み１４Ｔは、約１０μｍである。エピ層１４には、不純物として窒素が導入されており、その不純物濃度は約１×１０^１５〜１０^１６ｃｍ^−３である。これにより、厚みが約３５０μｍの炭化珪素基板１３が準備される。なお、転位２２は、エピ層１４内にも伝播することが多いが、既知の製造技術を利用して、エピ層１４内に伝播する転位２２の転位密度を低減させてもよい。次に、炭化珪素基板１３に付着した有機汚れ及び自然酸化膜などを除去するために、洗浄処理を実施する。

次に、図４に示されるように、ウェットエッチング技術を利用して、炭化珪素基板１３の裏層部に複数のエッチピット２４を形成する。具体的には、まず、炭化珪素基板１３の表面の全面に耐アルカリの耐エッチング保護膜を被膜する（図示省略）。次に、約３８０℃〜６００℃に熱せられた強アルカリの水酸化カリウム（ＫＯＨ）又は水酸化ナトリウム（ＮａＯＨ）のエッチング溶液内に炭化珪素基板１３を浸漬する。これにより、転位２２が存在する箇所に対応して、炭化珪素基板１３の裏層部に複数のエッチピット２４が形成される。転位２２が存在する箇所は、転位２２が存在しない箇所よりもエッチングレートが速い。例えば、５００°に熱せられた水酸化カリウムをエッチング溶液に用いた場合、貫通らせん転位におけるエッチングレートは約１０μｍ／分以上であり、貫通刃状転位におけるエッチングレートは約５μｍ／分以上である。このため、貫通らせん転位が存在する箇所に対応して形成されるエッチピット２４が下地基板１２とエピ層１４の境界に達するのに要する時間は、約３０分程度となる。極めて短い時間で炭化珪素基板１３の裏層部に複数のエッチピット２４が形成されることが分かる。

次に、図５に示されるように、イオン注入技術を利用して、炭化珪素基板１３の表層部に複数のｐ層１６を形成する。ｐ層１６には、不純物としてアルミニウムが導入されており、その不純物濃度は約１×１０^１９ｃｍ^−３である。なお、ジャンクション・バリア・ショットキーダイオードに代えて、ｐｎダイオードを形成する場合は、ｐ層１６を炭化珪素基板１３の表層部の全面に形成すればよい。また、ショットキーダイオードを形成する場合は、ｐ層１６の形成工程を省略すればよい。

次に、図６に示されるように、蒸着技術又はスパッタ技術を利用して、炭化珪素基板１３の裏面の全面にカソード電極３２を形成する。カソード電極３２は、エッチピット２４内にも形成される。カソード電極３２には、炭化珪素基板１３とオーミック接触する金属材料が用いられ、この例では、チタン及びニッケルの積層電極である。なお、この例では、エッチピット２４内のカソード電極３２が炭化珪素基板１３の裏面に薄く被膜しているが、カソード電極３２はエッチピット２４内を充填するように厚く形成されてもよい。

次に、アニール処理技術を利用して、カソード電極３２と炭化珪素基板１３のオーミック性を改善する。具体的には、レーザアニール処理技術又はパルスアニール処理技術を利用して、炭化珪素基板１３の裏面にレーザ光を照射する。このアニール処理によって炭化珪素基板１３が加熱され、炭化珪素基板１３に内部応力が加わる。例えば、炭化珪素基板１３の裏層部の全面を薄層化すると、炭化珪素基板１３の剛性が弱くなり、アニール処理中に炭化珪素基板１３が破損する虞がある。しかしながら、本実施例の炭化珪素基板１３は、エッチピット２４を利用して炭化珪素基板１３の裏層部の一部のみを薄層化しているので、炭化珪素基板１３の強度は維持されている。本実施例の炭化珪素基板１３は、アニール処理中に破損することが抑制される。なお、カソード電極３２は、炭化珪素基板１３の表層部に複数のｐ層１６を形成する工程（図５）に先立って形成してもよい。この場合、レーザアニール処理技術又はパルスアニール処理技術に代えて、熱アニール炉を用いたアニール処理でオーミック性を改善させてもよい。

最後に、図７に示されるように、蒸着技術又はスパッタ技術を利用して、炭化珪素基板１３の表面の全面にアノード電極３４を形成する。アノード電極３４には、炭化珪素基板１３にショットキー接触する金属材料が用いられる。アノード電極３４は、アルミニウムにニッケル、チタン、モリブデン、金又はプラチナが積層した積層電極である。

上記の製造工程を経て、ジャンクション・バリア・ショットキーダイオードを備えた半導体装置が製造される。この半導体装置は、炭化珪素基板１３の裏層部の一部がエッチピット２４を用いて薄層化されているので、オン抵抗が劇的に低減されている。例えば、厚みが３４０μｍである炭化珪素の下地基板１２では、エッチピット２４が形成されていないとすると、その基板抵抗は、結晶欠陥密度にも依存するが、約０．６〜０．８ｍΩｃｍ^２である。本実施例の半導体装置では、下地基板１２の裏層部にエッチピット２４を形成することによって、下地基板１２の基板抵抗を０．６ｍΩｃｍ^２よりも低くすることができる。なお、エッチピット２４を下地基板１２とエピ層１４の界面に一致するまで深く形成すると、下地基板１２の厚みに依存する抵抗をほぼ無くすことができる。したがって、炭化珪素基板１３の抵抗は、エピ層１４の抵抗のみとすることもできる。一方、炭化珪素基板１３では、エッチピット２４を利用して裏層部の一部のみが薄層化されているので、炭化珪素基板１３の強度は維持されている。したがって、上記の製造工程中において、炭化珪素基板１３の破損が抑制される。なお、下地基板１２の結晶欠陥密度は、１０〜１００００個／ｃｍ^２の範囲であるのが望ましい。下地基板１２の結晶欠陥密度が１０個／ｃｍ^２以上であれば、基板抵抗の低減効果が得られる。下地基板１２の結晶欠陥密度が１００００個／ｃｍ^２以下であれば、炭化珪素基板１３の破損が抑制される。

（トランジスタの製造方法）
次に、図８〜図１０を参照して、トランジスタの製造方法を具体的に説明する。なお、上述した図２〜４の製造工程は、トランジスタの製造方法においても共通である。上述したジャンクション・バリア・ショットキーダイオードと実質的に共通する構成要素に関しては、共通の符号を付し、その説明を省略する。

図８に示されるように、イオン注入技術を利用して、炭化珪素基板１３の表層部にボディ領域１５、ボディコンタクト領域１７及びソース領域１９を形成する。ボディ領域１５及びボディコンタクト領域１７には、不純物としてアルミニウムが導入されており、ボディ領域の不純物濃度は約１×１０^１５〜１０^１６ｃｍ^−３であり、ボディコンタクト領域１７の不純物濃度は約１×１０^１９ｃｍ^−３である。ソース領域１９には、不純物として窒素が導入されており、その不純物濃度は約１×１０^１９ｃｍ^−３である。

次に、図９に示されるように、化学気相成長技術及びエッチング技術を利用して、炭化珪素基板１３の表面上の一部にゲート絶縁膜３６及びゲート電極３７を形成する。ゲート絶縁膜３６の材料には酸化膜が用いられており、ゲート電極３７の材料にはポリシリコンが用いられている。

次に、図１０に示されるように、蒸着技術を利用して、炭化珪素基板１３の裏面の全面にドレイン電極３９を形成する。ドレイン電極３９は、エッチピット２４内にも形成される。ドレイン電極３９には、炭化珪素基板１３とオーミック接触する金属材料が用いられる。ドレイン電極３９は、チタン及びニッケルの積層電極である。なお、この例では、エッチピット２４内のドレイン電極３９が炭化珪素基板１３の裏面に薄く被膜しているが、ドレイン電極３９はエッチピット２４内を充填するように厚く形成されてもよい。

次に、アニール処理技術を利用して、ドレイン電極３９と炭化珪素基板１３のオーミック性を改善する。具体的には、レーザアニール処理技術又はパルスアニール処理技術を利用して、炭化珪素基板１３の裏面にレーザ光を照射する。このアニール処理によって炭化珪素基板１３が加熱され、炭化珪素基板１３に内部応力が加わる。しかしながら、炭化珪素基板１３の強度は維持されているので、破損することが抑制される。

最後に、蒸着技術又はスパッタ技術を利用して、炭化珪素基板１３の表面にソース電極３８が形成される。ソース電極３８の材料にはアルミニウムとニッケルの積層電極が用いられている。

上記の製造工程を経て、トランジスタを備えた半導体装置が製造される。この半導体装置は、炭化珪素基板１３の裏層部の一部が薄層化されているので、オン抵抗が劇的に低減されている。一方、炭化珪素基板１３では、エッチピット２４を利用して裏層部の一部のみが薄層化されているので、炭化珪素基板１３の強度は維持されている。したがって、上記の製造工程中において、炭化珪素基板１３の破損が抑制される。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１２：下地基板
１３：炭化珪素基板
１４：エピ層
２４：エッチピット
３２：カソード電極
３４：アノード電極
３８：ソース電極
３９：ドレイン電極

Claims (7)

1. 表層部に素子構造を構成する半導体領域が形成されているとともに、裏層部に複数のエッチピットが形成されている半導体基板を備え、
   エッチピットは、半導体基板の裏層部に１００００／ｃｍ ² 以下で存在しており、
   エッチピットの深さは、１００μｍ以上である半導体装置。
2. 半導体基板の表面上に表面電極が形成されており、
   エッチピット内に裏面電極が形成されている請求項１に記載の半導体装置。
3. 縦型のダイオードであることを特徴とする請求項２に記載の半導体装置。
4. 半導体基板の半導体材料は、IV-IV族半導体又はIII-Ｖ族半導体である請求項１〜３のいずれか一項に記載の半導体装置。
5. 半導体基板の半導体材料は、炭化珪素系半導体又は窒化ガリウム系半導体である請求項４に記載の半導体装置。
6. 半導体装置の製造方法であって、
   半導体基板の裏層部に複数のエッチピットを形成するエッチピット形成工程と、
   半導体基板の表層部に素子構造を構成する半導体領域を形成する素子構造形成工程と、を備え、
   エッチピットは、半導体基板の裏層部に１００００／ｃｍ ² 以下で存在しており、
   エッチピットの深さは、１００μｍ以上である半導体装置の製造方法。
7. エッチピット形成工程では、ウェットエッチング技術を利用する請求項６に記載の半導体装置の製造方法。

Images