JP2004071657A - Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法 Download PDF

Info

Publication number
JP2004071657A
JP2004071657A JP2002225342A JP2002225342A JP2004071657A JP 2004071657 A JP2004071657 A JP 2004071657A JP 2002225342 A JP2002225342 A JP 2002225342A JP 2002225342 A JP2002225342 A JP 2002225342A JP 2004071657 A JP2004071657 A JP 2004071657A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group iii
iii nitride
substrate
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002225342A
Other languages
English (en)
Inventor
Atsushi Yamaguchi
山口　敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002225342A priority Critical patent/JP2004071657A/ja
Priority to PCT/JP2003/009802 priority patent/WO2004013912A1/ja
Publication of JP2004071657A publication Critical patent/JP2004071657A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】ＩＩＩ族窒化物半導体基板の（０００−１）面上に、剥離しにくく、かつ低抵抗な電極を備えたＩＩＩ族窒化物半導体素子を実現する。
【解決手段】ｎ型ＧａＮ基板１０１の（０００−１）面上に、エッチングすることにより、（０００−１）面以外の結晶面が露出したファセット面を有する突起部１１３を設ける。その後、Ｔｉ、Ａｌをｎ型ＧａＮ基板１０１の（０００−１）面上に蒸着させ、熱処理を行う。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＩＩ族窒化物半導体素子、ＩＩＩ族窒化物半導体基板およびＩＩＩ族窒化物半導体素子の製造方法に関する。
【０００２】
【従来の技術】
窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）などのＩＩＩ族窒化物半導体は、青色発光ダイオード（ＬＥＤ）や青色レーザダイオード（ＬＤ）、高耐圧電界効果トランジスタ（ＦＥＴ）などの材料として脚光を浴びている。
【０００３】
ＩＩＩ族窒化物半導体には成長に適した半導体基板が存在しないことから、通常、ＩＩＩ族窒化物半導体はサファイア基板上で成長させる。
【０００４】
図２に、現在主流となっている青色レーザダイオードの断面構造図を示す。一般に、レーザ素子の寿命を長くするためには転位密度を低減することが不可欠であり、図２のレーザ素子においては、サファイア基板２０１上に設けられたＧａＮ膜２０２の上に、ストライプ状のマスクであるＳｉＯ２膜２０３を形成し、その上にＧａＮを成長させることによって選択成長させ、マスク上に横方向成長させた低転位密度のＧａＮを形成し、その低転位密度領域２０４の上にｐ電極２０５が形成されるようにレーザ素子が作製される。中村らによる上記の方法によって作製されたＧａＮ基板は、ＥＬＯＧ（Ｅｐｉｔａｘｉａｌ　Ｌａｔｅｒａｌ　Ｏｖｅｒｇｒｏｗｔｈ　ＧａＮ）基板と呼ばれており、ＳｉＯ２マスクの無い部分（窓領域）の上部では、サファイア基板上ＧａＮ膜の高密度の貫通転位がそのまま引き継がれて膜が成長するために、高転位密度領域２１６（転位密度１０１２ｍ−２以上）を形成する一方で、ＳｉＯ２膜２０３の上部においては、マスクによって転位の伝播が遮られるために、低転位密度領域２０４（転位密度１０１１ｍ−２未満）が形成される。ただし、ＳｉＯ２膜２０３の中心付近では両側の窓領域から横方向成長してきたＧａＮがぶつかるため、転位が新たに発生することから高い転位密度となっている。
【０００５】
低転位密度領域２０４の上部にｐ電極２０５が形成されるようにレーザ素子を作製すると、活性層内の低転位密度領域に電流が注入されるため、転位に起因した素子の劣化が起こりにくくなり、素子の寿命が長くなると考えられている。図２のレーザ素子は、Ｓｉドープｎ型ＧａＮ−ＥＬＯＧ基板２０６上にＳｉドープｎ型Ｉｎ０．１Ｇａ０．９Ｎ層２０７、１２０周期のＳｉドープｎ型ＧａＮ層（厚さ２．５ｎｍ）とアンドープＡｌ０．１４Ｇａ０．８６Ｎ層（厚さ２．５ｎｍ）とからなるｎ型クラッド層２０８、Ｓｉドープｎ型ＧａＮ（厚さ０．１μｍ）からなるｎ型光閉じ込め層２０９、Ｓｉドープｎ型Ｉｎ０．１５Ｇａ０．８５Ｎ量子井戸層（厚さ３．５ｎｍ）とＳｉドープｎ型Ｉｎ０．０２Ｇａ０．９８Ｎ障壁層（厚さ１０．５ｎｍ）からなる多重量子井戸活性層２１０、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎキャップ層（厚さ２０ｎｍ）２１１、Ｍｇドープｐ型ＧａＮ（厚さ０．１μｍ）からなるｐ型光閉じ込め層２１２、１２０周期のＭｇドープｐ型ＧａＮ層（厚さ２．５ｎｍ）とアンドープＡｌ０．１４Ｇａ０．８６Ｎ層（厚さ２．５ｎｍ）からなるｐ型クラッド層２１３、Ｍｇドープｐ型ＧａＮ（厚さ０．０５μｍ）からなるｐ型コンタクト層２１４を順に成長させた後に、ドライエッチングなどにより図２に示すようなリッジ構造を形成し、最後にＮｉとＡｕからなるｐ電極２０５とＴｉとＡｌからなるｎ電極２１５を蒸着して作製されている。サファイア基板は導電性がないため、図２に示すように、通常、ダイオードのｎ電極とｐ電極を基板の表側に取る必要がある。そのためには、ｎドープ層を露出させるための工程が必要となるが、ＩＩＩ族窒化物半導体は水溶液でエッチングすることができないため、従来の化合物半導体で用いられている選択溶液エッチングの手法を用いることができない。そのため、制御性が悪く手間のかかるドライエッチングを用いることになり、プロセスが複雑化してしまう。また、二つの電極を基板の表面に配置する構造は、基板の両面に電極を配置する場合と比較して素子のサイズが二倍になってしまい、小型化という観点からは好ましいとは言えない。
【０００６】
こうした事情のなか、本発明者らは、従来にはなかったＧａＮ基板を開発し、両面電極の青色レーザ構造をすでに実現している。このレーザ構造を図３に示す。このレーザ構造では、ｐ電極１０９をｎ型ＧａＮ基板１０１の表側に、ｎ電極１１０をｎ型ＧａＮ基板１０１の裏側に備えているため、従来の青色レーザ素子に比べて素子サイズを約半分にすることができる。また、ｎドープ層を露出するためのドライエッチング工程が不要であることから、製造プロセスが簡略化される。さらに、ＧａＮ基板を用いると、へき開により平坦な共振器ミラー端面を形成でき、レーザ特性も改善される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のレーザ素子においては、以下に述べるように、ｎ電極をＧａＮ基板の裏面に形成することに起因した課題を有していた。
【０００８】
ＧａＮはウルツ鉱型の結晶構造を有しており、通常ＧａＮ基板はｃ面を表面とするものが用いられる。ｃ面は一般に（０００１）面と表されるが、正確には、通例Ｇａ面と呼ばれる（０００１）面と、通例Ｎ面と呼ばれる（０００−１）面の二つがある。両者は表裏の関係であるので、基板表面がＧａ面であるとき、基板裏面はＮ面である。窒化物半導体の結晶成長では、Ｇａ面上での成長が最も良質な結晶品質をもたらすことがわかっている。したがって、ＧａＮ基板上にレーザなどの素子を作製する場合においても、Ｇａ面上に窒化物を結晶成長させて素子の層構造を作製することが一般的である。この場合、ｎ電極として電極金属をＮ面に蒸着することになる。ｎ型ＧａＮの電極形成としては、Ｔｉ／ＡｌやＴｉ／Ｐｔ／Ａｕ電極（いずれもＴｉが基板側）などが知られているが、これまでの報告はＧａ面側にｎ電極を形成するものがほとんどであり、Ｎ面側に電極を形成した場合の報告は少ない。
【０００９】
本発明者らは、上述のレーザ素子を作製するにあたり、ｎ型ＧａＮ基板の裏面（すなわち、Ｎ面側）に電極を形成する予備実験を実施したところ、単に基板裏面にＴｉ／ＡｌやＴｉ／Ｐｔ／Ａｕ電極を蒸着しただけの場合、得られた素子は全く電流が流れないか、または非常に高抵抗であった。さらに、電極金属とＧａＮとのアロイ化を目的として、様々な条件で熱処理を試みたが、低抵抗化することができなかった。これらの熱処理後の試料をエッチングしたところ、電極金属が完全に除去されて金属蒸着前と同じ状態に戻った。電極金属とＧａＮとがアロイ化していれば、王水などで金属をエッチングしてもアロイ化した部分は溶解しないはずである。このこと、および金属蒸着前と同じ状態に戻ったということを考慮すると、Ｎ面ＧａＮと電極金属との間には全くアロイ化が生じていないものと推察された。すなわちＮ面のＧａＮは、Ｇａ面のＧａＮとは異なり、電極金属と反応しにくい性質を有していることが示唆された。
【００１０】
また、Ｎ面のＧａＮ上に蒸着した電極金属は熱処理の有無に関わらず、非常に剥離しやすい。このこともＮ面ＧａＮ上の電極形成において低抵抗化することが困難である理由の一つと考えられる。
【００１１】
上述のように、従来、ＧａＮ基板裏面（すなわちＮ面）に、剥離しにくく低抵抗な電極を形成することは困難であった。また、サムソン社は、文献（Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　７９，　３２５４（２００１））において、ＧａＮ基板裏面に低抵抗な電極を形成することの困難性を報告しており、ＧａＮ基板裏面に、剥離しにくく低抵抗な電極を形成するための「新しいプロセス」を開発したと発表しているが、その「プロセス」の具体的な内容については公開されていない。
【００１２】
また、特開２００２−１６３１２号公報には、研磨剤を用いた研磨により凹凸が設けられたＧａＮ基板裏面上にｎ電極が形成する技術が開示されている。基板裏面に凹凸を設けることにより、ｎ電極と基板裏面との接触面積が大きくなるため、接触抵抗の低減化を図ることができるとされている。これにより電気特性はある程度改善されるものの、基板裏面を研磨する際に、基板へのダメージがある程度導入されるため、良好な特性を安定的に実現することが困難であった。
【００１３】
また上記公報においては、研磨により凹凸を設ける手法のほかに、エッチングにより凹凸を設ける形態についての言及もあるが、その凹凸の形状および形成方法の具体的開示はされていない。
【００１４】
また、特開平１１−３４０５７１号公報には、ＧａＮ基板の裏面に三層からなるｎ電極を備えた半導体素子が開示されている。同公報記載の技術は、良好なオーミック接触を確保することができる材料をｎ電極として採用することにより、ｎ電極の接着性を確保しようとするものである。これにより、駆動電圧が高くなることを防止することができるため、剥離を軽減する効果は得られるものの、ＧａＮ基板のＮ面を使ってｎ電極を接続していることには変わりがないため、剥離しやすいという課題が根本的に解決されたわけではない。
【００１５】
このような事情を鑑み、本発明は、ＩＩＩ族窒化物半導体基板上に、剥離しにくく、かつ低抵抗な電極を備えたＩＩＩ族窒化物半導体素子を実現することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決する本発明によれば、ＩＩＩ族窒化物半導体基板と、該ＩＩＩ族窒化物半導体基板の主面上に設けられたＩＩＩ族窒化物半導体からなる能動素子部とを備えたＩＩＩ族窒化物半導体素子であって、上記ＩＩＩ族窒化物半導体基板は裏面に突起部を有し、該突起部を覆うように電極層が設けられたことを特徴とするＩＩＩ族窒化物半導体素子が提供される。
【００１７】
ＩＩＩ族窒化物半導体素子において、ＩＩＩ族窒化物半導体基板の裏面に電極層を設ける場合、当該裏面と電極層との間に十分な密着性を確保することができないことがある。これは、ＩＩＩ族窒化物半導体基板の裏面の最表面に存在するＩＩＩ族窒化物が化学的反応性に乏しいことが原因の一つであると考えられる。そこで、本発明においては、ＩＩＩ族窒化物半導体基板の裏面に突起部を有する構成を採用している。こうすることにより、化学的反応性に乏しい面以外の面を露出せしめることができるため、基板と電極層との間に十分な密着性を確保することが可能となる。また、突起部をＩＩＩ族窒化物半導体基板の裏面に設けることにより、基板と電極層との接触面積を大きくすることができる。このため、基板と電極層との間の接合を強固なものとすることができるとともに、良好な導電性が得られる。
【００１８】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子において、上記突起部が柱状型、多角錐型または多角錐台型の形状を有することを特徴とするＩＩＩ族窒化物半導体素子が提供される。
【００１９】
上記突起部をこのような形状とすることにより、化学的反応性に乏しい面以外の面を安定的に露出せしめることができる。
【００２０】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子において、上記突起部の表面は、上記ＩＩＩ族窒化物半導体基板の裏面を構成する結晶面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体素子が提供される。
【００２１】
上記ＩＩＩ族窒化物半導体基板の裏面を構成する結晶面以外の結晶面を露出せしめることにより、基板と電極層との間の接合を強固なものとすることが可能となる。ここで、ＩＩＩ族窒化物半導体基板の裏面を構成する結晶面とは、主面と反対側の面を構成する結晶面のことである。たとえば、主面を構成する結晶面が（０００１）面である場合、（０００−１）面が、裏面を構成する結晶面である。
【００２２】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子において、上記ＩＩＩ族窒化物半導体基板は、ウルツ鉱型の結晶構造を有することを特徴とするＩＩＩ族窒化物半導体素子が提供される。
【００２３】
ウルツ鉱型の結晶構造を有するＩＩＩ族窒化物半導体基板を用いることにより、ワイドバンドギャップおよび優れたドリフト特性を備えたＩＩＩ族窒化物半導体素子が実現する。
【００２４】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子において、上記ＩＩＩ族窒化物半導体基板の裏面は（０００−１）面であり、上記突起部の表面は（０００−１）面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体素子が提供される。
【００２５】
ウルツ鉱型の結晶構造を有するＩＩＩ族窒化物半導体からなる基板の（０００−１）面は化学的反応性に乏しいため、（０００−１）面に金属電極を接続しても、基板のＩＩＩ族窒化物と金属とが合金化しないと推察されることから、当該電極と基板との間の十分な導電性が確保することが困難である。そこで本発明においては、突起部を基板の（０００−１）面上に設けることにより、（０００−１）面以外の結晶面を露出させる。こうした結晶面においては（０００−１）面より化学的反応性が高いため、金属電極を接続した場合、接触抵抗を低減することができる。また、（０００−１）面以外の結晶面において、基板と電極とがアロイ化すると考えられるため、両者の接合は強固なものとなる。したがって、本発明のＩＩＩ族窒化物半導体素子の電極層は基板から剥離しにくく、長期間にわたり安定して駆動する。（０００−１）面以外の結晶面としては、たとえば、（１０−１１）面、（１０−１２）面など（１０−１ｎ）（ｎは自然数）で表される面およびこれらと等価な面、あるいは（１１−２１）面、（１１−２２）面など（１１−２ｎ）（ｎは自然数）で表される面およびこれらと等価な面が挙げられる。
【００２６】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子において、上記突起部の高さが０．２μｍ以上であることを特徴とするＩＩＩ族窒化物半導体素子が提供される。
【００２７】
突起部の高さをこのようにすることにより、化学的反応性に乏しい面以外の面を十分に露出せしめることができる。
【００２８】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子において、上記突起部の数が１ｃｍ２あたり１×１０５個以上であることを特徴とするＩＩＩ族窒化物半導体素子が提供される。また本発明によれば、上記のＩＩＩ族窒化物半導体素子において、上記突起部の底面の面積の総和が、上記ＩＩＩ族窒化物半導体基板の裏面の面積の３０％以上であることを特徴とするＩＩＩ族窒化物半導体素子が提供される。
【００２９】
このようにすることにより、基板と電極層との接触面積を十分なものとすることができるため、安定した電気的接触および機械的接合を実現することが可能である。したがって、本発明のＩＩＩ族窒化物半導体素子は安定的に駆動し、電極の剥離は生じにくい。
【００３０】
また本発明によれば、いずれかの面に突起部を有することを特徴とするＩＩＩ族窒化物半導体基板が提供される。
【００３１】
本発明のＩＩＩ族窒化物半導体基板は、いずれかの面に突起部を有している。このため、当該面が化学的反応性に乏しい場合、当該面以外の面を露出せしめることができる。したがって、当該面に電極層を設けることにより、基板と電極層との十分な密着性を確保することが可能となる。また、基板と電極層との接触面積を大きくする効果を有する。このため、基板と電極層との間の接合を強固なものとすることができるとともに、良好な導電性を確保することができる。
【００３２】
また本発明によれば、上記のＩＩＩ族窒化物半導体基板において、上記突起部が柱状型、多角錐型または多角錐台型の形状を有することを特徴とするＩＩＩ族窒化物半導体基板が提供される。
【００３３】
上記突起部をこのような形状とすることにより、化学的反応性に乏しい面以外の面を安定的に露出せしめることができる。
【００３４】
また本発明によれば、上記のＩＩＩ族窒化物半導体基板において、上記突起部の表面は、上記突起部を有する基板面を構成する結晶面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体基板が提供される。
【００３５】
上記ＩＩＩ族窒化物半導体基板の裏面を構成する結晶面以外の結晶面を露出せしめることにより、基板と電極層との間の接合を強固なものとすることが可能となる。
【００３６】
また本発明によれば、上記のＩＩＩ族窒化物半導体基板において、上記ＩＩＩ族窒化物半導体基板は、ウルツ鉱型の結晶構造を有することを特徴とするＩＩＩ族窒化物半導体基板が提供される。
【００３７】
本発明のウルツ鉱型の結晶構造を有するＩＩＩ族窒化物半導体基板を用いることにより、ワイドバンドギャップおよび優れたドリフト特性を備えたＩＩＩ族窒化物半導体素子が実現する。
【００３８】
また本発明によれば、上記のＩＩＩ族窒化物半導体基板において、上記突起部を有する面は（０００−１）面であり、上記突起部の表面は（０００−１）面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体基板が提供される。
【００３９】
ウルツ鉱型の結晶構造を有するＩＩＩ族窒化物半導体からなる基板の（０００−１）面は化学的反応性に乏しいため、（０００−１）面に金属電極を接続しても、基板のＩＩＩ族窒化物と金属とが合金化しないと推察されることから、当該電極と基板との間の十分な導電性を確保することが困難である。そこで本発明においては、突起部を基板の（０００−１）面上に設けることにより、（０００−１）面以外の結晶面を露出させる。こうした結晶面においては（０００−１）面より化学的反応性が高いため、金属電極を接続した場合、接触抵抗を低減することができる。また、（０００−１）面以外の結晶面において、基板と電極とがアロイ化すると考えられるため、両者の接合は強固なものとなる。したがって、本発明のＩＩＩ族窒化物半導体基板上に電極層を設けた場合、当該電極層は基板から剥離しにくい。
【００４０】
また本発明によれば、上記のＩＩＩ族窒化物半導体基板において、上記突起部の高さが０．２μｍ以上であることを特徴とするＩＩＩ族窒化物半導体基板が提供される。
【００４１】
突起部の高さをこのようにすることにより、化学的反応性に乏しい面以外の面を十分に露出せしめることができる。
【００４２】
また本発明によれば、上記のＩＩＩ族窒化物半導体基板において、上記突起部の数が１ｃｍ２あたり１×１０５個以上であることを特徴とするＩＩＩ族窒化物半導体基板が提供される。また本発明によれば、上記のＩＩＩ族窒化物半導体基板において、上記突起部の底面の面積の総和が、上記突起部を有する基板面の面積の３０％以上であることを特徴とするＩＩＩ族窒化物半導体基板が提供される。
【００４３】
このようにすることにより、基板と電極層との接触面積を十分なものとすることができるため、安定した電気的接触および機械的接合を実現することが可能である。したがって、電極層が基板から剥離することを低減することが可能となる。
【００４４】
また本発明によれば、ＩＩＩ族窒化物半導体基板の一方の面に突起部を設ける工程と、上記ＩＩＩ族窒化物半導体基板の他方の面上にＩＩＩ族窒化物半導体からなる能動素子部を設ける工程と、上記突起部を覆うように電極層を設ける工程と、を有することを特徴とするＩＩＩ族窒化物半導体素子の製造方法が提供される。
【００４５】
本発明により製造されたＩＩＩ族窒化物半導体素子は、基板の一方に突起部を有している。そのため、化学的反応性に乏しい面以外の面を露出せしめることができるため、基板と電極層との間に十分な密着性を確保することが可能でなる。また、基板上に設けられた突起部により、基板と電極層との接触面積が増大する。したがって、基板と電極層との間の接合が強固であり、良好な導電性を示す。
【００４６】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子の製造方法において、上記突起部を設ける工程が、ウェットエッチングにより突起部を設ける工程であることを特徴とするＩＩＩ族窒化物半導体素子の製造方法が提供される。また本発明によれば、上記のＩＩＩ族窒化物半導体素子の製造方法において、上記突起部を設ける工程が、ドライエッチングにより突起部を設ける工程であることを特徴とするＩＩＩ族窒化物半導体素子の製造方法が提供される。
【００４７】
上記の方法を採用することにより、上記突起部を効率的かつ確実に設けることができる。
【００４８】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子の製造方法において、上記突起部が柱状型、多角錐型または多角錐台型の形状を有することを特徴とするＩＩＩ族窒化物半導体素子の製造方法が提供される。
【００４９】
本発明により製造されたＩＩＩ族窒化物半導体素子は、上記のよう形状を有する突起部を備えるため、化学的反応性に乏しい面以外の面が安定的に露出した状態となっている。したがって、電極層と基板との接合が強固なものとなる。
【００５０】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子の製造方法において、上記突起部の表面は、上記突起部を有する基板面を構成する結晶面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体素子の製造方法が提供される。
【００５１】
本発明により製造されたＩＩＩ族窒化物半導体素子の基板は、上記ＩＩＩ族窒化物半導体基板の面のうち上記突起部を有する面を構成する結晶面以外の結晶面を含むことから、基板と電極層との間の接合が強固なものとなっている。
【００５２】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子の製造方法において、上記ＩＩＩ族窒化物半導体基板は、ウルツ鉱型の結晶構造を有することを特徴とするＩＩＩ族窒化物半導体素子の製造方法が提供される。
【００５３】
本発明により、ワイドバンドギャップおよび優れたドリフト特性を備えた素子が実現する。
【００５４】
また本発明によれば、上記のＩＩＩ族窒化物半導体素子の製造方法において、上記ＩＩＩ族窒化物半導体基板の面のうち上記突起部を有する面は（０００−１）面であり、上記突起部の表面は（０００−１）面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体素子の製造方法が提供される。
【００５５】
本発明により製造されたＩＩＩ族窒化物半導体素子においては、突起部が基板の（０００−１）面上に設けられ、（０００−１）面以外の結晶面が露出した状態となる。こうした結晶面においては（０００−１）面より化学的反応性が高いため、金属電極を接続した場合、接触抵抗が低減する効果が得られる。また、（０００−１）面以外の結晶面において、基板と電極とがアロイ化すると考えられるため、両者の接合は強固なものとなる。したがって、電極層が基板から剥離しにくくなることから、本発明により製造されたＩＩＩ族窒化物半導体素子は長期間にわたり安定して駆動する。
【００５６】
ここで、特開２００２−１６３１２号公報に記載の技術では、基板裏面に凹凸形状を設けることにより、基板と電極との接触面積を大きくし、基板と電極との接触抵抗を低減している。これに対し本発明においては、単に凹凸形状を設けるのではなく、化学的反応性に乏しい基板上に、化学的反応性がより高い面を露出させるために突起部を設ける。これにより、当該突起部の表面においては金属との反応性が上昇するため、電極と基板のＩＩＩ族窒化物とがアロイ化すると考えられる。したがって基板と電極との接触抵抗を顕著に低減することが可能となる。たとえば、ウルツ鉱型の結晶構造を有するＩＩＩ族窒化物半導体基板の場合、（０００−１）面は化学的反応性に乏しいため、この面に電極層を設けても、電極と基板のＩＩＩ族窒化物とがアロイ化しないと考えられるため、良好な接合を得ることが困難である。本発明においては、（０００−１）面以外の結晶面を露出させた突起部を基板（０００−１）面に設ける。これにより、（０００−１）面以外の結晶面において金属との反応性が上昇するため、電極と基板のＩＩＩ族窒化物とのアロイ化が生じると考えられる。したがって、基板と電極層との密着性を十分なものとしつつ、接触抵抗を顕著に低減させることができる。
【００５７】
【発明の実施の形態】
本発明の好適な一実施形態として、剥離しにくく、かつ低抵抗なオーミック電極をＧａＮ基板のＮ面（（０００−１）面）に形成する形態を以下に示す。
【００５８】
Ｇａ面（（０００１）面）上では、電極金属を蒸着する、あるいはそれに加えて熱処理することによって、剥離しにくく低抵抗なｎ電極を容易に形成することが可能であるのに対し、Ｎ面上ではそうしたｎ電極を形成することが困難である。これは、Ｇａ面とＮ面との化学的性質の違いによると考えられる。すなわちＧａ面とＮ面とでは、最表面での原子やボンドの配置が大きく異なっているために、金属との化学的反応性が異なり、電極を接触させたときのポテンシャルプロファイルも異なる。したがって、Ｎ面を用いる限り、金属と窒化物との反応性を高めることは困難である。
【００５９】
そこで本発明者は、ＧａＮ基板の裏面に、ファセット面を有する突起部を設けることにより、部分的にＮ面以外のファセット面を露出させ、金属と窒化物との反応性を高める本発明に至った。
【００６０】
ＧａＮ基板裏面に突起部を形成する方法としては、硫酸、硝酸、リン酸、フッ酸などをエッチャントとして用いるウェットエッチング、ＲＩＥ（ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ）等のドライエッチングなどの手法およびこれらの組み合わせが例示される。これらの手法により凹凸が形成されたＧａＮ基板裏面に電極金属を蒸着することにより、電極金属と基板中の窒化物との反応が促進される。したがって、接触抵抗が低減し電気特性が改善される。ここで、ＧａＮ基板裏面を研磨することにより凹凸を設ける手法では、研磨によるダメージがある程度導入される。そのため、電気特性はある程度改善されるものの、良好な特性までは得られないことになる。
【００６１】
本発明においては、ＧａＮ基板裏面にウェットエッチングやドライエッチングを施すことにより、ファセット面を有する多角錐型あるいは多角錐台型の突起部をＧａＮ基板裏面に多数形成させる。
【００６２】
具体的には、たとえば２００℃に加熱されたリン酸：硫酸＝１：１（体積比）のエッチャントを使用したウェットエッチングによりファセット面を有する六角錐型のピラミッド状突起部をＧａＮ基板裏面に設けることができる。図４〜７は、このエッチャントを使用したウェットエッチングにおけるＧａＮ基板裏面の様子を経時的に示した光学顕微鏡写真であり、図４はエッチング処理前、図５は３分間のエッチング処理後、図６は５分間のエッチング処理後、図７は８分間のエッチング処理後の写真である。エッチング処理の経過時間とともに、六角錐型のピラミッド状突起部のサイズが大きくなり、ピラミッド状突起部の密度が減少していることがわかる。したがって、エッチング処理の時間を制御することにより、ピラミッド状突起部のサイズおよび密度をコントロールすることが可能である。なお、５分間のエッチング処理後のＧａＮ基板裏面の走査型電子顕微鏡写真を図１０に示した。この写真より、六角錐型のピラミッド状突起部が多数生成していることがわかる。
【００６３】
また、ウェットエッチングに先立ち、ＧａＮ基板裏面を図４のように研磨しておくことが好ましい。上記六角錐型のピラミッド状突起部は、研磨により傷つけられた箇所に形成されやすいためである。さらに、この性質を利用してＧａＮ基板裏面の所望の部分に選択的に上記六角錐型のピラミッド状突起部を形成させることもできる。たとえば、ＧａＮ基板裏面の四隅に、研磨等による傷部を形成することにより、四隅の領域に選択的に六角錐型のピラミッド状突起部を設けることが可能となる。このようにすれば、基板の四隅においてｎ電極と基板とが良好に密着する。
【００６４】
ここで、裏面に研磨処理を行ったＧａＮ基板、および行わなかったＧａＮ基板をウェットエッチングした際の、エッチング処理時間と六角錐型ピラミッド状突起部の密度との関係を図８に示した。図中のａが研磨処理を行ったＧａＮ基板の例を示し、ｂのグラフが研磨処理を行わなかったＧａＮ基板の例を示す。この図から、ＧａＮ基板裏面を研磨した場合、研磨しない場合と比較して上記六角錐型ピラミッド状突起部の密度の減少速度が大きいことがわかる。したがって、ＧａＮ基板裏面に研磨処理を行う場合、エッチング処理時間は厳密に制御する必要がある。
【００６５】
このように多角錐型または多角錐台型の突起部が多数形成されたｎ−ＧａＮ基板の裏面に、Ｔｉ／ＡｌやＴｉ／Ｐｔ／ＡｕやＴｉ／ＡｕあるいはＴｉ／Ａｌ／Ｔｉ／Ａｕといった電極金属を蒸着し、電極層を形成した場合、基板と電極層との接触抵抗は顕著に低減し、従来の窒化物系発光素子におけるＧａＮのＧａ面側に形成したｎ電極とほぼ同様の電気特性を得ることが可能となる。
【００６６】
図９は、裏面に研磨後ウェットエッチング処理したＧａＮ基板、裏面に研磨処理のみ行ったＧａＮ基板、裏面にいずれの処理も行わなかったＧａＮ基板の裏面にＴｉ／Ａｌを蒸着し電極層を形成したときのＩ−Ｖ特性を示したグラフである。図中、ａは裏面にいずれの処理も行わなかったＧａＮ基板を用いた場合の挙動であり、ｂは裏面に研磨処理のみ行ったＧａＮ基板を用いた場合の挙動である。また、ｃ、ｄ，ｅ、ｆは裏面に研磨処理を行った後、それぞれ１分間、２分間、３分間、６分間のウェットエッチング処理を行ったＧａＮ基板を用いた場合を示す。
【００６７】
これらのグラフから、ＧａＮ基板裏面に研磨処理を施すとＩ−Ｖ特性の顕著な劣化が認められるが、ウェットエッチング処理を行うことによりＩ−Ｖ特性は改善されることがわかった。特にＩ−Ｖ特性について、３分および６分のウェットエッチング処理を行ったＧａＮ基板は、裏面にいずれの処理も行わなかった基板よりも優れることが判明した。これは、３分および６分のウェットエッチング処理を行ったＧａＮ基板裏面には、ファセット面を有する六角錐型のピラミッド状突起部が多数形成されており、当該ファセット面の反応性が、Ｇａ面と同等もしくはそれ以上となっていることに起因すると推察される。すなわち、当該ファセット面の反応性がＮ面と比して上昇した結果、当該ファセット面において金属とＧａＮとがアロイ化することにより接触抵抗が低減されるものと考えられる。
【００６８】
この金属とＧａＮとのアロイ化を示唆する知見として、以下のようなものが得られている。ファセット面を有する突起部が設けられたＧａＮ基板裏面に金属電極を蒸着したものに対し、王水によりエッチングを行ったところ、基板に設けられた突起部のファセット面に変色が認められた。一方で、基板裏面に突起部を設けずに金属電極を設けたものに対して王水処理をしたものにおいては、基板表面に変色は認めらず、金属蒸着前と同じ状態であった。このことより、上記の変色の生じたファセット面において、ＧａＮと金属電極とがアロイ化していることが示唆された。
【００６９】
多角錐型または多角錐台型の突起部のファセット面の化学的性質がＮ面と異なるのは、ファセット面と基板面とのなす角に起因すると考えられる。本発明者はこのことを明らかにするために、基板裏面を研磨することによりオフ角をつけ、接触抵抗の変化を検討した。その結果、１０度程度までオフ角を付けても接触抵抗の改善は全く見られなかった。一方、溶液エッチングやドライエッチングにより基板表面から３０度以上傾いたファセット面をもつ多角錐型または多角錐台型の突起部を設けた場合、接触抵抗の顕著な低減効果が得られることが判明した。したがって、突起部のファセット面と基板面とのなす角は３０度以上とすることが好ましい。こうすることにより、突起部の側面にＮ面以外の面を十分に露出させることができることから、電極と基板との接触抵抗の低減が可能となる。
【００７０】
上記の多角錐型または円錐型の突起部の高さの下限は、好ましくは０．１μｍ、さらに好ましくは０．２μｍとする。こうすることにより電極と基板との接触を安定化することができる。また、突起部の高さの上限は２０μｍとすることが好ましく、１０μｍとすることがさらに好ましい。これにより、突起部の機械的強度を損なうことなく、電極と基板との安定した接触を実現することができる。
【００７１】
さらに、多角錐型または円錐型の突起部が設けられた領域の面積が基板面積の２０％以上を占めることが好ましく、３０％以上を占めることがさらに好ましい。こうすることにより、電極と基板との十分な接触が確保されるため、接触抵抗を顕著に低減することが可能となる。
【００７２】
また、基板裏面における上記の多角錐型または円錐型の突起部の数は、好ましくは１ｃｍ２あたり１×１０５個以上とする。このようにすることにより基板と電極との接合を強固にすることができるため、素子の安定した駆動に資することができる。また、十分な接触面積を確保することができるため、接触抵抗を顕著に低減することが可能となる。
【００７３】
【実施例】
（実施例１）
図１を参照して本実施例を説明する。図１は本発明の窒化物半導体レーザ素子の断面構造図である。
【００７４】
ｎ型ＧａＮ基板１０１としては、ＦＩＥＬＯ法（Ａ．　Ｕｓｕｉ他、Ｊｐｎ．Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．　３６（１９９７））により作製した厚さ１００μｍのｎ型ＧａＮ（０００１）基板を用いた。この基板のＮ面をメカニカルに研磨し、摂氏２００度に熱したリン酸と硫酸の混合液（リン酸：硫酸＝１：１（体積比））を用い、ｎ型ＧａＮ基板１０１を５分間浸すことによりｎ型ＧａＮ基板１０１の裏面をウェットエッチングし、六角錐型の突起部１１３を形成した。図６に、ウェットエッチングしたｎ型ＧａＮ基板１０１のＮ面の光学顕微鏡写真を示す。１０μｍ程度のサイズの六角錘型の突起部が高密度に形成されていることがわかる。
【００７５】
また図１１は、上記の条件で得られた六角錐型の突起部の走査線型電子顕微鏡による写真である。この写真より、突起部のファセット面とｎ型ＧａＮ基板の面とのなす角度は約６０度であることが分かる。この突起部は、（１０−１１）面およびこれと等価な面が露出しているものと推察される。
【００７６】
また、ｎ型ＧａＮ基板１０１のＮ面における突起部１１３の占める面積の比率は３０％であり、ｎ型ＧａＮ基板１０１のＮ面における突起部１１３の数は１ｃｍ２あたり約１×１０５個であった。
【００７７】
素子構造の作製には、３００ｈＰａの減圧ＭＯＶＰＥ装置を用いた。キャリアガスには、水素と窒素の混合ガスを用い、Ｇａ、Ａｌ、Ｉｎソースとしてそれぞれトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）を用いた。また、ｎ型ドーパントにはシラン（ＳｉＨ４）、ｐ型ドーパントにはビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。
【００７８】
ｎ型ＧａＮ基板１０１を成長装置に投入後、ＮＨ３を供給しながら基板を昇温し、成長温度まで到達した時点で成長を開始した。ｎ型ＧａＮ基板１０１のＧａ面上に、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１．３μｍ）からなるｎ型ＡｌＧａＮクラッド層１０２、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）からなるｎ型ＧａＮ光ガイド層１０３、Ｉｎ０．１５Ｇａ０．８５ＮからなるＩｎＧａＮ量子井戸層（厚さ３ｎｍ）とＳｉドープＩｎ０．０１Ｇａ０．９９ＮからなるＩｎＧａＮ障壁層（Ｓｉ濃度１×１０１８ｃｍ−３、厚さ５ｎｍ）を交互に３周期積層した多重量子井戸構造活性層１０４、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ１０ｎｍ）からなるｐ型ＡｌＧａＮ層１０５、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）からなるｐ型ＧａＮ光ガイド層１０６、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．７５μｍ）からなるｐ型ＡｌＧａＮクラッド層１０７、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ１５ｎｍ）からなるｐ型ＧａＮコンタクト層１０８を順に積層した。
【００７９】
以上のようにして積層した窒化物半導体を成長させた基板を成長装置から取り出し、ｐ型ＧａＮコンタクト層１０８の上に所定の形状のマスクを介して、幅２μｍのストライプ状のＳｉＯ２からなる保護膜を形成した。その後、ｐ型ＧａＮ光ガイド層１０６とｐ型ＡｌＧａＮクラッド層１０７との界面付近までドライエッチングによりエッチングを行い、幅２μｍのリッジ構造１１１を作製した。その後、リッジの頭部以外にＳｉＯ２膜１１２を形成した。続いて、ｐ型ＧａＮコンタクト層１０８上にＮｉ１０ｎｍ、Ａｕ１０ｎｍをこの順で蒸着した。次に、突起部１１３の設けられたｎ型ＧａＮ基板１０１の裏面にＴｉ５ｎｍ、Ａｌ２０ｎｍをこの順で蒸着した。上記試料をＲＴＡ装置に投入し、６００℃３０秒間のアロイを行い、オーミックコンタクトを形成した。さらに基板表面側のＮｉＡｕおよび裏面側のＴｉＡｌ上にＡｕを５００ｎｍ真空蒸着し、ｐ電極１０９およびｎ電極１１０とした。
【００８０】
こうして得られた試料をストライプに垂直な方向にへき開し、ＬＤチップとした。典型的な素子長は５００μｍとした。このレーザ素子に電流注入をしたところ、３０ｍＷの動作電圧は４．５Ｖと非常に良好な電気特性が得られた。このように良好な電気特性が得られたのは、ｎ電極１１０とｎ型ＧａＮ基板１０１との接触が十分に確保されていることに因っていると考えられる。
【００８１】
（実施例２）
図１を参照して本実施例について説明する。
【００８２】
本実施例においては、基板ｎ型ＧａＮ基板１０１の裏面に、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）ドライエッチングにより突起部１１３を次のようにして形成した。
【００８３】
ｎ型ＧａＮ基板１０１の裏面に感光性レジストを塗布し、フォトリソグラフィの手法により所定のパターニングを行った。次に、パターニングされたｎ型ＧａＮ基板１０１をＩＣＰドライエッチング装置内に置き、エッチングガスとして、塩素および酸素の混合ガス（塩素：酸素＝９０：１０（体積比））を用いて２０分間のドライエッチングを行うことにより、突起部１１３を設けた。
こうして得られた突起部１１３のファセット面とｎ型ＧａＮ基板１０１の面とのなす角度は４０度であり、突起部１１３の高さは１μｍであった。また、ｎ型ＧａＮ基板１０１のＮ面における突起部１１３の占める面積の比率は４０％であり、ｎ型ＧａＮ基板１０１のＮ面における突起部１１３の数は１ｃｍ２あたり１×１０７個であった。
【００８４】
その他の素子構造および電極については、上記実施例１と同様にして作製した。この素子に対して電流注入を行ったところ、３０ｍＷの動作電圧は４．５Ｖと非常に良好な電気特性が得られた。このように良好な電気特性が得られたのは、ｎ電極１１０とｎ型ＧａＮ基板１０１との接触が十分に確保されていることに因っていると考えられる。
【００８５】
（比較例）
本比較例においては、突起部を設けないＧａＮ基板を用いた。その他の素子構造および電極については、上記実施例１と同様にして作製した。この素子に対して電流注入を行ったところ、３０ｍＷの動作電圧は１０Ｖと高い値を示した。これは、ｎ電極１１０とｎ型ＧａＮ基板１０１との接触が十分ではなく、接触抵抗が高くなっているものと考えられる。
【００８６】
実施例１、実施例２および比較例を比較することにより、実施例１および２におけるｎ型ＧａＮ基板１０１の裏面に設けられた突起部１１３が、ｎ電極１１０とｎ型ＧａＮ基板１０１との接触に効果的に寄与していることが判明した。
【００８７】
（実施例３）
本実施例においては、ＧａＮ基板裏面のＮ面を研磨し、摂氏２００度に熱したリン酸と硫酸の混合液（リン酸：硫酸＝２：１（体積比））を用い、ｎ型ＧａＮ基板１０１を２分間浸すことによりウェットエッチングを行った。その他の素子構造および電極については、上記実施例１と同様にして作製した。
【００８８】
（実施例４）
本実施例においては、ＧａＮ基板裏面のＮ面を研磨し、摂氏２００度に熱したリン酸と硫酸の混合液（リン酸：硫酸＝１：１（体積比））を用い、ｎ型ＧａＮ基板１０１を８分間浸すことによりウェットエッチングを行った。その他の素子構造および電極については、上記実施例１と同様にして作製した。
【００８９】
（実施例５）
本実施例においては、ＧａＮ基板裏面にファセット面を有する突起部を、実施例２と同様の手法によりＩＣＰドライエッチングにより設けた。なお、エッチングガスとしては、塩素ガスを使用し、エッチング時間は２０分間とした。
【００９０】
得られた突起部のファセット面とｎ型ＧａＮ基板の面とのなす角度は１０度であり、突起部の高さは１μｍであった。また、ｎ型ＧａＮ基板のＮ面における突起部の占める面積の比率は４０％であり、ｎ型ＧａＮ基板のＮ面における突起部の数は１ｃｍ２あたり５×１０５個であった。その他の素子構造および電極については、上記実施例１と同様にして作製した。
【００９１】
（実施例６）
本実施例においては、ＧａＮ基板裏面にファセット面を有する突起部を、実施例２と同様の手法によりＩＣＰドライエッチングにより設けた。なお、エッチングガスとしては、塩素および酸素の混合ガス（塩素：酸素＝９０：１０（体積比））を使用し、エッチング時間は５分間とした。
【００９２】
得られた突起部のファセット面とｎ型ＧａＮ基板の面とのなす角度は３０度であり、突起部の高さは０．１μｍであった。また、ｎ型ＧａＮ基板のＮ面における突起部の占める面積の比率は３０％であり、ｎ型ＧａＮ基板のＮ面における突起部の数は１ｃｍ２あたり３×１０８個であった。その他の素子構造および電極については、上記実施例１と同様にして作製した。
【００９３】
（実施例７）
本実施例においては、ＧａＮ基板裏面にファセット面を有する突起部を、実施例２と同様の手法によりＩＣＰドライエッチングにより設けた。なお、エッチングガスとしては、塩素および酸素の混合ガス（塩素：酸素＝９０：１０（体積比））を使用し、エッチング時間は３０分間とした。
【００９４】
得られた突起部のファセット面とｎ型ＧａＮ基板の面とのなす角度は４０度であり、突起部の高さは５μｍであった。また、ｎ型ＧａＮ基板のＮ面における突起部の占める面積の比率は１０％であり、ｎ型ＧａＮ基板のＮ面における突起部の数は１ｃｍ２あたり１×１０５個であった。その他の素子構造および電極については、上記実施例１と同様にして作製した。
【００９５】
（実施例８）
本実施例においては、ＧａＮ基板裏面にファセット面を有する突起部を、実施例２と同様の手法によりＩＣＰドライエッチングにより設けた。なお、エッチングガスとしては、塩素ガスを使用し、エッチング時間は４０分間とした。
【００９６】
突起部のファセット面とｎ型ＧａＮ基板の面とのなす角度は４０度であり、突起部の高さは３０μｍであった。また、ｎ型ＧａＮ基板のＮ面における突起部の占める面積の比率は３０％であり、ｎ型ＧａＮ基板のＮ面における突起部数は１ｃｍ２あたり１×１０４個であった。その他の素子構造および電極については、上記実施例１と同様にして作製した。
【００９７】
上記の実施例および比較例の窒化物半導体レーザ素子の作製条件および評価結果を表１にまとめた。
【００９８】
【表１】
Figure 2004071657
【００９９】
実施例１および２のレーザ素子に電流注入をしたところ、３０ｍＷの動作電圧は、それぞれ４．５Ｖ、４．６Ｖと非常に良好な電気特性が得られた。このように良好な電気特性が得られたのは、ｎ型ＧａＮ基板１０１の裏面に形成された突起部１１３が（０００−１）面以外の結晶面が露出したファセット面を有していることから、ｎ電極１１０の金属とｎ型ＧａＮ基板１０１のＧａＮとがアロイ化し、その結果、十分な接触が確保されていることに因っていると考えられる。
【０１００】
一方、ＧａＮ基板裏面にファセット面を有する突起部が設けられていない比較例のレーザ素子においては、ｎ電極の金属とｎ型ＧａＮ基板のＧａＮとがアロイ化せず、電極と基板との接触が不足している。３０ｍＷの動作電圧は１０Ｖと高い値を示したのはこのことが原因であると推察される。
【０１０１】
また、実施例１、実施例３および実施例４を比較すると、ウェットエッチングにおける処理時間によりレーザー素子の動作電圧および抵抗値が大きく相違することがわかる。これは、実施例１のＧａＮ基板の裏面においては、（０００−１）面以外の結晶面が露出したファセット面を有する突起部が十分に形成されている結果、電極と基板との接触が良好である。これに対し、実施例３および実施例４の動作電圧が実施例１に比べて高くなっている原因としては、実施例３および実施例４のＧａＮ基板の裏面においては、（０００−１）面以外の結晶面の面積が十分ではなく、電極と基板との接触が不足していることが考えられる。
【０１０２】
また、ＧａＮ基板裏面に設けられる突起部の形状に関して、実施例１、実施例２、実施例５および実施例６を比較することにより、突起部のファセット面と基板面とのなす角は３０度以上とし、突起部の高さが０．１μｍを越えるときに良好な結果が得られていることが分かる。このようにすることにより、安定的に（０００−１）面以外の結晶面を露出させることが可能となるものと推察される。
【０１０３】
さらに、ＧａＮ基板裏面に設けられる突起部の数に関して、実施例１、実施例２、実施例７および実施例８を比較することにより、ＧａＮ基板裏面における突起部の占める面積比率が３０％以上であり、１ｃｍ２あたりの突起部数が１×１０５以上であるときに良好な動作電圧が得られていることがわかる。これは、突起部の数がこのように制御されている場合、電極と基板との接触が十分に確保されている結果、良好な動作電圧が得られたものと考えられる。
【０１０４】
【発明の効果】
以上説明したように本発明においては、ＩＩＩ族窒化物半導体基板の裏面に、突起部を設け、当該突起部を覆うように電極層を設ける構成を採っている。このため、剥離しにくく、かつ低抵抗な電極を備えたＩＩＩ族窒化物半導体素子を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示す構造図である。
【図２】従来の技術によるレーザ素子の構造図である。
【図３】従来の技術によるレーザ素子の構造図である。
【図４】裏面に研磨処理のみを行ったＧａＮ基板の光学顕微鏡写真である。
【図５】裏面に研磨処理後、３分間のエッチング処理を行ったＧａＮ基板の光学顕微鏡写真である。
【図６】裏面に研磨処理後、５分間のエッチング処理を行ったＧａＮ基板の光学顕微鏡写真である。
【図７】裏面に研磨処理後、８分間のエッチング処理を行ったＧａＮ基板の光学顕微鏡写真である。
【図８】エッチング処理時間と六角錐型ピラミッド状突起部の密度との関係を示したグラフである。
【図９】Ｇａｎ基板のＩ−Ｖ特性を示したグラフである。
【図１０】ＧａＮ基板裏面上の突起部の走査線型電子顕微鏡写真である。
【図１１】ＧａＮ基板裏面上の突起部の走査線型電子顕微鏡写真である。
【符号の説明】
１０１　ｎ型ＧａＮ基板
１０２　ｎ型ＡｌＧａＮクラッド層
１０３　ｎ型ＧａＮ光ガイド層
１０４　多重量子井戸構造活性層
１０５　ｐ型ＡｌＧａＮ層
１０６　ｐ型ＧａＮ光ガイド層
１０７　ｐ型ＡｌＧａＮクラッド層
１０８　ｐ型ＧａＮコンタクト層
１０９　ｐ電極
１１０　ｎ電極
１１１　リッジ構造
１１２　ＳｉＯ２膜
１１３　突起部
２０１　サファイア基板
２０２　ＧａＮ膜
２０３　ＳｉＯ２膜
２０４　低転位密度領域
２０５　ｐ電極
２０６　Ｓｉドープｎ型ＧａＮ−ＥＬＯＧ基板
２０７　Ｓｉドープｎ型Ｉｎ０．１Ｇａ０．９Ｎ層
２０８　ｎ型クラッド層
２０９　ｎ型光閉じ込め層
２１０　多重量子井戸活性層
２１１　Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎキャップ層
２１２　ｐ型光閉じ込め層
２１３　ｐ型クラッド層
２１４　ｐ型コンタクト層
２１５　ｎ電極
２１６　高転位密度領域

Claims (23)

  1. ＩＩＩ族窒化物半導体基板と、該ＩＩＩ族窒化物半導体基板の主面上に設けられたＩＩＩ族窒化物半導体からなる能動素子部とを備えたＩＩＩ族窒化物半導体素子であって、前記ＩＩＩ族窒化物半導体基板は裏面に突起部を有し、該突起部を覆うように電極層が設けられたことを特徴とするＩＩＩ族窒化物半導体素子。
  2. 請求項１に記載のＩＩＩ族窒化物半導体素子において、前記突起部が柱状型、多角錐型または多角錐台型の形状を有することを特徴とするＩＩＩ族窒化物半導体素子。
  3. 請求項１または２に記載のＩＩＩ族窒化物半導体素子において、前記突起部の表面は、前記ＩＩＩ族窒化物半導体基板の裏面を構成する結晶面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体素子。
  4. 請求項１乃至３いずれかに記載のＩＩＩ族窒化物半導体素子において、前記ＩＩＩ族窒化物半導体基板は、ウルツ鉱型の結晶構造を有することを特徴とするＩＩＩ族窒化物半導体素子。
  5. 請求項４に記載のＩＩＩ族窒化物半導体素子において、前記ＩＩＩ族窒化物半導体基板の裏面は（０００−１）面であり、前記突起部の表面は（０００−１）面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体素子。
  6. 請求項１乃至５いずれかに記載のＩＩＩ族窒化物半導体素子において、前記突起部の高さが０．２μｍ以上であることを特徴とするＩＩＩ族窒化物半導体素子。
  7. 請求項１乃至６いずれかに記載のＩＩＩ族窒化物半導体素子において、前記突起部の数が１ｃｍ２あたり１×１０５個以上であることを特徴とするＩＩＩ族窒化物半導体素子。
  8. 請求項１乃至７いずれかに記載のＩＩＩ族窒化物半導体素子において、前記突起部の底面の面積の総和が、前記ＩＩＩ族窒化物半導体基板の裏面の面積の３０％以上であることを特徴とするＩＩＩ族窒化物半導体素子。
  9. いずれかの面に突起部を有することを特徴とするＩＩＩ族窒化物半導体基板。
  10. 請求項９に記載のＩＩＩ族窒化物半導体基板において、前記突起部が柱状型、多角錐型または多角錐台型の形状を有することを特徴とするＩＩＩ族窒化物半導体基板。
  11. 請求項９または１０に記載のＩＩＩ族窒化物半導体基板において、前記突起部の表面は、前記突起部を有する基板面を構成する結晶面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体基板。
  12. 請求項９乃至１１いずれかに記載のＩＩＩ族窒化物半導体基板において、前記ＩＩＩ族窒化物半導体基板は、ウルツ鉱型の結晶構造を有することを特徴とするＩＩＩ族窒化物半導体基板。
  13. 請求項１２に記載のＩＩＩ族窒化物半導体基板において、前記突起部を有する面は（０００−１）面であり、前記突起部の表面は（０００−１）面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体基板。
  14. 請求項９乃至１３いずれかに記載のＩＩＩ族窒化物半導体基板において、前記突起部の高さが０．２μｍ以上であることを特徴とするＩＩＩ族窒化物半導体基板。
  15. 請求項９乃至１４いずれかに記載のＩＩＩ族窒化物半導体基板において、前記突起部の数が１ｃｍ２あたり１×１０５個以上であることを特徴とするＩＩＩ族窒化物半導体基板。
  16. 請求項９乃至１５いずれかに記載のＩＩＩ族窒化物半導体基板において、前記突起部の底面の面積の総和が、前記突起部を有する基板面の面積の３０％以上であることを特徴とするＩＩＩ族窒化物半導体基板。
  17. ＩＩＩ族窒化物半導体基板の一方の面に突起部を設ける工程と、前記ＩＩＩ族窒化物半導体基板の他方の面上にＩＩＩ族窒化物半導体からなる能動素子部を設ける工程と、前記突起部を覆うように電極層を設ける工程と、を有することを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
  18. 請求項１７に記載のＩＩＩ族窒化物半導体素子の製造方法において、前記突起部を設ける工程が、ウェットエッチングにより突起部を設ける工程であることを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
  19. 請求項１７に記載のＩＩＩ族窒化物半導体素子の製造方法において、前記突起部を設ける工程が、ドライエッチングにより突起部を設ける工程であることを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
  20. 請求項１７乃至１９いずれかに記載のＩＩＩ族窒化物半導体素子の製造方法において、前記突起部が柱状型、多角錐型または多角錐台型の形状を有することを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
  21. 請求項１７乃至２０いずれかに記載のＩＩＩ族窒化物半導体素子の製造方法において、前記突起部の表面は、前記突起部を有する基板面を構成する結晶面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
  22. 請求項１７乃至２１いずれかに記載のＩＩＩ族窒化物半導体素子の製造方法において、前記ＩＩＩ族窒化物半導体基板は、ウルツ鉱型の結晶構造を有することを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
  23. 請求項２２に記載のＩＩＩ族窒化物半導体素子の製造方法において、前記ＩＩＩ族窒化物半導体基板の面のうち前記突起部を有する面は（０００−１）面であり、前記突起部の表面は（０００−１）面以外の結晶面を含むことを特徴とするＩＩＩ族窒化物半導体素子の製造方法。
JP2002225342A 2002-08-01 2002-08-01 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法 Pending JP2004071657A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002225342A JP2004071657A (ja) 2002-08-01 2002-08-01 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
PCT/JP2003/009802 WO2004013912A1 (ja) 2002-08-01 2003-08-01 Iii族窒化物半導体基板及びその製造方法、並びにiii族窒化物半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002225342A JP2004071657A (ja) 2002-08-01 2002-08-01 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2004071657A true JP2004071657A (ja) 2004-03-04

Family

ID=31492150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002225342A Pending JP2004071657A (ja) 2002-08-01 2002-08-01 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法

Country Status (2)

Country Link
JP (1) JP2004071657A (ja)
WO (1) WO2004013912A1 (ja)

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159278A (ja) * 2003-07-11 2005-06-16 Nichia Chem Ind Ltd 窒化物半導体レーザ素子、及びその製造方法
WO2005088735A1 (ja) * 2004-03-12 2005-09-22 Waseda University Ｇａ2Ｏ3系半導体素子
JP2006294698A (ja) * 2005-04-06 2006-10-26 Sumitomo Electric Ind Ltd 発光素子、発光素子の製造方法、およびＧａＮ基板
WO2006123580A1 (ja) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. 窒化物半導体装置及びその製造方法
JP2007067209A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007067290A (ja) * 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子製造装置
JP2007273844A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体素子
JP2007305999A (ja) * 2006-05-10 2007-11-22 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法
US7378351B2 (en) 2004-06-03 2008-05-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing nitride semiconductor device
JP2008172040A (ja) * 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
JP2008538658A (ja) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド 中間基板とその製造方法
JP2009506550A (ja) * 2005-08-25 2009-02-12 ビンオプテイクス・コーポレイシヨン 低コストのＩｎＧａＡｌＮに基づくレーザ
JP2009032900A (ja) * 2007-07-27 2009-02-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2009081468A (ja) * 2009-01-19 2009-04-16 Univ Waseda Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
JP2009200332A (ja) * 2008-02-22 2009-09-03 Sumitomo Electric Ind Ltd 窒化物半導体装置およびその製造方法
US7601621B2 (en) 2006-08-17 2009-10-13 Samsung Electro-Mechanics Co., Ltd. Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode
US7606276B2 (en) 2005-05-19 2009-10-20 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
WO2009139095A1 (ja) * 2008-05-15 2009-11-19 パナソニック株式会社 半導体レーザ装置及びその製造方法
US7683398B2 (en) 2007-03-02 2010-03-23 Mitsubishi Electric Corporation Nitride semiconductor device having a silicon-containing connection layer and manufacturing method thereof
JP2010068010A (ja) * 2009-12-24 2010-03-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
US7813397B2 (en) 2004-04-02 2010-10-12 Nichia Corporation Nitride semiconductor laser device
US7816696B2 (en) 2005-03-16 2010-10-19 Panasonic Corporation Nitride semiconductor device and method for manufacturing same
JP2011113997A (ja) * 2009-11-24 2011-06-09 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2011129769A (ja) * 2009-12-18 2011-06-30 Panasonic Corp 窒化物半導体素子および窒化物半導体素子の製造方法
WO2012090252A1 (ja) * 2010-12-28 2012-07-05 Ｄｏｗａエレクトロニクス株式会社 半導体装置及びその製造方法
WO2012090254A1 (ja) * 2010-12-28 2012-07-05 Ｄｏｗａエレクトロニクス株式会社 ｎ型ＩＩＩ族窒化物半導体層とのオーミック接触用の電極とその製造方法
JP2012186330A (ja) * 2011-03-07 2012-09-27 Opnext Japan Inc 窒化物半導体レーザ装置の製造方法
JP2013009013A (ja) * 2005-07-29 2013-01-10 Osram Opto Semiconductors Gmbh オプトエレクトロニクス半導体チップ、オプトエレクトロニクスモジュールおよびオプトエレクトロニクス半導体チップの製造方法
WO2013099716A1 (ja) 2011-12-28 2013-07-04 Ｄｏｗａエレクトロニクス株式会社 Iii族窒化物半導体素子およびその製造方法
JP2013141014A (ja) * 2013-03-12 2013-07-18 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物半導体素子の製造方法
JP2014057012A (ja) * 2012-09-13 2014-03-27 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
US9006792B2 (en) 2011-09-12 2015-04-14 Mitsubishi Chemical Corporation Light emitting diode element
JP2015076506A (ja) * 2013-10-09 2015-04-20 日産自動車株式会社 半導体装置及びその製造方法
JP2015177135A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体発光素子
JP2017069364A (ja) * 2015-09-30 2017-04-06 豊田合成株式会社 半導体装置の製造方法
US9741578B2 (en) 2014-02-12 2017-08-22 Toyoda Gosei Co., Ltd. Manufacturing method of semiconductor device
CN107404062A (zh) * 2017-05-12 2017-11-28 浙江澍源智能技术有限公司 一种芯片键合方法
JP2017216279A (ja) * 2016-05-30 2017-12-07 豊田合成株式会社 半導体発光素子の製造方法
JP2018061062A (ja) * 2018-01-03 2018-04-12 日亜化学工業株式会社 窒化物半導体層にｎ電極を形成する方法及び半導体レーザ素子の製造方法
JP2020155530A (ja) * 2019-03-19 2020-09-24 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494478B2 (ja) * 1994-08-22 2004-02-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
JP2000252591A (ja) * 1999-02-26 2000-09-14 Sanyo Electric Co Ltd 窒化物系半導体素子及びその製造方法
JP2002016312A (ja) * 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159278A (ja) * 2003-07-11 2005-06-16 Nichia Chem Ind Ltd 窒化物半導体レーザ素子、及びその製造方法
WO2005088735A1 (ja) * 2004-03-12 2005-09-22 Waseda University Ｇａ2Ｏ3系半導体素子
US7800105B2 (en) 2004-03-12 2010-09-21 Waseda University Ga2O3 semiconductor device
US7813397B2 (en) 2004-04-02 2010-10-12 Nichia Corporation Nitride semiconductor laser device
US7378351B2 (en) 2004-06-03 2008-05-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing nitride semiconductor device
US7816696B2 (en) 2005-03-16 2010-10-19 Panasonic Corporation Nitride semiconductor device and method for manufacturing same
JP2006294698A (ja) * 2005-04-06 2006-10-26 Sumitomo Electric Ind Ltd 発光素子、発光素子の製造方法、およびＧａＮ基板
JP2008538658A (ja) * 2005-04-21 2008-10-30 エイオーネックス・テクノロジーズ・インコーポレイテッド 中間基板とその製造方法
WO2006123580A1 (ja) * 2005-05-19 2006-11-23 Matsushita Electric Industrial Co., Ltd. 窒化物半導体装置及びその製造方法
JP4842827B2 (ja) * 2005-05-19 2011-12-21 パナソニック株式会社 窒化物半導体装置及びその製造方法
JPWO2006123580A1 (ja) * 2005-05-19 2008-12-25 松下電器産業株式会社 窒化物半導体装置及びその製造方法
US7606276B2 (en) 2005-05-19 2009-10-20 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
JP2013009013A (ja) * 2005-07-29 2013-01-10 Osram Opto Semiconductors Gmbh オプトエレクトロニクス半導体チップ、オプトエレクトロニクスモジュールおよびオプトエレクトロニクス半導体チップの製造方法
US8994000B2 (en) 2005-07-29 2015-03-31 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
JP2009506550A (ja) * 2005-08-25 2009-02-12 ビンオプテイクス・コーポレイシヨン 低コストのＩｎＧａＡｌＮに基づくレーザ
JP2007067209A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007067290A (ja) * 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子製造装置
JP2007273844A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体素子
JP2007305999A (ja) * 2006-05-10 2007-11-22 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法
US7601621B2 (en) 2006-08-17 2009-10-13 Samsung Electro-Mechanics Co., Ltd. Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode
JP2008172040A (ja) * 2007-01-12 2008-07-24 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、ディスプレイおよび電子機器
US7683398B2 (en) 2007-03-02 2010-03-23 Mitsubishi Electric Corporation Nitride semiconductor device having a silicon-containing connection layer and manufacturing method thereof
US8163576B2 (en) 2007-03-02 2012-04-24 Mitsubishi Electric Corporation Nitride semiconductor device having a silicon-containing layer and manufacturing method thereof
JP4605193B2 (ja) * 2007-07-27 2011-01-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
US7948061B2 (en) 2007-07-27 2011-05-24 Toyoda Gosei Co., Ltd. Group III nitride-based compound semiconductor device
JP2009032900A (ja) * 2007-07-27 2009-02-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2009200332A (ja) * 2008-02-22 2009-09-03 Sumitomo Electric Ind Ltd 窒化物半導体装置およびその製造方法
WO2009139095A1 (ja) * 2008-05-15 2009-11-19 パナソニック株式会社 半導体レーザ装置及びその製造方法
JP2009081468A (ja) * 2009-01-19 2009-04-16 Univ Waseda Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
JP2011113997A (ja) * 2009-11-24 2011-06-09 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2011129769A (ja) * 2009-12-18 2011-06-30 Panasonic Corp 窒化物半導体素子および窒化物半導体素子の製造方法
JP2010068010A (ja) * 2009-12-24 2010-03-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
WO2012090252A1 (ja) * 2010-12-28 2012-07-05 Ｄｏｗａエレクトロニクス株式会社 半導体装置及びその製造方法
JP5847732B2 (ja) * 2010-12-28 2016-01-27 Ｄｏｗａエレクトロニクス株式会社 半導体装置及びその製造方法
CN103283003A (zh) * 2010-12-28 2013-09-04 同和电子科技有限公司 半导体装置及其制造方法
US20140015105A1 (en) * 2010-12-28 2014-01-16 Wavesquare Inc. Semiconductor device and manufacturing method therefor
US8963290B2 (en) 2010-12-28 2015-02-24 Dowa Electronics Materials Co., Ltd. Semiconductor device and manufacturing method therefor
WO2012090254A1 (ja) * 2010-12-28 2012-07-05 Ｄｏｗａエレクトロニクス株式会社 ｎ型ＩＩＩ族窒化物半導体層とのオーミック接触用の電極とその製造方法
JP2012186330A (ja) * 2011-03-07 2012-09-27 Opnext Japan Inc 窒化物半導体レーザ装置の製造方法
US9006792B2 (en) 2011-09-12 2015-04-14 Mitsubishi Chemical Corporation Light emitting diode element
WO2013099716A1 (ja) 2011-12-28 2013-07-04 Ｄｏｗａエレクトロニクス株式会社 Iii族窒化物半導体素子およびその製造方法
JP2013138139A (ja) * 2011-12-28 2013-07-11 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物半導体素子およびその製造方法
US20150069583A1 (en) * 2011-12-28 2015-03-12 Dowa Electronics Materials Co.,Ltd. Iii nitride semiconductor device and method of producing the same
US9287366B2 (en) 2011-12-28 2016-03-15 Dowa Electronics Materials Co., Ltd. III nitride semiconductor device and method of producing the same
JP2014057012A (ja) * 2012-09-13 2014-03-27 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2013141014A (ja) * 2013-03-12 2013-07-18 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物半導体素子の製造方法
JP2015076506A (ja) * 2013-10-09 2015-04-20 日産自動車株式会社 半導体装置及びその製造方法
US9741578B2 (en) 2014-02-12 2017-08-22 Toyoda Gosei Co., Ltd. Manufacturing method of semiconductor device
JP2015177135A (ja) * 2014-03-17 2015-10-05 株式会社東芝 半導体発光素子
JP2017069364A (ja) * 2015-09-30 2017-04-06 豊田合成株式会社 半導体装置の製造方法
JP2017216279A (ja) * 2016-05-30 2017-12-07 豊田合成株式会社 半導体発光素子の製造方法
CN107404062A (zh) * 2017-05-12 2017-11-28 浙江澍源智能技术有限公司 一种芯片键合方法
JP2018061062A (ja) * 2018-01-03 2018-04-12 日亜化学工業株式会社 窒化物半導体層にｎ電極を形成する方法及び半導体レーザ素子の製造方法
JP2020155530A (ja) * 2019-03-19 2020-09-24 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2004013912A1 (ja) 2004-02-12

Similar Documents

Publication Publication Date Title
JP2004071657A (ja) Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体基板およびｉｉｉ族窒化物半導体素子の製造方法
JP3898537B2 (ja) 窒化物半導体の薄膜形成方法および窒化物半導体発光素子
JP3594826B2 (ja) 窒化物半導体発光素子及びその製造方法
US8541869B2 (en) Cleaved facet (Ga,Al,In)N edge-emitting laser diodes grown on semipolar bulk gallium nitride substrates
JP3688843B2 (ja) 窒化物系半導体素子の製造方法
JP5286723B2 (ja) 窒化物半導体レーザ素子
WO2003065526A1 (fr) Structure de puits quantique, element semiconducteur dans lequel elle est utilisee, et procede de production de l'element semiconducteur
JP2007157766A (ja) 窒化ガリウム半導体発光素子
JP2002374043A (ja) 窒化ガリウム系化合物半導体素子
US7186579B2 (en) Method for producing a group III nitride compound semiconductor laser
JP2001044497A (ja) 窒化物半導体素子および窒化物半導体レーザ素子
WO2005124950A1 (ja) Iii族窒化物半導体光素子およびその製造方法
JP4581478B2 (ja) 窒化物半導体の製造方法
JPH10145006A (ja) 化合物半導体素子
JPH09321389A (ja) ｐ型半導体膜および半導体素子
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
US7550757B2 (en) Semiconductor laser and method for manufacturing semiconductor laser
JP2003209062A (ja) 化合物半導体層の結晶成長方法及び半導体素子
WO2006106928A1 (ja) 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子
US20020149026A1 (en) Nitride semiconductor device
JP5261313B2 (ja) 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
JP3424634B2 (ja) 窒化物半導体レーザ素子
JP2002094113A (ja) Ｉｉｉ−ｖ族窒化物系半導体発光素子の製造方法
JPH11274556A (ja) 半導体発光素子及びその製造方法
JP4822674B2 (ja) 窒化物半導体素子およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718