JP2017216279A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2017216279A
JP2017216279A JP2016107307A JP2016107307A JP2017216279A JP 2017216279 A JP2017216279 A JP 2017216279A JP 2016107307 A JP2016107307 A JP 2016107307A JP 2016107307 A JP2016107307 A JP 2016107307A JP 2017216279 A JP2017216279 A JP 2017216279A
Authority
JP
Japan
Prior art keywords
protrusions
substrate
layer
light emitting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016107307A
Other languages
English (en)
Other versions
JP6579038B2 (ja
Inventor
公康 井手
Kimiyasu Ide
公康 井手
真悟 戸谷
Shingo Toya
真悟 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016107307A priority Critical patent/JP6579038B2/ja
Priority to US15/464,134 priority patent/US10002989B2/en
Publication of JP2017216279A publication Critical patent/JP2017216279A/ja
Application granted granted Critical
Publication of JP6579038B2 publication Critical patent/JP6579038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】 基板の表面の凸部と凸部との間の底面に微小な凹凸を形成することを図った半導体発光素子の製造方法を提供することである。【解決手段】 この製造方法は、基板110の窒素面に第1のレジストパターンRP1を形成するレジストパターン形成工程と、基板110の窒素面に複数の第1の凸部111aを形成する第1の凸部形成工程と、透明窒化物系基板の窒素面に複数の第2の凸部111bを形成する第2の凸部形成工程と、を有する。第1の凸部形成工程では、ドライエッチングにより複数の第1の凸部111aと、第1の凸部111aと第1の凸部111aとの間の底面Scと、を形成する。第2の凸部形成工程では、ドライエッチングを受けた第1のレジストパターンRP1を除去しないでウェットエッチングをすることにより、複数の第1の凸部111aより高さの低い複数の第2の凸部111bを底面に形成する。【選択図】図2

Description

本明細書の技術分野は、光取り出し効率の向上を図った半導体発光素子の製造方法に関する。
半導体発光素子の明るさは、内部量子効率と、素子の光取り出し効率と、に依存する。そのため、内部量子効率および素子の光取り出し効率を向上させる技術が開発されてきている。光取り出し効率を向上させるために、凹凸形状の光取り出し面を形成する技術が開発されてきている。
例えば、特許文献1には、n型半導体層25の表面に複数の凸部25aと、凸部25aの頂面上に形成された微小な錐体25bと、を有する発光素子が開示されている(特許文献1の段落[0037]および図2等参照)。ドライエッチングにより凸部25aを形成した後に、ウェットエッチングにより凸部25aの頂面上に微小な錐体25bを形成する技術が開示されている(特許文献1の段落[0062]−[0066]および図9−図11参照)。
特表2015−509663号公報
ところで、半導体発光素子には、基板から光を取り出すフリップチップがある。フリップチップの場合には、基板に形成された光取り出し面に凹凸形状を形成することがある。例えば、エッチングにより凹凸形状を形成する場合に、凸部と凸部との間に平坦面が生じることがある。凸部と凸部との間の平坦面では、光を反射してしまうことがある。そのため、凸部と凸部との間の平坦面にも何らかの微小な凹凸を形成することが好ましい。
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題は、基板の表面の凸部と凸部との間の底面に微小な凹凸を形成することを図った半導体発光素子の製造方法を提供することである。
第1の態様における半導体発光素子の製造方法は、透明窒化物系基板の窒素面に第1のレジストパターンを形成するレジストパターン形成工程と、透明窒化物系基板の窒素面に複数の第1の凸部を形成する第1の凸部形成工程と、透明窒化物系基板の窒素面に複数の第2の凸部を形成する第2の凸部形成工程と、を有する。第1の凸部形成工程では、ドライエッチングにより複数の第1の凸部と、第1の凸部と第1の凸部との間の底面と、を形成する。第2の凸部形成工程では、ドライエッチングを受けた第1のレジストパターンを除去しないでウェットエッチングをすることにより、複数の第1の凸部より高さの低い複数の第2の凸部を底面に形成する。
この半導体発光素子の製造方法は、フリップチップの透明窒化物系基板に光取り出し面を形成する方法である。この製造方法では、ドライエッチングにより形成された底面の箇所に、ウェットエッチングにより微細な凹凸を形成する。そのため、光取り出し効率の高い発光素子を製造することができる。また、第1のレジストパターンをドライエッチングおよびウェットエッチングの双方に使用する。そのため、2回のエッチングを実施するにもかかわらず工程数は少ない。
第2の態様における半導体発光素子の製造方法においては、第1の凸部形成工程では、複数の第1の凸部を一定のピッチ間隔で形成する。第2の凸部形成工程では、複数の第2の凸部を不規則に形成する。
第3の態様における半導体発光素子の製造方法においては、第1の凸部形成工程および第2の凸部形成工程では、複数の第1の凸部のピッチを350nm以上550nm以下とするとともに、複数の第1の凸部の高さを200nm以上400nm以下とするとともに、複数の第1の凸部の径を150nm以上350nm以下とする。また、複数の第2の凸部の高さを100nm以上300nm以下とするとともに、複数の第2の凸部の径を100nm以上300nm以下とする。
第4の態様における半導体発光素子の製造方法においては、透明窒化物系基板の窒素面の全面積に占める複数の第1の凸部の面積の比は、50%以上85%以下である。
第5の態様における半導体発光素子の製造方法は、透明窒化物系基板の窒素面の反対側の面から半導体層を成長させる半導体層形成工程を有する。
本明細書では、基板の表面の凸部と凸部との間の底面に微小な凹凸を形成することを図った半導体発光素子の製造方法が提供されている。
第1の実施形態における発光素子の概略構成を示す図である。 第1の実施形態における発光素子の基板の光取り出し面を示す図である。 第1の実施形態における発光素子の基板の光取り出し面を示す平面図である。 第1の実施形態における発光素子の基板の凹凸形状の形成方法を説明するための図(その1)である。 第1の実施形態における発光素子の基板の凹凸形状の形成方法を説明するための図(その2)である。 第1の実施形態における発光素子の基板の凹凸形状の形成方法を説明するための図(その3)である。 第1の実施形態における発光素子の基板の凹凸形状の形成方法を説明するための図(その4)である。 第1の実施形態における発光素子の基板の凹凸形状の形成方法のウェットエッチングの前後の状態を比較する図である。 第1の実施形態の変形例における発光素子の基板の光取り出し面を示す図である。
以下、具体的な実施形態について、半導体発光素子の製造方法を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術は、下記の実施形態に限定されるものではない。また、後述する発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における層の厚みの比は、概念的に示したものであり、実際の層の厚みの比を示しているわけではない。
(第1の実施形態)
1.半導体発光素子
図1は、本実施形態の発光素子100の概略構成を示す図である。発光素子100は、フリップチップ型の半導体発光素子である。そのため、発光素子100は、基板110の光取り出し面111から光を発する。発光素子100は、III 族窒化物半導体から成る複数の半導体層を有する。
図1に示すように、発光素子100は、基板110と、n型半導体層120と、発光層130と、p型半導体層140と、透明電極TE1と、反射層Rf1と、p電極P1と、n電極N1と、を有する。また、図示しないが、基板110とn型半導体層120との間には低温バッファ層が形成されている。
基板110は、MOCVD法により、主面上にIII 族窒化物半導体層を形成するための成長基板である。基板110は、透明窒化物系基板である。具体的には、基板110の材質は、GaNまたはAlNである。基板110は、光取り出し面111を有する。光取り出し面111は、多数の凹凸を有している。また、基板110の光取り出し面111の反対側の面は、凹凸加工されているとよい。このように、基板110の表裏面に凹凸形状が形成されていると、発光層130から発せられる光は基板110と好適に透過することができる。
n型半導体層120は、n型コンタクト層と、n側静電耐圧層と、n側超格子層と、を有する。n型コンタクト層は、n電極N1と接触している層である。n型コンタクト層は、基板110または低温バッファ層の上に形成されている。n側静電耐圧層は、各半導体層の静電破壊を防止するための静電耐圧層である。n側静電耐圧層は、n型コンタクト層の上に形成されている。n側超格子層は、発光層130に加わる応力を緩和するための歪緩和層である。n側超格子層は、n側静電耐圧層の上に形成されている。n側超格子層は、超格子構造を有する。n型半導体層120は、ドナーをドープしていないud−GaN層等を有していてもよい。
発光層130は、電子と正孔とが再結合することにより発光する層である。発光層130は、n型半導体層120のn側超格子層の上に形成されている。発光層130は、少なくとも井戸層と障壁層とを有する。また、発光層130は、井戸層の上にキャップ層を有するとよい。また、発光層130は、多重量子井戸構造または単一量子井戸構造を有する。
p型半導体層140は、p型クラッド層と、p型コンタクト層と、を有する。p型クラッド層は、電子を発光層130に閉じ込めるための層である。p型クラッド層は、発光層130の上に形成されている。p型コンタクト層は、p電極P1と導通する半導体層である。実際には、p型コンタクト層は、透明電極TE1と接触している。また、p型コンタクト層は、p型クラッド層の上に形成されている。p型半導体層140は、アクセプターをドープしていないud−GaN層等を有していてもよい。
透明電極TE1は、導電性の透明膜である。透明電極TE1は、p型半導体層140のp型コンタクト層の上に形成されている。また、透明電極TE1は、p電極P1と導通している。透明電極TE1の材質は、ITO、IZO、ICO、ZnO、TiO2 、NbTiO2 、TaTiO2 、SnO2 のいずれかであるとよい。
反射膜Rf1は、発光層130から電極に向かう光を反射するためのものである。これにより、反射された光は基板110の光取り出し面111に向かうこととなる。反射膜Rf1は、透明電極TE1の上に形成されている。反射膜Rf1の材質は、反射率の高い金属である。反射膜Rf1の材質は、例えば、Al、Agである。
p電極P1は、反射膜Rf1の上に形成されている。p電極P1は、透明電極TE1およびp型コンタクト層と導通している。p電極P1の材質は、金属である。p電極P1は、例えば、反射膜Rf1の側からNi、Auを順に形成したものである。また、p電極P1は、n電極N1と同じ積層構造を有していてもよい。
n電極N1は、n型半導体層120のn型コンタクト層の上に形成されている。n電極N1の材質は、金属である。n電極N1は、例えば、n型コンタクト層の側からTi、Alを順に形成したものである。または、V、Alを順に形成したものであってもよい。
また、発光素子100は、p型半導体層140のp型コンタクト層と透明電極TE1との間に電流阻止層を有していてもよい。また、発光素子100は、絶縁膜を有していてもよい。
また、p電極P1は、pパッド電極と、透明電極TE1と接触する複数のpコンタクト電極と、pパッド電極と複数のpコンタクト電極とを接続するp配線電極と、を有していてもよい。また、n電極N1は、nパッド電極と、n型半導体層120のn型コンタクト層と接触する複数のnコンタクト電極と、nパッド電極と複数のnコンタクト電極とを接続するn配線電極と、を有していてもよい。
2.基板の光取り出し面
図2は、基板110の光取り出し面111の周辺を拡大した断面図である。図2に示すように、基板110の光取り出し面111は、複数の第1の凸部111aと、複数の第2の凸部111bと、底面部111cと、を有する。複数の第1の凸部111aと、複数の第2の凸部111bとは、底面部111cの上に形成されている。複数の第1の凸部111aは、規則的に配置されている。複数の第2の凸部111bは、不規則に配置されている。実際には、凹凸のない底面部111cの面積は非常に狭い。
複数の第1の凸部111aのピッチJ1は、350nm以上550nm以下である。複数の第1の凸部111aの高さH1は、200nm以上400nm以下である。複数の第1の凸部111aの径W1は、150nm以上350nm以下である。複数の第2の凸部111bの高さH2は、100nm以上300nm以下である。複数の第2の凸部111bの径W2は、100nm以上300nm以下である。これらの数値範囲は、例示である。そのため、これらの数値は、上記以外の数値であってもよい。ただし、第1の凸部111aの高さは、第2の凸部111bの高さよりも高い。
図3は、基板110を光取り出し面111の側から視た平面図である。図3に示すように、複数の第1の凸部111aは、六角錐形状をしている。また、複数の第2の凸部111bは、六角錐形状をしている。そのため、複数の第1の凸部111aの径W1および複数の第2の凸部111bの径W2は、これらの凸部を上方から視た六角形の向かい合う角同士の距離である。基板110の窒素面の全面積に占める複数の第1の凸部111aの面積の比は、50%以上85%以下である。この場合に、光取り出し面111からの光取り出し効率は高い。好ましくは、基板110の窒素面の全面積に占める複数の第1の凸部111aの面積の比は、60%以上70%以下である。
3.基板の凹凸形状の形成方法
ここで、基板110の光取り出し面111の凹凸形状の形成方法について説明する。この形成方法は、透明窒化物系基板の窒素面に第1のレジストパターンを形成するレジストパターン形成工程と、透明窒化物系基板の窒素面に複数の第1の凸部を形成する第1の凸部形成工程と、透明窒化物系基板の窒素面に複数の第2の凸部を形成する第2の凸部形成工程と、を有する。
図4は、光取り出し面側の凹凸形状を形成する前の基板110を示す図である。この段階では、基板110は、所望の厚みに加工された状態である。
3−1.レジストパターン配置工程
図5に示すように、基板110の第1の面S1の上にレジストパターンRP1を形成する。第1の面S1は、透明窒化物系基板の窒素面である。レジストパターンRP1は、規則性を有する第1のレジストパターンである。
3−2.第1の凸部形成工程(ドライエッチング工程)
図6に示すように、基板110の第1の面S1にドライエッチングを施す。その際に塩素系ガスを用いる。例えば、Cl2 、SiCl4 、CCl4 、Cl2 とSiCl4 との混合ガス等が挙げられる。例えば、Cl2 を20sccm以上40sccm以下で流すとともに、SiCl4 を2sccm以上4sccm以下で流す。これにより、図6に示すように、基板110に複数の凸部X1および凹部Y1が形成される。レジストパターンRP1が周期的な形状を有しているため、複数の凸部X1および凹部Y1は一定のピッチ間隔で規則的に配置されている。凸部X1は、斜面S2aを有している。凸部X1は、六角錐台形状に近い形状である。凹部Y1は、底面Scと、斜面S2aと、を有している。また、凹部Y1は、底面Scを介して連続的につながっている。このように、基板110は、複数の凸部X1と、凸部X1と凸部X1との間の底面Scと、を有する。なお、ドライエッチングによりレジストパターンRP1はある程度エッチングを受けるが、ドライエッチング後においても、規則性を保っている。
3−3.第2の凸部形成工程(ウェットエッチング工程)
図7に示すように、基板110の窒素面にウェットエッチングを施す。実際には、第1の凸部形成工程で露出した箇所にウェットエッチングを実施する。その際に、ドライエッチングを受けたレジストパターンRP1を除去しない状態でウェットエッチングを実施する。ウェットエッチングでは、アルカリ性の溶液を用いる。例えば、TMAHとKOHとの混合溶液である。TMAHの濃度は20%以上30%以下であるとよい。混合溶液の温度は、例えば、40℃以上65℃以下である。また、ウェットエッチングを実施する期間内に混合溶液を撹拌することが好ましい。これにより、凸部X1は、さらにエッチングされて凸部S3aとなる。また、底面Scが、さらにエッチングされて凸部S3bと底面S3cが露出する。凸部S3aは、第1の凸部111aである。凸部S3bは、第2の凸部111bである。底面S3cは、底面111cである。
図8は、ウェットエッチングの前後の様子を比較する図である。図8の実線は、ウェットエッチングの後の基板110を示している。図8の破線は、ウェットエッチングの前の基板110を示している。第1の凸部111aは、一定のピッチ間隔で形成されたレジストパターンRP1の形状をある程度踏襲して一定のピッチ間隔で形成される。これに対して第2の凸部111bは、不規則に配置されている。
3−4.レジスト除去工程
次に、O2 アッシングによりレジストパターンRP1を除去する。また、120℃程度の剥離液に基板110を浸漬することにより、残留しているレジストを十分に取り除く。このように、2種類のエッチングが終わるまでレジストが保持されるため、第1の凸部111aの高さは、ほぼ同程度に保たれる。
4.半導体発光素子の製造方法
ここで、本実施形態に係る発光素子100の製造方法について説明する。
4−1.基板研磨工程
まず、基板110の窒素面を研磨する。これにより、基板110の厚みを100μm以上200μm以下にする。この際に、研磨した面の表面に加工変質層が発生する。
4−2.加工変質層除去工程
次に、基板110の窒素面の加工変質層を除去する。そのために、例えば、ドライエッチングを用いることができる。エッチングガスとして、例えば、F2 ガスとArガスとの混合ガスを用いることができる。基板110の全面にわたって加工変質層を除去するため、レジスト等を用いない。
4−3.凹凸形状形成工程
次に、前述した基板110の光取り出し面111の凹凸形状の形成方法を用いて基板110に凹凸形状を形成する。つまり、レジストパターン配置工程、第1の凸部形成工程、第2の凸部形成工程、を実施する。
4−4.n型半導体層形成工程
次に、基板110の窒素面の反対側の面から半導体層を成長させる。まず、基板110の主面上に低温バッファ層を形成する。そして、低温バッファ層を形成した基板110の上にn型半導体層120を形成する。有機金属化学気相成長法(MOCVD法)により、各半導体層の結晶をエピタキシャル成長させる。ここで用いるキャリアガスは、水素(H2 )もしくは窒素(N2 )もしくは水素と窒素との混合気体(H2 +N2 )である。窒素源として、アンモニアガス(NH3 )を用いる。Ga源として、トリメチルガリウム(Ga(CH3 3 )を用いる。In源として、トリメチルインジウム(In(CH3 3 )を用いる。Al源として、トリメチルアルミニウム(Al(CH3 3 )を用いる。n型ドーパントガスとして、シラン(SiH4 )を用いる。p型ドーパントガスとして、ビス(シクロペンタジエニル)マグネシウム(Mg(C5 5 2 )を用いる。また、これら以外のガスを用いてもよい。
n型半導体層120として、n型コンタクト層、n側静電耐圧層、n側超格子層をこの順序で形成する。n型コンタクト層を形成する際の基板温度は1080℃以上1140℃以下である。n側静電耐圧層を形成する際の基板温度は750℃以上950℃以下である。
4−5.発光層形成工程
次に、n型半導体層120のn側超格子層の上に発光層130を形成する。そのために、1以上の井戸層および障壁層を形成する。井戸層の上にキャップ層を形成してもよい。
4−6.p型半導体層形成工程
次に、発光層130の上にp型半導体層140を形成する。p型半導体層140として、p型クラッド層、p型コンタクト層をこの順序で形成する。
4−7.透明電極形成工程
次に、p型半導体層140のp型コンタクト層の上に透明電極TE1を形成する。そのために、スパッタリングや蒸着を用いればよい。
4−8.n型半導体層露出工程
次に、ICPエッチングにより、p型半導体層140からn型半導体層120まで達する溝を形成する。これにより、n型半導体層120のn型コンタクト層がp型半導体層140の側に露出する。また、この後に、透明電極TE1に熱処理を施してもよい。
4−9.反射膜形成工程
次に透明電極TE1の上の反射膜Rf1を形成する。
4−10.電極形成工程(n電極形成工程およびp電極形成工程)
次に、電極を形成する。露出させたn型半導体層120のn型コンタクト層の上にn電極N1を形成する。これにより、n電極N1は、n型半導体層120のn型コンタクト層と接触する。また、反射膜Rf1の上にp電極P1を形成する。これにより、p電極P1は、透明電極TE1と導通する。n電極N1の形成とp電極P1の形成とは別工程であってもよいし、同一工程であってもよい。同一工程で行った場合には、n電極N1およびp電極P1の積層構造は同じになる。
4−11.その他の工程
また、上記の工程の他に、絶縁膜形成工程、熱処理工程、その他の工程を適宜実施してもよい。以上により、図1に示す発光素子100が製造される。
5.変形例
5−1.基板における凹凸形状
基板110は、図9に示す凹凸形状を有していてもよい。このとき、基板110は、複数の第1の凸部111dと、複数の第2の凸部111eと、を有する。第1の凸部111dは、頂部に第1の面S1が残留している。そのため、第1の凸部111dの形状は六角錐台形状である。このように第1の凸部111dを形成するためには、第2の凹凸形成工程(ウェットエッチング工程)での処理時間を短く設定すればよい。
5−2.基板における半導体層形成面の形状
本実施形態では、基板110の光取り出し面111に凹凸形状が形成されている。しかし、基板110の光取り出し面111の反対側の半導体層形成面にも凹凸形状が形成されていてもよい。発光層130から発せられる光を基板110と半導体層との境界面で反射されることを抑制することができるからである。
5−3.基板における第1の凸部の配置
図3では、第1の凸部111aは、格子状の頂点の位置に配置されている。しかし、第1の凸部111aは、ハニカム状に配置されていてもよい。
5−4.製造工程の順序
本実施形態では、基板110に光取り出し面111を形成した後に、半導体層を成長させる。しかし、基板110に半導体層を成長させた後に光取り出し面111を形成してもよい。
5−5.半導体層の種類
本実施形態の発光素子100は、III 族窒化物半導体を有する。しかし、その他のIII-V 族半導体またはIV族半導体等、その他の半導体層を有していてもよい。ただし、基板110は、透明窒化物系基板である。また、光取り出し面111は、基板110に形成されている。
6.本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子100は、透明窒化物系基板の窒素面に光取り出し面111を有する。光取り出し面111は、複数の第1の凸部111aと、複数の第2の凸部111bと、を有する。第1の凸部111aの高さは、第2の凸部111bの高さよりも高い。そのため、光取り出し面111から光が好適に取り出される発光素子100が実現されている。
100…発光素子
110…基板
111…光取り出し面
111a…第1の凸部
111b…第2の凸部
120…n型半導体層
130…発光層
140…p型半導体層
TE1…透明電極
N1…n電極
P1…p電極

Claims (5)

  1. 透明窒化物系基板の窒素面に第1のレジストパターンを形成するレジストパターン形成工程と、
    前記透明窒化物系基板の前記窒素面に複数の第1の凸部を形成する第1の凸部形成工程と、
    前記透明窒化物系基板の前記窒素面に複数の第2の凸部を形成する第2の凸部形成工程と、
    を有し、
    前記第1の凸部形成工程では、
    ドライエッチングにより前記複数の第1の凸部と、前記第1の凸部と前記第1の凸部との間の底面と、を形成し、
    前記第2の凸部形成工程では、
    ドライエッチングを受けた前記第1のレジストパターンを除去しないでウェットエッチングをすることにより、前記複数の第1の凸部より高さの低い前記複数の第2の凸部を前記底面に形成すること
    を特徴とする半導体発光素子の製造方法。
  2. 請求項1に記載の半導体発光素子の製造方法において、
    前記第1の凸部形成工程では、
    前記複数の第1の凸部を一定のピッチ間隔で形成し、
    前記第2の凸部形成工程では、
    前記複数の第2の凸部を不規則に形成すること
    を特徴とする半導体発光素子の製造方法。
  3. 請求項1または請求項2に記載の半導体発光素子の製造方法において、
    前記第1の凸部形成工程および前記第2の凸部形成工程では、
    前記複数の第1の凸部のピッチを350nm以上550nm以下とするとともに、前記複数の第1の凸部の高さを200nm以上400nm以下とするとともに、前記複数の第1の凸部の径を150nm以上350nm以下とし、
    前記複数の第2の凸部の高さを100nm以上300nm以下とするとともに、前記複数の第2の凸部の径を100nm以上300nm以下とすること
    を特徴とする半導体発光素子の製造方法。
  4. 請求項1から請求項3までのいずれか1項に記載の半導体発光素子の製造方法において、
    前記透明窒化物系基板の前記窒素面の全面積に占める前記複数の第1の凸部の面積の比は、
    50%以上85%以下であること
    を特徴とする半導体発光素子の製造方法。
  5. 請求項1から請求項4までのいずれか1項に記載の半導体発光素子の製造方法において、
    前記透明窒化物系基板の前記窒素面の反対側の面から半導体層を成長させる半導体層形成工程を有すること
    を特徴とする半導体発光素子の製造方法。
JP2016107307A 2016-05-30 2016-05-30 半導体発光素子の製造方法 Active JP6579038B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016107307A JP6579038B2 (ja) 2016-05-30 2016-05-30 半導体発光素子の製造方法
US15/464,134 US10002989B2 (en) 2016-05-30 2017-03-20 Method for producing a semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016107307A JP6579038B2 (ja) 2016-05-30 2016-05-30 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2017216279A true JP2017216279A (ja) 2017-12-07
JP6579038B2 JP6579038B2 (ja) 2019-09-25

Family

ID=60418861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016107307A Active JP6579038B2 (ja) 2016-05-30 2016-05-30 半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US10002989B2 (ja)
JP (1) JP6579038B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021153123A (ja) * 2020-03-24 2021-09-30 旭化成株式会社 紫外光発光素子及び紫外光発光装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018025805A1 (ja) * 2016-08-02 2018-02-08 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2019046949A (ja) * 2017-08-31 2019-03-22 豊田合成株式会社 発光素子の製造方法
CN110034216A (zh) * 2018-01-12 2019-07-19 中国科学院苏州纳米技术与纳米仿生研究所 Iii-v族氮化物深紫外发光二极管结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Iii族窒化物半導体素子、iii族窒化物半導体基板およびiii族窒化物半導体素子の製造方法
JP2008047860A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
US20100127295A1 (en) * 2008-11-26 2010-05-27 Sun Kyung Kim Light emitting device and method of manufacturing the same
DE102013105480A1 (de) * 2012-05-28 2013-11-28 Epistar Corporation Licht-emittierende Vorrichtung mit einer gemusterten Grenzfläche und Herstellverfahren derselben
CN204067414U (zh) * 2014-06-23 2014-12-31 华南理工大学 一种双图案的led图形化衬底及led芯片
WO2015016150A1 (ja) * 2013-07-30 2015-02-05 独立行政法人情報通信研究機構 半導体発光素子およびその製造方法
JP2015509663A (ja) * 2012-02-20 2015-03-30 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 高効率発光ダイオード、及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120029767A (ko) * 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
JP2015061010A (ja) 2013-09-20 2015-03-30 豊田合成株式会社 Iii族窒化物半導体発光素子とその製造方法と実装体の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071657A (ja) * 2002-08-01 2004-03-04 Nec Corp Iii族窒化物半導体素子、iii族窒化物半導体基板およびiii族窒化物半導体素子の製造方法
JP2008047860A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
US20100127295A1 (en) * 2008-11-26 2010-05-27 Sun Kyung Kim Light emitting device and method of manufacturing the same
JP2015509663A (ja) * 2012-02-20 2015-03-30 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 高効率発光ダイオード、及びその製造方法
DE102013105480A1 (de) * 2012-05-28 2013-11-28 Epistar Corporation Licht-emittierende Vorrichtung mit einer gemusterten Grenzfläche und Herstellverfahren derselben
JP2013247367A (ja) * 2012-05-28 2013-12-09 Shogen Koden Kofun Yugenkoshi パターン化界面を有する発光素子及びその製造方法
WO2015016150A1 (ja) * 2013-07-30 2015-02-05 独立行政法人情報通信研究機構 半導体発光素子およびその製造方法
CN204067414U (zh) * 2014-06-23 2014-12-31 华南理工大学 一种双图案的led图形化衬底及led芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021153123A (ja) * 2020-03-24 2021-09-30 旭化成株式会社 紫外光発光素子及び紫外光発光装置

Also Published As

Publication number Publication date
US20170345971A1 (en) 2017-11-30
US10002989B2 (en) 2018-06-19
JP6579038B2 (ja) 2019-09-25

Similar Documents

Publication Publication Date Title
JP4233268B2 (ja) 窒化物系半導体発光素子およびその製造方法
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
US7829881B2 (en) Semiconductor light emitting device having roughness and method of fabricating the same
KR101077078B1 (ko) 질화 갈륨계 화합물 반도체 발광소자
JP6579038B2 (ja) 半導体発光素子の製造方法
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
JP2017504221A (ja) Iii−v族窒化物半導体エピタキシャルウエハ、当該エピタキシャルウエハを含むデバイス及びその製造方法
US10217894B2 (en) Method for producing group III nitride semiconductor light-emitting device
KR20070041815A (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2012114204A (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2011119333A (ja) 窒化物半導体発光素子
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
TW201034238A (en) Semiconductor optoelectronic device with enhanced light extraction efficiency and fabricating method thereof
KR20060107568A (ko) 반도체 발광 소자
JP4824129B2 (ja) 発光素子
JP4751093B2 (ja) 半導体発光素子
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
JP2008227542A (ja) 窒化物系半導体発光素子およびその製造方法
KR101383161B1 (ko) 발광 다이오드 및 그 제조 방법
KR100679271B1 (ko) 발광 소자 및 이의 제조 방법
JP4483566B2 (ja) 発光装置
JP5450847B2 (ja) 窒化物系半導体発光素子
JP5449415B2 (ja) 半導体発光素子
JP2010050487A (ja) 窒化物系半導体発光素子
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190812

R150 Certificate of patent or registration of utility model

Ref document number: 6579038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150