WO2018025805A1 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2018025805A1
WO2018025805A1 PCT/JP2017/027708 JP2017027708W WO2018025805A1 WO 2018025805 A1 WO2018025805 A1 WO 2018025805A1 JP 2017027708 W JP2017027708 W JP 2017027708W WO 2018025805 A1 WO2018025805 A1 WO 2018025805A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
layer
semiconductor layer
light emitting
ultraviolet light
Prior art date
Application number
PCT/JP2017/027708
Other languages
English (en)
French (fr)
Inventor
直樹 溜
Original Assignee
スタンレー電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スタンレー電気株式会社 filed Critical スタンレー電気株式会社
Priority to US16/322,094 priority Critical patent/US10727371B2/en
Publication of WO2018025805A1 publication Critical patent/WO2018025805A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Definitions

  • the present invention relates to an ultraviolet light-emitting element such as a light-emitting diode (LED), and more particularly to an ultraviolet light-emitting element that has improved the extraction of light emitted inside the element to the outside.
  • LED light-emitting diode
  • an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are sequentially stacked on a support substrate, and a p-type electrode is formed on the p-type semiconductor layer, and an n-type electrode is formed on the n-type semiconductor layer. Is formed.
  • a voltage is applied between the p-type electrode and the n-type electrode of the ultraviolet light-emitting device having such a configuration, the holes in the p-type semiconductor layer and the electrons in the n-type semiconductor layer are recombined in the light-emitting layer, and the band gap of the light-emitting layer. The light corresponding to is emitted (emitted).
  • the light emitted from the light emitting layer is extracted outside after passing through each layer of the ultraviolet light emitting element.
  • the ultraviolet light emitting element In the case of the ultraviolet light emitting element having the above structure, it is composed of an electrode using Ni, Au, or the like or mainly GaN. Since the p-type contact layer absorbs ultraviolet light, almost no light can be extracted from the electrode surface side. For this reason, light emitted from the light emitting layer generally passes through the n-type semiconductor layer and the supporting substrate from the light emitting layer and is extracted from the supporting substrate side. In order to extract light efficiently from the support substrate side, the semiconductor element layer from the light emitting layer to the support substrate and the support substrate need to have high transparency with respect to the emission wavelength.
  • a certain percentage of reflection always occurs when passing through the boundary of a medium having a different refractive index, that is, the layer interface or surface.
  • a medium having a different refractive index that is, the layer interface or surface.
  • total reflection of light occurs, and light having a critical angle or more cannot be extracted outside.
  • the difference in refractive index between the two media increases, so that the critical angle at which total reflection occurs is reduced, resulting in a decrease in the interface.
  • the ratio of light that is totally reflected increases, and there is a problem of deteriorating light extraction efficiency.
  • the critical angle is calculated to be 24.6 ° from Snell's law, and all light having an incident angle higher than that is totally reflected. Therefore, it is known that the light extraction efficiency that can be extracted from the surface (light extraction surface) side of the AlN substrate in the semiconductor light emitting device in which the AlGaN layer is laminated on the AlN substrate as a light emitting layer is extremely low, about 4% in calculation. Yes.
  • Patent Document 1 discloses that an uneven structure having an average period that is not more than twice the average optical wavelength of light emitted from the light emitting layer is provided on the light extraction surface.
  • a method for reducing the ratio of the total reflected light on the light extraction surface that is, suppressing the reflection of light on the element surface
  • the light extraction efficiency is improved by such a method, the light extraction efficiency largely varies depending on the shape of the concavo-convex structure and the emission wavelength. Therefore, it cannot be said that the light extraction efficiency is sufficient, and further improvement of the light extraction efficiency is required. It was.
  • the unevenness portion is formed from unevenness formed at a pitch larger than the wavelength in the semiconductor layer of the light emitted from the light emitting layer over the entire surface or part of the surface from which the light of the ultraviolet light emitting element is extracted.
  • a light emitting element in which a reflective layer using a metal such as aluminum or DBR having a high light reflectance is provided on the surface of a semiconductor layer opposite to the surface from which light is extracted.
  • JP 2005-354020 A International Publication No. WO2015 / 016150 JP2007-273975
  • the present inventors have studied an ultraviolet light emitting device by the method described in Patent Document 3, and even if a reflective layer is stacked on the semiconductor surface, the layer structure of the ultraviolet light emitting device is sufficient. It has been found that the light extraction efficiency may not be obtained. Furthermore, although aluminum is used as a metal having a high reflectance in ultraviolet light as the reflective layer, it is extremely difficult to obtain an ohmic junction with respect to the p-type contact layer and the p-type semiconductor layer, and the luminous efficiency is high. It has also been found that there is a problem of decline.
  • an object of the present invention is to provide an ultraviolet light emitting device having a higher light extraction efficiency than the prior art.
  • the present inventor has intensively studied to solve the above problems.
  • an ultraviolet light-emitting device in which an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer are sequentially stacked on a support substrate, it is easy to achieve ohmic contact with the p-type electrode and the contact resistance with the p-type electrode is reduced.
  • a p-type contact layer is formed on the p-type semiconductor layer (p-type cladding layer).
  • a p-type AlGaN layer or a p-type GaN layer having a band gap smaller than that of the p-type cladding layer and a small Al composition is used.
  • the p-type AlGaN layer and the p-type GaN layer having a small Al composition used for this contact layer absorb ultraviolet light, even if a reflective layer is provided on the semiconductor layer surface, before the light reaches the reflective layer It was found that the p-type contact layer absorbs light and sufficient light extraction efficiency cannot be obtained. Therefore, as a result of detailed examination of the layer structure in the ultraviolet light emitting device having the above structure, it was found that the ultraviolet light emitted from the light emitting layer is totally reflected at the n-type semiconductor layer and the air interface.
  • a support substrate has a group III-V nitride semiconductor layer in which an n-type semiconductor layer, a light emitting layer, a p-type cladding layer, and a p-type contact layer are laminated in this order, and an n-type electrode is formed on the n-type semiconductor layer.
  • Is an ultraviolet light emitting element having a p-type electrode on a p-type contact layer and having a concavo-convex structure on at least a part of the surface of the support substrate opposite to the laminated surface of the n-type semiconductor layer,
  • the exposed area of the n-type semiconductor layer in the area of the ultraviolet light emitting element is 20% or more and 90% or less
  • the exposed area of the p-type contact layer and the p-type electrode in the remaining area is 5% or more and 50% or less.
  • the ultraviolet light emitting device of the present invention can suitably adopt the following modes. 1)
  • the refractive index of the n-type semiconductor layer at the emission wavelength is 2.0 or more. 2)
  • the absorption coefficient of the support substrate at an emission wavelength is 30 cm ⁇ 1 or less.
  • the absorption coefficient of the n-type semiconductor layer at the emission wavelength is 10 cm ⁇ 1 or less.
  • the support substrate is an AlN single crystal substrate.
  • the p-type cladding layer is a p-type AlGaN layer represented by a composition formula Al x Ga 1-X N (0 ⁇ X ⁇ 1)
  • the p-type contact layer is a composition formula Al y Ga 1-y.
  • the present invention it is possible to improve the light extraction efficiency from the light extraction surface in the ultraviolet light emitting element.
  • the ultraviolet light emitting device of the present invention controls the exposed areas of the p-type contact layer and the p-type electrode that absorb ultraviolet light emitted from the light emitting layer, and has the property that the ultraviolet light is totally reflected at the air interface. It is characterized by increasing the exposed area of the type semiconductor layer.
  • the contact property of the electrode is not impaired. Furthermore, if a high refractive index material is used for the n-type semiconductor layer, the critical angle of total reflection occurring at the interface with air can be reduced, and most light can be reflected to the light extraction surface without loss. Become. In addition, if an n-type semiconductor layer and a support substrate that are highly transmissive to ultraviolet light are used, loss of light intensity can be suppressed even if the optical path length is increased due to multiple reflections.
  • FIG. 1 is a schematic cross-sectional view of an example of the ultraviolet light-emitting device of the present invention.
  • the ultraviolet light emitting element 1 has a semiconductor layer 20 laminated on a support substrate 10.
  • an n-type semiconductor layer 21, a light emitting layer 22, and a p-type semiconductor layer 23 are stacked in this order on the support substrate 10.
  • the p-type semiconductor layer has a p-type cladding layer on the light emitting layer and a p-type contact layer thereon.
  • An n-type electrode 31 and a p-type electrode 32 are formed on the n-type semiconductor layer 21 and the p-type semiconductor layer 23, respectively.
  • a concavo-convex structure 21 is formed on the light extraction surface 11 opposite to the laminated surface of the semiconductor layers of the support substrate 16.
  • a buffer layer may be provided between the support substrate 10 and the n-type semiconductor layer 21 in order to reduce a lattice constant difference with the n-type semiconductor layer.
  • the ultraviolet light emitting device of the present invention controls the exposed areas of the p-type contact layer and the p-type electrode that absorb ultraviolet light emitted from the light emitting layer, and has the property that the ultraviolet light is totally reflected at the air interface. It is characterized by increasing the exposed area of the type semiconductor layer. That is, in the ultraviolet light emitting device of the present invention, when the semiconductor layer of the light emitting device is viewed from above, the exposed area of the n-type semiconductor layer in the area of the ultraviolet light emitting device is 20% or more and 90% or less, and The exposed area of the p-type contact layer and the p-type electrode in the remaining area needs to be 5% or more and 50% or less.
  • FIG. 2 is a schematic view of the schematic cross-sectional view of the ultraviolet light-emitting element of FIG. 1 as viewed from above the semiconductor layer side.
  • a p-type electrode 32 is formed at the center of the semiconductor layer 20
  • a p-type semiconductor layer 23 is arranged around the p-type electrode 32
  • an n-type electrode 31 is arranged around the p-type semiconductor layer 23.
  • the periphery of the n-type electrode 31 is an n-type semiconductor layer 21, the area of the n-type semiconductor layer 21 in the area of the semiconductor layer 20 is 20% or more and 90% or less, and the p-type contact layer 23 in the remaining area and
  • the exposed area of the p-type electrode 32 is 5% or more and 50% or less.
  • the ultraviolet light emitted from the light emitting layer is totally reflected at the interface between the n-type semiconductor layer and the air, while the electrode using a metal such as Ni or Au or the p-type contact layer absorbs ultraviolet light.
  • the exposed area of the n-type semiconductor layer is made as large as possible to suppress absorption of ultraviolet light emitted from the light emitting layer, and light from the light extraction surface. The extraction efficiency can be improved.
  • the exposed area of the n-type semiconductor layer is preferably in the range of 30% to 70%.
  • the exposed area of the p-type contact layer and the p-type electrode in the remaining area is preferably in the range of 10% to 40%.
  • the supporting substrate 10 in the ultraviolet light emitting device of the present invention is not particularly limited as long as it is a substrate used for an ultraviolet light emitting device using a semiconductor, and a known substrate manufactured by a known method may be used. it can. Specifically, an AlN substrate, a GaN substrate, a sapphire substrate, a SiC substrate, a Si substrate, and the like can be given. Among these, an AlN substrate and a sapphire substrate are preferable from the viewpoint of transparency to ultraviolet light (210 to 365 nm).
  • the light extraction surface 11 of the support substrate is opposite to the laminated surface of the semiconductor layers of the support substrate 10, and a concavo-convex structure is formed on at least a part of the light extraction surface 16A.
  • the arrangement of the projections of the concavo-convex structure may be periodic or random.
  • the height of the convex portion may be uniform or random, it is preferable that the height satisfy a range of 20 nm to 3000 nm.
  • the shape of the convex portion is not particularly limited, and examples thereof include a columnar body, a cone, and a sphere.
  • the substrate is formed by dry etching such as ICP or RIE after forming a mask pattern by methods such as electron beam lithography, photolithography, or nanoimprint lithography. Processing methods are known.
  • dry etching process it is preferable to use chlorine, fluorine, or bromine as an etching gas.
  • a gas in which hydrogen, oxygen, argon, or the like is mixed with the above-described etching gas may be used.
  • a method such as wet etching.
  • a sealing material such as resin, glass or quartz may be formed on the concavo-convex structure.
  • Group III-V nitride semiconductor, the composition formula Al x In y Ga z N ( x, y, z is the 0 ⁇ x ⁇ 1.0,0 ⁇ y ⁇ 0.1,0 ⁇ z ⁇ 1.0 A rational number to be satisfied, and x + y + z 1.0) (hereinafter also simply referred to as “semiconductor layer”).
  • a buffer layer may be formed between the support substrate 10 and the n-type semiconductor layer 21 to reduce a difference in lattice constant between the support substrate 10 and the n-type semiconductor layer 21.
  • the semiconductor layer 20 can be manufactured by, for example, a metal organic chemical vapor deposition method (MOCVD method). Specifically, using a commercially available apparatus, a group III source gas, for example, an organic metal gas such as trimethylaluminum or trimethylgallium, and a nitrogen source gas such as ammonia gas are formed on the support substrate. By supplying the source gas, the n-type semiconductor layer 21, the light-emitting layer 22, and the p-type semiconductor layer 23 can be manufactured by sequentially growing crystals. As a condition for manufacturing the ultraviolet light emitting element by the MOCVD method, a known method can be adopted. Further, the ultraviolet light emitting device of the present invention can be produced by a method other than the MOCVD method. Specific examples of other production methods include metal organic vapor phase epitaxy (MOVPE), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE) and the like.
  • MOCVD method metal organic chemical vapor deposition method
  • the n-type semiconductor layer 21 is represented by the above composition formula, and preferably satisfies the range of 0.3 ⁇ x ⁇ 1.0 from the viewpoint of the transmittance of ultraviolet light.
  • the n-type semiconductor layer 21 is a single crystal layer doped with an n-type dopant. Although it does not specifically limit as an n-type dopant, Si, Ge, etc. are mentioned.
  • the concentration of the n-type dopant may be 1.0 ⁇ 10 17 / cm 3 or more and 1.0 ⁇ 10 21 / cm 3 or less.
  • the concentration of the n-type dopant is preferably 1.0 ⁇ 10 17 / cm 3 or more and 1.0 ⁇ 10 21 / cm 3 or less, particularly 1 It is preferable that it is not less than 0.0 ⁇ 10 18 / cm 3 and not more than 1.0 ⁇ 10 20 / cm 3 .
  • the film thickness of the n-type semiconductor layer 21 is not particularly limited, and is usually selected in the range of 100 nm to 10000 nm. From the viewpoint of crystallinity and conductivity, it is preferably 500 nm or more and 5000 nm or less.
  • the light emitting layer 22 is formed on the n-type semiconductor layer 21.
  • the light emitting layer 22 is a layer having at least one well layer.
  • barrier layers composed of the above composition formula are alternately stacked.
  • the composition of the well layer is appropriately adjusted according to the emission wavelength, and the composition of the barrier layer is such that the band gap energy of the well layer is smaller than the band gap energy of the barrier layer (x is reduced and z is increased). What is necessary is just to determine a composition.
  • the composition of the well layer is preferably 0.3 ⁇ x ⁇ 0.7, and the composition of the barrier layer is preferably 0.4 ⁇ x ⁇ 1.0. preferable.
  • the film thickness of the well layer 22 is 1 nm or more, and is preferably 2 nm or more in consideration of production stability and the like.
  • the upper limit value of the thickness of the well layer is a balance with the emission wavelength, but is preferably 10 nm or less.
  • the film thickness of the barrier layer is 1 nm or more, and preferably 2 nm or more like the well layer.
  • the upper limit value of the thickness of the barrier layer is preferably 30 nm or less.
  • the p-type semiconductor layer 23 is formed on the light emitting layer 22.
  • the p-type semiconductor layer 23 has a p-type cladding layer (not shown) on the light emitting layer 22 and further has a p-type contact layer (not shown) thereon.
  • the p-type semiconductor layer 23 is a single crystal layer represented by the above composition formula and doped with a p-type dopant.
  • An example of the p-type dopant is Mg.
  • the p-type cladding layer preferably has a larger band gap energy than the light emitting layer 22. That is, the Al composition of the p-type cladding layer is preferably larger than the Al composition of the light emitting layer. The reason is to efficiently confine electrons in the light emitting layer.
  • the concentration of the dopant in the p-type cladding layer is preferably 1.0 ⁇ 10 17 / cm 3 or more and 1.0 ⁇ 10 21 / cm 3 or less, particularly 1.0 ⁇ 10 18 / cm 3 or more and 1.0 ⁇ . It is preferable that it is 10 20 / cm 3 or less.
  • the composition of the p-type cladding layer is preferably 0.5 ⁇ x ⁇ 1.0.
  • the thickness of the p-type cladding layer is not particularly limited, but is preferably 1 nm or more and 1 ⁇ m or less.
  • the p-type contact layer is formed on the p-type cladding layer 60.
  • the p-type contact layer By forming the p-type contact layer, it is easy to realize ohmic contact with the p-type electrode, and it is possible to easily reduce the contact resistance.
  • the Al composition of the p-type contact layer is preferably smaller than the Al composition of the p-type cladding layer, and 0 ⁇ x ⁇ 0.3 from the viewpoint of contactability.
  • the concentration of the dopant in the p-type contact layer is preferably 1.0 ⁇ 10 17 / cm 3 or more and 1.0 ⁇ 10 21 / cm 3 or less, particularly 1.0 ⁇ 10 18 / cm 3 or more and 1.0 ⁇ . It is preferable that it is 10 20 / cm 3 or less.
  • the thickness of the p-type contact layer is not particularly limited, but is preferably 1 nm or more and 1000 nm or less.
  • n-type electrode 31 and a p-type electrode 32 are formed on the n-type semiconductor layer 21 and the p-type semiconductor layer 23, respectively.
  • the ultraviolet light-emitting device of the present invention controls the exposed area of the p-type contact layer and the p-type electrode 32 that absorbs the ultraviolet light emitted from the light-emitting layer 22, and the ultraviolet light is totally emitted at the air interface.
  • the feature is to increase the exposed area of the n-type semiconductor layer 21 having the property of reflecting.
  • the exposed area of the n-type semiconductor layer 21 in the area of the ultraviolet light emitting device is 20% or more and 90% or less, and The exposed area of the p-type contact layer and the p-type electrode 32 in the remaining area needs to be 5% or more and 50% or less.
  • the exposed area of the n-type semiconductor layer 21 is preferably in the range of 30% to 70%.
  • the exposed area of the p-type contact layer and the p-type electrode 32 in the remaining area is preferably in the range of 10% to 40%.
  • the n-type electrode 31 is formed on the exposed surface of the n-type semiconductor layer 21.
  • an n-type electrode may be formed on the support substrate.
  • the exposed surface of the n-type semiconductor layer 21 is formed as follows. An etching mask is formed on the ultraviolet light emitting element wafer, and the p-type semiconductor layer 23, the light-emitting layer 22, and a part of the n-type semiconductor layer 21 are etched by dry etching such as inductively coupled plasma etching.
  • the material of the n-type electrode is not particularly limited on the n-type semiconductor layer 21 thus exposed, but includes Al, Ti, V, Ni, Cr, Mo, Au, Si, ITO, or the like.
  • Preferred examples of the compound include a single layer or a multilayer.
  • a method for forming the material vacuum deposition or sputtering is preferable. Further, in order to improve the contact property of the n-type electrode, it is preferable to perform a heat treatment at 500 ° C. to 1100 ° C. for 10 seconds to 10 minutes.
  • the p-type electrode 32 is formed on the p-type contact layer.
  • the material of the p-type electrode 32 is not particularly limited, and examples thereof include Al, Ti, V, Ni, Cr, Mo, Au, Si, ITO, and the like, or a compound containing the above-mentioned materials. It may be multi-layered. As a method for forming the material, vacuum deposition or sputtering is preferable. Further, in order to improve the contact property of the p-type electrode 32, it is preferable to perform a heat treatment at 200 ° C. to 800 ° C. for 10 seconds to 10 minutes.
  • Examples of the patterning method for the n-type electrode 31 and the p-type electrode 32 include a photolithography method, an electron beam lithography method, an imprint lithography method, and the like, but in consideration of productivity, the photolithography method is preferable.
  • a photoresist is applied by spin coating on the epitaxial growth surface side of the ultraviolet light emitting element wafer. Thereafter, the applied photoresist is partially irradiated with ultraviolet rays through a photomask (exposure). The pattern of the photomask is transferred by placing the wafer on an appropriate developer.
  • the electrode material can be patterned by depositing an electrode material on the pattern thus produced and finally removing the photoresist with an appropriate solvent.
  • the electrode layer patterning method First, an electrode material is formed on the entire surface, and a photoresist is applied thereon, exposed, and developed to pattern the photoresist. Thereafter, the electrode material is partially etched by dry etching or wet etching using the photoresist as an etching mask, and finally the photoresist is removed with an appropriate solvent. Thus, the electrode layer can be patterned.
  • Example 1 An n-type AlGaN layer, an active layer (light-emitting layer), and p-type GaN were sequentially epitaxially grown on a single crystal AlN substrate produced by HVPE method by MOCVD to obtain an ultraviolet light-emitting device wafer.
  • the composition was adjusted so that the emission wavelength was 265 nm.
  • An etching mask was formed on the wafer, and a region not covered with the etching mask was etched by inductively coupled plasma (ICP) etching to partially expose the n-type semiconductor layer. Thereafter, an n-type electrode made of Ti / Al / Au is formed on a part of the exposed portion of the n-type AlGaN layer, and then a p-type electrode made of Ni / Au is formed on the p-type GaN layer in order, and the n-type electrode and the p-type electrode are formed. A pad layer made of Ti / Ni / Au was formed on the electrode. Thereafter, the back surface of the AlN substrate was mechanically polished to make the wafer thickness 100 ⁇ m.
  • ICP inductively coupled plasma
  • the area where the n-type AlGaN layer is exposed accounts for 87.1% of the entire chip area, the ratio of the n-type electrode area accounts for 6.7%, and the p-type electrode
  • the area occupied by the p-type GaN layer is 5.4%, and the area where the p-type GaN layer is exposed is 0.8% (the exposed area of the p-type contact layer and the p-type electrode in the remaining area is 48.%).
  • the electrode layout was designed to be 1%). The light output of the thus produced ultraviolet light emitting device was measured with a photodiode.
  • a UV curable resist was applied to the back surface (machine polished surface) of the produced ultraviolet light emitting element wafer so that the film thickness was 120 nm, and a periodic structure having an array period of 300 nm, a pillar height of 300 nm, and a diameter of 180 nm was transferred using a nanoimprint apparatus.
  • UV light having a wavelength of 365 nm was irradiated to cure the resist.
  • an ultraviolet light emitting element wafer was introduced into an ICP etching apparatus, and etching treatment was performed for 20 minutes using trifluoromethane (CHF 3 ) gas. Then, in order to remove the residue of UV hardening resist, the process for 15 minutes was performed with the UV ozone apparatus. Finally, the wafer was immersed in hydrochloric acid at 40 ° C. for 15 minutes. The purpose of immersing in hydrochloric acid is to spontaneously form an uneven structure finer than the periodic structure on the AlN substrate. By combining a periodic structure and a fine structure smaller than the periodic structure, a higher light output improvement effect can be obtained.
  • the surface of the semiconductor light emitting element substrate on which the electrode is formed is coated and cured in advance to be used as a protective film. After immersion in hydrochloric acid, the semiconductor light emitting device substrate was rinsed with ultrapure water, and a photoresist as a protective film was dissolved with a stripping solution.
  • an ultraviolet light emitting device of Example 1 composed of an AlN substrate having a pyramid structure with an arrangement period of 300 nm, a height of 250 nm, a diameter of 280 nm and a fine structure with an average diameter of 30 nm was produced.
  • the light output of the ultraviolet light emitting device of Example 1 produced in this way was measured with a photodiode.
  • the measurement of the light output was performed using an optical evaluation device manufactured by Optosystem Co., and the value obtained by dividing the light output after the uneven processing of the same element by the light output before the uneven processing was defined as the light output ratio.
  • Examples 2 to 4, Comparative Examples 1 to 4 An ultraviolet light emitting device was prepared in the same manner as in Example 1 except that the electrodes were laid out under the conditions shown in Table 1 with the exposed area of the n-type semiconductor layer, the exposed area of the p-type contact layer and the p-type electrode in the area of the ultraviolet light emitting device. The light output of the ultraviolet light emitting element was measured with a photodiode. The results are shown in Table 1.
  • Ultraviolet light emitting element 10 Support substrate 11: Light extraction surface 20: Semiconductor layer 21: n-type semiconductor layer 22: light-emitting layer 23: p-type semiconductor layer 31: n-type electrode 31 32: p-type electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

支持基板上に、ｎ型半導体層、発光層、ｐ型クラッド層、ｐ型コンタクト層がこの順で積層されたIII-Ｖ族窒化物半導体層を有し、ｎ型半導体層上にｎ型電極が、ｐ型コンタクト層上にｐ型電極を有し、支持基板におけるｎ型半導体層の積層面の反対側の面の少なくとも一部に凹凸構造を有する紫外発光素子であって、紫外発光素子の半導体層側を上面視した場合において、紫外発光素子の面積におけるｎ型半導体層の露出面積が、２０％以上９０％以下であり、且つ、残部の面積におけるｐ型コンタクト層及びｐ型電極の露出面積が５％以上、５０％以下であることを特徴とする紫外発光素子を提供する。

Description

半導体発光素子及びその製造方法
　本発明は、発光ダイオード（ＬＥＤ）などの紫外発光素子に関し、特に素子内で発光した光の外部への光取出しについて改善をはかった紫外発光素子に関する。
　紫外発光素子は、支持基板の上にｎ型半導体層、発光層、ｐ型半導体層が順に積層されており、さらにｐ型半導体層上にｐ型電極、ｎ型半導体層上にｎ型電極が形成されている。斯様な構成の紫外発光素子のｐ型電極とｎ型電極間に電圧を印加すると、ｐ型半導体層の正孔とｎ型半導体層の電子が発光層で再結合し、発光層のバンドギャップに対応した光を放出（発光）する。上記発光層にて発光した光は、紫外発光素子の各層を通過した後に外部に取り出されるが、上記構成の紫外発光素子の場合、NiやAu等を用いている電極や主にGaNで構成されるｐ型コンタクト層は、紫外光を吸収するため、電極面側からはほとんど光を取り出すことができない。このため、上記発光層にて発光した光は、発光層からｎ型半導体層及び支持基板を通過し、支持基板側から光が取り出されることが一般的である。支持基板側より効率的に光を取り出すためには、発光層～支持基板までの半導体素子層及び支持基板は発光波長に対して高い透過性を有する必要がある。
　また、光については、屈折率の異なる媒質の境界、つまり層界面や表面などを通過する際には必ず一定割合の反射が起こる。特に屈折率の大きな媒質から小さな媒質に光が進む場合には光の全反射が起こり、臨界角以上の光は外部に取り出すことができない。半導体発光素子の表面、つまり空気（または封止材料）と紫外発光素子との界面では、両媒質間の屈折率差が大きくなるため、全反射の起こる臨界角が小さくなり、結果的に界面において全反射される光の割合は増大してしまい、光取出し効率を悪化させる問題がある。例えば、屈折率２．４のＡｌＮ単結晶が支持基板の場合、スネルの法則から臨界角は２４．６°と計算され、それ以上の入射角をもつ光は全て全反射される。従って、ＡｌＮ基板上に発光層としてＡｌＧａＮ層を積層した半導体発光素子における、ＡｌＮ基板の表面（光取出し面）側から取り出せる光の取出し効率は、計算上約４％と極めて低いことが知られている。
　そこで、このような問題に対し、光取出し効率を向上させる目的で、基板表面（光取出し面）にナノメートルスケールの凹凸構造を設けた半導体発光素子が提案されている。例えば特許文献１では、発光層より発光される光の平均光学波長の２倍以下となる平均周期を有する凹凸構造を、光取出し面に設けることが開示されている。このような凹凸構成を形成することにより、光取出し面における全反射される光の割の割合を低減する（すなわち素子表面での光の反射を抑制する）方法が提案されている。このような方法により光取出し効率を向上するものの、凹凸構造の形状や発光波長によって光取出し効率が大きく変動するため、十分な光取出し効率とは言えず、更なる光取り出し効率の向上が求められていた。
　このような観点から、基板表面（光取出し面）の設ける凹凸構造について種々の検討が進められている。例えば、特許文献２では、光取出し面および半導体発光素子内において互いに屈折率の異なる２つの層の界面の少なくともいずれか一方には、発光層から出射される光の波長の０．５倍を超える周期を有する周期凹凸構造と、周期凹凸構造の表面上に位置し、光の波長の０．５倍以下である平均直径を有する微細凹凸構造とを有する半導体発光素子が提案されている。
　このように、光取り出し面に凹凸構造を形成することで支持基板内部での全反射を低減することが可能となるが、支持基板の界面での散乱やフレネル反射による影響等で外部に取出すことができない光が存在するため、全ての光を外部に取出せるわけではない。これらの光が紫外発光素子層間での界面反射等で進行方向を変えて再び光取出し面に到達すると、同様に一部の光は外部へ取出され、残りの光は紫外発光素子層側へ反射する。このように、外部へ取出されない光は、支持基板と紫外発光素子層との間を繰り返し反射して伝播するが、紫外発光素子層や電極での吸収により光強度は次第に減衰し、やがては消失してしまう。したがって、光取出し効率をさらに高めるためには、凹凸構造の形成に加えて、吸収等のロスを低減することが重要である。
　そこで、特許文献３には、紫外発光素子の光が取り出される面の全域あるいは一部に、発光層から放出された光の半導体層中の波長よりも大きなピッチで形成された凹凸から凹凸部と、光が取り出される側の面とは反対側の半導体層の面に上記光の反射率が高いアルミニウム等の金属やＤＢＲを用いた反射層を設ける発光素子が提案されている。
特開２００５－３５４０２０号公報 国際公開ＷＯ２０１５／０１６１５０号 特開２００７－２７３９７５
　しかしながら、本発明者らが、上記特許文献３に記載の方法にて、紫外発光素子の検討を行ったところ、反射層を半導体面上に積層したとしても、紫外発光素子の層構成によっては十分な光取り出し効率が得られない場合があることが、判明した。さらに、上記反射層として紫外光において高い反射率を有する金属としてアルミニウムが用いられているが、アルミニウムはｐ型コンタクト層やｐ型半導体層に対してオーミック接合を得ることが極めて難しく、発光効率が低下するという課題があることも判明した。
　したがって、本発明の目的は従来技術よりも高い光取り出し効率を有する紫外発光素子を提供することにある。
　本発明者は、上記課題を解決するため鋭意検討を行った。支持基板の上にｎ型半導体層、発光層、ｐ型半導体層が順に積層された紫外発光素子では、ｐ型電極とのオーミック接触を実現しやすくすると共に、ｐ型電極との接触抵抗を低減させることを目的に、ｐ型半導体層（ｐ型クラッド層）上にｐ型コンタクト層が形成される。このｐ型コンタクト層は、ｐ型クラッド層よりもバンドギャップが小さく、Ａｌ組成の小さいｐ型ＡｌＧａＮ層やｐ型ＧａＮ層が用いられている。しかしながら、このコンタクト層に用いられているＡｌ組成の小さいｐ型ＡｌＧａＮ層やｐ型ＧａＮ層は紫外光を吸収するため、半導体層面上に反射層を設けても反射層に光が到達する前にｐ型コンタクト層が光を吸収してしまい、十分な光取り出し効率が得られないことを見出した。そこで、上記構成を有する紫外発光素子における層構成について詳細に検討を行った結果、ｎ型半導体層と空気界面において、発光層から発光された紫外光が全反射するという知見を得た。さらに紫外発光素子における層構成についてさらに検討を進めた結果、紫外発光素子の半導体層におけるｎ型半導体層の露出面積、及びｐ型コンタクト層及びｐ型電極の露出面積を制御することにより、支持基板の光取り出し面からの光取り出し効率が向上することを見出し、本発明を完成させるに至った。
　すなわち本発明は、
　支持基板上に、ｎ型半導体層、発光層、ｐ型クラッド層、ｐ型コンタクト層がこの順で積層されたIII-Ｖ族窒化物半導体層を有し、ｎ型半導体層上にｎ型電極が、ｐ型コンタクト層上にｐ型電極を有し、支持基板におけるｎ型半導体層の積層面の反対側の面の少なくとも一部に凹凸構造を有する紫外発光素子であって、
　紫外発光素子の半導体層側を上面視した場合において、
　紫外発光素子の面積におけるｎ型半導体層の露出面積が、２０％以上９０％以下であり、
　且つ、残部の面積におけるｐ型コンタクト層及びｐ型電極の露出面積が５％以上、５０％以下
　であることを特徴とする紫外発光素子である。
　上記本発明の紫外発光素子は以下の態様が好適に採り得る。
１）発光波長における前記ｎ型半導体層の屈折率が２．０以上であること。
２）発光波長における前記支持基板の吸収係数が３０ｃｍ-1以下であること。
３）発光波長におけるｎ型半導体層の吸収係数が１０ｃｍ-1以下であること。
４）前記支持基板がＡｌＮ単結晶基板であること。
５）前記ｐ型クラッド層が、組成式ＡｌXＧａ1-XＮ（０＜Ｘ≦１）で示されるｐ型ＡｌＧａＮ層であり、前記ｐ型コンタクト層が、組成式ＡｌyＧａ1-yＮ（０＜Ｙ≦１、且つＹ≦Ｘ）で示されるｐ型ＡｌＧａＮ層であること。
　本発明によれば、紫外発光素子における、光取り出し面からの光取出し効率を向上させることが可能となる。
　本発明の紫外発光素子は、発光層から発光された紫外光を吸収するｐ型コンタクト層及びｐ型電極の露出面積を制御し、且つ、空気界面において上記紫外光が全反射する性質をもつｎ型半導体層の露出面積を増やすことが特徴である。このような本発明の構成することにより、凹凸構造を形成する光取出し面で内部へ反射した光がｎ型半導体層と空気界面で反射（全反射）し、光取出し面より外部に取出すことが可能となる。また、該反射光がｐ型コンタクト層やｐ型電極で吸収されることを抑制することができる。さらに、反射層として金属を用いる必要がなく、電極のコンタクト性も損なわれることはない。さらに、ｎ型半導体層に高屈折率の材料を用いれば、空気との界面で生じる全反射の臨界角を小さくすることができ、ほとんどの光をロスなく光取出し面に反射させることが可能となる。加えて、紫外光に対して透過性が高いｎ型半導体層、支持基板を用いれば、複数回反射により光路長が長くなったとしても光強度のロスを抑制することが可能である。
本発明の紫外発光素子の一例を示す模式断面図である。 図１の紫外発光素子の模式断面図を半導体層側より上面視した模式図である。
（紫外発光素子）
　まず本発明の紫外発光素子について説明する。図１は、本発明の紫外発光素子の一例の模式断面図である。
　紫外発光素子１は、支持基板１０上に半導体層２０が積層されている。半導体層２０は、支持基板１０上にｎ型半導体層２１、発光層２２、ｐ型半導体層２３がこの順で積層されている。また、ｐ型半導体層は、発光層上にｐ型クラッド層、さらにその上にｐ型コンタクト層を有している。また、ｎ型半導体層２１、ｐ型半導体層２３上にはそれぞれｎ型電極３１、ｐ型電極３２が形成されている。そして、支持基板１６の半導体層の積層面の反対側の光取り出し面１１には、凹凸構造２１が形成されている。また、支持基板１０とｎ型半導体層２１との間には、ｎ型半導体層との格子定数差を緩和するために緩衝層があってもよい。
　本発明の紫外発光素子は、発光層から発光された紫外光を吸収するｐ型コンタクト層及びｐ型電極の露出面積を制御し、且つ、空気界面において上記紫外光が全反射する性質をもつｎ型半導体層の露出面積を増やすことが特徴である。すなわち、本発明の紫外発光素子においては、該発光素子の半導体層を上面視した場合において、紫外発光素子の面積におけるｎ型半導体層の露出面積が、２０％以上９０％以下であり、且つ、残部の面積におけるｐ型コンタクト層及びｐ型電極の露出面積が５％以上５０％以下であることが必要である。
　図２は、図１の紫外発光素子の模式断面図を半導体層側より上面視した模式図である。模式図では、半導体層２０の中心部にｐ型電極３２が形成されており、その周囲にｐ型半導体層２３、さらにその周囲にｎ型電極３１が配置されている。ｎ型電極３１の周囲はｎ型半導体層２１であり、半導体層２０の面積におけるｎ型半導体層２１の面積が２０％以上９０％以下であり、且つ、残部の面積におけるｐ型コンタクト層２３及びｐ型電極３２の露出面積が５％以上５０％以下である。
　上述した通り、ｎ型半導体層と空気界面において、発光層から発光された紫外光が全反射する一方、ＮｉやＡｕ等の金属を用いる電極や、ｐ型コンタクト層は、紫外光を吸収する性質を有する。従って、紫外発光素子を半導体層側から上面視した際に、ｎ型半導体層の露出面積をできるだけ大きくすることで、発光層から発光された紫外光の吸収を抑制し、光取出し面からの光取り出し効率を向上させることが可能となる。
　一方、発光層にて十分な紫外光を発光させるためには、紫外発光素子に十分な電流を流す必要がある。従って電極の露出面積を小さくする程、電極での印加電圧を大きくする必要があり、長時間の動作による電極の劣化が懸念される。
　従って、光取り出し効率と印加電圧の関係を考慮し、ｎ型半導体層の露出面積は３０％以上７０％以下の範囲とすることが好ましい。また、残部の面積におけるｐ型コンタクト層及びｐ型電極の露出面積は、１０％～４０％の範囲とすることが好ましい。
　以下、各構成要素について個別に説明する。
　＜支持基板１０＞
　本発明の紫外発光素子における支持基板１０としては、半導体を用いた紫外発光素子に用いられる基板であれば特に制限されるものではなく、公知の方法で製造された、公知の基板を用いることができる。具体的には、ＡｌＮ基板、ＧａＮ基板、サファイア基板、ＳｉＣ基板、Ｓｉ基板等が挙げられる。中でもＡｌＮ基板、及びサファイア基板が紫外光（２１０～３６５ｎｍ）に対する透過性の点から好ましい。
　＜光取り出し面１１＞
　支持基板の光取出し面１１は、支持基板１０の半導体層の積層面の反対側であり、光取出し面１６Ａの少なくとも一部には凹凸構造が形成される。該凹凸構造の凸部の配列は周期的でもランダムでもよい。また、該凸部の高さは均一でもランダムでもよいが、高さが２０ｎｍ以上３０００ｎｍ以下の範囲を満たすことが好ましい。凸部の形状は特に限定されるものではないが、柱状体、錐体、球体等が挙げられる。
　凹凸構造の形成方法は様々あるが、周期的な構造であれば、電子線リソグラフィ法、フォトリソグラフィ法、ナノインプリントリソグラフィ法等の方法でマスクパターンを形成後、ＩＣＰやＲＩＥ等のドライエッチングで基板を加工する方法が公知となっている。ドライエッチング工程では、エッチングガスとして塩素系やフッ素系、臭素系のガスを使用することが好ましい。また、上述したエッチングガスに水素や酸素、アルゴン等を混合させたガスを用いてもよい。一方でランダムな構造の場合は、ウェットエッチング等の方法で形成することが可能である。
　さらに、凹凸構造の上に樹脂、ガラス、石英等の封止材を形成してもよい。
　＜III-Ｖ族窒化物半導体層２０＞
　支持基板１０上にはｎ型半導体層２１、発光層２２、ｐ型クラッド層、ｐ型コンタクト層がこの順で積層されたIII-Ｖ族窒化物半導体層２０が形成される。III-Ｖ族窒化物半導体は、組成式ＡｌxＩｎyＧａzＮ（ｘ、ｙ、ｚは、０＜ｘ≦１．０、０≦ｙ≦０．１、０≦ｚ＜１．０を満たす有理数とし、ｘ＋ｙ＋ｚ＝１．０である）で示される（以下、単に「半導体層」ともいう）。なお、支持基板１０とｎ型半導体層２１の間には、支持基板１０とｎ型半導体層２１との格子定数差を緩和するための緩衝層を形成してもよい。
　半導体層２０は、例えば、有機金属化学気相成長法（ＭＯＣＶＤ法）によって製造することができる。具体的には、市販の装置を使用し、前記支持基板上に、ＩＩＩ族原料ガス、例えば、トリメチルアルミニウム、トリメチルガリウムのような有機金属のガスと、窒素源ガス、例えば、アンモニアガスのような原料ガスを供給することにより、ｎ型の半導体層２１、発光層２２、ｐ型半導体層２３を順次結晶成長することにより製造することができる。ＭＯＣＶＤ法により紫外発光素子を製造する条件は、公知の方法を採用することができる。また、本発明の紫外発光素子は、ＭＯＣＶＤ法以外の方法で製造することもできる。その他の製造方法として具体的には、有機金属気相成長法（ＭＯＶＰＥ法）、分子線エピタキシー法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ法）等の方法が挙げられる。
　＜ｎ型半導体層２１＞
　ｎ型半導体層２１は上記組成式で表され、紫外光の透過率の観点から０．３＜ｘ＜１．０の範囲を満たすことが好ましい。ｎ型半導体層２１は、ｎ型のドーパントがドープされている単結晶の層である。ｎ型のドーパントとしては特に限定されるものではないが、Ｓｉ、Ｇｅ等が挙げられる。ｎ型ドーパントの濃度としては、１．０×１０17／ｃｍ3以上１．０×１０21／ｃｍ3以下としてもよい。また、ｎ型半導体層２１の結晶性およびコンタクト特性の両観点から、ｎ型ドーパントの濃度として好ましくは、１．０×１０17／ｃｍ3以上１．０×１０21／ｃｍ3以下、特に１．０×１０18／ｃｍ3以上１．０×１０20／ｃｍ3以下であることが好ましい。
　上記ｎ型半導体層２１の膜厚は特に制限されるものでなく、通常１００ｎｍ以上１００００ｎｍ以下の範囲で選択される。結晶性ならびに導電性の観点から、５００ｎｍ以上５０００ｎｍ以下であることが好ましい。
　＜発光層２２＞
　発光層２２は、ｎ型半導体層２１の上に形成される。発光層２２は少なくとも一以上の井戸層を有する層である。井戸層を複数有する多重量子井戸構造である場合には、前記組成式から構成されるバリア層とが交互に積層される。井戸層の組成は発光波長に応じて適宜調整し、バリア層の組成は、井戸層のバンドギャップエネルギーがバリア層のバンドギャップエネルギーよりも小さくなる（ｘを小さくし、ｚを大きくする）ように組成を決定すればよい。発光波長２６０ｎｍの紫外発光素子の場合、井戸層の組成は、０．３＜ｘ＜０．７であることが好ましく、バリア層の組成は、０．４＜ｘ＜１．０であることが好ましい。井戸層２２の膜厚は１ｎｍ以上であり、生産安定性等を考慮すると２ｎｍ以上であることが好ましい。井戸層の膜厚上限値は発光波長との兼ね合いであるが、１０ｎｍ以下であることが好ましい。また、バリア層の膜厚は１ｎｍ以上であり、井戸層と同様に２ｎｍ以上であることが好ましい。バリア層の膜厚上限値は３０ｎｍ以下であることが好ましい。
　＜ｐ型半導体層２３＞
　ｐ型半導体層２３は、発光層２２の上に形成される。ｐ型半導体層２３は、発光層２２上にｐ型クラッド層（図示せず）、さらにその上にｐ型コンタクト層（図示せず）を有している。ｐ型半導体層２３は、上記組成式で表されｐ型のドーパントがドープされている単結晶の層である。ｐ型のドーパントとしてはＭｇが挙げられる。ｐ型クラッド層は発光層２２よりもバンドギャップエネルギーが大きいことが好ましい。つまり、ｐ型クラッド層のＡｌ組成は発光層のＡｌ組成よりも大きいことが好ましい。その理由は、発光層に電子を効率よく閉じ込めるためである。
　ｐ型クラッド層のドーパントの濃度として好ましくは、１．０×１０17／ｃｍ3以上１．０×１０21／ｃｍ3以下であり、特に１．０×１０18／ｃｍ3以上１．０×１０20／ｃｍ3以下であることが好ましい。
　バンドギャップエネルギーの点から、ｐ型クラッド層の組成は、０．５＜ｘ＜１．０であることが好ましい。
　ｐ型クラッド層の厚みは、特に制限されるものではないが、１ｎｍ以上１μｍ以下であることが好ましい。
　ｐ型コンタクト層は、上記ｐ型クラッド層６０の上に形成される。ｐ型コンタクト層を形成することにより、ｐ型電極とのオーミック接触を実現し易くするとともに、その接触抵抗の低減を実現し易くすることができる。
　また、ｐ型コンタクト層のＡｌ組成は、ｐ型クラッド層のＡｌ組成より小さいことが好ましく、コンタクト性の観点から、０≦ｘ＜０．３であることが好ましい。ｐ型コンタクト層のＡｌ組成が小さいほどｐ型電極３２とのコンタクト性は良化する。ｐ型コンタクト層のドーパントの濃度として好ましくは、１．０×１０17／ｃｍ3以上１．０×１０21／ｃｍ3以下であり、特に１．０×１０18／ｃｍ3以上１．０×１０20／ｃｍ3以下であることが好ましい。ｐ型コンタクト層の厚みは、特に制限されるものではないが、１ｎｍ以上１０００ｎｍ以下であることが好ましい。
　＜電極＞
　ｎ型半導体層２１、ｐ型半導体層２３上にはそれぞれｎ型電極３１、ｐ型電極３２が形成される。上述のとおり、本発明の紫外発光素子は、発光層２２から発光された紫外光を吸収するｐ型コンタクト層及びｐ型電極３２の露出面積を制御し、且つ、空気界面において上記紫外光が全反射する性質をもつｎ型半導体層２１の露出面積を増やすことが特徴である。すなわち、本発明の紫外発光素子においては、該発光素子の半導体層を上面視した場合において、紫外発光素子の面積におけるｎ型半導体層２１の露出面積が、２０％以上９０％以下であり、且つ、残部の面積におけるｐ型コンタクト層及びｐ型電極３２の露出面積が５％以上５０％以下であることが必要である。特に、光取り出し効率と印加電圧の関係を考慮し、ｎ型半導体層２１の露出面積は３０％以上７０％以下の範囲とすることが好ましい。また、残部の面積におけるｐ型コンタクト層及びｐ型電極３２の露出面積は、１０％～４０％の範囲とすることが好ましい。
　以下電極層について詳細に説明する。
　＜ｎ型電極３１＞
　ｎ型電極３１は、ｎ型半導体層２１の露出面上に形成される。支持基板１０がｎ型導電性を有する場合は、支持基板上にｎ型電極を形成してもよい。前記ｎ型半導体層２１の露出面は以下のように形成される。紫外発光素子ウェハにエッチングマスクを形成し、誘導結合プラズマエッチング等のドライエッチングでｐ型半導体層２３、発光層２２、ならびに、ｎ型半導体層２１の一部をエッチングする。こうして露出したｎ型半導体層２１上に、ｎ型電極の材料は特に限定されるものではないが、Ａｌ、Ｔｉ、Ｖ、Ｎｉ、Ｃｒ、Ｍｏ、Ａｕ、Ｓｉ、ＩＴＯ等、または前記材料を含む化合物が好適に挙げられ、単層であっても多層であってもよい。前記材料の成膜方法は、真空蒸着、スパッタが好ましい。さらに、ｎ型電極のコンタクト性を向上させるために、５００℃～１１００℃で１０秒～１０分間熱処理を施すことが好ましい。
　＜ｐ型電極３２＞
　ｐ型電極３２は、ｐ型コンタクト層上に形成される。ｐ型電極３２の材料は特に限定されるものではないが、Ａｌ、Ｔｉ、Ｖ、Ｎｉ、Ｃｒ、Ｍｏ、Ａｕ、Ｓｉ、ＩＴＯ等、または前記材料を含む化合物が好適に挙げられ、単層であっても多層であってもよい。前記材料の成膜方法は、真空蒸着、スパッタが好ましい。さらに、ｐ型電極３２のコンタクト性を向上させるために、２００℃～８００℃で１０秒～１０分間熱処理を施すことが好ましい。
　ｎ型電極３１、ｐ型電極３２のパターニング方法としては、フォトリソグラフィ法、電子線リソグラフィ法、インプリントリソグラフィ法等が挙げられるが、生産性を考慮すると、フォトリソグラフィ法が好ましい。以下に、フォトリソグラフィ法のプロセスを説明する。紫外発光素子ウェハのエピタキシャル成長面側にフォトレジストをスピンコートで塗布する。その後、フォトマスク越しに、塗布したフォトレジストに紫外線を部分的に照射する（露光）。そして、適切な現像液にウェハをさらせばフォトマスクのパターンが転写される。こうして作製したパターン上に電極材料を成膜し、最後にフォトレジストを適切な溶媒で除去すれば、電極材料をパターニングすることができる。
　電極層のパターニング手法としては、以下の方法も挙げられる。はじめに、電極材料を全面に成膜し、その上にフォトレジストを塗布、露光、現像してフォトレジストをパターニングする。その後、フォトレジストをエッチングマスクとして、ドライエッチングもしくはウェットエッチングで電極材料を部分的にエッチングし、最後にフォトレジストを適切な溶媒で除去する。こうして、電極層をパターニングすることができる。
　以下、実施例を挙げて本発明を詳細に説明するが、本発明は以下の実施例に限定されるものではない。
　（実施例１）
　ＨＶＰＥ法で作製した単結晶ＡｌＮ基板上にＭＯＣＶＤ法によってｎ型ＡｌＧａＮ層、活性層（発光層）、ｐ型ＧａＮを順次エピタキシャル成長して、紫外発光素子ウェハを得た。また、発光波長が２６５ｎｍとなるように組成を調整した。
　該ウェハにエッチングマスクを形成し、誘導結合プラズマ（ＩＣＰ）エッチングで前記エッチングマスクで覆われていない領域をエッチングし、ｎ型半導体層を部分的に露出させた。その後、ｎ型ＡｌＧａＮ層の露出部の一部にＴｉ／Ａｌ／Ａｕからなるｎ型電極、次いでｐ型ＧａＮ層上にＮｉ／Ａｕからなるｐ型電極を順次形成し、ｎ型電極ならびにｐ型電極上にＴｉ／Ｎｉ／Ａｕからなるパッド層を形成した。その後、前記ＡｌＮ基板の裏面を機械研磨して、ウェハの厚みを１００μｍとした。
　電極が形成された平面において、ｎ型ＡｌＧａＮ層が露出されている領域がチップ全体の面積を占める割合は８７．１％、ｎ型電極の面積が占める同割合は６．７％、ｐ型電極の面積が占める同割合は５．４％、ｐ型ＧａＮ層が露出されている領域が占める同割合は０．８％（残部の面積におけるｐ型コンタクト層及びｐ型電極の露出面積は４８．１％）となるように電極レイアウトを設計した。こうして作製した紫外発光素子の光出力をフォトダイオードで測定した。
　作製した紫外発光素子ウェハの裏面（機械研磨面）にＵＶ硬化レジストを膜厚が１２０ｎｍとなるように塗布し、ナノインプリント装置で配列周期３００ｎｍ、ピラー高さ３００ｎｍ、直径１８０ｎｍの周期構造を転写した。３ＭＰaの圧力で樹脂モールドをプレスした状態で、波長３６５ｎｍのＵＶ光を照射してレジストを硬化させた。
　続いて、ＩＣＰエッチング装置に紫外発光素子ウェハを導入し、三フッ化メタン（ＣＨＦ3）ガスを用いてエッチング処理を２０分間施した。その後、ＵＶ硬化レジストの残渣を除去するために、ＵＶオゾン装置で１５分間の処理を施した。最後に、４０℃の塩酸中にウェハを１５分間浸漬させた。塩酸に浸漬させる目的は、ＡｌＮ基板に前記周期構造よりも微細な凹凸構造を自発的に形成させるためである。周期構造と周期構造よりも小さい微細構造を組み合わせることで、より高い光出力向上効果が得られる。紫外発光素子ウェハの電極金属が塩酸によって腐食することを防止するため、半導体発光素子基板の電極を形成している面には予めフォトレジストを塗布、硬化させて保護膜として用いた。塩酸への浸漬後、超純水で半導体発光素子基板をリンスし、保護膜としてのフォトレジストを剥離液で溶解した。
　これにより、配列周期３００ｎｍ、高さ２５０ｎｍ、直径２８０ｎｍの錐体構造と平均直径３０ｎｍの微細構造とを有するＡｌＮ基板からなる実施例１の紫外発光素子を作製した。こうして作製した実施例１の紫外発光素子の光出力をフォトダイオードで測定した。
　光出力の測定は、オプトシステム社製の光学評価装置を用いておこない、同一素子の凹凸加工後の光出力を凹凸加工前の光出力で割った値を光出力比と定義した。
　（実施例２～４、比較例１～４）
　紫外発光素子の面積におけるｎ型半導体層の露出面積、ｐ型コンタクト層及びｐ型電極の露出面積を表１の条件にて電極をレイアウトした以外は実施例１と同様にして紫外発光素子を作成し、紫外発光素子の光出力をフォトダイオードで測定した。結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　　１：紫外発光素子
　１０：支持基板
　１１：光取り出し面
　２０：半導体層
　２１：ｎ型半導体層
　２２：発光層
　２３：ｐ型半導体層
　３１：ｎ型電極３１
　３２：ｐ型電極

Claims (6)

  1. 　支持基板上に、ｎ型半導体層、発光層、ｐ型クラッド層、ｐ型コンタクト層がこの順で積層されたIII-Ｖ族窒化物半導体層を有し、前記ｎ型半導体層上にｎ型電極が、前記ｐ型コンタクト層上にｐ型電極を有し、前記支持基板における前記ｎ型半導体層の積層面の反対側の面の少なくとも一部に凹凸構造を有する紫外発光素子であって、
    　前記紫外発光素子の半導体層側を上面視した場合において、前記紫外発光素子の面積における前記ｎ型半導体層の露出面積が、２０％以上９０％以下であり、且つ、残部の面積における前記ｐ型コンタクト層及び前記ｐ型電極の露出面積が５％以上、５０％以下であることを特徴とする紫外発光素子。
  2. 　発光波長における前記ｎ型半導体層の屈折率が２．０以上であることを特徴とする請求項１に記載の紫外発光素子。
  3. 　発光波長における前記支持基板の吸収係数が３０ｃｍ-1以下であることを特徴とする請求項１又は２に記載の紫外発光素子。
  4. 　発光波長における前記ｎ型半導体層の吸収係数が１０ｃｍ-1以下であることを特徴とする請求項１～３のいずれか１項に記載の紫外発光素子。
  5. 　前記支持基板がＡｌＮ単結晶基板である請求項１～４のいずれか１項に記載の紫外発光素子。
  6. 　前記ｐ型クラッド層が、組成式ＡｌXＧａ1-XＮ（０＜Ｘ≦１）で示されるｐ型ＡｌＧａＮ層であり、前記ｐ型コンタクト層が、組成式ＡｌyＧａ1-yＮ（０＜Ｙ≦１、且つＹ≦Ｘ）で示されるｐ型ＡｌＧａＮ層である請求項１～５のいずれか１項に記載の紫外発光素子。
PCT/JP2017/027708 2016-08-02 2017-07-31 半導体発光素子及びその製造方法 WO2018025805A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/322,094 US10727371B2 (en) 2016-08-02 2017-07-31 Semiconductor light-emitting element and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-152298 2016-08-02
JP2016152298 2016-08-02

Publications (1)

Publication Number Publication Date
WO2018025805A1 true WO2018025805A1 (ja) 2018-02-08

Family

ID=61072954

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/027708 WO2018025805A1 (ja) 2016-08-02 2017-07-31 半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US10727371B2 (ja)
WO (1) WO2018025805A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228176B2 (ja) * 2017-11-10 2023-02-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209496A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子
JPH10270754A (ja) * 1997-03-24 1998-10-09 Sanyo Electric Co Ltd 半導体発光素子および発光ランプ
WO2005004247A1 (en) * 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP2006253647A (ja) * 2005-02-08 2006-09-21 Rohm Co Ltd 半導体発光素子およびその製法
JP2008141015A (ja) * 2006-12-01 2008-06-19 Mitsubishi Cable Ind Ltd 発光ダイオード素子
WO2015016150A1 (ja) * 2013-07-30 2015-02-05 独立行政法人情報通信研究機構 半導体発光素子およびその製造方法
JP2015531739A (ja) * 2012-08-23 2015-11-05 国立大学法人東京農工大学 高透明性窒化アルミニウム単結晶層、及びこれからなる素子
JP2016111085A (ja) * 2014-12-03 2016-06-20 株式会社トクヤマ 紫外発光素子パッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354020A (ja) 2004-05-10 2005-12-22 Univ Meijo 半導体発光素子製造方法および半導体発光素子
JP2007273975A (ja) 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP6579038B2 (ja) * 2016-05-30 2019-09-25 豊田合成株式会社 半導体発光素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209496A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子
JPH10270754A (ja) * 1997-03-24 1998-10-09 Sanyo Electric Co Ltd 半導体発光素子および発光ランプ
WO2005004247A1 (en) * 2003-07-03 2005-01-13 Epivalley Co., Ltd. Iii-nitride compound semiconductor light emitting device
JP2006253647A (ja) * 2005-02-08 2006-09-21 Rohm Co Ltd 半導体発光素子およびその製法
JP2008141015A (ja) * 2006-12-01 2008-06-19 Mitsubishi Cable Ind Ltd 発光ダイオード素子
JP2015531739A (ja) * 2012-08-23 2015-11-05 国立大学法人東京農工大学 高透明性窒化アルミニウム単結晶層、及びこれからなる素子
WO2015016150A1 (ja) * 2013-07-30 2015-02-05 独立行政法人情報通信研究機構 半導体発光素子およびその製造方法
JP2016111085A (ja) * 2014-12-03 2016-06-20 株式会社トクヤマ 紫外発光素子パッケージ

Also Published As

Publication number Publication date
US20190172975A1 (en) 2019-06-06
US10727371B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
US10811577B2 (en) Semiconductor light emitting element and method for manufacturing the same
US20090057700A1 (en) Light emitting element and a manufacturing method thereof
US9000414B2 (en) Light emitting diode having heterogeneous protrusion structures
US20130037839A1 (en) Semiconductor light emitting element
JP2008283037A (ja) 発光素子
JP2009054882A (ja) 発光装置の製造方法
KR101023135B1 (ko) 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
TW201403862A (zh) 具有奈米柱之發光元件及其製造方法
US8404504B1 (en) Method for making light emitting diode
Zhang et al. Enhancing the light extraction efficiency for AlGaN-based DUV LEDs with a laterally over-etched p-GaN layer at the top of truncated cones
KR101274651B1 (ko) 발광 다이오드 및 이의 제조 방법
TWI689109B (zh) 垂直式紫外線發光裝置及其製造方法
TWI593137B (zh) 具有異質材料結構之發光元件及其製造方法
US9029889B2 (en) Light emitting diode
US9041030B2 (en) Light emitting diode
JP2008226962A (ja) 半導体発光素子およびその製造方法
WO2018025805A1 (ja) 半導体発光素子及びその製造方法
US9876136B2 (en) Separation method of GaN substrate by wet etching
KR20130046402A (ko) 반도체 발광소자 및 그 제조방법
KR101613557B1 (ko) 질화물 반도체 소자 및 그 제조방법
TWI446575B (zh) 光電半導體晶片及其製造方法
JP5866044B1 (ja) 発光素子の製造方法及び発光素子
KR101346802B1 (ko) 개선된 광 추출 효율을 갖는 발광다이오드 및 그것을 제조하는 방법
KR100710087B1 (ko) 발광 다이오드의 형성방법
JP2009043895A (ja) 発光素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17836910

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17836910

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP