TWI437731B - 一種具有提升光取出率之半導體光電元件及其製造方法 - Google Patents

一種具有提升光取出率之半導體光電元件及其製造方法 Download PDF

Info

Publication number
TWI437731B
TWI437731B TW098107255A TW98107255A TWI437731B TW I437731 B TWI437731 B TW I437731B TW 098107255 A TW098107255 A TW 098107255A TW 98107255 A TW98107255 A TW 98107255A TW I437731 B TWI437731 B TW I437731B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
extraction rate
light extraction
rate according
Prior art date
Application number
TW098107255A
Other languages
English (en)
Other versions
TW201034239A (en
Inventor
Peng Yi Wu
Shih Cheng Huang
Chih Pang Ma
Po Min Tu
Ying Chao Yeh
Wen Yu Lin
Shih Hsiung Chan
Original Assignee
Advanced Optoelectronic Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Optoelectronic Tech filed Critical Advanced Optoelectronic Tech
Priority to TW098107255A priority Critical patent/TWI437731B/zh
Priority to US12/717,671 priority patent/US20100224900A1/en
Publication of TW201034239A publication Critical patent/TW201034239A/zh
Application granted granted Critical
Publication of TWI437731B publication Critical patent/TWI437731B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

一種具有提升光取出率之半導體光電元件及其製造方法
本發明是有關一種半導體光電元件之結構及其製造方法,特別是有關包含突出結構之半導體光電元件之結構及其製造方法。
發光二極體(Light Emitting Diode;簡稱LED),係為一種可將電能轉化為光能之電子元件,並同時具備二極體的特性。發光二極體最特別之處在於只有從正極通電才會發光,一般給予直流電時,發光二極體會穩定地發光。但如果接上交流電,發光二極體會呈現閃爍的型態。閃爍的頻率依據輸入交流電的頻率而定。發光二極體的發光原理是外加電壓,使得電子與電洞在半導體內結合後,將能量以光的形式釋放。
對於發光二極體而言,壽命長、低發熱量及低耗電量,並且可以節約能源及減少污染是最大的優點。發光二極體的應用面很廣,然而發光效率為其中一個有待提升的問題,也始終困擾著發光二極體照明技術的推廣普及。發光效率要提升,有效增加光取出效率就是其中一個方法。
傳統的發光二極體結構受限於全反射及橫向波導效應,無法將發 光層所產生的光全部取出,使得發光二極體整體的取光率偏低。
以氮化鎵系(GaN)三族氮化物發光二極體為例,氮化鎵(GaN)的折射率為2.5,空氣折射率為1。假定光的射出是在均勻的光學表面,可以計算出來全反射的臨界角為23.5度。當光從氮化鎵(GaN)發光二極體發光層射出,只要入射角度大於23.5度,就會全部反射回材料內部。目前發展出許多技術試著有效提升光之取出效率,而表面微結構製程是提高發光二極體出光效率的其中一個有效技術。
“Light Output Improvement of InGaN-Based Light-Emitting Diodes by Microchannel Structure”,IEEE PHOTONICS TECHNOLOGY LETTERS.VOL.19,NO.15,AUSUST1,200以及“III-Nitride-Based Microarray Light-Emitting Diodes with Enhanced Light Extraction Efficiency”,Japanese Journal of Applied Physics Vol.47,No.8,2008,pp.6757-6759兩篇學術期刊皆以增加半導體發光元件之光取出率為目的。在元件的發光區域表面上蝕刻形成圓柱圖形的圖案,其蝕刻的深度也會影響到光取出率。請參考第一圖,係為元件發光區域表面上蝕刻刻度之深淺比較。當蝕刻圖案之刻度深度到達n型接觸層比蝕刻圖案刻度深度在p型接觸層表面上發光強度增加約40%,可提高發光元件之光取出率。由於其研究主要在發光區域進行蝕刻,同時使得原來的發光面積也減少了。
另外,由中華民國專利公開號碼200701521、美國專利公告號碼US 6953952 B2、美國專利公告號碼US 7358544 B2以及美國專利 公開號碼US 2007/0228393之發明所述,該發明於發光區域外圍形成複數個柱狀結構,並圍繞於前述之發光區域。其柱狀結構之高度與發光區域之高度可以相等。柱狀之角度範圍約30~80度,以降低全反射之現象。請參考第二圖,係顯示先前技術之半導體光電元件同面電極形式俯視圖。發光區域121上形成一p型電極114,發光區域旁邊形成一n型電極113。複數個柱狀結構119位於元件切割平臺118上,以及圍繞於前述發光區域121與前述n型電極113周圍。前述複數個柱狀結構119之間包含複數個隙縫120。接下來,請參考第三圖,係為第二圖之A至A’截面示意圖。一發光區域121上方形成一透明導電層109。一p型電極114位於前述透明導電層109上方。一n型電極113形成於n型導通層104上,以及位於前述發光區域121旁邊。複數個柱狀結構119位於元件切割平臺118上,彼此之間間隔著複數個隙縫120。一保護層115覆蓋於前述發光區域121及複數個柱狀結構119上方。由於光無方向性,且光子的位置分佈在發光層的每一點。其結構可以使得大部份光線經由柱狀結構之角度及高度改變光線折射角度而射出,因此而提高光取出率。但是,光子亦可能遇到柱狀結構之間的縫隙而讓光線無法射出,仍然在發光區域之結構內全反射或是折射,最後轉換成熱能。
因此,本發明提供一種可增加發光面積並且達到提高發光率之半導體光電結構,將改善上述之缺失。
鑒於上述之發明背景中,為了符合產業利益之需求,本發明提供 一種半導體光電元件之結構。在發光結構上同時蝕刻第一發光區域即為主要發光區域及第二發光區域即為次發光區域。複數個洞孔位於前述第二發光區域,且與前述第二發光區域圍繞於前述第一發光區域外圍。一透明導電層覆蓋於前述第一發光區域與前述第二發光區域。
本發明之一目的係為增加半導體光電元件之發光面積。
本發明之另一目的係為提高半導體光電元件之光取出效率。
101‧‧‧基板
102‧‧‧緩衝層
103‧‧‧GaN層
104‧‧‧n型導通層
109‧‧‧透明導電層
110‧‧‧第一發光區域
111‧‧‧第二發光區域
112‧‧‧孔洞
113‧‧‧n型電極
114‧‧‧p型電極
115‧‧‧保護層
116‧‧‧金屬層
117‧‧‧導電材料層
105‧‧‧發光層
106‧‧‧電子阻擋層
107‧‧‧p型導通層
108‧‧‧發光結構
118‧‧‧元件切割平臺
119‧‧‧柱狀結構
120‧‧‧縫隙
121‧‧‧發光區域
122‧‧‧孔洞直徑
123‧‧‧孔洞高度
124‧‧‧孔洞側邊
125‧‧‧第一表面
126‧‧‧第二表面
第一圖,係為元件發光區域表面上蝕刻刻度之深淺比較;第二圖,係顯示先前技術半導體光電元件同面電極形式俯視圖;第三圖,係為第二圖之A至A’之截面示意圖;第四圖,係為本發明之半導體光電元件之同面電極形式俯視圖;第五(a)圖至第五(g)圖,係為第四圖B到B’之截面的各步驟結構形成示意圖;第六圖,係為孔洞示意圖;第七圖,係為本發明之半導體光電元件之雙面電極形式俯視圖;第八圖,係為第七圖C到C’之截面的示意圖;以及第九(a)圖至第九(d)圖,係為半導體光電元件分離式雙面電極形式結構形成示意圖。
本發明在此所探討的方向為一種提升光取出率之半導體光電元件結構及其製造方法。為了能徹底地瞭解本發明,將在下列的描述中提出詳盡的步驟及其組成。顯然地,本發明的施行並未限定於半導體光電製程之技藝者所熟習的特殊細節。另一方面,眾所周知的組成或步驟並未描述於細節中,以避免造成本發明不必要之限制。本發明的較佳實施例會詳細描述如下,然而除了這些詳細描述之外,本發明還可以廣泛地施行在其他的實施例中,且本發明的範圍不受限定,其以之後的專利範圍為準。
本發明係利用半導體光電元件結構經磊晶後,藉由蝕刻形成第一發光區域即主要發光區域及第二發光區域即次發光區域。前述第二發光區域包含複數個孔洞及圍繞於該第一發光區域。因為光線是無方向性的,當發光區域之發光層產生光線後,光線除了從p型導通層方向射出外,同時也會朝內部方向或側邊方向射出。隨著光線從內部經由反射或折射後而自孔洞向外射出,增加發光面積及提高亮度外,亦達到半導體光電元件之光取出效益。
從本發明之手段中,本發明提供一種高效率光取出之光電半導體元件之結構,包含一基板,一第一發光區域,以及一第二發光區域。前述第二發光區域包含複數個孔洞並且圍繞於前述第一發光區域外圍。
前述第一發光區域以及前述第二發光區域包含一n型導通層,位於前述基板上。一發光層,位於前述n型導通層上。一p型導通層,位於前述發光層上。一透明導電層,位於前述p型導通層上。
一緩衝層,位於前述基板與前述n型導通層之間。一保護層,覆蓋於前述第一發光區域及前述第二發光區域,並曝露出前述p型電極,或是覆蓋於前述第一發光區域及前述第二發光區域,並曝露出前述p型電極及前述n型電極。
前述n型導通層包含摻質為矽(Si),前述p型導通層包含摻質為鎂(Mg)。
n型電極電性連接前述n型導通層,p型電極電性連接前述p型導通層。
前述孔洞之直徑介於0.1μm至10μm之間,前述孔洞之高度介於p型導通層及n型導通層之間以及前述孔洞之側壁為粗化表面。
前述基板可為藍寶石(Al2O3)基板、碳化矽(SiC)基板、鋁酸鋰基板(LiAlO2)、鎵酸鋰基板(LiGaO2)、矽(Si)基板、氮化鎵(GaN)基板,氧化鋅(ZnO)基板、氧化鋁鋅基板(AlZnO)、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵基板(GaSb)、磷化銦(InP)基板、砷化銦(InAs)基板或硒化鋅(ZnSe)基板。
前述緩衝層可為氮化鎵、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、或是InxGa1-xN/InyGa1-yN超晶格結構;x≠y。
前述透明導電層可為鎳金合金(Ni/Au)、氧化銦錫(Indium Tin Oxide;ITO)、氧化銦鋅(Indium Zinc Oxide;IZO)、氧化銦鎢(Indium Tungsten Oxide;IWO)或是氧化銦鎵(Indium Gallium Oxide;IGO)。
另外,本發明亦提供一種高效率光取出之光電半導體元件之製造方法,包含提供一基板,形成一發光結構在前述基板上。蝕刻前述發光結構以形成一第一發光區域以及一第二發光區域。前述第二發光區域包含複數個孔洞及圍繞於前述第一發光區域。
前述發光結構依序包含一n型導通層,位於前述基板上。一發光層,位於前述n型導通層上。一p型導通層,位於前述發光層上。一透明導通層,位於前述p型導通層。
一緩衝層,位於前述基板與前述n型導通層之間。一保護層覆蓋於前述第一發光區域及前述第二發光區域,並曝露出前述p型電極,或是覆蓋於前述第一發光區域及前述第二發光區域,並曝露出前述p型電極及前述n型電極。
上述的實施內容,將搭配圖示與各步驟的結構示意圖詳細介紹本發明的結構與各步驟的形成方式。
請參考第四圖,係為本發明之半導體光電元件之同面電極形式俯視圖。其第一發光區域110上形成一p型電極114。在前述發光區域110旁邊形成一n型電極113。一第二發光區域111圍繞於前述第一發光區域110與前述n型電極113周圍,並且包含複數個孔洞112。接下來,請參考第五(a)圖至第五(g)圖,係為第四圖B到B’之截面的各步驟結構形成示意圖。第五(a)圖所示,進行基板101表面之淨化處理。提供一基板101。前述基板101可為藍寶石(Al2O3)基板、碳化矽(SiC)基板、鋁酸鋰基板(LiAlO2)、鎵酸鋰基板(LiGaO2)、矽(Si)基板、氮化鎵(GaN)基板 、氧化鋅(ZnO)基板、氧化鋁鋅基板(AlZnO)、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵基板(GaSb)、磷化銦(InP)基板、砷化銦(InAs)基板或硒化鋅(ZnSe)基板。將基材表面進行清洗。例如:於充滿氫氣之環境中以1200℃溫度進行熱清洗(thermal cleaning)。再通入氨氣與三族元素之有機金屬先驅物(precursor)。可以採用鎵或銦之有機金屬化合物作為該有機金屬先驅物。例如:三甲基鋁(trimethylaluminum;TMAl)或是三乙基鋁(triethylaluminum;TEAl)、三甲基鎵(trimethylgallium;TMGa)、三乙基鎵(triethylgallium;TEGa)、及三甲基銦(trimethylindium;TMIn)及三乙基銦(triethylindium;TEIn)等。
第五(b)圖所示,係形成一緩衝層102於上述之基板101上。由於晶格結構與晶格常數是另一項選擇磊晶基板的重要依據。若基板與磊晶層之間晶格常數差異過大,往往需要先形成一緩衝層才可以得到較佳的磊晶品質。前述緩衝層102形成的方式是以化學氣相沉積法(Chemical Vapor Deposition;CVD)。例如在有機金屬化學氣相沉積(MOCVD;Metal Organic Chemical Vapor Deposition)機台或是分子束磊晶(MBE;Molecular Beam Epitaxy)機台中,以相對於後續正常磊晶溫度較低的環境長晶。例如氮化鋁鎵銦的一般長晶溫度約在800-1400℃之間,而緩衝層的長晶溫度約在250-700℃之間。當使用有機金屬化學氣相沉積法時,氮的先驅物可以是NH3或是N2。鎵的先驅物可以是三甲基鎵(trimethylgallium;TMGa)或是三乙基鎵( triethylgallium;TEGa)。而鋁的先驅物可以是三甲基鋁(trimethylaluminum;TMAl)或是三乙基鋁(triethylaluminum;TEAl),而銦的先驅物可以是三甲基銦(trimethylindium;TMIn)或是三乙基銦(triethylindium;TEIn)。反應室的壓力可以是低壓或是常壓。前述緩衝層102可為氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、或是InxGa1-xN/InyGa1-yN超晶格結構;x≠y。有關於形成InGaN/InGaN超晶格結構的技術,可以參閱先進開發光電股份有限公司的專利申請提案,台灣專利申請號096104378。
第五(c)圖所示,完成緩衝層102後,於緩衝層102上磊晶形成一發光結構108。為提升發光結構之磊晶晶格的成長品質,可先形成一無參雜的氮化鎵層(GaN)103或是氮化鋁鎵層(AlGaN)在緩衝層102上。形成一無摻雜氮化物層103後,摻雜四族的原子以形成n型導通層104。在本實施例中是矽原子(Si),而矽的先驅物在有機金屬化學氣相沉積機台中可以是矽甲烷(SiH4)或是矽乙烷(Si2H6)。n型導通層104的形成方式依序由高濃度參雜矽原子(Si)的氮化鎵層(GaN)或是氮化鋁鎵層(AlGaN)至低濃度摻雜矽原子(Si)的氮化鎵層或是氮化鋁鎵層(AlGaN)。高濃度參雜矽原子(Si)的氮化鎵層(GaN)或是氮化鋁鎵層(AlGaN)可以提供n型半導體之歐姆接觸(Ohmic Contact)。
接著是形成一發光層105在n型導通層104上。其中發光層105可以是單異質結構、雙異質結構、單量子井層或是多重量子井層結構。目前多採用多重量子井層結構,也就是多重量子井層/阻障層 的結構。量子井層可以使用氮化銦鎵(InGaN),而阻障層可以使用氮化鋁鎵(AlGaN)等的三元結構。另外,也可以採用四元結構,也就是使用氮化鋁鎵銦(AlxInyGa1-x-yN)同時作為量子井層以及阻障層。其中調整鋁與銦的比例使得氮化鋁鎵銦晶格的能階可以分別成為高能階的阻障層與低能階的量子井層。發光層105可以摻雜n型或是p型的摻雜子(dopant),可以是同時摻雜n型與p型的摻雜子,也可以完全不摻雜。並且,可以是量子井層摻雜而阻障層不摻雜、量子井層不摻雜而阻障層摻雜、量子井層與阻障層都摻雜或是量子井層與阻障層都不摻雜。再者,亦可以在量子井層的部份區域進行高濃度的摻雜(delta doping)。
之後,在發光層105上形成一p型導通的電子阻擋層106。p型導通的電子阻擋層106包括第一種III-V族半導體層,以及第二種III-V族半導體層。這兩種III-V族半導體層之能隙不同,且係具有週期性地重複沉積在上述發光層105上,前述週期性地重複沉積動作可形成能障較高的電子阻擋層(能障高於主動發光層的能障),用以阻擋過多電子(e-)溢流發光層105。前述第一種III-V族半導體層可為氮化鋁銦鎵(AlxInyGa1-x-yN)層,前述第二種III-V族半導體層可為氮化鋁銦鎵(AluInvGa1-u-vN)層。其中,0<x≦1,0≦y<1,x+y≦1,0≦u<1,0≦v≦1以及u+v≦1。當x=u時,y≠v。另外,前述III-V族半導體層亦可為氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化鋁銦(AlInN)。
最後,摻雜二族的原子以形成p型導通層107於電子阻擋層106上 。在本實施例中是鎂原子。而鎂的先驅物在有機金屬化學氣相沉積機台中可以是CP2Mg。p型導通層107的形成方式依序由低濃度參雜鎂原子(Mg)的氮化鎵層(GaN)或是氮化鋁鎵層(AlGaN)至高濃度參雜鎂原子(Mg)的氮化鎵層或是氮化鋁鎵層(AlGaN)。高濃度參雜鎂原子(Mg)的氮化鎵層(GaN)或是氮化鋁鎵層可以提供n型半導體之歐姆接觸(Ohmic Contact)。
第五(d)圖所示,接著形成一透明導電層109於前述之發光結構108上方。前述透明導電層109必須要有高穿透率和高導電特性,可以透光且使電流均勻分散。一般以蒸鍍,濺鍍等物理氣相沉積法形成透明導電層109於發光結構108上。其材料可為鎳金合金(Ni/Au)、氧化銦錫(Indium Tin Oxide;ITO)、氧化銦鋅(Indium Zinc Oxide;IZO)、氧化銦鎢(Indium Tungsten Oxide;IWO)或是氧化銦鎵(Indium Gallium Oxide;IGO)。
第五(e)圖所示,在覆蓋透明導電層109後,藉由光阻自旋塗佈機以離心力將光阻劑全面塗佈於透明導電層109之表面上方以形成光阻膜。再以光微影法(Photolithography)將光阻膜圖案化而形成遮罩,使得預計蝕刻部份顯露。再以電感式電漿蝕刻系統(Inductively coupled plasma etcher;ICP)蝕刻出第一發光區域110、第二發光區域111、複數個孔洞112位於前述第二發光區域111及暴露出n型導通層104。其中前述第二發光區域111與複數個孔洞112圍繞於前述第一發光區域110周圍。最後再去除光阻。
第五(f)圖所示,形成一p型電極114於第一發光區域110上與p 型導通層107電性連接。以及,形成一n型電極113與n型導通層104電性連接。前述p型電極114之材料可為鎳金合金(Ni/Au)、鉑金合金(Pt/Au)、鎢(W)或鈀(Pd)。前述n型電極114之材料可為鈦/鋁/鈦/金(Ti/Al/Ti/Au)或是鉛金合金(Pd/Au)。
最後,如第五(g)圖所示,形成一保護層115覆蓋於前述第一發光區域111以及第二發光區域111上方,並暴露出p型電極114及n型電極113以保持電性連接。保護層115主要是保護第一發光區域110以及第二發光區域111不易受到外界污染或受潮而導致受損。其材料可為二氧化矽(SiO2)或氮化矽(Si3N4)。
有關孔洞112特性之進一步說明。請參考第六圖,係為孔洞示意圖。其孔洞之直徑122介於0.1μm至10μm之間。孔洞之高度123介於p型導通層及n型導通層之間。孔洞的側邊124為粗糙表面,可利於光的折射。
一般商業上以使用藍寶石(Al2O3)基板為主,但因藍寶石基板有導電性不佳及不易散熱等缺點,可能降低半導體光電元件之信賴度(Reliability)。為減少前述之因素影響半導體光電元件之信賴度,本發明人亦採用碳化矽(SiC)基板、矽(Si)基板、氮化鎵(GaN)基板、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵基板(GaSb)、磷化銦(InP)基板、砷化銦(InAs)基板或硒化鋅(ZnSe)基板等具有導電性以及散熱性較佳等特性之基板,形成雙面電極形式的半導體光電元件結構。
請參考第七圖,係為本發明之半導體光電元件之雙面電極型式俯 視圖所示。一第一發光區域110上形成一p型電極114。一第二發光區域111圍繞於前述第一發光區域110周圍並包含複數個孔洞112。接下來,請參考第八圖,係為第七圖C到C’之截面的示意圖。一第一發光區域110以及一第二發光區域111上形成一透明導電層109。前述第二發光區域111包含複數個孔洞112並圍繞在前述第一發光區域110外圍。一p型電極114位於前述透明導電層109上。一n型電極113位於基板101下方。最後一保護層115覆蓋於前述第一發光區域110及前述第二發光區域111上方,以及暴露出p型電極114保持電性連接。
另外,在半導體的磊晶製造過程中,由於半導體層與異質基板之間的晶格常數與熱膨脹係數之差異,容易造成半導體於磊晶過程中產生穿透錯位與熱應力的問題。因此本發明之另一種製造方法即以半導體分離之技術降低前述之問題,並增加本發明之光電元件之穩定性。
下述幾種半導體分離之技術為先進開發光電股份有限公司之專利申請提案。先經由基板與發光結構分離後,再以蝕刻製程形成發光區域與突出結構。(本部分之圖示步驟即為第九(a)圖~第九(e)圖,將由蝕刻步驟開始說明,而半導體分離之技術將不在本說明書贅述之。)
第一種半導體分離之方法係為成長一第一三族氮化合物半導體層於一暫時基板之表面。以光微影蝕刻製程圖案化該第一三族氮化合物半導體層。形成一第二三族氮化合物半導體層於該已圖案化之第一三族氮化合物半導體層上。形成一導電材料層於該第二三 族氮化合物半導體層。以及自該第一三族氮化合物半導體層分離以得到第二三族氮化合物半導體層及導電材料層之組合體。關於本第一種半導體分離之步驟之詳細的內容與形成方式,可以參閱先進開發光電股份有限公司的專利申請提案,台灣專利申請號097107609。
第二種半導體分離之方法係為成長一第一三族氮化合物半導體層於一原始基板之表面。形成一磊晶阻斷層於該第一三族氮化合物半導體層。成長一第二三族氮化合物半導體層於該磊晶阻斷層及無覆蓋之該第一三族氮化合物半導體層上。移除該磊晶阻斷層。成長一第三三族氮化合物半導體層於該第二三族氮化合物半導體層上。沉積一導電材料層於該第三三族氮化合物半導體層上,以及將該第三三族氮化合物半導體層及其上結構自該第二三族氮化合物半導體層分離。關於本第二種半導體分離之方法之詳細的內容與形成方式,可以參閱先進開發光電股份有限公司的專利申請提案,台灣專利申請號097115512。
第三種半導體分離之方法係為首先,配置一遮罩於一基板上。並退火此一遮罩以形成複數個遮罩部。再透過複數個遮罩部間之空隙將基板蝕刻出複數個柱體。最後再分離遮罩與基板。即可形成一具有柱陣列之基板。其中上述之複數個柱體即構成上述之柱陣列。隨後藉由此一柱陣列進行磊晶生長一半導體層,並對柱陣列進行濕蝕刻以分離此一半導體層與基板,藉此以取得一獨立式(free-standing)之塊材或薄膜。關於本第三種半導體分離之方法之詳細的內容與形成方式,可以參閱先進開發光電股份有限公 司的專利申請提案,台灣專利申請號097117099。
本發明以第二種半導體分離之方法後續製程為例繼而說明。第九(a)圖所示,以電鍍或複合電鍍方式形成於一導電材料層117於前述發光結構108之第一表面125上。前述發光結構108與前述導電材料117之間可包含一層金屬層116。前述導電材料可為銅(Cu)、鎳(Ni)或是鎢銅合金(CuW)。前述發光結構包含n型導通層104、發光層105、電子阻擋層106、p型導通層107。其中p型導通層107為前述發光結構108之第一表面125,相對於前述發光結構108第一表面之第二表面126為n型導通層104。
第九(b)圖所示,分離前述基板101與前述發光結構108後,藉由光阻自旋塗佈機以離心力將光阻劑全面塗佈於發光結構之表面上方以形成光阻膜。再以光微影法(Photolithography)將光阻膜圖案化而形成光罩,使得預計蝕刻部份顯露。再以電感式電漿蝕刻系統(Inductively coupled plasma etcher;ICP)蝕刻出一第一發光區域110、一第二發光區域111、複數個孔洞112並暴露出p型導通層107。其中前述第二發光區域111以及複數個孔洞112圍繞於前述第一發光區域110周圍。同時亦分隔出每個單位晶粒,以利後續之切割。最後再去光阻。
第九(c)圖所示,形成一n型電極113於前述第一發光區域110上與n型導通層104電性連接。p型導通層107之電性連接則經由金屬層116及導電材料層117。前述n型電極113之材料可為鈦/鋁/鈦/金(Ti/Al/Ti/Au)或鉛/金(Pd/Au)。
請參照第九(d)圖所示,最後形成一保護層115可覆蓋於前述第一發光區域110以及第二發光區域111,並暴露出n型電極113,以保護第一發光區域110以及第二發光區域111不易受到外界污染或幹擾而導致受損。前述保護層115之材料可為二氧化矽(SiO2)或氮化矽(Si3N4)。
關於孔洞112之要求仍與前述同面電極形式相同。請參考第六圖,係為孔洞示意圖。孔洞之直徑122介於0.1μm至10μm之間。孔洞之高度123介於p型導通層及n型導通層之間。孔洞的側邊124為粗糙表面,可利於光的折射。
顯然地,依照上面實施例中的描述,本發明可能有許多的修正與差異。因此需要在其附加的權利要求項之範圍內加以理解,除了上述詳細的描述外,本發明還可以廣泛地在其他的實施例中施行。上述僅為本發明之較佳實施例而已,並非用以限定本發明之申請專利範圍;凡其他未脫離本發明所揭示之精神下所完成的等效改變或修飾,均應包含在下述申請專利範圍內。
應該指出,上述實施例僅為本發明的較佳實施方式,本領域技術人員還可在本發明精神內做其他變化。這些依據本發明精神所做的變化,都應包含在本發明所要求保護的範圍之內。
110‧‧‧第一發光區域
111‧‧‧第二發光區域
112‧‧‧孔洞
113‧‧‧n型電極
114‧‧‧p型電極

Claims (30)

  1. 一種具有提升光取出率之半導體光電元件,包含:一基板;一第一發光區域;以及一第二發光區域;其中該第一發光區域以及該第二發光區域包含:一n型導通層,位於該基板上;一發光層,位於該n型導通層上;一p型導通層,位於該發光層上;一透明導通層,位於該p型導通層上;以及該第二發光區域包含複數個孔洞並且圍繞於該第一發光區域外圍。
  2. 依據申請專利範圍第1項所述之一種具有提升光取出率之半導體光電元件,其中該基板可為藍寶石(Al2O3)基板、碳化矽(SiC)基板、鋁酸鋰基板(LiAlO2)、鎵酸鋰基板(LiGaO2)、矽(Si)基板、氮化鎵(GaN)基板,氧化鋅(ZnO)基板、氧化鋁鋅基板(AlZnO)、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵基板(GaSb)、磷化銦(InP)基板、砷化銦(InAs)基板或硒化鋅(ZnSe)基板。
  3. 依據申請專利範圍第2項所述之一種具有提升光取出率之半導體光電元件,其中更包含一緩衝層位於該基板與該n型導通層之間。
  4. 依據申請專利範圍第3項所述之一種具有提升光取出率之半導體光電元件,其中該緩衝層可為氮化鎵、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、或是InxGa1-xN/InyGa1-yN超晶格結構;x≠y。
  5. 依據申請專利範圍第1項所述之一種具有提升光取出率之半導體光電元件,其中該透明導通層可為鎳金合金(Ni/Au)、氧化銦錫(Indium Tin Oxide;ITO)、氧化銦鋅(Indium Zinc Oxide;IZO)、氧化銦鎢(Indium Tungsten Oxide;IWO)或是氧化銦鎵(Indium Gallium Oxide;IGO)。
  6. 依據申請專利範圍第1項所述之一種具有提升光取出率之半導體光電元件,其中該n型導通層包含摻質為矽(Si)。
  7. 依據申請專利範圍第1項所述之一種具有提升光取出率之半導體光電元件,其中該p型導通層包含摻質為鎂(Mg)。
  8. 依據申請專利範圍第6項所述之一種具有提升光取出率之半導體光電元件,其中更包含一n型電極電性連接該n型導電層。
  9. 依據申請專利範圍第7項所述之一種具有提升光取出率之半導體光電元件,其中更包含一p型電極電性連接該p型導電層。
  10. 依據申請專利範圍第1項所述之一種具有提升光取出率之半導體光電元件,其中更包含一保護層覆蓋於該第一發光區域及該第二發光區域並曝露出該p型電極。
  11. 依據申請專利範圍第1項所述之一種具有提升光取出率之半導體光電元件,其中更包含一保護層覆蓋於該第一發光區域及該第二發光區域並曝露出該p型電極及該n型電極。
  12. 依據申請專利範圍第10項所述之一種具有提升光取出率之半導體光電元件,其中該保護層可為二氧化矽(SiO2)或氧化氮(Si4N3 )。
  13. 依據申請專利範圍第1項所述之一種具有提升光取出率之半導體光電元件,其中該孔洞之直徑介於0.1μm至10μm之間。
  14. 依據申請專利範圍第13項所述之一種具有提升光取出率之半導體光電元件,其中該孔洞之高度介於p型導通層及n型導通層之間。
  15. 依據申請專利範圍第14項所述之一種具有提升光取出率之半導體光電元件,其中該孔洞之側壁為粗化表面。
  16. 一種具有提升光取出率之半導體光電元件之製造方法,包含:提供一基板;形成一發光結構在該基板上,該發光結構依序包含:一n型導通層,位於該基板上;一發光層,位於該n型導通層上;一p型導通層,位於該發光層上;一透明導通層,位於該p型導通層;蝕刻該發光結構以形成一第一發光區域以及一第二發光區域,該第二發光區域包含複數個孔洞及圍繞於該第一發光區域。
  17. 依據申請專利範圍第16項所述之具有提升光取出率之半導體光電元件之製造方法,其中該基板可為藍寶石(Al2O3)基板、碳化矽(SiC)基板、鋁酸鋰基板(LiAlO2)、鎵酸鋰基板(LiGaO2)、矽(Si)基板、氮化鎵(GaN)基板,氧化鋅(ZnO)基板、氧化鋁鋅基板(AlZnO)、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵基板(GaSb)、磷化銦(InP)基板、砷化銦(InAs)基板或硒化鋅(ZnSe)基板。
  18. 依據申請專利範圍第17項所述之具有提升光取出率之半導體光電 元件之製造方法,其中更包含形成一緩衝層於該基板與該n型導通層之間。
  19. 依據申請專利範圍第18項所述之具有提升光取出率之半導體光電元件之製造方法,其中該緩衝層可為氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁(AlN)、或是InxGa1-xN/InyGa1-yN超晶格結構;x≠y。
  20. 依據申請專利範圍第16項所述之具有提升光取出率之半導體光電元件之製造方法,其中該透明導通層可為鎳金合金(Ni/Au)、氧化銦錫(Indium Tin Oxide;ITO)、氧化銦鋅(Indium Zinc Oxide;IZO)、氧化銦鎢(Indium Tungsten Oxide;IWO)或是氧化銦鎵(Indium Gallium Oxide;IGO)。
  21. 依據申請專利範圍第16項所述之具有提升光取出率之半導體光電元件之製造方法,其中該n型導通層包含摻質為矽(Si)。
  22. 依據申請專利範圍第16項所述之具有提升光取出率之半導體光電元件之製造方法,其中該p型導通層包含摻質為鎂(Mg)。
  23. 依據申請專利範圍第21項所述之具有提升光取出率之半導體光電元件之製造方法,其中更包含形成一n型電極電性連接該n型導通層。
  24. 依據申請專利範圍第22項所述之具有提升光取出率之半導體光電元件之製造方法,其中更包含形成一p型電極電性連接該p型導通層。
  25. 依據申請專利範圍第16項所述之具有提升光取出率之半導體光電元件之製造方法,其中更包含形成一保護層覆蓋於該第一發光區域及第二發光區域並曝露出該p型電極。
  26. 依據申請專利範圍第16項所述之具有提升光取出率之半導體光電元件之製造方法,其中更包含形成一保護層覆蓋於該第一發光區域及第二發光區域並曝露出該p型電極及n型電極。
  27. 依據申請專利範圍第25項所述之具有提升光取出率之半導體光電元件之製造方法,其中該保護層可為二氧化矽(SiO2)或氮化矽(Si4N3)。
  28. 依據申請專利範圍第16項所述之具有提升光取出率之半導體光電元件之製造方法,其中該孔洞之直徑介於0.1μm至10μm之間。
  29. 依據申請專利範圍第28項所述之具有提升光取出率之半導體光電元件之製造方法,其中該孔洞之高度介於p導通層及n型導通層之間。
  30. 依據申請專利範圍第29項所述之具有提升光取出率之半導體光電元件之製造方法,其中該孔洞之側壁為粗化表面。
TW098107255A 2009-03-06 2009-03-06 一種具有提升光取出率之半導體光電元件及其製造方法 TWI437731B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098107255A TWI437731B (zh) 2009-03-06 2009-03-06 一種具有提升光取出率之半導體光電元件及其製造方法
US12/717,671 US20100224900A1 (en) 2009-03-06 2010-03-04 Semiconductor optoelectronic device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098107255A TWI437731B (zh) 2009-03-06 2009-03-06 一種具有提升光取出率之半導體光電元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201034239A TW201034239A (en) 2010-09-16
TWI437731B true TWI437731B (zh) 2014-05-11

Family

ID=42677447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107255A TWI437731B (zh) 2009-03-06 2009-03-06 一種具有提升光取出率之半導體光電元件及其製造方法

Country Status (2)

Country Link
US (1) US20100224900A1 (zh)
TW (1) TWI437731B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI484660B (zh) * 2011-08-31 2015-05-11 Kabushiki Kaisya Toshiba 提昇發光二極體內光萃取率的粗化製程之金微遮罩
JP6044260B2 (ja) * 2012-10-22 2016-12-14 富士通セミコンダクター株式会社 半導体ウェハ及び半導体装置の製造方法
TWI514613B (zh) * 2013-10-18 2015-12-21 Lextar Electronics Corp 發光元件結構
US10128697B1 (en) 2017-05-01 2018-11-13 Hevo, Inc. Detecting and deterring foreign objects and living objects at wireless charging stations

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292961B (en) * 2002-09-05 2008-01-21 Nichia Corp Semiconductor device and an optical device using the semiconductor device
EP1746664B1 (en) * 2004-03-31 2017-05-17 Nichia Corporation Nitride semiconductor light emitting element
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
JP4980615B2 (ja) * 2005-02-08 2012-07-18 ローム株式会社 半導体発光素子およびその製法
JP4947954B2 (ja) * 2005-10-31 2012-06-06 スタンレー電気株式会社 発光素子
KR20070088145A (ko) * 2006-02-24 2007-08-29 엘지전자 주식회사 발광 다이오드 및 그 제조방법
JP5082504B2 (ja) * 2006-03-31 2012-11-28 日亜化学工業株式会社 発光素子及び発光素子の製造方法
CN100583475C (zh) * 2007-07-19 2010-01-20 富士迈半导体精密工业(上海)有限公司 氮化物半导体发光元件及其制作方法

Also Published As

Publication number Publication date
TW201034239A (en) 2010-09-16
US20100224900A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
US8124990B2 (en) Semiconductor light emitting device having an electron barrier layer between a plurality of active layers
KR101125395B1 (ko) 발광소자 및 그 제조방법
KR100801617B1 (ko) 광추출을 위한 나노구조체들을 갖는 발광 다이오드 및그것을 제조하는 방법
TWI455304B (zh) 圖案化基板及堆疊發光二極體結構
US7851813B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2007227938A (ja) 窒化物系半導体発光素子及びその製造方法
KR20110128545A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20090101604A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
US20120261708A1 (en) Light emitting diode and method for preparing the same
TWI493747B (zh) 發光二極體及其形成方法
US20100224897A1 (en) Semiconductor optoelectronic device and method for forming the same
KR100735488B1 (ko) 질화갈륨계 발광다이오드 소자의 제조방법
US7781248B2 (en) Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured using the method
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
US8928006B2 (en) Substrate structure, method of forming the substrate structure and chip comprising the substrate structure
KR20100103962A (ko) 발광소자 및 그 제조방법
CN101840969A (zh) 一种具有提升光取出率的半导体光电元件及其制造方法
KR20100049274A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
CN101840968B (zh) 一种能够提升光取出率的半导体光电元件及其制造方法
TW201511328A (zh) 發光二極體
KR20130071087A (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR20100093341A (ko) 반도체 발광소자 및 그 제조방법
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
US20200259042A1 (en) Ultraviolet light-emitting element and light-emitting element package