TW201511328A - 發光二極體 - Google Patents

發光二極體 Download PDF

Info

Publication number
TW201511328A
TW201511328A TW102133131A TW102133131A TW201511328A TW 201511328 A TW201511328 A TW 201511328A TW 102133131 A TW102133131 A TW 102133131A TW 102133131 A TW102133131 A TW 102133131A TW 201511328 A TW201511328 A TW 201511328A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
light
emitting diode
buffer layer
Prior art date
Application number
TW102133131A
Other languages
English (en)
Inventor
Hsiu-Mei Chou
Jui-Yi Chu
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Priority to TW102133131A priority Critical patent/TW201511328A/zh
Priority to US14/244,100 priority patent/US20150076537A1/en
Priority to EP14167747.6A priority patent/EP2849236A1/en
Publication of TW201511328A publication Critical patent/TW201511328A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一種發光二極體,包括矽基板,具有第一表面與相對的第二表面;緩衝層,設於矽基板之第一表面上,緩衝層包括相互交替堆疊之多個SiC層及多個InxAlyGa(1-x-y)N層,其中0□x□1,0□y□1且0□(x+y)□1,其中一SiC層與矽基板直接接觸;第一半導體層,設於緩衝層上,第一半導體層具有第一導電型態;主動層,設於第一半導體層上;以及第二半導體層,設於主動層上,第二半導體層具有第二導電型態,且第二導電型態與第一導電型態不同。

Description

發光二極體
本發明係有關於發光二極體,特別係有關於一種具有緩衝層之發光二極體。
發光二極體(LEDs)係利用於一基板上形成主動層之且於基板上沉積不同導電和半導電層的方式所形成。利用p-n接面中的電流,電子-電洞對的再結合(recombination)輻射可用於產生電磁輻射(例如光)。在例如GaAs或GaN之直接能隙材料(direct band gap material)形成的順向偏壓的p-n接面中,注入空乏區中的電子-電洞對的再結合導致電磁輻射發光。上述電磁輻射可位於可見光區或非可見光區。可利用具有不同能隙的材料形成不同顏色的發光二極體。
近年來所發展高功率發光二極體多使用藍寶石基板。然而,由於此類高功率發光二極體必須在高電流的條件下操作,例如在電流約為350mA之條件下操作,此高功率發光二極體會產生高熱量,並將熱量累積於基板。由於目前之藍寶石發光二極體無法有效將此高熱量排出,故此藍寶石發光二極體之發光效率將因裝置過熱而降低,導致藍寶石高功率發光二極體目前尚無法普及於一般照明產品。
究其原因,藍寶石高功率發光二極體所產生之熱 量無法有效導出係因為藍寶石基板之導熱性差(其導熱係數約為30W/K.m)。另外,藍寶石基板的成本昂貴,製程複雜等不利於工業上大量生產之缺點。因此,業界亟需一種成本低廉、導熱性佳且發光效率高之發光二極體。
本發明提供一種發光二極體,包括矽基板,具有第一表面與相對的第二表面;緩衝層,設於矽基板之第一表面上,緩衝層包括相互交替堆疊之多個SiC層及多個InxAlyGa(1-x-y)N層,其中0x1,0y1且0(x+y)1,其中SiC層與矽基板直接接觸;第一半導體層,設於緩衝層上,第一半導體層具有第一導電型態;主動層,設於第一半導體層上;以及第二半導體層,設於主動層上,第二半導體層具有第二導電型態,且第二導電型態與第一導電型態不同。
為讓本發明之上述和其它目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下。
50‧‧‧發光二極體
51‧‧‧發光二極體
100‧‧‧矽基板
100a‧‧‧矽基板的第一表面
100b‧‧‧矽基板的第二表面
102‧‧‧緩衝層
104‧‧‧第一半導體層
106‧‧‧主動層
108‧‧‧第二半導體層
110‧‧‧第一電極
112‧‧‧第二電極
第1圖係根據本發明一實施例之發光二極體的剖面圖;第2圖係根據本發明另一實施例之發光二極體的剖面圖;第3圖為相互交替堆疊之SiC層及AlN層之數量與緩衝層之光反射率之關係圖; 第4圖為具有差排之緩衝層的顯微鏡分析圖。
以下針對本發明之發光二極體作詳細說明。應了解的是,以下之敘述提供許多不同的實施例或例子,用以實施本發明之不同樣態。以下所述特定的元件及排列方式儘為簡單描述本發明。當然,這些僅用以舉例而非本發明之限定。此外,在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明,不代表所討論之不同實施例及/或結構之間具有任何關連性。再者,當述及一第一材料層位於一第二材料層上或之上時,包括第一材料層與第二材料層直接接觸之情形。或者,亦可能間隔有一或更多其它材料層之情形,在此情形中,第一材料層與第二材料層之間可能不直接接觸。
能理解的是,雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分,這些元件、組成成分、區域、層、及/或部分不應被這些用語限定,且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此,以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本發明之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。
除非另外定義,在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是這些用語,例如在通常使用的字典中定義的用語,應被解讀成具有一與相關技術及本揭露的背景或上下 文一致的意思,而不應以一理想化或過度正式的方式解讀,除非在此特別定義。
在此,「約」、「大約」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內。在此給定的數量為大約的數量,表示在沒有特定說明的情況下,其可隱含「約」、「大約」之用語。
本發明提供之發光二極體,係使用具有高導熱性且低成本之矽基板,並配合設置於矽基板與半導體層之間的緩衝層而製得導熱性良好、成本低、半導體層成膜品質良好且緩衝層之光反射率高的發光二極體。
參見第1圖,發光二極體50包括矽基板100。矽基板100具有第一表面100a與相對的第二表面100b。相較於藍寶石基板(導熱係數約為30W/K.m),本發明之矽基板具有較佳之熱傳導性(導熱係數約為150W/K.m)。當應用於高功率發光二極體時,矽基板可有效地將產生的高熱量排出,使高功率發光二極體之功率不會因為過多的熱量累積於基板而降低。另外,矽基板之成本低,相較於成本較為昂貴之藍寶石基板,矽基板可減少高達75%的成本,因此使用矽基板將更有利於工業上之大量生產。
以往使用矽基板之發光二極體會面臨兩個問題。第一,矽基板與半導體層之熱膨脹係數及不同,且矽基板與半導體層之間具有晶格失配(Lattice mismatch),導致形成於矽基板上的半導體層產生應力,進而造成半導體層彎曲、破裂或其薄膜厚度不均的問題。第二,矽基板會吸收部分發光二極體 所發出之藍光,造成發光二極體的發光效率降低,以往解決此問題之方法係為在製程後期將基板更換成不會吸收藍光之基板,或是在製程後期形成一高反射率金屬層並將另一個矽基板結合至此發光二極體的高反射率金屬層上。然而,上述兩種方法皆會有成本上升、製程良率下降的問題。為能有效地同時解決上述製程問題,本發明係於矽基板上形成具有高反射率及高緩衝性之緩衝層。
如第1圖所示,矽基板100之第一表面100a上設有緩衝層102。緩衝層102係用以提升後續形成於其上之第一半導體層104的品質,另外,緩衝層102亦用於反射發光二極體50操作時朝向基板100發射的光,使朝向基板發射的光可反射並射出發光二極體50,增加發光二極體50之發光效率。
緩衝層102包括相互交替堆疊之多個SiC層及多個InxAlyGa(1-x-y)N層,其中0x1,0y1且0(x+y)1。另外,其中一SiC層與矽基板100直接接觸。在某些實施例中,InxAlyGa(1-x-y)N層可為GaN、InN、AlN、In0.5Ga0.5N、Al0.5Ga0.5N、Al0.5In0.5N、Al0.3In0.3Ga0.4N或其它類似的材料。緩衝層102可藉由例如金屬有機物化學氣相沉積法(MOCVD)、金屬有機物化學氣相磊晶法(MOVPE)、電漿增強型化學氣相沉積法(plasma-enhanced CVD)、遙控電漿化學氣相沉積法(RP-CVD)、分子束磊晶法(MBE)、氫化物氣相磊晶法(HVPE)、液相磊晶法(LPE)、氯化物氣相磊晶法(Cl-VPE)或類似的方法形成。另外,緩衝層102可完全覆蓋矽基板100,或是僅蓋部分基板100。例如,如第1圖所示,緩衝層102可完全覆蓋矽基板 100。
緩衝層102中之SiC層的折射率及InxAlyGa(1-x-y)N層的折射率不同,因此將上述兩種膜層交互堆疊實質上可作為一分散布拉格反射鏡(distributed brad reflector)。其中相互交替堆疊之SiC層及InxAlyGa(1-x-y)N層之數量與緩衝層102之光反射率有關。當相互交替堆疊之SiC層及InxAlyGa(1-x-y)N層之數量越多,緩衝層102之光反射率越高。緩衝層102可包括4至25對相互交替堆疊之SiC層及InxAlyGa(1-x-y)N層,其光反射率為70%-100%。例如,在一實施例中,緩衝層102包括5至20對相互交替堆疊之SiC層及InxAlyGa(1-x-y)N層,其光反射率為80%-99.99%。第3圖為相互交替堆疊之SiC層及AlN層之數量與緩衝層102之光反射率之關係圖。如第3圖所示,當緩衝層102具有4對相互交替堆疊之SiC層及AlN層時,其光反射率為約70%,而當緩衝層102具有7對相互交替堆疊之SiC層及AlN層時,其光反射率為約90%。藉由將向射向矽基板100的光反射並射出發光二極體50,可增加發光二極體50之發光效率。另外,每一SiC層或InxAlyGa(1-x-y)N層之厚度可為約1nm至約20nm,例如為約5nm至約10nm,而緩衝層102之總厚度可為約5nm至約4μm,例如為約20nm至約1μm。
在一實施例中,緩衝層為N型緩衝層,包括5對相互交替堆疊之摻雜N之SiC層及摻雜Si之InxAlyGa(1-x-y)N層(摻雜濃度各為2x1019/cm3),其光反射率為74.78%。
在另一實施例中,緩衝層為P型緩衝層,包括12對相互交替堆疊之摻雜Al之SiC層及摻雜Mg之InxAlyGa(1-x-y)N層 (摻雜濃度各為1018/cm3),其光反射率為99.27%。
在又一實施例中,緩衝層為P型緩衝層,包括20對相互交替堆疊之摻雜B之SiC層及摻雜Mg之InxAlyGa(1-x-y)N層(摻雜濃度各為2x1020/cm3),其光反射率為99.99%。
另外,相互交替堆疊之多個SiC層及多個InxAlyGa(1-x-y)N層之結構可減少緩衝層102內之差排密度(dislocation density)。例如,如第4圖所示,形成於與矽基板直接接觸之SiC層內之差排會停止於此SiC層與下一個InxAlyGa(1-x-y)N層之界面,故此差排將被局限於此SiC層,不會延伸成長於位於此SiC層上之多個SiC層及多個InxAlyGa(1-x-y)N層,因此可減少緩衝層102內之差排密度。
此外,緩衝層102與半導體層104之晶格失配(Lattice mismatch)小,可有效解決矽基板100與半導體層104之間的應力問題。例如SiC層與GaN半導體層之晶格失配僅為約3.3%,SiC層與矽基板之晶格失配小於1%。相比之下,矽基板與GaN半導體層之晶格失配為約16.9%。因此緩衝層102可大幅降低晶格失配並提升形成於其上之第一半導體層104的品質。
接著,繼續參見第1圖,緩衝層102上設置有第一半導體層104,且此第一半導體層104具有第一導電型態。第一半導體層104可包括摻雜或未摻雜之GaN、InN、AlN、InxGa(1-x)N、AlxIn(1-x)N、AlxInyGa(1-x-y)N或其它類似的材料,其中0x1,0y1且0(x+y)1。第一半導體層104可為P型半導體層或N型半導體層,且可藉由分子束磊晶(MBE)、 金屬有機物化學氣相沉積法(MOCVD)、氫化物氣相磊晶法(HVPE)、液相磊晶法(LPE)或其它類似製程的磊晶成長製程形成。
繼續參見第1圖,第一半導體層104上設置有主動層106,主動層106可包括同質接面(homojunction)、異質接面(heterojunction)、單一量子井(single-quantum well(SQW))、多重量子井(multiple-quantum well(MQW))或其它類似的結構。在一實施例中,主動層106可包括未摻雜的n型InxGa(1-x)N。在其它實施例中,主動層106可包括例如AlxInyGa(1-x-y)N之其它常用的材料。在其它實施例中,主動層106可為包括多重井層(例如為InGaN)和阻障層(例如為GaN)交錯排列之多重量子井結構。再者,主動層106的形成方式可包括金屬有機物化學氣相沉積法(MOCVD)、分子束磊晶法(MBE)、氫化物氣相磊晶法(HVPE)、液相磊晶法(LPE)或其它適當的CVD方式。在一實施例中,主動層106可完全覆蓋第一半導體層104。在另一實施例中,主動層106覆蓋部分第一半導體層104。主動層106的總厚度約介於5nm至400nm之間。
繼續參見第1圖,主動層106上設置有第二半導體層108,且此第二半導體層108具有第二導電型態,且此第二導電型態與第一導電型態不同。第二半導體層108可包括摻雜或未摻雜之GaN、InN、AlN、InxGa(1-x)N、AlxIn(1-x)N、AlxInyGa(1-x-y)N或其它類似的材料,其中0x1,0y1且0(x+y)1。第二半導體層108可為P型半導體層或N型半導體層,且可藉由分子束磊晶(MBE)、金屬有機物化學氣相沉積 法(MOCVD)、氫化物氣相磊晶法(HVPE)、液相磊晶法(LPE)或其它類似製程的磊晶成長製程形成。
在一實施例中,第一半導體層104為N型半導體層,第二半導體層108為P型半導體層。此時,緩衝層102可更包括摻雜N之SiC層及摻雜Si之InxAlyGa(1-x-y)N層且為N型緩衝層。摻雜N之SiC層及摻雜Si之InxAlyGa(1-x-y)N層中的N及Si的摻雜濃度各為1015/cm3-1020/cm3,例如為1017/cm3-1020/cm3
在另一實施例中,第一半導體層104為P型半導體層,第二半導體層108為N型半導體層。此時,緩衝層102可更包括摻雜Al或B之SiC層及摻雜Mg之InxAlyGa(1-x-y)N層且為P型緩衝層。摻雜Al或B之SiC層及摻雜Mg之InxAlyGa(1-x-y)N層中的Al、B或Mg的摻雜濃度各為1015/cm3-1020/cm3,例如為1018/cm3-2x1020/cm3
繼續參見第1圖,發光二極體可更包括第一電極110及第二電極112,其中第一電極110與第一半導體層104電性連接,第二電極112與第二半導體層108電性連接。第一電極110可設於任何可與第一半導體層104電性連接之位置。在一實施例中,如第1圖所示,係先移除部分的主動層106及第二半導體層108以暴露出部分的第一半導體層104,再於暴露出的部分第一半導體層104上形成第一電極110。第二電極112可設於任何可與第二半導體層108電性連接之位置且可為單一個電極或多個電極。例如,如第1圖所示,第二電極112為單一個電極且設於第二半導體層108上。
第一電極110及第二電極112可為單層或多層之 金、鉻、鎳、鉑、鈦、鋁、銥、銠、上述之組合或其它導電性佳的金屬材料。第一電極110及第二電極112可藉由沈積與圖案化製程形成。
另外,儘管以上所述皆以水平式發光二極體為例作說明,然而本發明亦可應用於其它類型的發光二極體,例如垂直式發光二極體。例如,在一實施例中,如第2圖所示,第一電極110可設於矽基板100的第二表面100b。另外,如第2圖所示,第二半導體層108上之電極112可為多個電極,且緩衝層102可覆蓋部分矽基板100。
綜合上述,本發明提供一種之發光二極體係使用矽基板,故其成本低且能有效將熱量導出,利於工業上之大量生產,且用於高功率發光二極體時可使其功率不會因為過多的熱量累積於基板而降低。另外本發明之發光二極體亦使用高反射率及高緩衝性之緩衝層,有效解決以往矽基板與半導體層之間熱膨脹係數的差異、晶格失配(Lattice mismatch)及此矽基板會吸收部分發光二極體所發出之藍光的問題,再者因不需移除矽基板有利於應用在水平式發光二極體。
雖然本發明的實施例及其優點已揭露如上,但應該瞭解的是,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作更動、替代與潤飾。此外,本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟,任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及 步驟,只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本發明使用。因此,本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外,每一申請專利範圍構成個別的實施例,且本發明之保護範圍也包括各個申請專利範圍及實施例的組合。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。此外,每個申請專利範圍建構成一獨立的實施例,且各種申請專利範圍及實施例之組合皆介於本發明之範圍內。
50‧‧‧發光二極體
100‧‧‧矽基板
100a‧‧‧矽基板的第一表面
100b‧‧‧矽基板的第二表面
102‧‧‧緩衝層
104‧‧‧第一半導體層
106‧‧‧主動層
108‧‧‧第二半導體層
110‧‧‧第一電極
112‧‧‧第二電極

Claims (10)

  1. 一種發光二極體,包括:一矽基板,具有一第一表面與一相對的第二表面;一緩衝層,設於該矽基板之該第一表面上,該緩衝層包括相互交替堆疊之多個SiC層及多個InxAlyGa(1-x-y)N層,其中0x1,0y1且0(x+y)1,其中一SiC層與該矽基板直接接觸;一第一半導體層,設於該緩衝層上,該第一半導體層具有一第一導電型態;一主動層,設於該第一半導體層上;以及一第二半導體層,設於該主動層上,該第二半導體層具有一第二導電型態,且該第二導電型態與該第一導電型態不同。
  2. 如申請專利範圍第1項所述之發光二極體,其中該緩衝層包括5至20對相互交替堆疊之SiC層及InxAlyGa(1-x-y)N層。
  3. 如申請專利範圍第1項所述之發光二極體,其中該緩衝層包括摻雜N之SiC層及摻雜Si之InxAlyGa(1-x-y)N層且為N型緩衝層,該第一半導體層為N型半導體層,該第二半導體層為P型半導體層。
  4. 如申請專利範圍第3項所述之發光二極體,其中摻雜N之SiC層及摻雜Si之InxAlyGa(1-x-y)N層中的N及Si的摻雜濃度各為1017/cm3-1019/cm3
  5. 如申請專利範圍第1項所述之發光二極體,其中該緩衝層包括摻雜Al或B之SiC層及摻雜Mg之InxAlyGa(1-x-y)N且為P型緩衝層,該第一半導體層為P型半導體層,該第二半 導體層為N型半導體層。
  6. 如申請專利範圍第5項所述之發光二極體,其中Al、B及Mg的摻雜濃度各為1018/cm3-1020/cm3
  7. 如申請專利範圍第1項所述之發光二極體,其中該緩衝層的光反射率為80%-100%。
  8. 如申請專利範圍第1項所述之發光二極體,更包含:一第一電極,設置於該第一半導體層上;以及一第二電極,設置於該第二半導體層上。
  9. 如申請專利範圍第1項所述之發光二極體,更包含:一第一電極,設置於該矽基板之該第二表面上;以及一第二電極,設置於該第二半導體層上。
  10. 如申請專利範圍第9項所述之發光二極體,其中該第二電極為複數個。
TW102133131A 2013-09-13 2013-09-13 發光二極體 TW201511328A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102133131A TW201511328A (zh) 2013-09-13 2013-09-13 發光二極體
US14/244,100 US20150076537A1 (en) 2013-09-13 2014-04-03 Light-emitting diode
EP14167747.6A EP2849236A1 (en) 2013-09-13 2014-05-09 Light-emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102133131A TW201511328A (zh) 2013-09-13 2013-09-13 發光二極體

Publications (1)

Publication Number Publication Date
TW201511328A true TW201511328A (zh) 2015-03-16

Family

ID=50678101

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133131A TW201511328A (zh) 2013-09-13 2013-09-13 發光二極體

Country Status (3)

Country Link
US (1) US20150076537A1 (zh)
EP (1) EP2849236A1 (zh)
TW (1) TW201511328A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119662A1 (zh) * 2022-12-08 2024-06-13 聚灿光电科技(宿迁)有限公司 Led外延的生长方法及结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027092A (ja) * 2012-07-26 2014-02-06 Sharp Corp 半導体発光素子
JP2018206986A (ja) * 2017-06-06 2018-12-27 ソニー株式会社 発光素子および表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
US7208334B2 (en) * 2004-03-31 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, acid etching resistance material and copolymer
JP4913375B2 (ja) * 2005-08-08 2012-04-11 昭和電工株式会社 半導体素子の製造方法
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
CN102047454B (zh) * 2008-04-16 2013-04-10 Lg伊诺特有限公司 发光器件及其制造方法
US8525200B2 (en) * 2008-08-18 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with non-metallic reflector
KR101650840B1 (ko) * 2009-08-26 2016-08-24 삼성전자주식회사 발광소자 및 이의 제조방법
KR20120004159A (ko) * 2010-07-06 2012-01-12 삼성전자주식회사 기판구조체 및 그 제조방법
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
KR20140006295A (ko) * 2012-07-02 2014-01-16 삼성전자주식회사 반도체 디바이스

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119662A1 (zh) * 2022-12-08 2024-06-13 聚灿光电科技(宿迁)有限公司 Led外延的生长方法及结构

Also Published As

Publication number Publication date
US20150076537A1 (en) 2015-03-19
EP2849236A1 (en) 2015-03-18

Similar Documents

Publication Publication Date Title
US8124990B2 (en) Semiconductor light emitting device having an electron barrier layer between a plurality of active layers
CN105576108B (zh) 发光器件
KR100999779B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP7228176B2 (ja) Iii族窒化物半導体発光素子
JP2018113477A (ja) 発光ダイオード
US20080315180A1 (en) Semiconductor light emitting device
JP2011009524A (ja) 発光素子及び発光素子の製造方法
US8525200B2 (en) Light-emitting diode with non-metallic reflector
US7851813B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP5872154B2 (ja) 発光素子及びその製造方法
EP2246912A1 (en) Light emitting device and light emitting device package
KR101747349B1 (ko) 반도체 발광소자
KR20110089701A (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
TW201511328A (zh) 發光二極體
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
US10535795B2 (en) Ultraviolet light emitting element and lighting system having a quantum barrier structure for improved light emission efficiency
JP2013008803A (ja) Iii族窒化物半導体発光素子の製造方法
KR102250523B1 (ko) 발광소자 및 조명시스템
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
JP2011176001A (ja) 発光素子及び発光素子の製造方法
KR101744931B1 (ko) 반도체 발광 소자 및 그 제조방법
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
KR102237129B1 (ko) 발광 소자
JP6028690B2 (ja) Iii 族窒化物半導体発光素子