JP3505405B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法

Info

Publication number
JP3505405B2
JP3505405B2 JP30099698A JP30099698A JP3505405B2 JP 3505405 B2 JP3505405 B2 JP 3505405B2 JP 30099698 A JP30099698 A JP 30099698A JP 30099698 A JP30099698 A JP 30099698A JP 3505405 B2 JP3505405 B2 JP 3505405B2
Authority
JP
Japan
Prior art keywords
buffer layer
layer
single crystal
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30099698A
Other languages
English (en)
Other versions
JP2000133842A (ja
Inventor
雅幸 畑
竜也 國里
浩司 冨永
保彦 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Priority to JP30099698A priority Critical patent/JP3505405B2/ja
Priority to US09/425,731 priority patent/US20030057434A1/en
Publication of JP2000133842A publication Critical patent/JP2000133842A/ja
Application granted granted Critical
Publication of JP3505405B2 publication Critical patent/JP3505405B2/ja
Priority to US11/175,310 priority patent/US7312480B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、３−５族化合物半
導体、特にＩｎ1-x-yＡｌxＧａyＮ（０≦ｙ≦１、０≦
ｘ＋ｙ≦１）の一般式で表わされるＧａを含むの窒化物
半導体を用いた半導体素子及びその製造方法に係る。
【０００２】
【従来の技術】ＧａＮ、ＩｎＧａＮ，ＡｌＧａＮ，Ａｌ
ＧａＩｎＮ等の窒化物半導体を用いた半導体素子は、可
視から紫外にわたる領域の光に対する受光・発光素子、
高温下で使用する耐環境電子素子或いは移動体通信等で
使用する高周波ハイパワー電子素子等への応用が期待さ
れている。
【０００３】斯かる窒化物半導体を用いた半導体素子
は、通常サファイア、スピネル、Ｓｉ、ＳｉＣ、Ｇａ
Ｐ、或いはＧａＡｓ等からなる基板上に窒化物半導体層
をＭＯＶＰＥ法やＭＢＥ法或いはＨＶＰＥ法等の方法を
用いて形成するが、これらの基板と窒化物半導体層との
間の格子定数の差が大きいために、基板上に直接窒化物
半導体層を形成すると良好な結晶性を有する半導体層を
得ることが困難である。そこで、斯かる格子定数の差に
起因する課題を解決するために、従来はＡｌＮやＧａＮ
からなるバッファ層を介して窒化物半導体を基板上に形
成している（例えば特開平２−８１４８２号、特開平８
−６４８６８号）。
【０００４】図９は斯かる従来の窒化物半導体を用いた
半導体素子の一例であるＬＥＤ素子の構造を示す素子構
造断面図であり、同図において１はサファイア、スピネ
ル、Ｓｉ、ＳｉＣ、ＧａＰ、或いはＧａＡｓ等の材料か
らなる基板、２はＡｌＮ或いはＧａＮからなるバッファ
層、３はｎ型ＧａＮからなるｎ型コンタクト層、４はｎ
型ＡｌＧａＮからなるｎ型クラッド層、５はＧａＩｎＮ
からなる発光層、６はｐ型ＡｌＧａＮからなるｐ型クラ
ッド層、７はｐ型ＧａＮからなるｐ型コンタクト層であ
る。
【０００５】８及び９は夫々ｐ型コンタクト層７上に形
成された透光性を有するｐ側電極及びパッド電極であ
り、１０はｎ型コンタクト層３上に設けられたｎ側電極
である。
【０００６】また、２０はＬＥＤ素子の素子部を構成す
る素子構成層であり、ｎ側コンタクト層３〜ｐ側コンタ
クト層７の各層から構成される。
【０００７】そして、従来はこの素子構成層２０をバッ
ファ層２を介して基板１上に形成することで、素子構成
層２０の結晶性を良好なものとし、ＬＥＤ素子の発光特
性を向上させている。
【０００８】
【発明が解決しようとする課題】然し乍ら、上記従来の
技術においてはバッファ層２を単結晶成長温度より低い
低温で形成していたために、以下のような課題があっ
た。
【０００９】即ち、このような低温で形成されたバッフ
ァ層２は、アモルファス或いは多結晶の状態であるため
に、未結合手や結晶粒界等の多数の欠陥を有しており、
これらの欠陥が素子構成層２０形成時に素子構成層２０
に伝播するために、結晶性の良好な素子構成層２０を得
ることができなかった。
【００１０】また、上記のように低温で形成されたバッ
ファ層２上に素子構成層２０を形成すると、形成初期に
おいてＩｎ原子或いはＧａ原子がバッファ層２表面の結
晶成長表面を拡散し、特定の部分に集まり易い。このた
め形成初期においては素子構成層２０がこの特定の部分
を中心として島状に結晶成長し、結晶粒界やナノパイプ
等の結晶欠陥が多数生じるため、素子構成層２０の結晶
性を劣化させるという課題があった。
【００１１】さらに、ＧａＮ或いはＩｎＮ等のＧａやＩ
ｎを含む窒化物は一般にＮが脱離し易いという性質を有
している。このため、低温で形成されたバッファ層２上
に素子構成層２０を形成すると、特に素子構成層２０と
バッファ層２との界面付近に生じた上記島状成長した微
小な結晶からＮが脱離して新たな欠陥が発生し、この欠
陥が層中を伝播して上部にまで達するために、素子構成
層２０全体の結晶性が劣化する、という課題があった。
【００１２】本発明は、ＧａＮ系の窒化物半導体からな
る半導体素子において、以上のような従来の課題を解決
し、良好な結晶性を有する素子構成層を備え、特性の優
れた半導体素子及びその製造方法を提供することを目的
とする。
【００１３】
【課題を解決するための手段】以上のような従来の課題
を解決するために、本発明における半導体素子は、基板
上に窒化物半導体からなる素子構成層を備える半導体素
子であって、前記基板上に、単結晶成長温度よりも低い
低温で形成された多層膜からなる第１バッファ層と、単
結晶成長温度で形成されたＧａ及びＩｎを含まない窒化
物からなる第２バッファ層とをこの順に備え、前記素子
構成層が、前記第２バッファ層上に形成されていること
を特徴とし、前記第２バッファ層が、略単結晶状態であ
ることを特徴とする。
【００１４】また、本発明においては、前記第２バッフ
ァ層が、Ａｌ1-xＢxＮ（０≦ｘ≦１）からなることを特
徴とする。
【００１５】或いは、前記第２バッファ層が、互いに異
なる弾性率を有する２種以上の薄膜が周期的に積層され
てなることを特徴とする。
【００１６】加えて、前記第１バッファ層が、ＡｌＮ，
ＡｌＧａＮ，ＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ，Ｓ
ｉＣ又はＺｎＯの多層膜からなることを特徴とする。
【００１７】また、本発明製造方法は、基板上に、単結
晶成長温度よりも低い低温で多層膜からなる第１バッフ
ァ層を形成する工程と、該第１バッファ層上に単結晶成
長温度でＧａ及びＩｎを含まない窒化物からなる第２バ
ッファ層を形成する工程と、該第２バッファ層上に窒化
物半導体からなる素子構成層を形成する工程と、を備え
ることを特徴とする。
【００１８】また、前記第２バッファ層を、Ａｌ1-xＢx
Ｎ（０≦ｘ≦１）から形成することを特徴とする。
【００１９】或いは、前記第２バッファ層を形成する工
程において、互いに異なる弾性率を有する２種以上の薄
膜を周期的に積層して第２バッファ層を形成することを
特徴とする。
【００２０】
【発明の実施の形態】（第一の実施の形態） 以下に、本発明の実施の形態について説明する。
【００２１】図１は、本発明の第一の実施の形態に係る
半導体素子の一例であるＬＥＤ素子の構造を説明するた
めの素子構造断面図である。尚、同図において、図９と
同様の機能を呈する部分には同一の符号を付している。
【００２２】同図を参照して、本実施形態のＬＥＤ素子
が図９に示した従来のＬＥＤ素子と異なる点は、単結晶
成長温度よりも低い低温で形成された第１バッファ層２
Ａ上に、単結晶成長温度で形成された第２バッファ層２
Ｂを設け、この第２バッファ層２Ｂ上に素子構成層２０
を形成した点にある。
【００２３】尚、本発明において単結晶成長温度とは、
略単結晶状態の膜が形成される範囲の温度のことを指す
ものとする。また、略単結晶状態とは全体が単結晶の状
態、及び、一部（特に形成初期段階において形成された
部分等）にアモルファスもしくは多結晶状態を含むもの
であっても、殆どの部分が単結晶状態であるものを指
す。
【００２４】ここで、上記第１バッファ層２Ａは単結晶
成長温度よりも低い低温で形成された層であり、Ａｌ
Ｎ，ＡｌＧａＮ，ＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ
等の窒化物半導体や炭化ケイ素、酸化亜鉛等の多層膜か
ら構成することができる。
【００２５】また、上記第２バッファ層２Ｂは、Ｇａ及
びＩｎを含まない窒化物、例えばＡｌＮ，ＡｌＢＮ，Ｂ
Ｎ等のＡｌ1-xＢxＮ（０≦ｘ≦１）で表わされる窒化物
から構成することができる。
【００２６】そして、本発明にあっては上記のような第
２バッファ層２Ｂ上に素子構成層２０が形成されている
ことから、以下のような効果を奏する。
【００２７】まず、第２のバッファ層２Ｂは単結晶成長
温度で形成されていることから、その構造が略単結晶状
態となっており、この点からもバッファ層２Ｂ中に存在
する欠陥が従来のアモルファス又は多結晶の状態のバッ
ファ層よりも少ない。
【００２８】従って、本発明における第２バッファ層２
Ｂは、従来のバッファ層２よりも結晶性が良好なものと
なる。
【００２９】そして、本発明によればこの略単結晶状態
で結晶性の良好なバッファ層２Ｂ上に素子構成層２０を
形成することから、従来生じていたような島状成長やＮ
の脱離を抑制することが可能となり、素子構成層２０の
結晶性を向上することができる。
【００３０】さらに、上記第２バッファ層２ＢをＧａ及
びＩｎを含まない窒化物、例えばＡｌＮ，ＡｌＢＮ，Ｂ
Ｎ等のＡｌ1-xＢxＮ（０≦ｘ≦１）で表わされる窒化物
から構成すると、第１バッファ層２Ａ上に第２バッファ
層２Ｂを形成する際に、前述したようなＧａやＩｎ原子
の表面拡散に起因する島状の結晶成長やＮの脱離を抑制
することができる。従って、これらに起因する欠陥の発
生を低減することができ、第２バッファ層２Ｂの結晶性
を更に良好なものとできる。
【００３１】（第１実施例） 本発明の実施例として、サファイア基板１上に、第１バ
ッファ層２Ａ及び第２バッファ層２Ｂを順次形成し、こ
の第２バッファ層２Ｂ上に直接アンドープのＧａＮ層を
形成したサンプルを作製し、このＧａＮ層の結晶性をＸ
線回折及びフォトルミネッセンス（ＰＬ）の測定により
評価した。
【００３２】尚、本サンプルにおいては第１バッファ層
２Ａとして厚さ約２．５ｎｍのＡｌＮ膜と厚さ約２．５
ｎｍのＧａＮ膜とを交互に４周期積層した積層膜を用
い、また第２バッファ層２Ｂを厚さ約０．１μｍのＡｌ
Ｎから構成している。サンプルの作製は以下の様にして
行った。
【００３３】まず、ＭＯＶＰＥ装置内にサファイアから
なる基板１を設置した後に、この基板１を単結晶成長温
度よりも低い約６００℃の温度に保持し、キャリアガス
としてＨ2及びＮ2、原料ガスとしてＮＨ3、トリメチル
アルミニウム（ＴＭＡｌ）及びトリメチルガリウム（Ｔ
ＭＧａ）を用いて、基板１上に厚さ約２．５ｎｍのＡｌ
Ｎ膜と厚さ約２．５ｎｍのＧａＮ膜とを交互に４周期積
層することにより、厚さ約２０ｎｍの第１バッファ層２
Ａを形成した。
【００３４】次いで基板１を単結晶成長温度、好ましく
は約１０００〜１２００℃、例えば１１５０℃に保持
し、前述のキャリアガス、ＮＨ3及びＴＭＡｌを用い
て、前記第１バッファ層２Ａ上に、略単結晶状態のアン
ドープＡｌＮからなる厚さ約０．１μｍの第２バッファ
層２Ｂを形成した。
【００３５】さらに、基板１を単結晶成長温度、好まし
くは約１０００〜１２００℃、例えば１１５０℃の温度
に保持し、前述のキャリアガス、ＮＨ3及びＴＭＧａを
用いて前記第２バッファ層２Ｂ上に、厚さ約３μｍのア
ンドープＧａＮ層を形成した。
【００３６】そして、以上の様にして製造したサンプル
をＸ線回折により測定し、アンドープＧａＮ層のＸ線ロ
ッキングカーブの半値幅を調べた。この半値幅はＧａＮ
層の結晶性に依存して変化し、半値幅が狭いほど結晶性
が良好であることを示す。尚、比較のために、第２バッ
ファ層を設けない以外は実施例のサンプルと同様にして
作製した比較例サンプルを用意し、この比較例サンプル
についても同様の測定を行った。
【００３７】測定の結果、実施例のサンプルにおけるＧ
ａＮ層のＸ線ロッキングカーブの半値幅は約２５０秒で
あった。一方、比較例サンプルにおける半値幅は約２９
０秒であり、実施例サンプルにおけるＧａＮ層の方が良
好な結晶性を有することがわかった。
【００３８】次に、これらの実施例及び比較例サンプル
についてＰＬスペクトルを比較した。このＰＬスペクト
ルもＧａＮの結晶性に依存して変化し、ピーク強度が強
いほど結晶性が良好であることを示す。
【００３９】図２はＰＬスペクトルの測定結果を示す特
性図であり、同図（Ａ）が実施例サンプルの測定結果、
（Ｂ）が比較例サンプルの測定結果である。
【００４０】同図に示す如く、実施例サンプルにおける
ピーク強度は比較例サンプルにおけるピーク強度よりも
約２０％強い強度を有しており、本実施例サンプルにお
けるＧａＮ層の方が良好な結晶性を有することが明らか
である。 （第２実施例） 次に、第２実施例として前述の第１実施例におけるアン
ドープのＧａＮ層上に、約１１５０℃の温度で厚さ約
０．５μｍのＡｌ0.1Ｇａ0.9Ｎ層を形成した。
【００４１】次いで、約８５０℃の温度で厚さ約５ｎｍ
のアンドープＧａＮ層からなる障壁層と厚さ約５ｎｍの
アンドープＧａ0.65Ｉｎ0.35Ｎからなる井戸層とを交互
に１１層積層してなる多重量子井戸（ＭＱＷ）層及び厚
さ約１０ｎｍのアンドープＧａＮ層を形成し、さらに、
約１１５０℃の温度で厚さ約０．１５μｍのアンドープ
ＧａＮ層を形成して本実施例サンプルを製造した。そし
て、このサンプルについても第１実施例と同様にしてＰ
Ｌスペクトルを測定した。斯かる構成の本実施例サンプ
ルによれば、上記ＭＱＷ層のＰＬ強度が最も強く、従っ
てＭＱＷ層の結晶性を評価することが可能となる。尚、
本実施例においても比較用に、第２バッファ層を設けな
い以外は実施例サンプルと同様にして作製した比較例サ
ンプルを用意した。
【００４２】図３はＰＬスペクトルの測定結果を示す特
性図であり、同図（Ａ）が実施例サンプルの測定結果、
（Ｂ）が比較例サンプルの測定結果である。
【００４３】同図に示す如く、実施例サンプルにおける
ピーク強度は比較例サンプルにおけるピーク強度の約２
倍の強い強度を有しており、本実施例サンプルにおける
ＭＱＷ層の方が良好な結晶性を有することが明らかであ
る。 （第３実施例） 図４は本実施例に係るＬＥＤ素子の構造を示す構造断面
図である。尚、同図において、図１及び図９と同様の機
能を呈する部分には同一の符号を付している。
【００４４】本実施例においては、まず、ＭＯＶＰＥ装
置内にサファイアからなる基板１を設置した後に、この
基板１を単結晶成長温度よりも低い約６００℃の温度に
保持し、キャリアガスとしてＨ2及びＮ2、原料ガスとし
てＮＨ3、ＴＭＡｌ又はＴＭＧａを用いて、基板１上に
厚さ約２．５ｎｍのＡｌＮ層と厚さ約２．５ｎｍのＧａ
Ｎ層とを交互に４周期積層することにより、厚さ約２０
ｎｍの第１バッファ層２Ａを形成した。
【００４５】次に、基板１を単結晶成長温度、好ましく
は約１０００〜１２００℃、例えば１１５０℃に保持
し、前述のキャリアガス、ＮＨ3及びＴＭＡｌを用い
て、前記第１バッファ層２Ａ上に、略単結晶状態のアン
ドープＡｌＮからなる厚さ約０．１μｍの第２バッファ
層２Ｂを形成した。
【００４６】次いで、基板１を単結晶成長温度、好まし
くは約１０００〜１２００℃、例えば１１５０℃の温度
に保持し、前述のキャリアガス、ＮＨ3、ＴＭＧａ及び
ドーパントガスとしてＳｉＨ4を用いて前記第２バッフ
ァ層２Ｂ上に直接、厚さ約５μｍのｎ型ＧａＮからなる
ｎ型コンタクト層３を形成し、該ｎ型コンタクト層３上
に、前述のキャリアガス、ＮＨ3、ＴＭＡｌ、ＴＭＧａ
及びＳｉＨ4を用いて、厚さ約０．５μｍのＡｌ0.1Ｇａ
0.9Ｎからなるｎ型クラッド層４を形成した。
【００４７】さらに、基板１を約８５０℃の温度に保持
し、前述のキャリアガス、ＮＨ3、ＴＭＧａ及びトリメ
チルインジウム（ＴＭＩｎ）を用いて、前記ｎ型クラッ
ド層４上に、厚さ約５ｎｍのアンドープＧａＮ層からな
る障壁層と厚さ約５ｎｍのアンドープＧａ0.65Ｉｎ0.35
Ｎからなる井戸層とを交互に１１層積層してなる多重量
子井戸（ＭＱＷ）構造の発光層５を形成し、さらに連続
して厚さ約１０ｎｍのアンドープＧａＮからなる保護層
１１を形成した。
【００４８】そして、基板１を約１１５０℃の温度に保
持し、前述のキャリアガス、ＮＨ3、ＴＭＧａ、ＴＭＡ
ｌ及びドーパントガスとしてシクロペンタジエニルマグ
ネシウム（Ｃｐ2Ｍｇ）を用いて、保護層１１上にＭｇ
ドープＡｌ0.05Ｇａ0.95Ｎからなる厚さ約０．１５μｍ
のｐ型クラッド層６を形成した。
【００４９】さらに、約１１５０℃の温度で前述のキャ
リアガス、ＮＨ3、ＴＭＧａ及びＣｐ2Ｍｇを用いて、ｐ
型クラッド層６上にＭｇドープＧａＮからなる厚さ０．
３μｍのｐ型コンタクト層７を形成した。
【００５０】その後、反応性イオンビームエッチング法
等の方法により、上記ｐ型コンタクト層７からｎ型コン
タクト層３の層途中にまで到る領域の一部を除去し、ｐ
型コンタクト層７上の略全面に薄膜のＮｉ及びＡｕ膜の
積層膜からなる透光性のｐ側電極８を形成すると共に、
該ｐ側電極８上の一部にパッド電極９を形成した。また
ｎ型コンタクト層３上にＡｌからなるｎ側電極１０を形
成し、本実施例に係るＬＥＤ素子を完成した。
【００５１】また、比較のために、本実施例素子におい
て第２バッファ層２Ｂを備えない以外は同様にして製造
した比較例素子を製造し、発光強度を比較したところ、
本実施例素子では比較例素子の約２倍の発光強度が得ら
れた。
【００５２】以上説明した通り、本発明によれば素子構
成層２０の結晶性を良好なものとすることができ、従っ
てＬＥＤ素子の発光特性を向上させることができる。
【００５３】尚、上述した実施例においては第２バッフ
ァ層２Ｂを構成するＡｌＮ膜の厚さを約０．１μｍとし
たが、ＡｌＮ膜の厚さは約５ｎｍ以上であれば、その上
に形成される素子構成層２０の結晶性を向上することが
できる。また、ＡｌＮ膜の厚さを増加させると、５００
ｎｍまでは厚さの増加に伴い素子構成層２０の結晶性が
向上するが、５００ｎｍを越えると結晶性に変化は殆ど
見られなかった。
【００５４】（第一の参考の形態） 次に、本発明の第一の参考の形態に係る半導体素子につ
いて説明する。
【００５５】本参考形態の特徴は、第２バッファ層２Ｂ
を、ＡｌＮ膜とＧａＮ膜といった、互いに異なる弾性率
を有する膜を周期的に積層してなる多層膜から構成した
点にある。このように、互いに異なる２以上の膜を周期
的に積層した多層膜から第２バッファ層２Ｂを構成する
と、第２バッファ層２Ｂから素子構成層２０への結晶欠
陥の伝播の方向を、多層膜の界面において面内方向に変
化させることができる。従って、素子構成層２０へ伝播
する結晶欠陥の量を減少させることができるため、素子
構成層２０の結晶性をさらに良好なものとすることがで
きる。
【００５６】尚、本参考の形態においても第２バッファ
層２Ｂは結晶成長温度で形成されており、第２バッファ
層２Ｂを構成する各層は略単結晶の状態を有している。
また、上記ＡｌＮ膜の代わりに、Ｇａを微量に含むＡｌ
ＧａＮ膜等のＡｌ組成の多い窒化膜を用いることもで
き、ＧａＮ膜の代わりにＡｌを微量に含むＧａＡｌＮ膜
等のＧａ組成の多い窒化膜を用いることもできる。
【００５７】ここで、上記の構成の第２バッファ層２Ｂ
において、ＡｌＮ膜（Ａｌ組成の多い窒化膜）の膜厚を
層厚方向に順次減少させ、ＧａＮ膜（Ｇａ組成の多い窒
化膜）の膜厚を厚さ方向に順次増大させるようにしても
良い。斯かる構成によれば、厚さ方向における平均組成
をＡｌＮに近い組成からＧａＮに近い組成へと順次変化
させることができ、第２バッファ層２Ｂと素子構成層２
０との間の格子不整合を緩和することができるので、素
子構成層２０の結晶性を一層向上させることができる。 （第１参考例） 次に、本参考形態に係る参考例のＬＥＤ素子について、
図５の素子構造断面図を参照して説明する。尚、同図に
おいて図４と同一の機能を呈する部分には同一の符号を
付している。
【００５８】同図に示す如く、本参考例においては第２
バッファ層２Ｂを、単結晶成長温度の条件で膜厚２．５
ｎｍのＡｌＮ膜と膜厚２．５ｎｍのＧａＮ膜とを周期的
に積層してなる積層膜から構成している。
【００５９】斯かる構成によれば、上述したように、Ａ
ｌＮ膜とＧａＮ膜とが互いに異なる弾性率を有するの
で、第２バッファ層２Ｂ中の結晶欠陥の伝播方向をＡｌ
Ｎ膜とＧａＮ膜との界面において面方向に変化させるこ
とができる。このため、素子構成層２０に伝播する結晶
欠陥の量を減少させることができ、素子構成層２０の結
晶性をさらに良好なものとすることができる。
【００６０】斯かる本参考例のＬＥＤ素子によれば、従
来のＬＥＤ素子の約２倍以上の発光強度を得ることがで
きた。
【００６１】尚、本参考例において、ＡｌＮ膜とＧａＮ
膜の形成順序は特に限定されるものではないが、第１バ
ッファ層２Ａ上にまずＡｌＮ膜を形成し、次いでＧａＮ
膜を形成した方が優れた発光特性を得ることができた。
【００６２】また、第２バッファ層２Ｂを構成するＡｌ
Ｎ膜とＧａＮ膜の厚さは必ずしも同じ厚さにする必要は
なく、ＡｌＮ膜の厚さは約０．５ｎｍ以上、ＧａＮ膜の
厚さは約０．１μｍ以下であれば本発明の効果を奏す
る。多層構造の周期は１周期でも良いが、５周期以上に
する方が好ましい。 （第２参考例） 次に、本参考例に係るＬＥＤ素子について、図６の素子
構造断面図を参照して説明する。
【００６３】本参考例に係るＬＥＤ素子が第１参考例の
ＬＥＤ素子と異なる点は、第２バッファ層２Ｂを構成す
るＡｌＮ膜とＧａＮ膜の厚さを、ＡｌＮ膜については第
１バッファ層２Ａから素子構成層２０に向かう厚さ方向
に順次減少し、ＧａＮ膜については順次増大した点にあ
る。
【００６４】前述の通り、斯かる構成によれば、第２バ
ッファ層２Ｂの厚さ方向における平均組成を、ＡｌＮに
近い組成から次第にＧａＮに近い組成へと変化させるこ
とができる。
【００６５】従って、第１バッファ層２Ａと素子構成層
２０との間の格子不整合を緩和できるため、素子構成層
２０の結晶性をさらに良好なものとすることができる。 （第二の参考の形態） 本参考の形態にあっては、第２バッファ層２Ｂの構成
を、第１バッファ層２Ａから素子構成層２０に向かう厚
さ方向にＡｌが減少し且つＧａが増加する組成分布を有
する構成としている。斯かる構成によれば、第１バッフ
ァ層２Ａと素子構成層２０との間の格子不整合を緩和す
ることができるので、素子構成層２０の結晶性をより向
上させることができる。尚、本参考形態においても第２
バッファ層２Ｂは単結晶成長温度で形成されている。 （第３参考例） 次に、本参考例に係るＬＥＤ素子について、図７の素子
構造断面図を参照して説明する。
【００６６】上述した第１及び第２参考例のＬＥＤ素子
においては第２バッファ層２Ｂを周期的な積層構造から
構成していたが、本参考例においては第２バッファ層２
Ｂの厚さ方向の組成を、ＡｌＮからＧａＮ層へと順次変
化させている。
【００６７】即ち、本参考例においては第１バッファ層
２Ａ上に、単結晶成長温度で厚さ約２．５ｎｍのＡｌＮ
膜、厚さ約２．５ｎｍのＡｌ0.75Ｇａ0.25Ｎ膜、厚さ約
２．５ｎｍのＡｌ0.5Ｇａ0.5Ｎ膜、厚さ約２．５ｎｍの
Ａｌ0.25Ｇａ0.75Ｎ膜、及び厚さ約２．５ｎｍのＧａＮ
膜を順次積層して第２バッファ層２Ａを形成している。
【００６８】斯かる構成によっても第２バッファ層２Ｂ
と素子構成層２０との間の格子不整合を緩和でき、素子
構成層２０の結晶性をさらに良好なものとすることがで
きる。
【００６９】尚、第２バッファ層２Ｂの厚さ方向の組成
は、上述のように段階的に変化するものでもよく、また
連続的に変化するものであっても良い。また、第２バッ
ファ層２Ｂの組成は本参考例のようにＡｌＮからＧａＮ
へと変化させる必要はなく、Ａｌ組成の多い組成からＧ
ａ組成の多い組成へと変化するものであれば良い。
【００７０】本参考例のＬＥＤ素子においても、従来素
子の約２倍以上の発光強度を得ることができる。
【００７１】以上説明したように、本発明によれば窒化
物半導体からなる素子構成層２０の結晶性を良好なもの
とすることができ、優れた素子特性を有する半導体素子
を提供することができる。
【００７２】尚、以上説明した第２バッファ層、即ち、
単結晶成長温度で形成する点は共通で、Ｇａ及びＩｎを
含まない窒化物から構成した第１構成の第２バッファ
層、または、単結晶成長温度で形成され且つ互いに異な
る弾性率を有する２種以上の薄膜が周期的に積層されて
なる層からなる第２構成の第２バッファ層、或いは単結
晶成長温度で形成され且つ前記第１バッファ層から前記
素子構成層に向かう厚さ方向にＡｌが減少し且つＧａが
増加する組成分布を有する膜からなる第３構成の第２バ
ッファ層は、互いに組合わせて用いることもできる。
【００７３】即ち、第１構成の第２バッファ層と第２構
成の第２バッファ層とを組合わせて用いても良く、第１
構成の第２バッファ層と第３構成の第２バッファ層とを
組合わせて用いても良い。或いは、第２構成の第２バッ
ファ層と第３構成の第２バッファ層とを組合わせて用い
ても良い。斯かる構成によっても同様の効果を奏するこ
とができる。
【００７４】例えば、第１バッファ層上にまず第１構成
の第２バッファ層を形成し、次いで第２構成の第２バッ
ファ層を形成した後に素子構成層を形成した場合にあっ
ては、まず第１構成の第２バッファ層が良好な結晶性を
有すると共に、この第２バッファ層中に僅かに存在する
結晶欠陥の伝播も第２構成のバッファ層によって低減す
ることができるため、さらに良好な結晶性を有する素子
構成層を得ることができる。
【００７５】また、第１バッファ層上にまず第１構成の
第２バッファ層を形成し、次いで第３構成の第２バッフ
ァ層を形成した後に素子構成層を形成した場合にあって
は、まず第１構成の第２バッファ層が良好な結晶性を有
すると共に、この第２バッファ層と素子構成層との間の
格子不整合を第３構成の第２バッファ層によって緩和す
ることができるため、さらに良好な結晶性を有する素子
構成層を得ることができる。
【００７６】さらに、第１バッファ層上にまず第２構成
の第２バッファ層を形成し、次いで第３構成の第２バッ
ファ層を形成した後に素子構成層を形成した場合にあっ
ては、まず第２構成の第２バッファ層によって素子構成
層への結晶欠陥の伝播を低減できると共に、この第２バ
ッファ層と素子構成層との間の格子不整合を第３構成の
第２バッファ層によって緩和することができるため、さ
らに良好な結晶性を有する素子構成層を得ることができ
る。 （第４参考例） 図８に、これらの組み合わせの一例を示す。
【００７７】同図はＬＥＤ素子の構造を示す素子構造断
面図であり、同図を参照して、第１バッファ層２Ａ上
に、単結晶成長温度で厚さ約０．１μｍのＡｌＮ膜を形
成することにより第１構成の第２バッファ層２Ｂを形成
している。そして、この第２バッファ層２Ｂ上に、単結
晶成長温度で厚さ０．１μｍのＧａＮ膜１２を介して厚
さ約２．５ｎｍのＡｌＮ膜と厚さ約２．５ｎｍのＧａＮ
膜とを交互に積層することにより、第２構成の第２バッ
ファ層２Ｂ’を形成している。さらに、この第２バッフ
ァ層２Ｂ’上に素子構成層２０を形成している。
【００７８】斯かる構成によれば、第２バッファ層２Ｂ
が良好な結晶性を有すると共に、該バッファ層２Ｂ中に
僅かに存在する結晶欠陥の伝播も第２構成の第２バッフ
ァ層２Ｂ’により低減できるため、より結晶性の良好な
素子構成層２０を得ることができ、従ってＬＥＤ素子の
特性を向上させることができる。
【００７９】尚、この参考例において、第２構成の第２
バッファ層２Ｂ’をＧａＮ膜１２を介して第１構成の第
２バッファ層２上に設けた理由は以下の通りである。
【００８０】即ち、ＧａＮ膜１２を設けない場合には、
第１構成の第２バッファ層２Ｂと素子構成層２０との間
の格子定数の差に起因する格子不整合のために、素子構
成層２０の結晶性が多少なりとも劣化する。
【００８１】これに対し、上記の構成によれば、ＧａＮ
膜１２と素子構成層２０との格子定数の差が小さいた
め、上記のような格子不整合による劣化を抑制すること
ができる。さらに、この構成においては第１構成の第２
バッファ層２ＢとＧａＮ膜１２との間の格子不整合のた
めにＧａＮ膜１２中に結晶欠陥が発生することが考えら
れるが、この格子欠陥の伝播は第２構成の第２バッファ
層２Ｂ’により低減できるため、結晶性の良好な素子構
成層を得ることができる。
【００８２】尚、以上説明した本発明半導体素子におけ
る第１バッファ層については単結晶成長温度よりも低い
温度で形成したものであれば実施例で説明した構造に限
るものではなく、例えば単結晶成長温度より低い低温で
形成されたＡｌＮ，ＡｌＧａＮ，ＧａＮ，ＧａＩｎＮ，
ＡｌＧａＩｎＮ等の窒化物半導体や炭化ケイ素、酸化亜
鉛等の多層膜から構成することができる。
【００８３】また、素子構成層２０として用いる窒化物
半導体の結晶構造は、ウルツ鉱型構造、閃亜鉛鉱型構造
のいずれでも構わない。
【００８４】さらに、以上の説明においては半導体素子
として発光素子であるＬＥＤ素子について説明したが、
基板上に窒化物半導体からなる素子構成層を有する素子
であれば如何なる半導体素子にも本発明は適用可能であ
り、例えばレーザ素子、受光素子、電界効果トランジス
タ等の半導体素子にも本発明は適用することができる。
【００８５】
【発明の効果】以上説明した如く、本発明によれば、窒
化物半導体からなる素子構成層の結晶性を良好なものと
することができ、優れた素子特性を有する半導体素子を
提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＬＥＤ素子の素子構造
断面図である。
【図２】第１実施例に係る実施例サンプル及び比較例サ
ンプルのＰＬスペクトルの測定結果を示す特性図であ
る。
【図３】第２実施例に係る実施例サンプル及び比較例サ
ンプルのＰＬスペクトルの測定結果を示す特性図であ
る。
【図４】第３実施例に係るＬＥＤ素子の素子構造断面図
である。
【図５】第１参考例に係るＬＥＤ素子の素子構造断面図
である。
【図６】第２参考例に係るＬＥＤ素子の素子構造断面図
である。
【図７】第３参考例に係るＬＥＤ素子の素子構造断面図
である。
【図８】第４参考例に係るＬＥＤ素子の素子構造断面図
である。
【図９】従来のＬＥＤ素子の素子構造断面図である。
【符号の説明】
１…基板、２…バッファ層、２Ａ…第１バッファ層、２
Ｂ…第２バッファ層、２０…素子構成層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 冨永 浩司 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (72)発明者 松下 保彦 鳥取県鳥取市南吉方３丁目201番地 鳥 取三洋電機株式会社内 (56)参考文献 特開 平11−298039（ＪＰ，Ａ) 特開 平８−32116（ＪＰ，Ａ) 特開 平９−83016（ＪＰ，Ａ) 特開 平２−303068（ＪＰ，Ａ) 特開 平９−252163（ＪＰ，Ａ) 特開 平９−293897（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 H01L 33/00

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に窒化物半導体からなる素子構成
    層を備える半導体素子であって、前記基板上に、単結晶
    成長温度よりも低い低温で形成された多層膜からなる第
    １バッファ層と、単結晶成長温度で形成されたＧａ及び
    Ｉｎを含まない窒化物からなる第２バッファ層とをこの
    順に備え、前記素子構成層が、前記第２バッファ層上に
    形成されていることを特徴とする半導体素子。
  2. 【請求項２】 前記第２バッファ層が、略単結晶状態で
    あることを特徴とする請求項１記載の半導体素子。
  3. 【請求項３】 前記第２バッファ層が、Ａｌ1-xＢxＮ
    （０≦ｘ≦１）からなることを特徴とする請求項１又は
    ２記載の半導体素子。
  4. 【請求項４】 前記第２バッファ層が、互いに異なる弾
    性率を有する２種以上の薄膜が周期的に積層されてなる
    ことを特徴とする請求項１又は２記載の半導体素子。
  5. 【請求項５】 前記第１バッファ層が、ＡｌＮ，ＡｌＧ
    ａＮ，ＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ，ＳｉＣ又
    はＺｎＯの多層膜からなることを特徴とする請求項１乃
    至４のいずれかに記載の半導体素子。
  6. 【請求項６】 基板上に、単結晶成長温度よりも低い低
    温で多層膜からなる第１バッファ層を形成する工程と、
    該第１バッファ層上に単結晶成長温度でＧａ及びＩｎを
    含まない窒化物からなる第２バッファ層を形成する工程
    と、該第２バッファ層上に窒化物半導体からなる素子構
    成層を形成する工程と、を備えることを特徴とする半導
    体素子の製造方法。
  7. 【請求項７】 前記第２バッファ層を、Ａｌ 1-x Ｂ x Ｎ
    （０≦ｘ≦１）から形成することを特徴とする請求項６
    記載の半導体素子の製造方法。
  8. 【請求項８】 前記第２バッファ層を形成する工程にお
    いて、互いに異なる弾性率を有する２種以上の薄膜を周
    期的に積層して第２バッファ層を形成することを特徴と
    する請求項６記載の半導体素子の製造方法。
JP30099698A 1998-10-22 1998-10-22 半導体素子及びその製造方法 Expired - Lifetime JP3505405B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30099698A JP3505405B2 (ja) 1998-10-22 1998-10-22 半導体素子及びその製造方法
US09/425,731 US20030057434A1 (en) 1998-10-22 1999-10-22 Semiconductor device having improved buffer layers
US11/175,310 US7312480B2 (en) 1998-10-22 2005-07-07 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30099698A JP3505405B2 (ja) 1998-10-22 1998-10-22 半導体素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003371328A Division JP3976723B2 (ja) 2003-10-30 2003-10-30 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000133842A JP2000133842A (ja) 2000-05-12
JP3505405B2 true JP3505405B2 (ja) 2004-03-08

Family

ID=17891581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30099698A Expired - Lifetime JP3505405B2 (ja) 1998-10-22 1998-10-22 半導体素子及びその製造方法

Country Status (2)

Country Link
US (2) US20030057434A1 (ja)
JP (1) JP3505405B2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495894B2 (en) * 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
DE10250915B4 (de) * 2002-10-31 2009-01-22 Osram Opto Semiconductors Gmbh Verfahren zur Abscheidung eines Materials auf einem Substratwafer
JP4254266B2 (ja) * 2003-02-20 2009-04-15 豊田合成株式会社 発光装置及び発光装置の製造方法
JP4377600B2 (ja) 2003-03-24 2009-12-02 株式会社東芝 ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置
US20050133816A1 (en) * 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
JP2005210084A (ja) * 2003-12-22 2005-08-04 Ngk Insulators Ltd エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
TWI244222B (en) * 2004-03-11 2005-11-21 Epistar Corp A ternary nitride buffer layer containing nitride light-emitting device and manufacturing method of the same
US7285799B2 (en) * 2004-04-21 2007-10-23 Philip Lumileds Lighting Company, Llc Semiconductor light emitting devices including in-plane light emitting layers
US20060049401A1 (en) * 2004-09-08 2006-03-09 Tzu-Chi Wen Nitride epitaxial layer structure and method of manufacturing the same
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
JP2006135221A (ja) * 2004-11-09 2006-05-25 Mitsubishi Electric Corp 半導体発光素子
US7525248B1 (en) 2005-01-26 2009-04-28 Ac Led Lighting, L.L.C. Light emitting diode lamp
US8272757B1 (en) 2005-06-03 2012-09-25 Ac Led Lighting, L.L.C. Light emitting diode lamp capable of high AC/DC voltage operation
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
KR20070062686A (ko) * 2005-12-13 2007-06-18 엘지이노텍 주식회사 질화물 반도체 발광 소자 및 제조 방법
KR100665364B1 (ko) * 2005-12-28 2007-01-09 삼성전기주식회사 질화물 반도체 발광 소자
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
JP4978921B2 (ja) * 2006-03-31 2012-07-18 日本碍子株式会社 受光素子の作製方法
JP4884157B2 (ja) * 2006-10-13 2012-02-29 日本電信電話株式会社 窒化物半導体の製造方法
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US7534638B2 (en) * 2006-12-22 2009-05-19 Philips Lumiled Lighting Co., Llc III-nitride light emitting devices grown on templates to reduce strain
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
KR101479623B1 (ko) * 2008-07-22 2015-01-08 삼성전자주식회사 질화물 반도체 발광소자
US8686455B2 (en) 2009-03-03 2014-04-01 Ube Industries, Ltd. Composite substrate for formation of light-emitting device, light-emitting diode device and manufacturing method thereof
TWI471913B (zh) * 2009-07-02 2015-02-01 Global Wafers Co Ltd Production method of gallium nitride based compound semiconductor
KR101636032B1 (ko) * 2009-08-28 2016-07-05 서울바이오시스 주식회사 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2011136052A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP6301259B2 (ja) * 2011-11-21 2018-03-28 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
JP5514920B2 (ja) * 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
JP6280112B2 (ja) 2012-07-11 2018-02-14 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． Ｉｉｉ−窒化物構造におけるナノパイプ欠陥の低減または除去
TW201511328A (zh) * 2013-09-13 2015-03-16 Lextar Electronics Corp 發光二極體
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
JPWO2015122365A1 (ja) * 2014-02-17 2017-03-30 凸版印刷株式会社 薄膜トランジスタアレイ装置、ｅｌ装置、センサ装置、薄膜トランジスタアレイ装置の駆動方法、ｅｌ装置の駆動方法、および、センサ装置の駆動方法
JP2015029150A (ja) * 2014-10-29 2015-02-12 株式会社東芝 半導体発光素子
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
CN105609603A (zh) * 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
EP3731260A4 (en) * 2017-12-19 2021-12-22 Sumco Corporation GROUP III SEMICONDUCTOR NITRIDE SUBSTRATE PRODUCTION PROCESS

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119940A (ja) 1985-11-19 1987-06-01 Sharp Corp 半導体基板
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JP2809691B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JP2780333B2 (ja) 1989-05-17 1998-07-30 日本電気株式会社 半導体積層構造及びこれを有する半導体素子
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP3717196B2 (ja) 1994-07-19 2005-11-16 豊田合成株式会社 発光素子
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
JP3771952B2 (ja) * 1995-06-28 2006-05-10 ソニー株式会社 単結晶ｉｉｉ−ｖ族化合物半導体層の成長方法、発光素子の製造方法およびトランジスタの製造方法
JP3604205B2 (ja) 1995-09-18 2004-12-22 日亜化学工業株式会社 窒化物半導体の成長方法
JPH0992882A (ja) * 1995-09-25 1997-04-04 Mitsubishi Electric Corp 半導体発光素子，及びその製造方法
JP3399216B2 (ja) 1996-03-14 2003-04-21 ソニー株式会社 半導体発光素子
JP3778609B2 (ja) 1996-04-26 2006-05-24 三洋電機株式会社 半導体素子の製造方法
JPH1051073A (ja) 1996-08-02 1998-02-20 Fujitsu Ltd 半導体発光装置
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스

Also Published As

Publication number Publication date
US7312480B2 (en) 2007-12-25
JP2000133842A (ja) 2000-05-12
US20060017073A1 (en) 2006-01-26
US20030057434A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
JP3505405B2 (ja) 半導体素子及びその製造方法
JP3551101B2 (ja) 窒化物半導体素子
JP2932467B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3250438B2 (ja) 窒化物半導体発光素子
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2956489B2 (ja) 窒化ガリウム系化合物半導体の結晶成長方法
JP3890930B2 (ja) 窒化物半導体発光素子
US7514707B2 (en) Group III nitride semiconductor light-emitting device
US7547910B2 (en) Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device
JPH08228025A (ja) 窒化物半導体発光素子
JP2780691B2 (ja) 窒化物半導体発光素子
JP2003069075A (ja) 窒化ガリウム系化合物半導体素子
WO2016002419A1 (ja) 窒化物半導体発光素子
JP2001284645A (ja) 窒化ガリウム系化合物半導体発光素子
JPH11220173A (ja) 窒化ガリウム系化合物半導体発光素子
JP3545197B2 (ja) 半導体素子およびその製造方法
JP2001077412A (ja) 半導体素子およびその製造方法
JP3976723B2 (ja) 半導体素子およびその製造方法
JP2009194365A (ja) 半導体発光素子およびその製造方法
JP2000114599A (ja) 半導体発光素子
JP2004104088A (ja) 窒化物半導体素子
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
JPH10289877A (ja) 化合物半導体の形成方法及び半導体装置
JP2976951B2 (ja) 窒化物半導体発光ダイオードを備えた表示装置
JP3924973B2 (ja) 窒化物半導体発光素子の製造方法および窒化物半導体発光素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term