JP2000133842A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法

Info

Publication number
JP2000133842A
JP2000133842A JP30099698A JP30099698A JP2000133842A JP 2000133842 A JP2000133842 A JP 2000133842A JP 30099698 A JP30099698 A JP 30099698A JP 30099698 A JP30099698 A JP 30099698A JP 2000133842 A JP2000133842 A JP 2000133842A
Authority
JP
Japan
Prior art keywords
buffer layer
layer
semiconductor device
nitride
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30099698A
Other languages
English (en)
Other versions
JP3505405B2 (ja
Inventor
Masayuki Hata
雅幸 畑
Tatsuya Kunisato
竜也 國里
Koji Tominaga
浩司 冨永
Yasuhiko Matsushita
保彦 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP30099698A priority Critical patent/JP3505405B2/ja
Priority to US09/425,731 priority patent/US20030057434A1/en
Publication of JP2000133842A publication Critical patent/JP2000133842A/ja
Application granted granted Critical
Publication of JP3505405B2 publication Critical patent/JP3505405B2/ja
Priority to US11/175,310 priority patent/US7312480B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from other groups of the Periodic Table than the materials of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 良好な結晶性を有する素子構成層を備え、特
性の優れた半導体素子を提供することを目的とする。 【構成】 基板上１に窒化物半導体からなる素子構成層
２０を備える半導体素子であって、前記基板１上に、単
結晶成長温度よりも低い低温で形成された第１バッファ
層２Ａと、単結晶成長温度で形成された第２バッファ層
２Ｂとをこの順に備え、前記素子構成層２０が、前記第
２バッファ層２Ａ上に形成されていることを特徴とする

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、３−５族化合物半
導体、特にＩｎ1-x-yＡｌxＧａyＮ（０≦ｙ≦１、０≦
ｘ＋ｙ≦１）の一般式で表わされるＧａを含むの窒化物
半導体を用いた半導体素子及びその製造方法に係る。
【従来の技術】ＧａＮ、ＩｎＧａＮ，ＡｌＧａＮ，Ａｌ
ＧａＩｎＮ等の窒化物半導体を用いた半導体素子は、可
視から紫外にわたる領域の光に対する受光・発光素子、
高温下で使用する耐環境電子素子或いは移動体通信等で
使用する高周波ハイパワー電子素子等への応用が期待さ
れている。斯かる窒化物半導体を用いた半導体素子は、
通常サファイア、スピネル、Ｓｉ、ＳｉＣ、ＧａＰ、或
いはＧａＡｓ等からなる基板上に窒化物半導体層をＭＯ
ＶＰＥ法やＭＢＥ法或いはＨＶＰＥ法等の方法を用いて
形成するが、これらの基板と窒化物半導体層との間の格
子定数の差が大きいために、基板上に直接窒化物半導体
層を形成すると良好な結晶性を有する半導体層を得るこ
とが困難である。そこで、斯かる格子定数の差に起因す
る課題を解決するために、従来はＡｌＮやＧａＮからな
るバッファ層を介して窒化物半導体を基板上に形成して
いる（例えば特開平２−８１４８２号、特開平８−６４
８６８号）。図９は斯かる従来の窒化物半導体を用いた
半導体素子の一例であるＬＥＤ素子の構造を示す素子構
造断面図であり、同図において１はサファイア、スピネ
ル、Ｓｉ、ＳｉＣ、ＧａＰ、或いはＧａＡｓ等の材料か
らなる基板、２はＡｌＮ或いはＧａＮからなるバッファ
層、３はｎ型ＧａＮからなるｎ型コンタクト層、４はｎ
型ＡｌＧａＮからなるｎ型クラッド層、５はＧａＩｎＮ
からなる発光層、６はｐ型ＡｌＧａＮからなるｐ型クラ
ッド層、７はｐ型ＧａＮからなるｐ型コンタクト層であ
る。８及び９は夫々ｐ型コンタクト層７上に形成された
透光性を有するｐ側電極及びパッド電極であり、１０は
ｎ型コンタクト層３上に設けられたｎ側電極である。ま
た、２０はＬＥＤ素子の素子部を構成する素子構成層で
あり、ｎ側コンタクト層３〜ｐ側コンタクト層７の各層
から構成される。そして、従来はこの素子構成層２０を
バッファ層２を介して基板１上に形成することで、素子
構成層２０の結晶性を良好なものとし、ＬＥＤ素子の発
光特性を向上させている。
【発明が解決しようとする課題】然し乍ら、上記従来の
技術においてはバッファ層２を単結晶成長温度より低い
低温で形成していたために、以下のような課題があっ
た。即ち、このような低温で形成されたバッファ層２
は、アモルファス或いは多結晶の状態であるために、未
結合手や結晶粒界等の多数の欠陥を有しており、これら
の欠陥が素子構成層２０形成時に素子構成層２０に伝播
するために、結晶性の良好な素子構成層２０を得ること
ができなかった。また、上記のように低温で形成された
バッファ層２上に素子構成層２０を形成すると、形成初
期においてＩｎ原子或いはＧａ原子がバッファ層２表面
の結晶成長表面を拡散し、特定の部分に集まり易い。こ
のため形成初期においては素子構成層２０がこの特定の
部分を中心として島状に結晶成長し、結晶粒界やナノパ
イプ等の結晶欠陥が多数生じるため、素子構成層２０の
結晶性を劣化させるという課題があった。さらに、Ｇａ
Ｎ或いはＩｎＮ等のＧａやＩｎを含む窒化物は一般にＮ
が脱離し易いという性質を有している。このため、低温
で形成されたバッファ層２上に素子構成層２０を形成す
ると、特に素子構成層２０とバッファ層２との界面付近
に生じた上記島状成長した微小な結晶からＮが脱離して
新たな欠陥が発生し、この欠陥が層中を伝播して上部に
まで達するために、素子構成層２０全体の結晶性が劣化
する、という課題があった。本発明は、ＧａＮ系の窒化
物半導体からなる半導体素子において、以上のような従
来の課題を解決し、良好な結晶性を有する素子構成層を
備え、特性の優れた半導体素子及びその製造方法を提供
することを目的とする。
【課題を解決するための手段】以上のような従来の課題
を解決するために、本発明における半導体素子は、基板
上に窒化物半導体からなる素子構成層を備える半導体素
子であって、前記基板上に、単結晶成長温度よりも低い
低温で形成された第１バッファ層と、単結晶成長温度で
形成された第２バッファ層とをこの順に備え、前記素子
構成層が、前記第２バッファ層上に形成されていること
を特徴とし、前記第２バッファ層が、略単結晶状態であ
ることを特徴とする。また、本発明においては、前記第
２バッファ層が、Ｇａ及びＩｎを含まない窒化物からな
ることを特徴とし、前記第２バッファ層が、Ａｌ1-xＢx
Ｎ（０≦ｘ≦１）からなることを特徴とする。或いは、
前記第２バッファ層が、互いに異なる弾性率を有する２
種以上の薄膜が周期的に積層されてなることを特徴と
し、前記第２バッファ層が、Ａｌ組成の多い窒化膜とＧ
ａ組成の多い窒化膜とを交互に積層してなることを特徴
とし、前記第２バッファ層が、前記第１バッファ層から
前記素子構成層に向かう厚さ方向に厚さが順次減少する
Ａｌ組成の多い窒化膜と、厚さが順次増大するＧａ組成
の多い窒化膜とを交互に積層してなることを特徴とす
る。加えて、前記第２バッファ層が、前記Ａｌ組成の多
い窒化膜を前記第１バッファ層側とすることを特徴と
し、前記Ａｌ組成の多い窒化膜がＡｌＮ膜であり、前記
Ｇａ組成の多い窒化膜がＧａＮ膜であることを特徴とす
る。もしくは、本発明においては、前記第２バッファ層
が、前記第１バッファ層から前記素子構成層に向かう厚
さ方向にＡｌが減少し且つＧａが増加する組成分布を有
することを特徴とする。さらに、本発明半導体素子は、
基板上に窒化物半導体からなる素子構成層を備える半導
体素子であって、前記基板上に、単結晶成長温度よりも
低い低温で形成された第１バッファ層と、単結晶成長温
度で形成され且つＧａ及びＩｎを含まない窒化物からな
る層、単結晶成長温度で形成され且つ互いに異なる弾性
率を有する２種以上の薄膜が周期的に積層されてなる
層、及び単結晶成長温度で形成され且つ前記第１バッフ
ァ層から前記素子構成層に向かう厚さ方向にＡｌが減少
し且つＧａが増加する組成分布を有する層から選択され
る２以上の層を順次形成してなる第２バッファ層とをこ
の順に備え、前記素子構成層が、前記第２バッファ層上
に形成されていることを特徴とする。加えて、前記第１
バッファ層が、ＡｌＮ，ＡｌＧａＮ，ＧａＮ，ＧａＩｎ
Ｎ，ＡｌＧａＩｎＮ，ＳｉＣ又はＺｎＯの単層又は多層
膜からなることを特徴とする。また、本発明製造方法
は、基板上に、単結晶成長温度よりも低い低温で第１バ
ッファ層を形成する工程と、該第１バッファ層上に単結
晶成長温度で第２バッファ層を形成する工程と、該第２
バッファ層上に窒化物半導体からなる素子構成層を形成
する工程と、を備えることを特徴とする。また、前記第
２バッファ層を、Ｇａ及びＩｎを含まない窒化物から形
成することを特徴とし、前記第２バッファ層を、Ａｌ
1-xＢxＮ（０≦ｘ≦１）から形成することを特徴とす
る。或いは、前記第２バッファ層を形成する工程におい
て、互いに異なる弾性率を有する２種以上の薄膜を周期
的に積層して第２バッファ層を形成することを特徴と
し、前記第２バッファ層を形成する工程において、Ａｌ
組成の多い窒化膜とＧａ組成の多い窒化膜とを交互に積
層して第２バッファ層を形成することを特徴とし、前記
第２バッファ層を形成する工程において、前記第１バッ
ファ層から前記素子構成層に向かう厚さ方向に厚さが順
次減少するＡｌ組成の多い窒化膜と、厚さが順次増大す
るＧａ組成の多い窒化膜とを交互に積層することを特徴
とする。また、前記Ａｌ組成の多い窒化膜としてＡｌＮ
膜を用い、前記Ｇａ組成の多い窒化膜としてＧａＮ膜を
用いることを特徴とする。もしくは、前記第２バッファ
層を形成する工程において、前記第１バッファ層から前
記素子構成層に向かう厚さ方向にＡｌが減少し且つＧａ
が増加する組成分布を有する第２バッファ層を形成する
ことを特徴とする。また、本発明製造方法は、基板上
に、単結晶成長温度よりも低い低温で第１バッファ層を
形成する工程と、該第１バッファ層上に単結晶成長温度
で、Ｇａ及びＩｎを含まない窒化物からなる層、互いに
異なる弾性率を有する２種以上の薄膜を周期的に積層し
てなる層、及び前記第１バッファ層から前記素子構成層
に向かう厚さ方向にＡｌが減少し且つＧａが増加する組
成分布を有する層から選択される２以上の層を積層して
第２バッファ層を形成する工程と、該第２バッファ層上
に窒化物半導体からなる素子構成層を形成する工程と、
を備えることを特徴とする。
【発明の実施の形態】（第一の実施の形態）以下に、本
発明の実施の形態について説明する。図１は、本発明の
第一の実施の形態に係る半導体素子の一例であるＬＥＤ
素子の構造を説明するための素子構造断面図である。
尚、同図において、図９と同様の機能を呈する部分には
同一の符号を付している。同図を参照して、本実施形態
のＬＥＤ素子が図９に示した従来のＬＥＤ素子と異なる
点は、単結晶成長温度よりも低い低温で形成された第１
バッファ層２Ａ上に、単結晶成長温度で形成された第２
バッファ層２Ｂを設け、この第２バッファ層２Ｂ上に素
子構成層２０を形成した点にある。尚、本発明において
単結晶成長温度とは、略単結晶状態の膜が形成される範
囲の温度のことを指すものとする。また、略単結晶状態
とは全体が単結晶の状態、及び、一部（特に形成初期段
階において形成された部分等）にアモルファスもしくは
多結晶状態を含むものであっても、殆どの部分が単結晶
状態であるものを指す。ここで、上記第１バッファ層２
Ａは単結晶成長温度よりも低い低温で形成された層であ
り、ＡｌＮ，ＡｌＧａＮ，ＧａＮ，ＧａＩｎＮ，ＡｌＧ
ａＩｎＮ等の窒化物半導体や炭化ケイ素、酸化亜鉛等の
単層或いは多層膜から構成することができる。また、上
記第２バッファ層２Ｂは、Ｇａ及びＩｎを含まない窒化
物、例えばＡｌＮ，ＡｌＢＮ，ＢＮ等のＡｌ1-xＢxＮ
（０≦ｘ≦１）で表わされる窒化物から構成することが
できる。そして、本発明にあっては上記のような第２バ
ッファ層２Ｂ上に素子構成層２０が形成されていること
から、以下のような効果を奏する。まず、第２のバッフ
ァ層２Ｂは単結晶成長温度で形成されていることから、
その構造が略単結晶状態となっており、この点からもバ
ッファ層２Ｂ中に存在する欠陥が従来のアモルファス又
は多結晶の状態のバッファ層よりも少ない。従って、本
発明における第２バッファ層２Ｂは、従来のバッファ層
２よりも結晶性が良好なものとなる。そして、本発明に
よればこの略単結晶状態で結晶性の良好なバッファ層２
Ｂ上に素子構成層２０を形成することから、従来生じて
いたような島状成長やＮの脱離を抑制することが可能と
なり、素子構成層２０の結晶性を向上することができ
る。さらに、上記第２バッファ層２ＢをＧａ及びＩｎを
含まない窒化物、例えばＡｌＮ，ＡｌＢＮ，ＢＮ等のＡ
ｌ1-xＢxＮ（０≦ｘ≦１）で表わされる窒化物から構成
すると、第１バッファ層２Ａ上に第２バッファ層２Ｂを
形成する際に、前述したようなＧａやＩｎ原子の表面拡
散に起因する島状の結晶成長やＮの脱離を抑制すること
ができる。従って、これらに起因する欠陥の発生を低減
することができ、第２バッファ層２Ｂの結晶性を更に良
好なものとできる。尚、本実施の形態にあってＧａ及び
Ｉｎを含まない窒化物とは、結晶性を殆ど変化させない
範囲においてＧａ又はＩｎを微少量含むものもその範囲
に入るものとする。 （第１実施例）本発明の実施例として、サファイア基板
１上に、第１バッファ層２Ａ及び第２バッファ層２Ｂを
順次形成し、この第２バッファ層２Ｂ上に直接アンドー
プのＧａＮ層を形成したサンプルを作製し、このＧａＮ
層の結晶性をＸ線回折及びフォトルミネッセンス（Ｐ
Ｌ）の測定により評価した。尚、本サンプルにおいては
第１バッファ層２Ａとして厚さ約２．５ｎｍのＡｌＮ膜
と厚さ約２．５ｎｍのＧａＮ膜とを交互に４周期積層し
た積層膜を用い、また第２バッファ層２Ｂを厚さ約０．
１μｍのＡｌＮから構成している。サンプルの作製は以
下の様にして行った。まず、ＭＯＶＰＥ装置内にサファ
イアからなる基板１を設置した後に、この基板１を単結
晶成長温度よりも低い約６００℃の温度に保持し、キャ
リアガスとしてＨ2及びＮ2、原料ガスとしてＮＨ3、ト
リメチルアルミニウム（ＴＭＡｌ）及びトリメチルガリ
ウム（ＴＭＧａ）を用いて、基板１上に厚さ約２．５ｎ
ｍのＡｌＮ膜と厚さ約２．５ｎｍのＧａＮ膜とを交互に
４周期積層することにより、厚さ約２０ｎｍの第１バッ
ファ層２Ａを形成した。次いで基板１を単結晶成長温
度、好ましくは約１０００〜１２００℃、例えば１１５
０℃に保持し、前述のキャリアガス、ＮＨ3及びＴＭＡ
ｌを用いて、前記第１バッファ層２Ａ上に、略単結晶状
態のアンドープＡｌＮからなる厚さ約０．１μｍの第２
バッファ層２Ｂを形成した。さらに、基板１を単結晶成
長温度、好ましくは約１０００〜１２００℃、例えば１
１５０℃の温度に保持し、前述のキャリアガス、ＮＨ3
及びＴＭＧａを用いて前記第２バッファ層２Ｂ上に、厚
さ約３μｍのアンドープＧａＮ層を形成した。そして、
以上の様にして製造したサンプルをＸ線回折により測定
し、アンドープＧａＮ層のＸ線ロッキングカーブの半値
幅を調べた。この半値幅はＧａＮ層の結晶性に依存して
変化し、半値幅が狭いほど結晶性が良好であることを示
す。尚、比較のために、第２バッファ層を設けない以外
は実施例のサンプルと同様にして作製した比較例サンプ
ルを用意し、この比較例サンプルについても同様の測定
を行った。測定の結果、実施例のサンプルにおけるＧａ
Ｎ層のＸ線ロッキングカーブの半値幅は約２５０秒であ
った。一方、比較例サンプルにおける半値幅は約２９０
秒であり、実施例サンプルにおけるＧａＮ層の方が良好
な結晶性を有することがわかった。次に、これらの実施
例及び比較例サンプルについてＰＬスペクトルを比較し
た。このＰＬスペクトルもＧａＮの結晶性に依存して変
化し、ピーク強度が強いほど結晶性が良好であることを
示す。図２はＰＬスペクトルの測定結果を示す特性図で
あり、同図（Ａ）が実施例サンプルの測定結果、（Ｂ）
が比較例サンプルの測定結果である。同図に示す如く、
実施例サンプルにおけるピーク強度は比較例サンプルに
おけるピーク強度よりも約２０％強い強度を有してお
り、本実施例サンプルにおけるＧａＮ層の方が良好な結
晶性を有することが明らかである。 （第２実施例）次に、第２実施例として前述の第１実施
例におけるアンドープのＧａＮ層上に、約１１５０℃の
温度で厚さ約０．５μｍのＡｌ0.1Ｇａ0.9Ｎ層を形成し
た。次いで、約８５０℃の温度で厚さ約５ｎｍのアンド
ープＧａＮ層からなる障壁層と厚さ約５ｎｍのアンドー
プＧａ0.65Ｉｎ0.35Ｎからなる井戸層とを交互に１１層
積層してなる多重量子井戸（ＭＱＷ）層及び厚さ約１０
ｎｍのアンドープＧａＮ層を形成し、さらに、約１１５
０℃の温度で厚さ約０．１５μｍのアンドープＧａＮ層
を形成して本実施例サンプルを製造した。そして、この
サンプルについても第１実施例と同様にしてＰＬスペク
トルを測定した。斯かる構成の本実施例サンプルによれ
ば、上記ＭＱＷ層のＰＬ強度が最も強く、従ってＭＱＷ
層の結晶性を評価することが可能となる。尚、本実施例
においても比較用に、第２バッファ層を設けない以外は
実施例サンプルと同様にして作製した比較例サンプルを
用意した。図３はＰＬスペクトルの測定結果を示す特性
図であり、同図（Ａ）が実施例サンプルの測定結果、
（Ｂ）が比較例サンプルの測定結果である。同図に示す
如く、実施例サンプルにおけるピーク強度は比較例サン
プルにおけるピーク強度の約２倍の強い強度を有してお
り、本実施例サンプルにおけるＭＱＷ層の方が良好な結
晶性を有することが明らかである。 （第３実施例）図４は本実施例に係るＬＥＤ素子の構造
を示す構造断面図である。尚、同図において、図１及び
図９と同様の機能を呈する部分には同一の符号を付して
いる。本実施例においては、まず、ＭＯＶＰＥ装置内に
サファイアからなる基板１を設置した後に、この基板１
を単結晶成長温度よりも低い約６００℃の温度に保持
し、キャリアガスとしてＨ2及びＮ2、原料ガスとしてＮ
Ｈ3、ＴＭＡｌ又はＴＭＧａを用いて、基板１上に厚さ
約２．５ｎｍのＡｌＮ層と厚さ約２．５ｎｍのＧａＮ層
とを交互に４周期積層することにより、厚さ約２０ｎｍ
の第１バッファ層２Ａを形成した。次に、基板１を単結
晶成長温度、好ましくは約１０００〜１２００℃、例え
ば１１５０℃に保持し、前述のキャリアガス、ＮＨ3及
びＴＭＡｌを用いて、前記第１バッファ層２Ａ上に、略
単結晶状態のアンドープＡｌＮからなる厚さ約０．１μ
ｍの第２バッファ層２Ｂを形成した。次いで、基板１を
単結晶成長温度、好ましくは約１０００〜１２００℃、
例えば１１５０℃の温度に保持し、前述のキャリアガ
ス、ＮＨ3、ＴＭＧａ及びドーパントガスとしてＳｉＨ4
を用いて前記第２バッファ層２Ｂ上に直接、厚さ約５μ
ｍのｎ型ＧａＮからなるｎ型コンタクト層３を形成し、
該ｎ型コンタクト層３上に、前述のキャリアガス、ＮＨ
3、ＴＭＡｌ、ＴＭＧａ及びＳｉＨ4を用いて、厚さ約
０．５μｍのＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層
４を形成した。さらに、基板１を約８５０℃の温度に保
持し、前述のキャリアガス、ＮＨ3、ＴＭＧａ及びトリ
メチルインジウム（ＴＭＩｎ）を用いて、前記ｎ型クラ
ッド層４上に、厚さ約５ｎｍのアンドープＧａＮ層から
なる障壁層と厚さ約５ｎｍのアンドープＧａ0.65Ｉｎ
0.35Ｎからなる井戸層とを交互に１１層積層してなる多
重量子井戸（ＭＱＷ）構造の発光層５を形成し、さらに
連続して厚さ約１０ｎｍのアンドープＧａＮからなる保
護層１１を形成した。そして、基板１を約１１５０℃の
温度に保持し、前述のキャリアガス、ＮＨ3、ＴＭＧ
ａ、ＴＭＡｌ及びドーパントガスとしてシクロペンタジ
エニルマグネシウム（Ｃｐ2Ｍｇ）を用いて、保護層１
１上にＭｇドープＡｌ0.05Ｇａ0.95Ｎからなる厚さ約
０．１５μｍのｐ型クラッド層６を形成した。さらに、
約１１５０℃の温度で前述のキャリアガス、ＮＨ3、Ｔ
ＭＧａ及びＣｐ2Ｍｇを用いて、ｐ型クラッド層６上に
ＭｇドープＧａＮからなる厚さ０．３μｍのｐ型コンタ
クト層７を形成した。その後、反応性イオンビームエッ
チング法等の方法により、上記ｐ型コンタクト層７から
ｎ型コンタクト層３の層途中にまで到る領域の一部を除
去し、ｐ型コンタクト層７上の略全面に薄膜のＮｉ及び
Ａｕ膜の積層膜からなる透光性のｐ側電極８を形成する
と共に、該ｐ側電極８上の一部にパッド電極９を形成し
た。またｎ型コンタクト層３上にＡｌからなるｎ側電極
１０を形成し、本実施例に係るＬＥＤ素子を完成した。
また、比較のために、本実施例素子において第２バッフ
ァ層２Ｂを備えない以外は同様にして製造した比較例素
子を製造し、発光強度を比較したところ、本実施例素子
では比較例素子の約２倍の発光強度が得られた。以上説
明した通り、本発明によれば素子構成層２０の結晶性を
良好なものとすることができ、従ってＬＥＤ素子の発光
特性を向上させることができる。尚、上述した実施例に
おいては第２バッファ層２Ｂを構成するＡｌＮ膜の厚さ
を約０．１μｍとしたが、ＡｌＮ膜の厚さは約５ｎｍ以
上であれば、その上に形成される素子構成層２０の結晶
性を向上することができる。また、ＡｌＮ膜の厚さを増
加させると、５００ｎｍまでは厚さの増加に伴い素子構
成層２０の結晶性が向上するが、５００ｎｍを越えると
結晶性に変化は殆ど見られなかった。尚、本実施例にお
いては第１バッファ層として、ＡｌＮ膜とＧａＮ膜とか
らなる多層膜を用いたが、これに限らず前述の単層或い
は多層膜を用いても良い。 （第二の実施の形態）次に、本発明の第二の実施の形態
に係る半導体素子について説明する。本実施形態の特徴
は、第２バッファ層２Ｂを、ＡｌＮ膜とＧａＮ膜といっ
た、互いに異なる弾性率を有する膜を周期的に積層して
なる多層膜から構成した点にある。このように、互いに
異なる２以上の膜を周期的に積層した多層膜から第２バ
ッファ層２Ｂを構成すると、第２バッファ層２Ｂから素
子構成層２０への結晶欠陥の伝播の方向を、多層膜の界
面において面内方向に変化させることができる。従っ
て、素子構成層２０へ伝播する結晶欠陥の量を減少させ
ることができるため、素子構成層２０の結晶性をさらに
良好なものとすることができる。尚、本実施の形態にお
いても第２バッファ層２Ｂは結晶成長温度で形成されて
おり、第２バッファ層２Ｂを構成する各層は略単結晶の
状態を有している。また、上記ＡｌＮ膜の代わりに、Ｇ
ａを微量に含むＡｌＧａＮ膜等のＡｌ組成の多い窒化膜
を用いることもでき、ＧａＮ膜の代わりにＡｌを微量に
含むＧａＡｌＮ膜等のＧａ組成の多い窒化膜を用いるこ
ともできる。ここで、上記の構成の第２バッファ層２Ｂ
において、ＡｌＮ膜（Ａｌ組成の多い窒化膜）の膜厚を
層厚方向に順次減少させ、ＧａＮ膜（Ｇａ組成の多い窒
化膜）の膜厚を厚さ方向に順次増大させるようにしても
良い。斯かる構成によれば、厚さ方向における平均組成
をＡｌＮに近い組成からＧａＮに近い組成へと順次変化
させることができ、第２バッファ層２Ｂと素子構成層２
０との間の格子不整合を緩和することができるので、素
子構成層２０の結晶性を一層向上させることができる。 （第４実施例）次に、本実施形態に係る実施例のＬＥＤ
素子について、図５の素子構造断面図を参照して説明す
る。尚、同図において図４と同一の機能を呈する部分に
は同一の符号を付している。同図に示す如く、本実施例
においては第２バッファ層２Ｂを、単結晶成長温度の条
件で膜厚２．５ｎｍのＡｌＮ膜と膜厚２．５ｎｍのＧａ
Ｎ膜とを周期的に積層してなる積層膜から構成してい
る。斯かる構成によれば、上述したように、ＡｌＮ膜と
ＧａＮ膜とが互いに異なる弾性率を有するので、第２バ
ッファ層２Ｂ中の結晶欠陥の伝播方向をＡｌＮ膜とＧａ
Ｎ膜との界面において面方向に変化させることができ
る。このため、素子構成層２０に伝播する結晶欠陥の量
を減少させることができ、素子構成層２０の結晶性をさ
らに良好なものとすることができる。斯かる本実施例の
ＬＥＤ素子によれば、従来のＬＥＤ素子の約２倍以上の
発光強度を得ることができた。尚、本実施例において、
ＡｌＮ膜とＧａＮ膜の形成順序は特に限定されるもので
はないが、第１バッファ層２Ａ上にまずＡｌＮ膜を形成
し、次いでＧａＮ膜を形成した方が優れた発光特性を得
ることができた。また、第２バッファ層２Ｂを構成する
ＡｌＮ膜とＧａＮ膜の厚さは必ずしも同じ厚さにする必
要はなく、ＡｌＮ膜の厚さは約０．５ｎｍ以上、ＧａＮ
膜の厚さは約０．１μｍ以下であれば本発明の効果を奏
する。多層構造の周期は１周期でも良いが、５周期以上
にする方が好ましい。 （第５実施例）次に、本実施例に係るＬＥＤ素子につい
て、図６の素子構造断面図を参照して説明する。本実施
例に係るＬＥＤ素子が第４実施例のＬＥＤ素子と異なる
点は、第２バッファ層２Ｂを構成するＡｌＮ膜とＧａＮ
膜の厚さを、ＡｌＮ膜については第１バッファ層２Ａか
ら素子構成層２０に向かう厚さ方向に順次減少し、Ｇａ
Ｎ膜については順次増大した点にある。前述の通り、斯
かる構成によれば、第２バッファ層２Ｂの厚さ方向にお
ける平均組成を、ＡｌＮに近い組成から次第にＧａＮに
近い組成へと変化させることができる。従って、第１バ
ッファ層２Ａと素子構成層２０との間の格子不整合を緩
和できるため、素子構成層２０の結晶性をさらに良好な
ものとすることができる。 （第三の実施の形態）本実施の形態にあっては、第２バ
ッファ層２Ｂの構成を、第１バッファ層２Ａから素子構
成層２０に向かう厚さ方向にＡｌが減少し且つＧａが増
加する組成分布を有する構成としている。斯かる構成に
よれば、第１バッファ層２Ａと素子構成層２０との間の
格子不整合を緩和することができるので、素子構成層２
０の結晶性をより向上させることができる。尚、本実施
形態においても第２バッファ層２Ｂは単結晶成長温度で
形成されている。 （第６実施例）次に、本実施例に係るＬＥＤ素子につい
て、図７の素子構造断面図を参照して説明する。上述し
た第５及び第６実施例のＬＥＤ素子においては第２バッ
ファ層２Ｂを周期的な積層構造から構成していたが、本
実施例においては第２バッファ層２Ｂの厚さ方向の組成
を、ＡｌＮからＧａＮ層へと順次変化させている。即
ち、本実施例においては第１バッファ層２Ａ上に、単結
晶成長温度で厚さ約２．５ｎｍのＡｌＮ膜、厚さ約２．
５ｎｍのＡｌ0.75Ｇａ0.25Ｎ膜、厚さ約２．５ｎｍのＡ
ｌ0.5Ｇａ0.5Ｎ膜、厚さ約２．５ｎｍのＡｌ0.25Ｇａ
0.75Ｎ膜、及び厚さ約２．５ｎｍのＧａＮ膜を順次積層
して第２バッファ層２Ａを形成している。斯かる構成に
よっても第２バッファ層２Ｂと素子構成層２０との間の
格子不整合を緩和でき、素子構成層２０の結晶性をさら
に良好なものとすることができる。尚、第２バッファ層
２Ｂの厚さ方向の組成は、上述のように段階的に変化す
るものでもよく、また連続的に変化するものであっても
良い。また、第２バッファ層２Ｂの組成は本実施例のよ
うにＡｌＮからＧａＮへと変化させる必要はなく、Ａｌ
組成の多い組成からＧａ組成の多い組成へと変化するも
のであれば良い。本実施例のＬＥＤ素子においても、従
来素子の約２倍以上の発光強度を得ることができる。以
上説明したように、本発明によれば窒化物半導体からな
る素子構成層２０の結晶性を良好なものとすることがで
き、優れた素子特性を有する半導体素子を提供すること
ができる。尚、以上説明した第２バッファ層、即ち、単
結晶成長温度で形成する点は共通で、Ｇａ及びＩｎを含
まない窒化物から構成した第１構成の第２バッファ層、
または、単結晶成長温度で形成され且つ互いに異なる弾
性率を有する２種以上の薄膜が周期的に積層されてなる
層からなる第２構成の第２バッファ層、或いは単結晶成
長温度で形成され且つ前記第１バッファ層から前記素子
構成層に向かう厚さ方向にＡｌが減少し且つＧａが増加
する組成分布を有する膜からなる第３構成の第２バッフ
ァ層は、互いに組合わせて用いることもできる。即ち、
第１構成の第２バッファ層と第２構成の第２バッファ層
とを組合わせて用いても良く、第１構成の第２バッファ
層と第３構成の第２バッファ層とを組合わせて用いても
良い。或いは、第２構成の第２バッファ層と第３構成の
第２バッファ層とを組合わせて用いても良い。斯かる構
成によっても同様の効果を奏することができる。例え
ば、第１バッファ層上にまず第１構成の第２バッファ層
を形成し、次いで第２構成の第２バッファ層を形成した
後に素子構成層を形成した場合にあっては、まず第１構
成の第２バッファ層が良好な結晶性を有すると共に、こ
の第２バッファ層中に僅かに存在する結晶欠陥の伝播も
第２構成のバッファ層によって低減することができるた
め、さらに良好な結晶性を有する素子構成層を得ること
ができる。また、第１バッファ層上にまず第１構成の第
２バッファ層を形成し、次いで第３構成の第２バッファ
層を形成した後に素子構成層を形成した場合にあって
は、まず第１構成の第２バッファ層が良好な結晶性を有
すると共に、この第２バッファ層と素子構成層との間の
格子不整合を第３構成の第２バッファ層によって緩和す
ることができるため、さらに良好な結晶性を有する素子
構成層を得ることができる。さらに、第１バッファ層上
にまず第２構成の第２バッファ層を形成し、次いで第３
構成の第２バッファ層を形成した後に素子構成層を形成
した場合にあっては、まず第２構成の第２バッファ層に
よって素子構成層への結晶欠陥の伝播を低減できると共
に、この第２バッファ層と素子構成層との間の格子不整
合を第３構成の第２バッファ層によって緩和することが
できるため、さらに良好な結晶性を有する素子構成層を
得ることができる。 （第７実施例）図８に、これらの組み合わせの一例を示
す。同図はＬＥＤ素子の構造を示す素子構造断面図であ
り、同図を参照して、第１バッファ層２Ａ上に、単結晶
成長温度で厚さ約０．１μｍのＡｌＮ膜を形成すること
により第１構成の第２バッファ層２Ｂを形成している。
そして、この第２バッファ層２Ｂ上に、単結晶成長温度
で厚さ０．１μｍのＧａＮ膜１２を介して厚さ約２．５
ｎｍのＡｌＮ膜と厚さ約２．５ｎｍのＧａＮ膜とを交互
に積層することにより、第２構成の第２バッファ層２
Ｂ’を形成している。さらに、この第２バッファ層２
Ｂ’上に素子構成層２０を形成している。斯かる構成に
よれば、第２バッファ層２Ｂが良好な結晶性を有すると
共に、該バッファ層２Ｂ中に僅かに存在する結晶欠陥の
伝播も第２構成の第２バッファ層２Ｂ’により低減でき
るため、より結晶性の良好な素子構成層２０を得ること
ができ、従ってＬＥＤ素子の特性を向上させることがで
きる。尚、この実施例において、第２構成の第２バッフ
ァ層２Ｂ’をＧａＮ膜１２を介して第１構成の第２バッ
ファ層２上に設けた理由は以下の通りである。即ち、Ｇ
ａＮ膜１２を設けない場合には、第１構成の第２バッフ
ァ層２Ｂと素子構成層２０との間の格子定数の差に起因
する格子不整合のために、素子構成層２０の結晶性が多
少なりとも劣化する。これに対し、上記の構成によれ
ば、ＧａＮ膜１２と素子構成層２０との格子定数の差が
小さいため、上記のような格子不整合による劣化を抑制
することができる。さらに、この構成においては第１構
成の第２バッファ層２ＢとＧａＮ膜１２との間の格子不
整合のためにＧａＮ膜１２中に結晶欠陥が発生すること
が考えられるが、この格子欠陥の伝播は第２構成の第２
バッファ層２Ｂ’により低減できるため、結晶性の良好
な素子構成層を得ることができる。尚、以上説明した本
発明半導体素子における第１バッファ層については単結
晶成長温度よりも低い温度で形成したものであれば実施
例で説明した構造に限るものではなく、例えば単結晶成
長温度より低い低温で形成されたＡｌＮ，ＡｌＧａＮ，
ＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ等の窒化物半導体
や炭化ケイ素、酸化亜鉛等の単層或いは多層膜から構成
することができる。また、素子構成層２０として用いる
窒化物半導体の結晶構造は、ウルツ鉱型構造、閃亜鉛鉱
型構造のいずれでも構わない。さらに、以上の説明にお
いては半導体素子として発光素子であるＬＥＤ素子につ
いて説明したが、基板上に窒化物半導体からなる素子構
成層を有する素子であれば如何なる半導体素子にも本発
明は適用可能であり、例えばレーザ素子、受光素子、電
界効果トランジスタ等の半導体素子にも本発明は適用す
ることができる。
【発明の効果】以上説明した如く、本発明によれば、窒
化物半導体からなる素子構成層の結晶性を良好なものと
することができ、優れた素子特性を有する半導体素子を
提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＬＥＤ素子の素子構造
断面図である。
【図２】第１実施例に係る実施例サンプル及び比較例サ
ンプルのＰＬスペクトルの測定結果を示す特性図であ
る。
【図３】第２実施例に係る実施例サンプル及び比較例サ
ンプルのＰＬスペクトルの測定結果を示す特性図であ
る。
【図４】第３実施例に係るＬＥＤ素子の素子構造断面図
である。
【図５】第４実施例に係るＬＥＤ素子の素子構造断面図
である。
【図６】第５実施例に係るＬＥＤ素子の素子構造断面図
である。
【図７】第６実施例に係るＬＥＤ素子の素子構造断面図
である。
【図８】第７実施例に係るＬＥＤ素子の素子構造断面図
である。
【図９】従来のＬＥＤ素子の素子構造断面図である。
【符号の説明】
１…基板、２…バッファ層、２Ａ…第１バッファ層、２
Ｂ…第２バッファ層、２０…素子構成層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 國里 竜也 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 冨永 浩司 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 松下 保彦 鳥取県鳥取市南吉方３丁目201番地 鳥取 三洋電機株式会社内 Ｆターム(参考） 4K030 AA11 AA13 AA17 AA18 BA02 BA08 BA11 BA26 BA37 BA38 BA47 BB02 BB12 CA05 FA10 JA10 LA18 5F041 AA11 AA12 AA40 AA43 CA05 CA22 CA34 CA46 CA65 CA66 FF14 5F045 AA04 AA05 AA17 AB09 AC01 AC08 AC12 AD10 AD12 AD14 AD15 AD16 AF09 BB12 CA10 CA12 CA13 DA53 DA55 DA58 HA12 5F049 MA01 MB07 NA07 PA03 PA04 QA16 QA18 SS01 WA03 WA05 WA09 5F073 AA55 AA71 AA74 CA07 CB05 CB07 CB08 DA05 DA25 DA35 EA29

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 基板上に窒化物半導体からなる素子構成
    層を備える半導体素子であって、前記基板上に、単結晶
    成長温度よりも低い低温で形成された第１バッファ層
    と、単結晶成長温度で形成された第２バッファ層とをこ
    の順に備え、前記素子構成層が、前記第２バッファ層上
    に形成されていることを特徴とする半導体素子。
  2. 【請求項２】 前記第２バッファ層が、略単結晶状態で
    あることを特徴とする請求項１記載の半導体素子。
  3. 【請求項３】 前記第２バッファ層が、Ｇａ及びＩｎを
    含まない窒化物からなることを特徴とする請求項１又は
    ２記載の半導体素子。
  4. 【請求項４】 前記第２バッファ層が、Ａｌ1-xＢxＮ
    （０≦ｘ≦１）からなることを特徴とする請求項３記載
    の半導体素子。
  5. 【請求項５】 前記第２バッファ層が、互いに異なる弾
    性率を有する２種以上の薄膜が周期的に積層されてなる
    ことを特徴とする請求項１又は２記載の半導体素子。
  6. 【請求項６】 前記第２バッファ層が、Ａｌ組成の多い
    窒化膜とＧａ組成の多い窒化膜とを交互に積層してなる
    ことを特徴とする請求項５記載の半導体素子。
  7. 【請求項７】 前記第２バッファ層が、前記第１バッフ
    ァ層から前記素子構成層に向かう厚さ方向に厚さが順次
    減少するＡｌ組成の多い窒化膜と、厚さが順次増大する
    Ｇａ組成の多い窒化膜とを交互に積層してなることを特
    徴とする請求項６記載の半導体素子。
  8. 【請求項８】 前記第２バッファ層が、前記Ａｌ組成の
    多い窒化膜を前記第１バッファ層側とすることを特徴と
    する請求項６又は７記載の半導体素子。
  9. 【請求項９】 前記Ａｌ組成の多い窒化膜がＡｌＮ膜で
    あり、前記Ｇａ組成の多い窒化膜がＧａＮ膜であること
    を特徴とする請求項６乃至８のいずれかに記載の半導体
    素子。
  10. 【請求項１０】 前記第２バッファ層が、前記第１バッ
    ファ層から前記素子構成層に向かう厚さ方向にＡｌが減
    少し且つＧａが増加する組成分布を有することを特徴と
    する請求項１又は２記載の半導体素子。
  11. 【請求項１１】 基板上に窒化物半導体からなる素子構
    成層を備える半導体素子であって、前記基板上に、単結
    晶成長温度よりも低い低温で形成された第１バッファ層
    と、単結晶成長温度で形成され且つＧａ及びＩｎを含ま
    ない窒化物からなる層、単結晶成長温度で形成され且つ
    互いに異なる弾性率を有する２種以上の薄膜が周期的に
    積層されてなる層、及び単結晶成長温度で形成され且つ
    前記第１バッファ層から前記素子構成層に向かう厚さ方
    向にＡｌが減少し且つＧａが増加する組成分布を有する
    層から選択される２以上の層を順次形成してなる第２バ
    ッファ層とをこの順に備え、前記素子構成層が、前記第
    ２バッファ層上に形成されていることを特徴とする半導
    体素子。
  12. 【請求項１２】 前記第１バッファ層が、ＡｌＮ，Ａｌ
    ＧａＮ，ＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ，ＳｉＣ
    又はＺｎＯの単層又は多層膜からなることを特徴とする
    請求項１乃至１０のいずれかに記載の半導体素子。
  13. 【請求項１３】 基板上に、単結晶成長温度よりも低い
    低温で第１バッファ層を形成する工程と、該第１バッフ
    ァ層上に単結晶成長温度で第２バッファ層を形成する工
    程と、該第２バッファ層上に窒化物半導体からなる素子
    構成層を形成する工程と、を備えることを特徴とする半
    導体素子の製造方法。
  14. 【請求項１４】 前記第２バッファ層を、Ｇａ及びＩｎ
    を含まない窒化物から形成することを特徴とする請求項
    １３記載の半導体素子の製造方法。
  15. 【請求項１５】 前記第２バッファ層を、Ａｌ1-xＢxＮ
    （０≦ｘ≦１）から形成することを特徴とする請求項１
    ４記載の半導体素子の製造方法。
  16. 【請求項１６】 前記第２バッファ層を形成する工程に
    おいて、互いに異なる弾性率を有する２種以上の薄膜を
    周期的に積層して第２バッファ層を形成することを特徴
    とする請求項１３記載の半導体素子の製造方法。
  17. 【請求項１７】 前記第２バッファ層を形成する工程に
    おいて、Ａｌ組成の多い窒化膜とＧａ組成の多い窒化膜
    とを交互に積層して第２バッファ層を形成することを特
    徴とする請求項１６記載の半導体素子の製造方法。
  18. 【請求項１８】 前記第２バッファ層を形成する工程に
    おいて、前記第１バッファ層から前記素子構成層に向か
    う厚さ方向に厚さが順次減少するＡｌ組成の多い窒化膜
    と、厚さが順次増大するＧａ組成の多い窒化膜とを交互
    に積層することを特徴とする請求項１７記載の半導体素
    子。
  19. 【請求項１９】 前記Ａｌ組成の多い窒化膜としてＡｌ
    Ｎ膜を用い、前記Ｇａ組成の多い窒化膜としてＧａＮ膜
    を用いることを特徴とする請求項１７又は１８に記載の
    半導体素子の製造方法。
  20. 【請求項２０】 前記第２バッファ層を形成する工程に
    おいて、前記第１バッファ層から前記素子構成層に向か
    う厚さ方向にＡｌが減少し且つＧａが増加する組成分布
    を有する第２バッファ層を形成することを特徴とする請
    求項１３記載の半導体素子の製造方法。
  21. 【請求項２１】 基板上に、単結晶成長温度よりも低い
    低温で第１バッファ層を形成する工程と、該第１バッフ
    ァ層上に単結晶成長温度で、Ｇａ及びＩｎを含まない窒
    化物からなる層、互いに異なる弾性率を有する２種以上
    の薄膜を周期的に積層してなる層、及び前記第１バッフ
    ァ層から前記素子構成層に向かう厚さ方向にＡｌが減少
    し且つＧａが増加する組成分布を有する層から選択され
    る２以上の層を積層して第２バッファ層を形成する工程
    と、該第２バッファ層上に窒化物半導体からなる素子構
    成層を形成する工程と、を備えることを特徴とする半導
    体素子の製造方法。
JP30099698A 1998-10-22 1998-10-22 半導体素子及びその製造方法 Expired - Lifetime JP3505405B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30099698A JP3505405B2 (ja) 1998-10-22 1998-10-22 半導体素子及びその製造方法
US09/425,731 US20030057434A1 (en) 1998-10-22 1999-10-22 Semiconductor device having improved buffer layers
US11/175,310 US7312480B2 (en) 1998-10-22 2005-07-07 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30099698A JP3505405B2 (ja) 1998-10-22 1998-10-22 半導体素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003371328A Division JP3976723B2 (ja) 2003-10-30 2003-10-30 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000133842A true JP2000133842A (ja) 2000-05-12
JP3505405B2 JP3505405B2 (ja) 2004-03-08

Family

ID=17891581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30099698A Expired - Lifetime JP3505405B2 (ja) 1998-10-22 1998-10-22 半導体素子及びその製造方法

Country Status (2)

Country Link
US (2) US20030057434A1 (ja)
JP (1) JP3505405B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004530289A (ja) * 2001-02-23 2004-09-30 ニトロネックス・コーポレーション バックサイドビアを含む窒化ガリウム材料デバイスおよび方法
JP2005210084A (ja) * 2003-12-22 2005-08-04 Ngk Insulators Ltd エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板
JP2007180499A (ja) * 2005-12-28 2007-07-12 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2007273724A (ja) * 2006-03-31 2007-10-18 Ngk Insulators Ltd 受光素子および受光素子の作製方法
JP2008098512A (ja) * 2006-10-13 2008-04-24 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体の製造方法および窒化物半導体構造
US7550368B2 (en) 2003-03-24 2009-06-23 Kabushiki Kaisha Toshiba Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device
JP2013165261A (ja) * 2012-01-13 2013-08-22 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
US8686455B2 (en) 2009-03-03 2014-04-01 Ube Industries, Ltd. Composite substrate for formation of light-emitting device, light-emitting diode device and manufacturing method thereof
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
JP2015029150A (ja) * 2014-10-29 2015-02-12 株式会社東芝 半導体発光素子
JP2015525973A (ja) * 2012-07-11 2015-09-07 コーニンクレッカ フィリップス エヌ ヴェ Ｉｉｉ−窒化物構造におけるナノパイプ欠陥の低減または除去
CN105609603A (zh) * 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
EP1160882B1 (en) * 2000-05-22 2018-12-05 NGK Insulators, Ltd. Method for manufacturing a photonic device
US10700023B2 (en) 2016-05-18 2020-06-30 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US11367674B2 (en) 2016-08-10 2022-06-21 Macom Technology Solutions Holdings, Inc. High power transistors

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
DE10250915B4 (de) * 2002-10-31 2009-01-22 Osram Opto Semiconductors Gmbh Verfahren zur Abscheidung eines Materials auf einem Substratwafer
JP4254266B2 (ja) * 2003-02-20 2009-04-15 豊田合成株式会社 発光装置及び発光装置の製造方法
US20050133816A1 (en) * 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
TWI244222B (en) * 2004-03-11 2005-11-21 Epistar Corp A ternary nitride buffer layer containing nitride light-emitting device and manufacturing method of the same
US7285799B2 (en) * 2004-04-21 2007-10-23 Philip Lumileds Lighting Company, Llc Semiconductor light emitting devices including in-plane light emitting layers
US20060049401A1 (en) * 2004-09-08 2006-03-09 Tzu-Chi Wen Nitride epitaxial layer structure and method of manufacturing the same
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
JP2006135221A (ja) * 2004-11-09 2006-05-25 Mitsubishi Electric Corp 半導体発光素子
US7525248B1 (en) 2005-01-26 2009-04-28 Ac Led Lighting, L.L.C. Light emitting diode lamp
US8272757B1 (en) 2005-06-03 2012-09-25 Ac Led Lighting, L.L.C. Light emitting diode lamp capable of high AC/DC voltage operation
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
KR20070062686A (ko) * 2005-12-13 2007-06-18 엘지이노텍 주식회사 질화물 반도체 발광 소자 및 제조 방법
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
US7534638B2 (en) * 2006-12-22 2009-05-19 Philips Lumiled Lighting Co., Llc III-nitride light emitting devices grown on templates to reduce strain
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
KR101479623B1 (ko) * 2008-07-22 2015-01-08 삼성전자주식회사 질화물 반도체 발광소자
TWI471913B (zh) * 2009-07-02 2015-02-01 Global Wafers Co Ltd Production method of gallium nitride based compound semiconductor
KR101636032B1 (ko) * 2009-08-28 2016-07-05 서울바이오시스 주식회사 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2011136052A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
CN103959439B (zh) * 2011-11-21 2017-08-01 圣戈班晶体及检测公司 半导体衬底以及形成方法
TW201511328A (zh) * 2013-09-13 2015-03-16 Lextar Electronics Corp 發光二極體
GB2519338A (en) * 2013-10-17 2015-04-22 Nanogan Ltd Crack-free gallium nitride materials
CN105981093A (zh) * 2014-02-17 2016-09-28 凸版印刷株式会社 薄膜晶体管阵列装置、el装置、传感器装置、薄膜晶体管阵列装置的驱动方法、el装置的驱动方法以及传感器装置的驱动方法
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
WO2019123763A1 (ja) * 2017-12-19 2019-06-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119940A (ja) 1985-11-19 1987-06-01 Sharp Corp 半導体基板
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JP2809691B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JP2780333B2 (ja) 1989-05-17 1998-07-30 日本電気株式会社 半導体積層構造及びこれを有する半導体素子
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JP3717196B2 (ja) * 1994-07-19 2005-11-16 豊田合成株式会社 発光素子
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
JP3771952B2 (ja) * 1995-06-28 2006-05-10 ソニー株式会社 単結晶ｉｉｉ−ｖ族化合物半導体層の成長方法、発光素子の製造方法およびトランジスタの製造方法
JP3604205B2 (ja) 1995-09-18 2004-12-22 日亜化学工業株式会社 窒化物半導体の成長方法
JPH0992882A (ja) * 1995-09-25 1997-04-04 Mitsubishi Electric Corp 半導体発光素子，及びその製造方法
JP3399216B2 (ja) 1996-03-14 2003-04-21 ソニー株式会社 半導体発光素子
JP3778609B2 (ja) 1996-04-26 2006-05-24 三洋電機株式会社 半導体素子の製造方法
JPH1051073A (ja) 1996-08-02 1998-02-20 Fujitsu Ltd 半導体発光装置
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1160882B1 (en) * 2000-05-22 2018-12-05 NGK Insulators, Ltd. Method for manufacturing a photonic device
JP2004530289A (ja) * 2001-02-23 2004-09-30 ニトロネックス・コーポレーション バックサイドビアを含む窒化ガリウム材料デバイスおよび方法
JP4792558B2 (ja) * 2001-02-23 2011-10-12 インターナショナル・レクティファイアー・コーポレーション バックサイドビアを含む窒化ガリウム材料デバイスおよび方法
US7550368B2 (en) 2003-03-24 2009-06-23 Kabushiki Kaisha Toshiba Group-III nitride semiconductor stack, method of manufacturing the same, and group-III nitride semiconductor device
JP2005210084A (ja) * 2003-12-22 2005-08-04 Ngk Insulators Ltd エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板
JP2007180499A (ja) * 2005-12-28 2007-07-12 Samsung Electro Mech Co Ltd 窒化物半導体発光素子
JP2007273724A (ja) * 2006-03-31 2007-10-18 Ngk Insulators Ltd 受光素子および受光素子の作製方法
JP2008098512A (ja) * 2006-10-13 2008-04-24 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体の製造方法および窒化物半導体構造
JP5649005B2 (ja) * 2009-03-03 2015-01-07 宇部興産株式会社 発光素子形成用複合基板、発光ダイオード素子及びその製造方法
US8686455B2 (en) 2009-03-03 2014-04-01 Ube Industries, Ltd. Composite substrate for formation of light-emitting device, light-emitting diode device and manufacturing method thereof
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
US8742396B2 (en) 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
JP2013165261A (ja) * 2012-01-13 2013-08-22 Dowa Electronics Materials Co Ltd Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
JP2015525973A (ja) * 2012-07-11 2015-09-07 コーニンクレッカ フィリップス エヌ ヴェ Ｉｉｉ−窒化物構造におけるナノパイプ欠陥の低減または除去
JP2015029150A (ja) * 2014-10-29 2015-02-12 株式会社東芝 半導体発光素子
CN105609603A (zh) * 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
US10700023B2 (en) 2016-05-18 2020-06-30 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US11367674B2 (en) 2016-08-10 2022-06-21 Macom Technology Solutions Holdings, Inc. High power transistors
US11862536B2 (en) 2016-08-10 2024-01-02 Macom Technology Solutions Holdings, Inc. High power transistors

Also Published As

Publication number Publication date
US20060017073A1 (en) 2006-01-26
US20030057434A1 (en) 2003-03-27
US7312480B2 (en) 2007-12-25
JP3505405B2 (ja) 2004-03-08

Similar Documents

Publication Publication Date Title
JP2000133842A (ja) 半導体素子及びその製造方法
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
KR101316492B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP3890930B2 (ja) 窒化物半導体発光素子
CN115360277B (zh) 一种深紫外发光二极管外延片、制备方法及led
TW200818556A (en) Method for producing nitride semiconductor and nitride semiconductor device
JPH0870139A (ja) ｎ型窒化ガリウム系化合物半導体の結晶成長方法
JP2003069075A (ja) 窒化ガリウム系化合物半導体素子
JP2002305323A (ja) ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP2001284645A (ja) 窒化ガリウム系化合物半導体発光素子
JP3545197B2 (ja) 半導体素子およびその製造方法
JP2001077412A (ja) 半導体素子およびその製造方法
JP2010232364A (ja) Ｉｉｉ族窒化物積層体、その製造方法およびｉｉｉ族窒化物半導体素子
JP3976723B2 (ja) 半導体素子およびその製造方法
JP2008288532A (ja) 窒化物系半導体装置
JP2000114599A (ja) 半導体発光素子
KR101008856B1 (ko) Ⅲ족 질화물 반도체 소자의 제조방법
JP2000261035A (ja) ＧａＮ系の半導体素子
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
JP5296264B1 (ja) 窒化物半導体発光素子およびｌｅｄシステム
JPH10289877A (ja) 化合物半導体の形成方法及び半導体装置
JP7205474B2 (ja) テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法
JP4794799B2 (ja) エピタキシャル基板及び半導体積層構造
JP2000183399A (ja) ＧａＮ系化合物半導体発光素子
JP2005251922A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term