JP7205474B2 - テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法 - Google Patents

テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法 Download PDF

Info

Publication number
JP7205474B2
JP7205474B2 JP2019536435A JP2019536435A JP7205474B2 JP 7205474 B2 JP7205474 B2 JP 7205474B2 JP 2019536435 A JP2019536435 A JP 2019536435A JP 2019536435 A JP2019536435 A JP 2019536435A JP 7205474 B2 JP7205474 B2 JP 7205474B2
Authority
JP
Japan
Prior art keywords
layer
substrate
lattice constant
lattice
template substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019536435A
Other languages
English (en)
Other versions
JPWO2019035274A1 (ja
Inventor
邦彦 田才
博 中島
秀和 川西
克典 簗嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2019035274A1 publication Critical patent/JPWO2019035274A1/ja
Application granted granted Critical
Publication of JP7205474B2 publication Critical patent/JP7205474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Description

本技術は、例えば窒化ガリウム（ＧａＮ）系材料を用いたテンプレート基板およびその製造方法、このテンプレート基板を有する電子デバイスおよびその製造方法、並びに発光デバイスに関する。
窒化ガリウム（ＧａＮ）系材料を用いた発光デバイスの開発が活発に行われている。発光デバイスとしては、例えば、半導体レーザ（ＬＤ：Laser Diode）および発光ダイオード（ＬＥＤ：Light Emitting Diode）等が挙げられる。このような発光デバイスでは、例えば、テンプレート基板上に、発光層が設けられている（例えば、特許文献１参照）。
特表２０１０－５１４１９２号公報
このテンプレート基板を構成する半導体層の表面の平坦性、欠陥の多さおよび単結晶性等は、発光層の平坦性、欠陥密度および単結晶性等に影響を及ぼす。このようなテンプレート基板を構成する半導体層の結晶品質を向上させることが望まれている。
したがって、結晶品質を向上させることが可能なテンプレート基板およびその製造方法、このテンプレート基板を有する電子デバイスおよびその製造方法、並びに発光デバイスを提供することが望ましい。
本開示の一実施の形態に係る第１のテンプレート基板は、基板と、基板上に設けられた第１バッファ層と、第１バッファ層に接して設けられ、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した第１層と、第１層に接して設けられ、第１層に格子整合して積層されたＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）からなる第２層と、第２層に接して第１層に対向して設けられ、第２層に格子整合するとともに、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層とを備えたものであり、式（１）によって表される、第１層の格子定数ａ１に対する第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である。本開示の一実施の形態に係る第２のテンプレート基板は、基板と、基板上に設けられた第１バッファ層と、第１バッファ層に接して設けられ、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した第１層と、第１層に接して設けられ、第１層に格子整合して積層されたＡｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）からなると共に、式（２）を満たす厚みを有する第２層と、第２層上に第１層に対向して設けられ、第２層に格子整合するとともに、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層とを備えたものである。
ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
本技術の一実施の形態に係る第１，第２の電子デバイスは、上記本技術の一実施の形態に係る第１，第２のテンプレート基板上に機能層を備えたものである。
本技術の一実施の形態に係る第１，第２の発光デバイスは、上記本技術の一実施の形態に係る第１，第２のテンプレート基板上に発光層を備えたものである。
本技術の一実施の形態に係る第１，第２のテンプレート基板、第１，第２の電子デバイスおよび第１，第２の発光デバイスでは、格子緩和した第１層上に、インジウム（Ｉｎ）を含まない第２層を介して、第３層が積層されているので、第１層に比べて、第３層の結晶の質が改善される。
本開示の一実施の形態に係る第１のテンプレート基板の製造方法は、基板上に第１バッファ層を形成し、第１バッファ層上に、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、第１層上に、ＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を形成し、第２層上に、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成し、式（１）によって表される、第１層の格子定数ａ１に対する第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である。本開示の一実施の形態に係る第２のテンプレート基板の製造方法は、 基板上に第１バッファ層を形成し、第１バッファ層上に、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、第１層上に、Ａｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を、式（２）を満たす厚みで形成し、第２層上に、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成する。
ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
本技術の一実施の形態に係る第１，第２の電子デバイスの製造方法は、上記本技術の一実施の形態に係る第１，第２のテンプレート基板の製造方法を用いてテンプレート基板を製造した後に、このテンプレート基板上に機能層を形成するものである。
本技術の一実施の形態に係る第１，第２のテンプレート基板の製造方法および第１，第２の電子デバイスの製造方法では、格子緩和した第１層上に、インジウム（Ｉｎ）を含まない第２層を形成し、この第２層上に第３層を形成している。このため、第１層に比べて結晶の質が改善された第３層が形成される。
本技術の一実施の形態に係る第１，２のテンプレート基板、第１，第２の電子デバイスおよび第１，第２の発光デバイスによれば、第１層と第３層との間に、インジウム（Ｉｎ）を含まない第２層を設け、また、本技術の一実施の形態に係る第１，第２のテンプレート基板の製造方法および第１，第２の電子デバイスの製造方法によれば、第１層上に、インジウム（Ｉｎ）を含まない第２層を形成し、この第２層上に第３層を形成するようにした。これにより、第３層の結晶の質を向上させることが可能となる。第３層は、第１層よりも発光層等に近い位置に配置される。
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本技術の第１の実施の形態に係る発光デバイスの概略構成を表す断面模式図である。 図１に示した第１層の構成の他の例を表す断面模式図である。 図１に示した第１層、第２層および第３層各々の格子定数を表す図である。 図１に示した第１層と第３層との間の格子定数の不整合度と、第３層の単結晶性との関係を表す図である。 図１に示した第１層のインジウム（Ｉｎ）組成と、第２層の厚みの臨界値との関係を表す図である。 図１に示した第２層の構成の他の例を表す断面模式図である。 図１に示した第３層の構成の他の例を表す断面模式図である。 図１に示した発光デバイスの製造工程を表す断面模式図である。 図８Ａに続く工程を表す断面模式図である。 図８Ｂに続く工程を表す断面模式図である。 比較例１に係るテンプレート基板の構成を表す断面模式図である。 比較例２に係るテンプレート基板の構成を表す断面模式図である。 図１に示した第３層の断面プロファイルを表す図である。 図１に示した発光デバイスの変形例の構成を表す断面模式図である。 本技術の第２の実施の形態に係る発光デバイスの概略構成を表す断面模式図である。 図１３に示した発光デバイスの他の例を表す平面模式図である。 図１等に示した発光デバイスの他の例を表す断面模式図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
第１層と第３層との間に、インジウム（Ｉｎ）を含まない第２層を設けた発光デバイス
２．変形例
窒化ガリウム（ＧａＮ）系以外の材料により構成された基板を用いる例
３．第２の実施の形態
第１層が臨界膜厚よりも大きい厚みを有するテンプレート基板
〔第１の実施の形態〕
図１は、本技術の第１の実施の形態に係る発光デバイス（発光デバイス１）の模式的な断面構成を表している。この発光デバイス１は、例えば、可視領域の波長の光を出射する半導体レーザまたは発光ダイオード等であり、テンプレート基板１０上に発光層２０を有している。テンプレート基板１０は、基板１１、バッファ層１２、第１層１３、第２層１４および第３層１５をこの順に有しており、この第３層１５上に発光層２０が設けられている。
基板１１は、例えば窒化ガリウム（ＧａＮ）基板であり、その厚みは例えば３００μｍ～５００μｍである。例えば、窒化ガリウム（ＧａＮ）基板のｃ面が主面として用いられている。
基板１１と第１層１３との間に設けられたバッファ層１２は、第１層１３を格子緩和させるためのものである。このバッファ層１２は、いわゆる低温バッファ層であり、例えば、４００℃～７５０℃程度の低温で形成された、非単結晶の層である。非単結晶の例としては、例えば、アモルファスおよび多結晶等が挙げられる。バッファ層１２は、例えば、窒化ガリウム（ＧａＮ），窒化ガリウムインジウム（ＧａＩｎＮ），窒化ガリウムアルミニウム（ＡｌＧａＮ），窒化アルミニウム（ＡｌＮ）または窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）により構成されている。バッファ層１２の厚みは、例えば１０ｎｍ～１００ｎｍである。
バッファ層１２上の第１層１３は、バッファ層１２に接して設けられている。この第１層１３は、Ａｌx2Ｉｎx1Ｇａ(1-x1-x2)Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなる。第１層１３のインジウム（Ｉｎ）組成ｃ１（％）は、例えば１％～３０％である。バッファ層１２上に設けられた第１層１３は、窒化ガリウム（ＧａＮ）の面内方向（例えばｃ面）の格子定数よりも大きい面内方向の格子定数ａ１を有し、格子緩和されている。第１層１３は、例えば、完全緩和されている。第１層１３の厚みは、例えば１００ｎｍ～２０００ｎｍである。第１層１３の厚みを１００ｎｍ以上、より好ましくは５００ｎｍ以上にすることにより、１００ｎｍ未満の厚みを有する場合に比べ、単結晶性に優れ低転位密度の結晶が構成される。
図２は、バッファ層１２と第２層１４との間に、複数の第１層１３Ａ，１３Ｂを有するテンプレート基板１０の構成の一例を表している。このように、テンプレート基板１０が複数の第１層１３Ａ，１３Ｂを有していてもよい。第１層１３Ａ，１３Ｂは、例えば互いにインジウム（Ｉｎ）組成ｃ１（％）が異なっている。図２では、２層を積層させた第１層１３Ａ，１３Ｂを例示したが、第１層１３は３層以上を積層させて構成するようにしてもよい。超格子構造を有する第１層１３が設けられていてもよい。第１層１３では、インジウム（Ｉｎ）組成ｃ１（％）が厚み方向に連続的に変化していてもよい。バッファ層１２から第２層１４に向かう方向に沿って、第１層１３のインジウム組成ｃ１（％）が徐々に大きくなっていてもよく、あるいは徐々に小さくなっていてもよい。
第１層１３上に設けられた第２層１４は、ＡｌyＧａ(1-y)Ｎ（０≦ｙ＜１）からなり、インジウム（Ｉｎ）を含んでいない。第２層１４層を間にして第１層１３に対向する第３層１５は、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなり、インジウムを含んでいる。本実施の形態では、格子緩和した第１層１３上に、第２層１４を介して第３層１５が積層されている。詳細は後述するが、これにより第１層１３に比べて第３層１５の結晶の質を向上させることができる。例えば、Ｘ線回折におけるωスキャンのピークの半値幅は、第１層１３よりも第３層１５の方が小さくなっており、第１層１３よりも第３層１５の方が高い単結晶性を有している。貫通転位密度は、第１層１３よりも第３層１５の方が小さく、第１層１３よりも第３層１５の方が、欠陥密度が小さくなっている。第１層１３よりも第３層１５の方が、表面の凹凸が小さく、高い平坦性を有している。
第２層１４は第１層１３上にコヒーレントに成長されたものであり、第３層１５は第２層１４上にコヒーレント成長されたものである。即ち、第２層１４は第１層１３に、第３層１５は第２層１４に各々格子整合して積層されている。第２層１４の面内方向の格子定数ａ２は、第１層１３の面内方向の格子定数ａ１と略同じであり、第３層１５の面内方向の格子定数ａ３は、第２層１４の面内方向の格子定数ａ２と略同じである。
図３は、第１層１３，第２層１４，第３層１５各々の面内方向の格子定数ａ１，ａ２，ａ３の一例を表している。このように、格子定数ａ１，ａ２，ａ３は、互いに略同じであり、例えば、互いの不整合度（ａ１とａ２，ａ２とａ３，ａ１とａ３）は０．００５％未満である。特に、第１層１３の面内方向の格子定数ａ１に対する第３層１５の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満であり、好ましくは０．０６３％未満である。不整合度ｄ（％）は、下記の式（１）によって表される。

ｄ（％）＝｜（ａ３－ａ１）｜／ａ１×１００・・・（１）
図４は、式（１）で表される不整合度ｄ（％）と、第３層１５のＸ線回折におけるωスキャンのピークの半値幅ωＦＷＨＭ（ａ．ｕ．）との関係を表したものである。このように、不整合度ｄが大きくなるに連れて、半値幅が大きくなる。つまり、第２層１４および第３層１５を積層する際に格子緩和が生じると、第１層１３と第３層１５との間の第２層１４が効果的に機能せず、第３層１５の単結晶性が低下することが示唆される。不整合度ｄ（％）が０．０８３％未満、好ましくは０．０６３％未満であれば、例えば第３層１５の半値幅ωＦＷＨＭ（ａ．ｕ．）は、０．８（ａ．ｕ．）よりも小さくなり、十分に高い単結晶性を得ることができる。
例えば、第２層１４の厚みｔを調整することにより、不整合度ｄを小さくすることが可能であり、第１層１３のインジウム（Ｉｎ）組成ｃ１（％）と、ＧａＮ（上記のｙ＝０）からなる第２層１４の厚みｔ（ｎｍ）とが、以下の式（２）を満たすことが好ましい。第２層１４の厚みｔは、例えば図１のｚ方向の大きさを表す。

ｔ（ｎｍ）＜１０１８．９×ｅ－５０．７１×ｃ１・・・（２）
ただし、式（２）中、２．０％＜ｃ１＜６．０％である。
図５は、式（１）で表される不整合度ｄ（％）が０．０６３％未満となるときの、第１層１３のインジウム（Ｉｎ）組成ｃ１（％）および第２層１４の厚みｔ（ｎｍ）の関係を表している。この不整合度ｄ（％）が０．０６３％未満となるときのｃ１，ｔの臨界点を結ぶ直線によって、上記の式（２）が導かれる。式（２）は２．０％＜ｃ１＜６．０％の範囲内で適用される。ｃ１が６．０％以上では、図５の臨界点を結ぶ直線はより緩やかになる。したがって、第１層１３のインジウム（Ｉｎ）組成ｃ１が６．０％以上であるとき、第２層１４の厚みｔは４９ｎｍ以下であればよい。
図６は、第１層１３と第３層１５との間に、複数の第２層１４Ａ，１４Ｂを有するテンプレート基板１０の構成の一例を表している。このように、テンプレート基板１０が複数の第２層１４Ａ，１４Ｂを有していてもよい。例えば、第２層１４Ａ，１４Ｂの一方は、ＧａＮ（上記のｙ＝０）からなり、他方はＡｌＧａＮ（上記の０＜ｙ＜１）からなる。図６では、２層を積層させた第２層１４Ａ，１４Ｂを例示したが、第２層１４は３層以上を積層させて構成するようにしてもよい。超格子構造を有する第２層１４が設けられていてもよい。なお、上記式（２）では、ＧａＮ（上記のｙ＝０）からなる第２層１４の厚みｔ（ｎｍ）について、第１層１３のインジウム（Ｉｎ）組成ｃ１（％）との関係を例示したが、第２層１４の組成比および積層構造等に応じて式（２）は調整される。
第３層１５のインジウム（Ｉｎ）組成ｃ３（％）は、第１層１３のインジウム（Ｉｎ）組成ｃ１（％）以下であることが好ましい。即ち、第１層１３のＡｌx2Ｉｎx1Ｇａ(1-x1-x2)Ｎと第３層１５のＡｌz2Ｉｎz1Ｇａ(1-z1-z2)Ｎとが、以下の式（３）を満たすことが好ましい。第１層１３に比べて、第３層１５のインジウム組成を小さくすることにより、第３層１５の表面の平坦性を向上させやすくなる。

ｘ１≧ｚ１・・・（３）
図７は、第２層１４上に、複数の第３層１５Ａ，１５Ｂを有するテンプレート基板１０の構成の一例を表している。このように、テンプレート基板１０が複数の第３層１５Ａ，１５Ｂを有していてもよい。第３層１５Ａ，１５Ｂは、例えば互いにインジウム（Ｉｎ）組成ｃ３（％）が異なっている。図７では、２層を積層させた第３層１５Ａ，１５Ｂを例示したが、第３層１５は３層以上を積層させて構成するようにしてもよい。超格子構造を有する第３層１５が設けられていてもよい。第３層１５では、インジウム（Ｉｎ）組成ｃ３（％）が厚み方向に連続的に変化していてもよい。第２層１４から発光層２０に向かう方向に沿って、第３層１５のインジウム組成ｃ２（％）が徐々に大きくなっていてもよく、あるいは徐々に小さくなっていてもよい。
第３層１５上の発光層２０は、例えば可視領域の波長の光を発生させるものであり、窒化ガリウム（ＧａＮ）系材料を含んでいる。発光層２０は、例えば窒化ガリウムインジウム（ＧａＩｎＮ）を含み、赤色，緑色または青色の光を発生させる。例えば、発生させる光の波長が長くなるにつれて、発光層２０のインジウム（Ｉｎ）組成が増加する。例えば、赤色の光を発する発光層２０のインジウム組成は約３３％程度であり、緑色の光を発する発光層２０のインジウム組成は、約２３％程度であり、青色の光を発する発光層２０のインジウム組成は約１６％程度である。
このような発光デバイス１は、例えば、以下のように製造することができる（図８Ａ～８Ｃ）。
まず、図８Ａに示したように、基板１１上にバッファ層１２を形成する。具体的には、窒化ガリウム（ＧａＮ）からなる基板１１上に４００℃～７５０℃の温度で窒化ガリウムインジウム（ＧａＩｎＮ）を成長させることによりバッファ層１２を形成する。
次に、図８Ｂに示したように、バッファ層１２上に第１層１３を形成する。第１層１３は、例えば、７００℃～９００℃の温度で、バッファ層１２上にＡｌx2Ｉｎx1Ｇａ(1-x1-x2)Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）を成長させることにより形成する。低温で形成されたバッファ層１２上の第１層１３では、面内方向の格子定数ａ１が窒化ガリウム（ＧａＮ）よりも大きくなっている。即ち、第１層１３は、格子緩和されて形成される。
続いて、図８Ｃに示したように、この第１層１３上に、第１層１３に格子整合するようにして第２層１４を形成する。第２層１４は、例えば８００℃～１０００℃の温度で、第１層１３にコヒーレントにＡｌyＧａ(1-y)Ｎ（０≦ｙ＜１）を成長させることにより形成する。第２層１４を形成する際の温度は、第１層１３の分解が生じない範囲で、できるだけ高くすることが好ましい。これにより、第１層１３の表面に、比較的大きな凹凸が存在していても、第２層１４の表面の平坦性は改善され、また、第１層１３の結晶欠陥が対消滅しやすくなる。第２層１４を形成する際のキャリアガスには水素（Ｈ2）を用いることが好ましい。水素を用いて第２層１４を形成することにより２次元成長が促進され、上述の結晶欠陥の消滅を助長する。
第２層１４を形成した後、第２層１４上に、第２層１４に格子整合するようにして第３層１５を形成する。第３層１５は、例えば７００℃～９００℃の温度で、第２層１４にコヒーレントにＡｌz2Ｉｎz1Ｇａ(1-z1-z2)Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）を成長させることにより形成する。この後、第３層１５上に発光層２０を形成する。バッファ層１２、第１層１３、第２層１４、第３層１５および発光層２０の形成は、例えば、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法または有機金属化学気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法などの方法を用いたエピタキシャル結晶成長により行う。このようにして、図１に示した発光デバイス１を完成させる。
（作用・効果）
本実施の形態の発光デバイス１のテンプレート基板１０では、格子緩和した第１層１３上に、インジウム（Ｉｎ）を含まない第２層１４を介して、第３層１５が積層されている。これにより、第１層１３に比べて、第３層１５の結晶品質が改善される。したがって、この第３層１５上に配置される発光層２０の発光特性を向上させることが可能となる。以下、これについて説明する。
基板上またはテンプレート基板上に設けられた発光層の発光特性は、基板またはテンプレート基板の結晶性および結晶構造等に大きく影響を受ける。基板またはテンプレート基板には、例えば窒化ガリウムが用いられる。この基板上またはテンプレート基板上に、窒化ガリウムインジウム（ＧａＩｎＮ）を含む発光層が設けられると、発光層におけるインジウム（Ｉｎ）の組成が大きくなるほど、基板またはテンプレート基板との格子不整合度が大きくなり、発光特性が低下する。基板またはテンプレート基板には、例えば窒化ガリウム（ＧａＮ）が用いられる。基板として、窒化ガリウムインジウム基板を用いることが可能であれば、このような不整合の発生を抑えることができる。しかし、窒化ガリウムインジウムを用いた結晶性の高い基板は現在得られていない。このため、比較例１，２に係るテンプレート基板（テンプレート基板１０１，１０２）を用いることが考え得る。このテンプレート基板１０１，１０２には、格子緩和した、窒化ガリウムインジウム（ＧａＩｎＮ）からなる第１層（第１層１３１，１３２）が設けられている。
図９は、比較例１に係るテンプレート基板１０１の模式的な断面構成を表している。このテンプレート基板１０１は、基板１１上に、バッファ層３２および第１層１３１をこの順に有している。バッファ層３２では、例えば、窒化ガリウムインジウム（ＧａＩｎＮ）からなる層と窒化ガリウム（ＧａＮ）からなる層とが交互に複数積層されており、窒化ガリウムインジウム（ＧａＩｎＮ）からなる層のインジウム（Ｉｎ）組成が第１層１３１に近づくにつれて徐々に大きくなっている。このようなバッファ層３２を設けることにより、バッファ層３２上の第１層１３１は、窒化ガリウムに対して格子緩和される。したがって、第１層１３１と第１層１３１上の発光層との間の格子不整合度を小さくすることができる。
図１０は比較例２に係るテンプレート基板１０２の模式的な断面構成を表している。このテンプレート基板１０２は、基板１１上に、バッファ層１２および第１層１３２をこの順に有している。低温バッファ層であるバッファ層１２により、第１層１３２が窒化ガリウムに対して格子緩和される。この第１層１３２も、テンプレート基板１０１の第１層１３１と同様に、発光層との間の格子不整合度を小さくすることができる。
しかし、格子緩和された第１層１３１，１３２の表面には、例えば数ｎｍ～数十ｎｍ程度の大きさの凹凸があり、第１層１３１，１３２の平坦性は低い。また、この第１層１３１，１３２のＸ線回折におけるωスキャンのピークの半値幅は、例えば５００ａｓｅｃ以上であり、第１層１３１，１３２の単結晶性は低い。更に、第１層１３１，１３２には高密度の結晶欠陥が存在する。このような結晶の質が低い第１層１３１，１３２上に形成された発光層は、例えばピエゾ分極が増大し、発光再結合確率が減少する。即ち、発光層の発光特性が低くなる。
これに対し、本実施の形態のテンプレート基板１０は、格子緩和した第１層１３上にインジウム（Ｉｎ）を含まない第２層１４を介して、第３層１５が設けられている。この第１層１３、第２層１４および第３層１５は、互いに格子整合されて形成されている。このテンプレート基板１０では、第１層１３の表面に比較的大きな凹凸が存在していても、第２層１４の表面は平滑に形成されるので、この第２層１４上の第３層１５の表面の平坦性は高くなる。
図１１は、第３層１５の表面を、原子間力顕微鏡（Atomic Force Microscope）で測定した断面プロファイルを表している。このように、第３層１５の表面には大きな凹凸が存在せず、数モノレイヤーのステップが得られていることが確認できる。
また、テンプレート基板１０では、第２層１４を形成する際に、第１層１３の結晶欠陥の対消滅が促されるので、第３層１５は欠陥密度が低く、かつ、高い単結晶性を有する。
このようにテンプレート基板１０では、格子緩和した第１層１３上に、インジウム（Ｉｎ）を含まない第２層１４を介して、第３層１５が積層されているので、第１層１３に比べて、第３層１５の結晶品質が改善される。よって、この第３層１５上の発光層２０は、欠陥密度が低く、単結晶性が良好な結晶となる。したがって、発光層２０の非発光再結合確率は低くなり、発光再結合確率が高くなる。即ち、発光層２０の発光特性を向上させることができる。
また、第１層１３は格子緩和しているので、第１層１３（テンプレート基板１０）と発光層２０との間の格子不整合度が小さくなる。したがって、発光層２０に生成する結晶欠陥が少なくなり、非発光再結合確率が低くなる。更に、発光層２０に生じるピエゾ電界が小さくなるので、発光再結合確率が大きくなる。
以上説明したように、本実施の形態では、格子緩和した第１層１３と第３層１５との間に、インジウム（Ｉｎ）を含まない第２層１４を設けるようにした。これにより、第３層１５の結晶の質を向上させることが可能となる。このように、発光層２０により近い位置に配置される第３層１５の結晶の質を向上させることにより、発光層２０の発光特性を向上させることができる。
即ち、発光デバイス１の発光特性を向上させることができるため、外部量子効率および光電効率の高い発光デバイス１が実現される。例えば、発光デバイス１が半導体レーザであるとき、格子緩和したテンプレート基板１０を用いることにより、光閉じ込めが良好であるとともに、内部ロスが低いレーザ構造を作製することが可能となる。これにより、半導体レーザの光電効率を向上させることができる。
以下、上記第１の実施の形態の変形例および他の実施の形態について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
〔変形例〕
図１２は、上記第１の実施の形態の変形例に係るテンプレート基板（テンプレート基板１０Ａ）を有する発光デバイス１の模式的な断面構成を表している。このテンプレート基板１０Ａの基板１１は、サファイア基板またはシリコン（Ｓｉ）基板等の異種基板により構成されている。この場合にも、上記第１の実施の形態と同等の効果を得ることができる。
例えば、サファイア基板により構成された基板１１上には、例えば第２バッファ層１６および下地層１７を介してバッファ層１２が設けられている。サファイア基板は、例えばｃ面が主面として用いられている。
基板１１上に設けられた第２バッファ層１６は、例えば低温バッファ層である。第２バッファ層１６は、例えば、窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）等からなる非単結晶の層により構成されている。
第２バッファ層１６上に設けられた下地層１７は、例えば、窒化ガリウム（ＧａＮ），窒化ガリウムインジウム（ＧａＩｎＮ），窒化ガリウムアルミニウム（ＡｌＧａＮ）または窒素アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）により構成されている。この下地層１７上に、例えば、バッファ層１２、第１層１３、第２層１４、第３層１５および発光層２０がこの順に設けられている。このように、基板１１を異種基板により構成するようにしてもよい。
〔第２の実施の形態〕
図１３は、本技術の第２の実施の形態に係る発光デバイス１の断面構成を模式的に表したものである。この発光デバイス１のテンプレート基板（テンプレート基板４０）では、基板１１上に、臨界膜厚を超える厚みの第１層（第１層４３）が設けられており、この第１層４３上に、第２層１４および第３層１５がこの順に配置されている。この点を除き、テンプレート基板４０は、テンプレート基板１０と同様の構成を有し、その作用および効果も同様である。
第１層４３は、例えば窒化ガリウム（ＧａＮ）からなる基板１１に接して設けられている。この第１層４３は、上記テンプレート基板１０の第１層１３と同様に、Ａｌx2Ｉｎx1Ｇａ(1-x1-x2)Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、第１層４３のインジウム（Ｉｎ）組成ｃ１（％）は、例えば１％～３０％である。第１層４３の厚みは、臨界膜厚を超えており、例えば５００ｎｍ～２０００ｎｍである。このような臨界膜厚を超える厚みを有する第１層４３は、窒化ガリウム（ＧａＮ）の面内方向（例えばｃ面）の格子定数よりも大きい格子定数ａ１を有し、格子緩和されている。
この第１層４３は、第１層１３と同様に、複数の層により構成するようにしてもよく（図２）、あるいは、超格子構造を有していてもよい。
図１４は、例えばサファイア基板等により構成された基板１１を有するテンプレート基板（テンプレート基板４０Ａ）の模式的な断面構成を表している。このテンプレート基板４０Ａは、上記変形例と同様に、基板１１、第２バッファ層１６および下地層１７をこの順に有している。この下地層１７上に、臨界膜厚を超える厚みの第１層４３を設けるようにしてもよい。
このように、バッファ層（例えば、図１のバッファ層１２）を設けることに代えて、第１層４３の厚みが臨界膜厚を超えるようにすることで、第１層４３を格子緩和するようにしてもよい。この場合にも、上記第１の実施の形態と同等の効果を得ることができる。
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態において例示した発光デバイス１の構成要素、配置および数等は、あくまで一例であり、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。例えば、テンプレート基板１０，１０Ａ，４０，４０Ａと発光層２０との間に、他の層を設けるようにしてもよい。あるいは、発光層２０の上層に他の層が配置されていてもよい。
また、図１５に示したように、テンプレート基板１０（あるいはテンプレート基板１０Ａ，４０，４０Ａ）は、第１層１３（または第１層４３）、第２層１４および第３層１５の積層構造上に、更に、第２層１４および第３層１５をこの順に有していてもよい。
更に、上記第１の実施の形態および変形例では、格子緩和した第１層１３を形成するために、バッファ層１２を用いる場合について説明したが、バッファ層１２に代えて、バッファ層３２（図９）を用いて格子緩和した第１層１３を形成するようにしてもよい。
更に、上記実施の形態等では、テンプレート基板１０，１０Ａ，４０，４０Ａ上に発光層２０を有する発光デバイス１を例に挙げて説明したが、本技術は、テンプレート基板１０，１０Ａ，４０，４０Ａ上に、発光層以外の機能層を有する電子デバイスにも適用可能である。
なお、本明細書に記載された効果はあくまで例示であってこれに限定されるものではなく、また他の効果があってもよい。
なお、本技術は、以下のような構成も可能である。
（１）
基板と、
前記基板上に設けられた第１バッファ層と、
前記第１バッファ層に接して設けられ、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した第１層と、
前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）からなる第２層と、
前記第２層に接して前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層とを備え、
式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
テンプレート基板。
ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
（２）
前記第２層の厚みｔは、式（２）を満たす
前記（１）に記載のテンプレート基板。
ｔ（ｎｍ）＜１０１８．９×ｅ－５０．７１×ｃ１・・・（２）
ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
（３）
前記第３層の表面は、前記第１層の表面よりも高い平坦性を有する
前記（１）または（２）に記載のテンプレート基板。
（４）
Ｘ線回析におけるωスキャンのピークの半値幅は、前記第１層よりも前記第３層の方が小さくなっている
前記（１）ないし（３）のうちのいずれか１つに記載のテンプレート基板。
（５）
前記第１バッファ層は、窒化ガリウム（ＧａＮ），窒化ガリウムインジウム（ＧａＩｎＮ），窒化ガリウムアルミニウム（ＡｌＧａＮ），窒化アルミニウム（ＡｌＮ）または窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）からなる
前記（１）ないし（４）のうちのいずれか１つに記載のテンプレート基板。
（６）
前記基板は、窒化ガリウム（ＧａＮ）基板により構成されている
前記（１）ないし（５）のうちのいずれか１つに記載のテンプレート基板。
（７）
前記基板は、サファイア基板またはシリコン（Ｓｉ）基板により構成されており、
前記基板と前記第１バッファ層との間に、第２バッファ層および下地層をさらに有し、
前記第２バッファ層、前記下地層、および前記第１バッファ層は前記基板側からこの順に積層されている
前記（１）ないし（６）のうちのいずれか１つに記載のテンプレート基板。
（８）
前記第２バッファ層は、窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）からなり、
前記下地層は、窒化ガリウム（ＧａＮ），窒化ガリウムインジウム（ＧａＩｎＮ），窒化ガリウムアルミニウム（ＡｌＧａＮ）または窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）からなる
前記（７）に記載のテンプレート基板。
（９）
前記第１層は、臨界膜厚よりも大きい厚みを有する
前記（１）ないし（８）のうちいずれか１つに記載のテンプレート基板。
（１０）
式（３）を満たす
前記（１）ないし（９）のうちいずれか１つに記載のテンプレート基板。
ｘ１≧ｚ１・・・（３）
（１１）
基板と、
前記基板上に設けられた第１バッファ層と、
前記第１バッファ層に接して設けられ、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した前記第１層と、
前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）からなると共に、式（２）を満たす厚みを有する第２層と、
前記第２層上に前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層と
を備えたテンプレート基板。
ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
（１２）
テンプレート基板および前記テンプレート基板上の機能層を備え、
前記テンプレート基板は、
基板と、
前記基板上に設けられた第１バッファ層と、
前記第１バッファ層に接して設けられ、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した第１層と、
前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）からなる第２層と、
前記第２層に接して前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層とを備え、
式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
電子デバイス。
ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
（１３）
テンプレート基板および前記テンプレート基板上の機能層を備え、
前記テンプレート基板は、
基板と、
前記基板上に設けられた第１バッファ層と、
前記第１バッファ層に接して設けられ、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した前記第１層と、
前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）からなると共に、式（２）を満たす厚みを有する第２層と、
前記第２層上に前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層と
を備えた電子デバイス。
ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
（１４）
テンプレート基板および前記テンプレート基板上の発光層を備え、
前記テンプレート基板は、
基板と、
前記基板上に設けられた第１バッファ層と、
前記第１バッファ層に接して設けられ、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した第１層と、
前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）からなる第２層と、
前記第２層に接して前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層とを備え、
式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
発光デバイス。
ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
（１５）
テンプレート基板および前記テンプレート基板上の発光層を備え、
前記テンプレート基板は、
基板と、
前記基板上に設けられた第１バッファ層と、
前記第１バッファ層に接して設けられ、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した前記第１層と、
前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）からなると共に、式（２）を満たす厚みを有する第２層と、
前記第２層上に前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層と
を備えた発光デバイス。
ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
（１６）
基板上に第１バッファ層を形成し、
前記第１バッファ層上に、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
前記第１層上に、ＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を形成し、
前記第２層上に、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成し、
式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
テンプレート基板の製造方法。
ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
（１７）
前記第２層を、水素（Ｈ２）をキャリアガスに用いた結晶成長により形成する
前記（１６）に記載のテンプレート基板の製造方法。
（１８）
前記第１層を形成する際の温度よりも高い温度で、前記第２層を形成する
前記（１６）または（１７）に記載のテンプレート基板の製造方法。
（１９）
基板上に第１バッファ層を形成し、
前記第１バッファ層上に、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
前記第１層上に、Ａｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を、式（２）を満たす厚みで形成し、
前記第２層上に、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成する
テンプレート基板の製造方法。
ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
（２０）
テンプレート基板を形成した後に、前記テンプレート基板上に機能層を形成し、
前記テンプレート基板は、
基板上に第１バッファ層を形成し、
前記第１バッファ層上に、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
前記第１層上に、ＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を形成し、
前記第２層上に、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成し、
式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
テンプレート基板の製造方法。
ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
（２１）
テンプレート基板を形成した後に、前記テンプレート基板上に機能層を形成し、
前記テンプレート基板は、
基板上に第１バッファ層を形成し、
前記第１バッファ層上に、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
前記第１層上に、Ａｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を、式（２）を満たす厚みで形成し、
前記第２層上に、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成する
式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
テンプレート基板の製造方法。
ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。

（２２）
テンプレート基板を形成した後に、前記テンプレート基板上に機能層を形成し、
前記テンプレート基板は、
基板と、
前記基板と第１層との間に、前記第１層に接するバッファ層と、
Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
前記第１層上に、ＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を形成し、
前記第２層上に、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成し、
式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
電子デバイスの製造方法。
ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
（２３）
テンプレート基板を形成した後に、前記テンプレート基板上に機能層を形成し、
前記テンプレート基板は、
基板と、
前記基板と第１層との間に、前記第１層に接するバッファ層と、
Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
前記第１層上に、Ａｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を形成し、
前記第２層上に、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成し、
前記第２層の厚みｔは、式（２）を満たす
電子デバイスの製造方法。
ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
本出願は、日本国特許庁において２０１７年８月１４日に出願された日本特許出願番号第２０１７－１５６４１６号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (21)

  1. 基板と、
    前記基板上に設けられた第１バッファ層と、
    前記第１バッファ層に接して設けられ、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した第１層と、
    前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）からなる第２層と、
    前記第２層に接して前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層とを備え、
    式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
    テンプレート基板。
    ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
  2. 前記第２層の厚みｔは、式（２）を満たす
    請求項１に記載のテンプレート基板。
    ｔ（ｎｍ）＜１０１８．９×ｅ－５０．７１×ｃ１・・・（２）
    ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
  3. 前記第３層の表面は、前記第１層の表面よりも高い平坦性を有する
    請求項１に記載のテンプレート基板。
  4. Ｘ線回析におけるωスキャンのピークの半値幅は、前記第１層よりも前記第３層の方が小さくなっている
    請求項１に記載のテンプレート基板。
  5. 前記第１バッファ層は、窒化ガリウム（ＧａＮ），窒化ガリウムインジウム（ＧａＩｎＮ），窒化ガリウムアルミニウム（ＡｌＧａＮ），窒化アルミニウム（ＡｌＮ）または窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）からなる
    請求項１に記載のテンプレート基板。
  6. 前記基板は、窒化ガリウム（ＧａＮ）基板により構成されている
    請求項１に記載のテンプレート基板。
  7. 前記基板は、サファイア基板またはシリコン（Ｓｉ）基板により構成されており、
    前記基板と前記第１バッファ層との間に、第２バッファ層および下地層をさらに有し、
    前記第２バッファ層、前記下地層、および前記第１バッファ層は前記基板側からこの順に積層されている
    請求項１に記載のテンプレート基板。
  8. 前記第２バッファ層は、窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）からなり、
    前記下地層は、窒化ガリウム（ＧａＮ），窒化ガリウムインジウム（ＧａＩｎＮ），窒化ガリウムアルミニウム（ＡｌＧａＮ）または窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）からなる
    請求項７に記載のテンプレート基板。
  9. 前記第１層は、臨界膜厚よりも大きい厚みを有する
    請求項１に記載のテンプレート基板。
  10. 式（３）を満たす
    請求項１に記載のテンプレート基板。
    ｘ１≧ｚ１・・・（３）
  11. 基板と、
    前記基板上に設けられた第１バッファ層と、
    前記第１バッファ層に接して設けられ、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した前記第１層と、
    前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）からなると共に、式（２）を満たす厚みを有する第２層と、
    前記第２層上に前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層と
    を備えたテンプレート基板。
    ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
    ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
  12. テンプレート基板および前記テンプレート基板上の機能層を備え、
    前記テンプレート基板は、
    基板と、
    前記基板上に設けられた第１バッファ層と、
    前記第１バッファ層に接して設けられ、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した第１層と、
    前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）からなる第２層と、
    前記第２層に接して前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層とを備え、
    式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
    電子デバイス。
    ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
  13. テンプレート基板および前記テンプレート基板上の機能層を備え、
    前記テンプレート基板は、
    基板と、
    前記基板上に設けられた第１バッファ層と、
    前記第１バッファ層に接して設けられ、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した前記第１層と、
    前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）からなると共に、式（２）を満たす厚みを有する第２層と、
    前記第２層上に前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層と
    を備えた電子デバイス。
    ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
    ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
  14. テンプレート基板および前記テンプレート基板上の発光層を備え、
    前記テンプレート基板は、
    基板と、
    前記基板上に設けられた第１バッファ層と、
    前記第１バッファ層に接して設けられ、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した第１層と、
    前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）からなる第２層と、
    前記第２層に接して前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層とを備え、
    式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
    発光デバイス。
    ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
  15. テンプレート基板および前記テンプレート基板上の発光層を備え、
    前記テンプレート基板は、
    基板と、
    前記基板上に設けられた第１バッファ層と、
    前記第１バッファ層に接して設けられ、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和した前記第１層と、
    前記第１層に接して設けられ、前記第１層に格子整合して積層されたＡｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）からなると共に、式（２）を満たす厚みを有する第２層と、
    前記第２層上に前記第１層に対向して設けられ、前記第２層に格子整合するとともに、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）からなる第３層と
    を備えた発光デバイス。
    ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
    ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
  16. 基板上に第１バッファ層を形成し、
    前記第１バッファ層上に、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
    前記第１層上に、ＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を形成し、
    前記第２層上に、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成し、
    式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
    テンプレート基板の製造方法。
    ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
  17. 前記第２層を、水素（Ｈ２）をキャリアガスに用いた結晶成長により形成する
    請求項１６に記載のテンプレート基板の製造方法。
  18. 前記第１層を形成する際の温度よりも高い温度で、前記第２層を形成する
    請求項１６に記載のテンプレート基板の製造方法。
  19. 基板上に第１バッファ層を形成し、
    前記第１バッファ層上に、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
    前記第１層上に、Ａｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を、式（２）を満たす厚みで形成し、
    前記第２層上に、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成する
    テンプレート基板の製造方法。
    ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
    ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
  20. テンプレート基板を形成した後に、前記テンプレート基板上に機能層を形成し、
    前記テンプレート基板は、
    基板上に第１バッファ層を形成し、
    前記第１バッファ層上に、Ａｌｘ２Ｉｎｘ１Ｇａ（１－ｘ１－ｘ２）Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
    前記第１層上に、ＡｌｙＧａ（１－ｙ）Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を形成し、
    前記第２層上に、Ａｌｚ２Ｉｎｚ１Ｇａ（１－ｚ１－ｚ２）Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成し、
    式（１）によって表される、前記第１層の格子定数ａ１に対する前記第３層の面内方向の格子定数ａ３の不整合度ｄ（％）は、０．０８３％未満である
    電子デバイスの製造方法。
    ｄ（％）＝｜（ａ３―ａ１）｜／ａ１×１００・・・（１）
  21. テンプレート基板を形成した後に、前記テンプレート基板上に機能層を形成し、
    前記テンプレート基板は、
    基板上に第１バッファ層を形成し、
    前記第１バッファ層上に、Ａｌ ｘ２ Ｉｎ ｘ１ Ｇａ （１－ｘ１－ｘ２） Ｎ（０＜ｘ１＜１，０≦ｘ２＜１）からなり、かつ、ＧａＮの面内方向の格子定数よりも大きい面内方向の格子定数ａ１を有して格子緩和された第１層を形成し、
    前記第１層上に、Ａｌ ｙ Ｇａ （１－ｙ） Ｎ（０≦ｙ＜１）をコヒーレント成長させた第２層を、式（２）を満たす厚みで形成し、
    前記第２層上に、Ａｌ ｚ２ Ｉｎ ｚ１ Ｇａ （１－ｚ１－ｚ２） Ｎ（０＜ｚ１＜１，０≦ｚ２＜１）をコヒーレント成長させた第３層を形成する
    電子デバイスの製造方法。
    ｔ（ｎｍ）＜１０１８．９×ｅ －５０．７１×ｃ１ ・・・（２）
    ただし、式（２）中のｃ１は前記第１層のインジウムの含有量（％）であり、２．０％＜ｃ１＜６．０％の範囲にある。
JP2019536435A 2017-08-14 2018-06-19 テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法 Active JP7205474B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017156416 2017-08-14
JP2017156416 2017-08-14
PCT/JP2018/023254 WO2019035274A1 (ja) 2017-08-14 2018-06-19 テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2019035274A1 JPWO2019035274A1 (ja) 2020-10-01
JP7205474B2 true JP7205474B2 (ja) 2023-01-17

Family

ID=65362333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019536435A Active JP7205474B2 (ja) 2017-08-14 2018-06-19 テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法

Country Status (3)

Country Link
US (1) US20210135050A1 (ja)
JP (1) JP7205474B2 (ja)
WO (1) WO2019035274A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022177503A1 (en) * 2021-02-22 2022-08-25 Igss-Gan Pte Ltd Semiconductor apparatus and method for fabricating thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008153130A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 窒化物半導体発光素子及び窒化物半導体の製造方法
JP2011119374A (ja) 2009-12-02 2011-06-16 Sharp Corp 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2016530700A (ja) 2013-06-11 2016-09-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 窒化物系化合物半導体素子を製造する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332713A (ja) * 2002-02-04 2006-12-07 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
TWI271877B (en) * 2002-06-04 2007-01-21 Nitride Semiconductors Co Ltd Gallium nitride compound semiconductor device and manufacturing method
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법
JP5983684B2 (ja) * 2014-07-02 2016-09-06 ウシオ電機株式会社 Ｌｅｄ素子
US9246311B1 (en) * 2014-11-06 2016-01-26 Soraa Laser Diode, Inc. Method of manufacture for an ultraviolet laser diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008153130A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 窒化物半導体発光素子及び窒化物半導体の製造方法
JP2011119374A (ja) 2009-12-02 2011-06-16 Sharp Corp 窒化物半導体素子及びその製造方法、並びに、半導体装置
JP2016530700A (ja) 2013-06-11 2016-09-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 窒化物系化合物半導体素子を製造する方法

Also Published As

Publication number Publication date
US20210135050A1 (en) 2021-05-06
WO2019035274A1 (ja) 2019-02-21
JPWO2019035274A1 (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
US9793432B2 (en) Light emitting devices and methods of manufacturing the same
JP4538476B2 (ja) 半導体構造の形成方法
JP5306254B2 (ja) 半導体発光素子
JP2010010678A (ja) 量子ドットデバイスおよびその製造方法
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP5401145B2 (ja) Ｉｉｉ族窒化物積層体の製造方法
JP2008103665A (ja) 窒化物半導体デバイス及びその製造方法
JP3545197B2 (ja) 半導体素子およびその製造方法
JP3561536B2 (ja) 半導体発光素子
JP2009129941A (ja) 発光デバイス
JPH05206513A (ja) 半導体発光素子
JP3976723B2 (ja) 半導体素子およびその製造方法
JP6486401B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7205474B2 (ja) テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法
JP5881560B2 (ja) 半導体発光装置及びその製造方法
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
JP2006066787A (ja) サファイア基板とそれを用いた発光装置
JP6290321B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
JP2007161525A (ja) 半導体装置用基材およびその製造方法
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP7388357B2 (ja) 発光デバイス
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP7388354B2 (ja) 発光デバイス
JP6115092B2 (ja) 半導体発光装置及び半導体発光装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221212

R151 Written notification of patent or utility model registration

Ref document number: 7205474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151