JP2013014450A - 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス - Google Patents

窒化物半導体エピタキシャル基板及び窒化物半導体デバイス Download PDF

Info

Publication number
JP2013014450A
JP2013014450A JP2011146935A JP2011146935A JP2013014450A JP 2013014450 A JP2013014450 A JP 2013014450A JP 2011146935 A JP2011146935 A JP 2011146935A JP 2011146935 A JP2011146935 A JP 2011146935A JP 2013014450 A JP2013014450 A JP 2013014450A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
group iii
epitaxial substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011146935A
Other languages
English (en)
Inventor
Tsuneaki Fujikura
序章 藤倉
Taiichiro Konno
泰一郎 今野
Michiko Matsuda
三智子 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2011146935A priority Critical patent/JP2013014450A/ja
Priority to US13/524,300 priority patent/US9105755B2/en
Publication of JP2013014450A publication Critical patent/JP2013014450A/ja
Priority to US14/678,049 priority patent/US9397232B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

【課題】低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有する窒化物
半導体エピタキシャル基板及び窒化物半導体デバイスを提供する。
【解決手段】基板上にＡｌを含むIII族窒化物半導体のバッファ層を介して成長した、Ｃ
面を表面とするIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板であって
、前記バッファ層が、その表面にインバージョンドメインを有する。
【選択図】図１

Description

本発明は、Ａｌを含むIII族窒化物半導体のバッファ層を有する窒化物半導体エピタキ
シャル基板及びこれを用いた窒化物半導体デバイスに関する。
サファイア基板、ＳｉＣ基板などの異種基板上に、ＧａＮ等のIII族窒化物半導体層を
成長させた窒化物半導体エピタキシャル基板を作製する際に、異種基板とIII族窒化物半
導体層との間に、ＡｌＮやＧａＮの低温バッファ層あるいはＡｌＮやＡｌＧａＮの高温バッファ層を設けて、III族窒化物半導体層の低転位化を図る技術が知られている。
高温バッファ層に関する提案として、特許得文献１には、ＡｌＮバッファ層（下地膜）の表面に凹凸形状を形成することにより、ＡｌＮバッファ層上に形成されるIII族窒化物
膜中の転位を低減することができると記載されている。
特開２００２−２２２７７１号公報
しかしながら、上記従来のＡｌＮなどの低温バッファ層や高温バッファ層を設ける方法では、III族窒化物半導体層中の転位を十分に低減することができず、III族窒化物半導体層にクラックが発生してしまうことが多かった。特に、ＧａＮ層等のIII族窒化物半導体
層の厚さが５μｍ以上となると、クラックが発生するエピタキシャル基板が急増し、歩留まりが大きく低下していた。
本発明の目的は、低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有
する窒化物半導体エピタキシャル基板及び窒化物半導体デバイスを提供することにある。
本発明の第１の態様は、基板上にＡｌを含むIII族窒化物半導体のバッファ層を介して
成長した、Ｃ面を表面とするIII族窒化物半導体層を有する窒化物半導体エピタキシャル
基板であって、前記バッファ層は、その表面にインバージョンドメインを有する窒化物半導体エピタキシャル基板である。
本発明の第２の態様は、第１の態様の窒化物半導体エピタキシャル基板において、前記バッファ層の表面におけるインバージョンドメインの面密度は、１×１０４ｃｍ−２以上１×１０１１ｃｍ−２以下の範囲にある窒化物半導体エピタキシャル基板である。
本発明の第３の態様は、第１又は第２の態様の窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層の表面には、インバージョンドメインが存在しない窒化物
半導体エピタキシャル基板である。
本発明の第４の態様は、第１〜第３の態様のいずれかの窒化物半導体エピタキシャル基板おいて、前記バッファ層は、Ｃｌ、Ｓ、Ｂのうち、いずれか１種または２種以上が１×１０１５ｃｍ−３以上の濃度で添加されている窒化物半導体エピタキシャル基板である。
本発明の第５の態様は、第１〜第４の態様のいずれかの窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層の表面の転位密度は、５×１０８ｃｍ−２以下で
ある窒化物半導体エピタキシャル基板である。
本発明の第６の態様は、第１〜第５の態様のいずれかの窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層のＸ線ロッキングカーブ測定における（０００２
）面回折、（０００４）面回折、及び（１０−１２）面回折の半値幅は、それぞれ３００秒以下、３００秒以下、５００秒以下である窒化物半導体エピタキシャル基板である。
本発明の第７の態様は、第１〜第６の態様のいずれかの窒化物半導体エピタキシャル基板において、前記III族窒化物半導体層は、５μｍ以上の厚さであって、表面にクラック
がない窒化物半導体エピタキシャル基板である。
本発明の第８の態様は、第１〜第７の態様のいずれかの窒化物半導体エピタキシャル基板に、デバイス構造を形成した窒化物半導体デバイスである。
本発明によれば、低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有
する窒化物半導体エピタキシャル基板及び窒化物半導体デバイスが得られる。
本発明の一実施形態に係る窒化物半導体エピタキシャル基板を製造する製造工程を示す断面図である。 本発明の一実施形態に係る窒化物半導体デバイスを示す断面図である。 本発明の実施例および比較例の窒化物半導体エピタキシャル基板における、ＡｌＮバッファ層のＩＤ面密度とＧａＮ層のＸ線回折のロッキングカーブの半値幅との関係を示すグラフである。 本発明の実施例および比較例の窒化物半導体エピタキシャル基板における、ＡｌＮバッファ層のＩＤ面密度とＧａＮ層表面の転位密度との関係を示すグラフである。 本発明の実施例および比較例の窒化物半導体エピタキシャル基板における、ＧａＮ層の厚さとクラック歩留との関係を示すグラフである。
以下に、本発明に係る窒化物半導体エピタキシャル基板および窒化物半導体デバイスの実施形態を説明する。
（窒化物半導体エピタキシャル基板）
図１は、本発明の一実施形態に係る窒化物半導体エピタキシャル基板を製造する製造工程を示す断面図である。この製造工程を示す図１を用いて、本実施形態の窒化物半導体エピタキシャル基板を説明する。
図１（ｃ）に、製造される窒化物半導体エピタキシャル基板１を示す。窒化物半導体エピタキシャル基板１は、窒化物半導体成長用の基板２上に、Ａｌ（アルミニウム）を含むIII族窒化物半導体のバッファ層３を介して、ＧａＮ（窒化ガリウム）などのIII族窒化物半導体層４をエピタキシャル成長したものであり、バッファ層３は、その表面にインバージョンドメイン（ＩＤ：Inversion Domain）５を有する。ここで、インバージョンドメイン（ＩＤ）とは、周囲の結晶とは極性が反転した領域であって、III族窒化物半導体結晶
中（Ｇａ極性、Ａｌ極性などのIII族極性中）に、極性が反転したＮ極性を有する領域な
いしＮ極性面が生じた領域をいう。
まず、図１（ａ）に示すように、III族窒化物半導体の成長用基板となる基板２を準備
する。基板２には、例えば、サファイア基板、ＺｎＯ基板、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板、ＡｌＮ基板、ＡｌＧａＮ基板など、III族窒化物半導体のエピタ
キシャル成長に適した各種の基板を用いることができる。
また、これらの基板の表面としては、III族窒化物半導体のＣ面のIII族面を表面とした成長に適した、各種基板の表面を用いて良い。例えば、極性のないサファイア基板ではＣ面、あるいはＣ面からＡ軸、Ｍ軸あるいはその中間の方向に０〜２°傾いた表面を用いて良い。また、ＺｎＯ基板ではＣ面のＺｎ面、ＳｉＣ基板ではＣ面のＳｉ面、ＧａＮ基板、ＡｌＮ基板、ＡｌＧａＮ基板ではＣ面のIII族面、およびこれらのＣ面からＡ軸、Ｍ軸あ
るいはその中間の方向に０〜２°傾いた表面を用いて良い。Ｓｉ基板では（１１１）面、ＧａＡｓ基板の場合は（１１１）Ａ面または（１１１）Ｂ面、およびこれらの面から任意の方向に０〜２°傾いた表面を用いて良い。
次に、図１（ｂ）に示すように、この基板２上に、気相成長法により、Ａｌを含むIII
族窒化物半導体（ＡｌＮ、ＡｌＧａＮなど）のバッファ層３を形成する。気相成長法としては、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＯＶＰＥ法（有機金属気相成長法）などが用いられる。
基板２上にＡｌを多く含むバッファ層３を９００℃以上の高温で成長した場合、ＡｌＮ結晶のＡｌ面がＮ面よりも極めて安定であるため、バッファ層３はIII族面を表面として
成長し、バッファ層３の表面にはＮ族極性領域（ＩＤ）は発生しない。
本実施形態では、ＡｌＮ等のバッファ層３中に不純物を添加することで、ＡｌＮ等のバッファ層３にＩＤを発生・導入させ、これがIII族極性層で埋め込まれることなく成長・
存続し、バッファ層３の表面に到達するＩＤが存在するようにしている。ＡｌＮ等のバッファ層３中に添加する不純物濃度を高くすると、バッファ層３中の応力が増加し、応力を緩和するためにＩＤが導入され、また、その応力の存在によりＩＤが安定化しＩＤが消滅することなく存続するものと考えられる。
バッファ層３中の不純物として、Ｃｌ（塩素）、Ｓ（硫黄）、Ｂ（ホウ素）のうち、いずれか１種または２種以上を１×１０１５ｃｍ−３以上１×１０１９ｃｍ−３以下の濃度で含ませる。これにより、添加する不純物の種類などにもよるが、バッファ層３の表面におけるＩＤの面密度（個数密度）を、概ね１×１０４ｃｍ−２以上１×１０１１ｃｍ−２以下の範囲に調整することができる。
図１（ｂ）に示すように、バッファ層３の表面にはＩＤ５が存在し、バッファ層３の表面は、III族極性面（ＡｌＮバッファ層の場合、Ａｌ極性面）３ａ中に所定の面密度でＩ
Ｄ５のＮ極性面３ｂが現れている。
バッファ層３の気相成長では、ＨＶＰＥ法の場合、一例として、圧力は５００Ｔｏｒｒ（約６６６６１Ｐａ）〜７６０Ｔｏｒｒ（約１０１３２５Ｐａ、常圧）、Ｖ／III比は１
０以下、成長温度は９００℃〜１２００℃とする。また、ＭＯＶＰＥ法の場合、一例として、圧力は５００Ｔｏｒｒ以下、Ｖ／III比は１０以下、成長温度は９００℃〜１２００
℃とする。また、原料ガスとしては、ＨＶＰＥ法では、例えば、Ｎ原料にはＮＨ３、Ａｌ原料にはＡｌＣｌ３、Ｇａ原料にはＧａＣｌ、Ｉｎ原料にはＩｎＣｌを用い、Ｃｌ、Ｓ、Ｂの不純物ガスとしては、それぞれＨＣｌ、Ｈ２Ｓ、ＢＣｌ３を用いる。また、ＭＯＶＰＥ法の場合、原料ガスとしては、例えば、Ｎ原料にはＮＨ３、Ａｌ原料にはＴＭＡ（トリメチルアルミニウム）、Ｇａ原料にはＴＭＧ（トリメチルガリウム）、Ｉｎ原料にはＴＭＩ（トリメチルインジウム）を用い、Ｃｌ、Ｓ、Ｂの不純物ガスとしては、それぞれＨＣｌ、Ｈ２Ｓ、Ｂ２Ｈ６を用いる。また、キャリアガスには、ＨＶＰＥ法、ＭＯＶＰＥ法のいずれの場合にも、Ｈ２やＮ２を用いる。
成長速度としては、ＨＶＰＥの場合には、５〜１００ｎｍ／分とし、また、ＭＯＶＰＥ
の場合には、１〜３０ｎｍ／分とする。
バッファ層３のＡｌを含むIII族窒化物半導体としては、ＡｌｘＧａ１−ｘＮ（０.５≦ｘ≦１）、より好ましくはＡｌｘＧａ１−ｘＮ（０.９≦ｘ≦１）がよい。即ち、バッフ
ァ層３としては、ＡｌＮ層、或いは高Ａｌ組成のＡｌＧａＮ層が好ましい。
バッファ層３表面やIII族窒化物半導体層４表面のＩＤの面密度（個数密度）の測定は
、例えば、透過型電子顕微鏡（Transmission Electron Microscope：ＴＥＭ）を用いた収束電子線回折（Convergent Beam Electron Diffraction：ＣＢＥＤ）法を用いて極性を判定することにより行うことができる。
続いて、図１（ｃ）に示すように、表面にＩＤ５を有するバッファ層３上に、ＧａＮなどのIII族窒化物半導体層４をエピタキシャル成長する。表面にＩＤ５を有するバッファ
層３上に結晶成長を行なうと、たとえ、バッファ層３の表面が平坦であっても、結晶成長の初期段階では、図１（ｃ）に示すように、ＩＤ５直上のIII族窒化物半導体層４の結晶
成長面ｆ１にはピット（窪み）が発生する。これは、バッファ層３表面のＮ極性面３ｂ（ＩＤ５）上に成長するIII族窒化物半導体層４のＮ極性（ＩＤ５）の成長速度が、III族極性（Ｇａ極性など）の成長速度よりも遅いためである。
Ｃ面（（０００１）面）を表面とするＧａＮ等のIII族窒化物半導体層の成長では、通
常、転位は表面に垂直にＣ軸方向に伝播するため、転位同士が会合・消滅するということはない（貫通転位となる）。しかしながら、本実施形態のように、バッファ層３表面にＩＤ５を有する場合、結晶成長面にはピットが発生するため、結晶中の転位がピットの斜面と出会うと、転位の伝播方向が変化し（斜め方向、あるいは表面に平行な方向に変化し）、転位同士が会合する確率が増加し、転位が減少する。このため、ＩＤを含むＡｌＮ等のバッファ層３上にＧａＮ等のIII族窒化物半導体層４を成長すると、ＩＤを表面に含まな
いバッファ層の場合よりも、III族窒化物半導体層４の表面の転位密度が減少し、Ｘ線回
折のロッキングカーブの半値幅が小さい結晶性の良いIII族窒化物半導体層４が得られる
。
具体的には、III族窒化物半導体層４の表面の転位密度が５×１０８ｃｍ−２以下であ
り、またIII族窒化物半導体層４のＸ線回折のロッキングカーブ測定における（０００２
）面、（０００４）面、及び（１０−１２）面での半値幅は、それぞれ３００秒以下、３００秒以下、５００秒以下である窒化物半導体エピタキシャル基板が得られる。なお、Ｘ線回折半値幅の測定条件は、Ｘ線源にＣｕＫα１を用いて４０ｋＶ、４５ｍＡでＸ線を発生させ、四結晶法によりＸ線ビームを平行にすると共に、Ｘ線ビームの照射面積は、ビームをスリットで３０μｍ角まで絞り、測定した。
III族窒化物半導体層４の結晶成長の初期段階の結晶成長面ｆ１にはピットが形成され
るが、III族極性（ＧａＮ層ではＧａ極性）の方がＮ極性よりも成長速度が速いので、III極性層によってＮ極性層（ＩＤ５）が埋め込まれ、図１（ｃ）に示すように、更に成長するにつれて結晶成長面ｆ２〜ｆ５は平坦化し、III族窒化物半導体層４の表面にはＩＤが
出現しない。
本実施形態のIII族窒化物半導体層４は、デバイスに用いられるIII族極性（Ｇａ極性など）のＣ面を表面とするIII族窒化物半導体層であり、III族窒化物半導体層４の表面にはＩＤ５は存在しない。III族窒化物半導体層４は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ
、ＩｎＧａＮなど、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）からなる。また、これらのIII族窒化物半導体層４は、アンドープ層、ｎ型層、ｐ型層のいずれでも良く、またこれ
らの積層体であっても良い。
なお、バッファ層の表面が凹凸であっても、バッファ層の表面にＩＤがない場合には、バッファ層上に成長するIII族窒化物半導体層の結晶成長面は、すぐに平坦となり、上述
したピットが形成されることによる転位の会合・消滅は起こらず、III族窒化物半導体層
４表面の低転位化、ロッキングカーブの半値幅の低減は図れない。
III族窒化物半導体層４の結晶成長において、結晶成長面にピットが発生する密度は、
バッファ層３の表面におけるＩＤ５の面密度に対応するものと考えられる。すなわち、ＩＤ５を有するバッファ層３上のIII族窒化物半導体層４には、概ねＩＤ５の個数に対応す
る数のピット（谷部）が発生すると共に、隣接するＩＤ５、５間には概ねＩＤ５の個数に対応する数の島状結晶（山部、一つまたは複数の成長核から成長）が発生すると考えられる。
先に述べたように、上記の島（ピット）の斜面の存在により転位は減少する。このため、ピット密度（すなわち、ＩＤ密度）が極端に低い場合（例えば、１×１０４ｃｍ−２未満の場合）には、成長途中のIII族窒化物半導体層４の表面はそのほとんどが平らなＣ面
で、まばらにしかピットが存在しない状態であるため、表面における斜面の割合が低く、本発明の転位低減の効果は得られない。また、ピット密度が極端に高い場合（例えば、１×１０１１ｃｍ−２より大きい場合）には、形成されるピットが小さいため、III族窒化
物半導体層４の成長厚が小さい段階で表面が平坦化されてしまう。この場合にも、ピットの存続期間が短いために本発明の転位低減の効果は得られない。
ピット密度が適切な場合（例えば、１×１０４ｃｍ−２以上１×１０１１ｃｍ−２以下の場合）には、成長途中のIII族窒化物半導体層４の表面に十分な割合で斜面が存在し、
しかも成長過程の比較的長い期間にわたって存続するため、従来よりも転位密度を低減できる。特に、ピット密度（ＩＤ密度）を１×１０５ｃｍ−２以上１×１０１０ｃｍ−２以下とするのが好ましく、更には１×１０６ｃｍ−２以上１×１０９ｃｍ−２以下とするのが転位低減のためには好ましい。
また、本実施形態の窒化物半導体エピタキシャル基板１は、バッファ層３及び基板２側のIII族窒化物半導体層４にＩＤ５が存在するため、III族窒化物半導体層４の応力が緩和される。
サファイア等からなる基板２とＧａＮ等からなるIII族窒化物半導体層４との間には、
大きな熱膨張率差があるため、III族窒化物半導体層４を成長させた後に室温状態に戻す
と、窒化物半導体エピタキシャル基板１には熱膨張率差に起因する反りが発生し、III族
窒化物半導体層４に圧縮応力が加わる。このIII族窒化物半導体層４に発生する圧縮応力
により、ＧａＮ等のIII族窒化物半導体層４の表面にクラックが生じてしまう。従来のバ
ッファ層の表面にＩＤが存在しない場合、ＧａＮ等のIII族窒化物半導体層４の厚さが５
μｍ以上となると、クラック発生数が急激に増大してしまった。
ところが、本実施形態の窒化物半導体エピタキシャル基板１では、バッファ層３及び基板２側のIII族窒化物半導体層４にＩＤ５が存在するため、III族極性の結晶のみの場合と比較して、III族極性の結晶とＮ極性の結晶との間では、殊にIII族極性とＮ極性の境界部では、圧縮・引張時の伸縮変形等の挙動が変化する。このため、III族極性の結晶のみの
場合と比べ、圧縮応力によるバッファ層３及び基板２側のIII族窒化物半導体層４の縮み
方が減少し、特に問題となる基板２付近の応力の緩和がなされるものと推測される。バッファ層３及び基板２側のIII族窒化物半導体層４にＩＤ５が存在する本実施形態の窒化物
半導体エピタキシャル基板１では、ＧａＮ等のIII族窒化物半導体層４の厚さを５μｍ以
上とした場合にも、III族窒化物半導体層４の表面にクラックがない窒化物半導体エピタ
キシャル基板を歩留まり良く製造することができる。
（窒化物半導体デバイス）
本発明の一実施形態に係る窒化物半導体デバイスは、上記実施形態の窒化物半導体エピタキシャル基板１を用い、窒化物半導体エピタキシャル基板１にIII族窒化物半導体層や
電極などのデバイス構造を形成して作製される窒化物半導体デバイスである。この窒化物半導体デバイスは、上記実施形態の窒化物半導体エピタキシャル基板１のIII族窒化物半
導体層４の表面が低転位であり、Ｘ線ロッキングカーブの半値幅も小さいので、従来の窒化物半導体エピタキシャル基板を用いた場合よりも、特性の優れた窒化物半導体デバイスを作製できる。
窒化物半導体デバイスの一例として、上記実施形態の窒化物半導体エピタキシャル基板１を用いて作製した、図２に示す青色のＬＥＤ（発光ダイオード）について説明する。
窒化物半導体エピタキシャル基板１は、サファイア基板である基板２上に、ＩＤを有するＡｌＮ層であるバッファ層２を介して、III族窒化物半導体層４としてＧａＮ層を形成
したものである。このエピタキシャル基板１をＭＯＶＰＥ装置に設置し、エピタキシャル基板１上に青色ＬＥＤ構造の積層半導体を成長する。青色ＬＥＤ構造の積層半導体は、ＧａＮのIII族窒化物半導体層４上に順次積層して成長した、ｎ型ＧａＮクラッド層２１と
、ＩｎＧａＮ／ＧａＮ多重量子井戸構造の活性層２２と、ｐ型ＡｌＧａＮクラッド層２３と、ｐ型ＧａＮコンタクト層２４とからなる。
上記の積層半導体を成長した後に、ＬＥＤ用基板をＭＯＶＰＥ装置より取出し、得られたＬＥＤ用基板の積層半導体層をＲＩＥ（Reactive Ion Etching）により部分的にエッチング除去し、ｎ型ＧａＮクラッド層２１の一部を露出する。露出したｎ型ＧａＮクラッド層２１上にｎ側電極２５を形成すると共に、ｐ型ＧａＮコンタクト層２４上にｐ側電極２６を形成し、その後、チップ化等を行うことにより、図２に示す構造の青色ＬＥＤが作製される。結晶性のよいＧａＮ層からなるIII族窒化物半導体層４上に、ｎ型ＧａＮクラッ
ド層２１と、活性層２２と、ｐ型ＡｌＧａＮクラッド層２３を有する窒化物半導体エピタキシャル基板１を用いて作製したＬＥＤは、光出力が大きく、駆動電圧が低かった。
窒化物半導体デバイスの他の例として、ショットキーバリアダイオード（ＳＢＤ）について説明する。ＳＢＤに用いた窒化物半導体エピタキシャル基板は、上記ＬＥＤと同様に、サファイア基板上に、ＩＤを有するＡｌＮ層のバッファ層を介して、ＧａＮ層を形成したものである。窒化物半導体エピタキシャル基板のＧａＮ層上に、ショットキー電極と、ショットキー電極を囲むようにその外周にオーミック電極とを形成することにより、ＳＢＤ作製したが、良好な特性のＳＢＤが得られた。
次に、本発明の実施例に係る窒化物半導体エピタキシャル基板を説明する。
実施例の窒化物半導体エピタキシャル基板は、図１（ｃ）に示す上記実施形態の窒化物半導体エピタキシャル基板１と同一の断面構造を有し、基板２としてのＣ面サファイア基板（４インチ径）上に、表面にＩＤを有するバッファ層３としてのＡｌＮバッファ層を介して、III族窒化物半導体層４としてのＧａＮ層を形成したものである。
ＡｌＮバッファ層は、厚さ５０ｎｍとし、ＡｌＮバッファ層中に不純物としてＣｌ、ＳまたはＢを、大体１×１０１５ｃｍ−３〜１×１０２０ｃｍ−３の濃度範囲で含ませ、表面のＩＤ面密度を異にする複数のＡｌＮバッファ層を形成した。そして、これらのＡｌＮバッファ層上に、アンドープＧａＮ層（厚さ８μｍ）を形成した。ＡｌＮバッファ層及びＧａＮ層は、ＨＶＰＥ法により形成した。ＧａＮ層の成長は１０５０℃で１μｍ／分の成長速度、Ｖ／III比２０の条件で行った。キャリアガスとしては、水素と窒素の混合ガス
を用いた。
また、ＡｌＮバッファ層中に不純物を添加しない点を除き、上記実施例の窒化物半導体エピタキシャル基板と同様にして、比較例の窒化物半導体エピタキシャル基板を作製した。
実施例および比較例の窒化物半導体エピタキシャル基板におけるＡｌＮバッファ層の表面のＩＤの面密度を、ＣＢＥＤ法により測定した。実施例でＡｌＮバッファ層中の不純物濃度が１×１０１９ｃｍ−３以下の場合には、ＡｌＮバッファ層の表面には、ＩＤが１×１０４ｃｍ−２〜１×１０１１ｃｍ−２の範囲の面密度で存在していた。一方、ＡｌＮバッファ層中の不純物濃度が１×１０１９ｃｍ−３より大きい場合には、ＩＤ密度は１×１０１１ｃｍ−２より大きくなった。比較例の不純物を添加しなかったＡｌＮバッファ層の表面には、ＩＤは検出されなかった。また、実施例および比較例のエピタキシャル基板におけるＧａＮ層の表面には、どちらもＩＤは検出されなかった。
実施例および比較例のエピタキシャル基板のＧａＮ層に対してＸ線回折を行い、（０００２）面、（０００４）面、及び（１０−１２）面のロッキングカーブの半値幅を測定した。図３に、その結果を示す。
図３に示すように、比較例のＧａＮ層（ＡｌＮバッファ層の表面にＩＤ無し）では、（０００２）面および（０００４）面のロッキングカーブの半値幅は、いずれも３００秒を少し超え、また（１０−１２）面のロッキングカーブの半値幅は、５００秒を少し超えていた。一方、実施例のＧａＮ層では、ＡｌＮバッファ層表面のＩＤ面密度が１×１０４ｃｍ−２以上１×１０１１ｃｍ−２以下の範囲において、（０００２）面および（０００４）面のロッキングカーブの半値幅は、いずれも３００秒以下であり、また（１０−１２）面のロッキングカーブの半値幅は、５００秒以下であった。更に、ＡｌＮバッファ層表面のＩＤ面密度が１×１０５ｃｍ−２以上１×１０１０ｃｍ−２以下の範囲では、（０００２）面および（０００４）面のロッキングカーブの半値幅は、いずれも２００秒以下、また（１０−１２）面のロッキングカーブの半値幅は、３００秒以下と小さかった。
また、実施例および比較例のエピタキシャル基板におけるＧａＮ層の表面の転位密度を測定した。図４に、転位密度の測定結果を示す。
図４に示すように、比較例のＧａＮ層表面の転位密度は、５×１０８ｃｍ−２を超えていた。これに対し、実施例のＧａＮ層では、ＡｌＮバッファ層表面のＩＤ面密度が１×１０４ｃｍ−２以上１×１０１１ｃｍ−２以下の範囲において、ＧａＮ層表面の転位密度は５×１０８ｃｍ−２以下であり、更に、ＡｌＮバッファ層表面のＩＤ面密度が１×１０６ｃｍ−２以上１×１０９ｃｍ−２以下の範囲において、ＧａＮ層表面の転位密度は１×１０８ｃｍ−２程度と低かった。
ＡｌＮバッファ層の厚さを１０ｎｍ以上３００ｎｍ以下の範囲で変えて上記と同様の実験を行ったところ、ほぼ同様の結果を得た。
また、ＧａＮ層の成長条件において、成長速度を０.１μｍ／分〜１０μｍ／分、Ｖ／III比を１〜１０００、成長温度を９００℃〜１１００℃、キャリアガス中のＨ２／Ｎ２比を０〜１００の範囲で変えて上記と同様の実験を行ったところ、ほぼ同様の結果を得た。
次に、実施例の窒化物半導体エピタキシャル基板において、ＡｌＮバッファ層表面のＩＤ面密度が約１×１０７ｃｍ−２であり、ＧａＮ層の厚さを約１μｍ〜１０μｍの範囲で変更した種々のエピタキシャル基板を作製した。また、比較例の窒化物半導体エピタキシャル基板においても、ＧａＮ層の厚さを種々に変更したエピタキシャル基板を作製した。これらの実施例および比較例の窒化物半導体エピタキシャル基板において、ＧａＮ層表面のクラック発生の有無を調べた。図５に、ＧａＮ層の厚さとクラック歩留（ＧａＮ層にクラックが発生していない割合（％））との関係を示す。
図５に示すように、比較例のエピタキシャル基板も実施例のエピタキシャル基板もともに、ＧａＮ層の厚さが３μｍ程度までは、ＧａＮ層表面にクラックが発生することがなく、クラック歩留はほぼ１００％であった。しかし、比較例のエピタキシャル基板では、ＧａＮ層の厚さが概ね５μｍ以上となると、急激にクラック歩留が低下した。一方、実施例のエピタキシャル基板では、ＧａＮ層の厚さが５μｍを超えてもクラック歩留の低下は少
なく、ＧａＮ層の厚さが１０μｍの時にも、約６０％のクラック歩留があった。
ＩＤ面密度が１×１０４ｃｍ−２〜１×１０１１ｃｍ−２の範囲にある種々のＡｌＮバッファ層についても、同様の実験を行ったところ、ほぼ同様の結果を得た。
以上の結果から、ＡｌＮバッファ層中にＣｌ等の不純物を大体１×１０１５ｃｍ−３〜１×１０１９ｃｍ−３の濃度で含ませ、ＡｌＮバッファ層表面のＩＤを１×１０４ｃｍ−２〜１×１０１１ｃｍ−２の面密度で存在させることで、ＧａＮ層のロッキングカーブの半値幅を小さくでき、ＧａＮ層の表面（最表面）の転位密度を低減できると共に、ＧａＮ層が５μｍ以上に厚い場合でもＧａＮ層のクラック発生を抑制できることが分かった。
１ 窒化物半導体エピタキシャル基板
２ 基板
３ バッファ層
３ａ III族極性面
３ｂ Ｎ極性面
４ III族窒化物半導体層
５ インバージョンドメイン（ＩＤ）
ｆ１〜ｆ５ 結晶成長面

Claims (8)

  1. 基板上にＡｌを含むIII族窒化物半導体のバッファ層を介して成長した、Ｃ面を表面と
    するIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板であって、
    前記バッファ層は、その表面にインバージョンドメインを有することを特徴とする窒化物半導体エピタキシャル基板。
  2. 前記バッファ層の表面におけるインバージョンドメインの面密度は、１×１０４ｃｍ−２以上１×１０１１ｃｍ−２以下の範囲にあることを特徴とする請求項１に記載の窒化物半導体エピタキシャル基板。
  3. 前記III族窒化物半導体層の表面には、インバージョンドメインが存在しないことを特
    徴とする請求項１または２に記載の窒化物半導体エピタキシャル基板。
  4. 前記バッファ層は、Ｃｌ、Ｓ、Ｂのうち、いずれか１種または２種以上が１×１０１５ｃｍ−３以上の濃度で添加されていることを特徴とする請求項１〜３のいずれかに記載の窒化物半導体エピタキシャル基板。
  5. 前記III族窒化物半導体層の表面の転位密度は、５×１０８ｃｍ−２以下であることを
    特徴とする請求項１〜４のいずれかに記載の窒化物半導体エピタキシャル基板。
  6. 前記III族窒化物半導体層のＸ線ロッキングカーブ測定における（０００２）面回折、
    （０００４）面回折、及び（１０−１２）面回折の半値幅は、それぞれ３００秒以下、３００秒以下、５００秒以下であることを特徴とする請求項１〜５のいずれかに記載の窒化物半導体エピタキシャル基板。
  7. 前記III族窒化物半導体層は、５μｍ以上の厚さであって、表面にクラックがないこと
    を特徴とする請求項１〜６のいずれかに記載の窒化物半導体エピタキシャル基板。
  8. 請求項１〜７のいずれかに記載の窒化物半導体エピタキシャル基板に、デバイス構造を形成したことを特徴とする窒化物半導体デバイス。
JP2011146935A 2011-07-01 2011-07-01 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス Pending JP2013014450A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011146935A JP2013014450A (ja) 2011-07-01 2011-07-01 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
US13/524,300 US9105755B2 (en) 2011-07-01 2012-06-15 Method of manufacturing a nitride semiconductor epitaxial substrate
US14/678,049 US9397232B2 (en) 2011-07-01 2015-04-03 Nitride semiconductor epitaxial substrate and nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011146935A JP2013014450A (ja) 2011-07-01 2011-07-01 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015078431A Division JP6001124B2 (ja) 2015-04-07 2015-04-07 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2013014450A true JP2013014450A (ja) 2013-01-24

Family

ID=47389693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011146935A Pending JP2013014450A (ja) 2011-07-01 2011-07-01 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス

Country Status (2)

Country Link
US (2) US9105755B2 (ja)
JP (1) JP2013014450A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
WO2016020990A1 (ja) * 2014-08-05 2016-02-11 株式会社サイオスク 窒化物半導体テンプレート及び発光素子
JP2016100363A (ja) * 2014-11-18 2016-05-30 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP2016520992A (ja) * 2013-03-14 2016-07-14 ヘクサテック，インコーポレイテッド 窒化アルミニウム単結晶基板を組込んだパワー半導体デバイス
JPWO2015093335A1 (ja) * 2013-12-18 2017-03-16 日本碍子株式会社 発光素子用複合基板及びその製造方法
JP2021080144A (ja) * 2019-11-22 2021-05-27 株式会社サイオクス Ｉｉｉ族窒化物積層基板および半導体素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013014450A (ja) 2011-07-01 2013-01-24 Hitachi Cable Ltd 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
JP2015023164A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体発光素子、半導体ウェーハ及び半導体発光素子の製造方法
EP4345922A1 (en) * 2022-09-30 2024-04-03 ALLOS Semiconductors GmbH Gan-on-si epiwafer comprising a strain-decoupling sub-stack

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222771A (ja) * 2000-11-21 2002-08-09 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
US20060257626A1 (en) * 2005-05-11 2006-11-16 North Carolina State University Controlled polarity group iii-nitride films and methods of preparing such films
WO2008012877A1 (fr) * 2006-07-26 2008-01-31 Fujitsu Limited DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
JP2008195597A (ja) * 2007-01-16 2008-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
JP2009091163A (ja) * 2007-10-03 2009-04-30 Hitachi Cable Ltd ＧａＮ単結晶基板及びＧａＮ単結晶基板の製造方法
JP2009137771A (ja) * 2007-12-03 2009-06-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
JP2010064947A (ja) * 2008-09-15 2010-03-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体結晶の製造方法およびｉｉｉ族窒化物半導体製造装置
WO2010079655A1 (ja) * 2009-01-07 2010-07-15 日本碍子株式会社 単結晶育成用の反応容器および単結晶の育成方法
JP2011049486A (ja) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3801125B2 (ja) 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
CN1748291B (zh) * 2002-12-20 2010-09-08 诺瓦勒克斯公司 半导体器件支撑结构的制造方法
JP4600641B2 (ja) * 2004-01-27 2010-12-15 日立電線株式会社 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子
JP5018247B2 (ja) 2007-06-01 2012-09-05 住友電気工業株式会社 ＧａＮ結晶の成長方法
JP2010042976A (ja) 2008-07-16 2010-02-25 Sumitomo Electric Ind Ltd ＧａＮ結晶の成長方法
JP2013014450A (ja) 2011-07-01 2013-01-24 Hitachi Cable Ltd 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222771A (ja) * 2000-11-21 2002-08-09 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜の製造用下地膜、及びその下地膜の製造方法
US20060257626A1 (en) * 2005-05-11 2006-11-16 North Carolina State University Controlled polarity group iii-nitride films and methods of preparing such films
WO2008012877A1 (fr) * 2006-07-26 2008-01-31 Fujitsu Limited DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
JP2008195597A (ja) * 2007-01-16 2008-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス
JP2009091163A (ja) * 2007-10-03 2009-04-30 Hitachi Cable Ltd ＧａＮ単結晶基板及びＧａＮ単結晶基板の製造方法
JP2009137771A (ja) * 2007-12-03 2009-06-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
JP2010064947A (ja) * 2008-09-15 2010-03-25 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体結晶の製造方法およびｉｉｉ族窒化物半導体製造装置
WO2010079655A1 (ja) * 2009-01-07 2010-07-15 日本碍子株式会社 単結晶育成用の反応容器および単結晶の育成方法
JP2011049486A (ja) * 2009-08-28 2011-03-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015002423; Ｇ．　Ｋ．　Ｋｉｓｈｏｒｅ　他: 'フラックス法によるＡｌｘＧａ（１-ｘ）Ｎ、ＩｎｙＧａ（１-ｙ）Ｎ単結晶の成長' 電子情報通信学会大会講演論文集 ２００１エレクトロニクス２, 20020307, ｐ．　３１, 電子情報通信学会 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016520992A (ja) * 2013-03-14 2016-07-14 ヘクサテック，インコーポレイテッド 窒化アルミニウム単結晶基板を組込んだパワー半導体デバイス
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
JPWO2015093335A1 (ja) * 2013-12-18 2017-03-16 日本碍子株式会社 発光素子用複合基板及びその製造方法
WO2016020990A1 (ja) * 2014-08-05 2016-02-11 株式会社サイオスク 窒化物半導体テンプレート及び発光素子
JPWO2016020990A1 (ja) * 2014-08-05 2017-06-08 住友化学株式会社 窒化物半導体テンプレート及び発光素子
US10084113B2 (en) 2014-08-05 2018-09-25 Sumitomo Chemical Company, Limited Nitride semiconductor template and light emitting element
JP2016100363A (ja) * 2014-11-18 2016-05-30 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
US10164151B2 (en) 2014-11-18 2018-12-25 Nichia Corporation Nitride semiconductor device and method for producing the same
US10510927B2 (en) 2014-11-18 2019-12-17 Nichia Corporation Method for producing nitride semiconductor device
JP2021080144A (ja) * 2019-11-22 2021-05-27 株式会社サイオクス Ｉｉｉ族窒化物積層基板および半導体素子
JP7429522B2 (ja) 2019-11-22 2024-02-08 住友化学株式会社 Ｉｉｉ族窒化物積層基板および半導体素子

Also Published As

Publication number Publication date
US20150214308A1 (en) 2015-07-30
US20130001644A1 (en) 2013-01-03
US9105755B2 (en) 2015-08-11
US9397232B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
US9397232B2 (en) Nitride semiconductor epitaxial substrate and nitride semiconductor device
JP5944294B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP3690326B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US20120175589A1 (en) Nitride semiconductor device and method of producing the same
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
JP5296255B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP6242941B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP6302254B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
JP2013207257A (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2010232364A (ja) Ｉｉｉ族窒化物積層体、その製造方法およびｉｉｉ族窒化物半導体素子
KR20130120430A (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체층의 제조 방법
JP2010177552A (ja) 極性面を有する窒化物半導体成長基板
JP2015035535A (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6001124B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
JP3642001B2 (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP6290321B2 (ja) 窒化物半導体エピタキシャル基板の製造方法、及び窒化物半導体デバイスの製造方法
KR101850537B1 (ko) 반도체 소자
JPWO2019035274A1 (ja) テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140812

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150127