JP4332720B2 - 半導体素子形成用板状基体の製造方法 - Google Patents

半導体素子形成用板状基体の製造方法 Download PDF

Info

Publication number
JP4332720B2
JP4332720B2 JP2003398669A JP2003398669A JP4332720B2 JP 4332720 B2 JP4332720 B2 JP 4332720B2 JP 2003398669 A JP2003398669 A JP 2003398669A JP 2003398669 A JP2003398669 A JP 2003398669A JP 4332720 B2 JP4332720 B2 JP 4332720B2
Authority
JP
Japan
Prior art keywords
layer
substrate
nitride
compound semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003398669A
Other languages
English (en)
Other versions
JP2005159207A5 (ja
JP2005159207A (ja
Inventor
康二 大塚
純治 佐藤
智也 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2003398669A priority Critical patent/JP4332720B2/ja
Priority to US10/995,446 priority patent/US7186620B2/en
Publication of JP2005159207A publication Critical patent/JP2005159207A/ja
Publication of JP2005159207A5 publication Critical patent/JP2005159207A5/ja
Application granted granted Critical
Publication of JP4332720B2 publication Critical patent/JP4332720B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本発明は、窒化物系化合物半導体が使用されている発光ダイオード、ＨＥＭＴ、ＦＥＴ等の半導体素子に使用するための板状基体の製造方法に関する。
窒化物系化合物半導体素子を形成するための板状基体即ちウエハは、サファイア又はＳｉＣ又はＳｉ等から成る基板とこの上にエピタキシャル成長された複数の窒化物系化合物半導体層とから成る。サファイア基板及びＳｉＣ基板は、高価であるために、これに代わってＳｉ基板を使用することが、特開２００３-５９９４８号公報（以下、特許文献１と言う。）等に開示されている。しかし、Ｓｉ基板と窒化物系化合物半導体領域との間に、比較的大きい線膨張係数の差があるため、窒化物系化合物半導体領域に転位が発生する。窒化物系化合物半導体領域に転位が高密度に発生すると、発光効率の低下、漏れ電流の増加等の悪影響が生じる。この問題を解決するために上記特許文献１の技術では、Ｓｉ基板上に多層構造のバッファ領域が設けられ、このバッファ領域の上に半導体素子形成用窒化物系化合物半導体領域がエピタキシャル成長されている。上記多層構造のバッファ領域は良好な応力緩和効果を有するので、バッファ上の半導体素子形成用窒化物系化合物半導体領域のクラックや転位が減少する。
しかし、半導体素子の特性を向上させるために更に転位を減少させることが要求されている。転位を減少させるための技術として例えば特開平１０−３１２９７１号公報（以下、特許文献２と言う。）に開示されている一般にELO法と呼ばれているエピタキシャル成長技術がある。この技術では、基板の上に所定の開口を有するようにパターニングされたSiO2等のマスクが形成され、このマスクを有する基板にGaN等の３−５族化合物半導体がエピタキシャル成長される。エピタキシャル成長は基板の主面に対して垂直な方向のみでなく、平行な方向即ち横方向にも進むので、マスクを有する基板上に平坦な表面を有する成長層が形成される。この方法によれば、マスク上の成長領域における転位の発生を阻止又は抑制することができ、転位密度を大幅に低減できる。しかし、この技術はマスクを形成するための特別な工程が必要になり、製造コストの上昇を招く。
この問題を解決するための技術として特開２００２−３４３７２８号公報（以下、特許文献３と言う。）に基板上にGaN層を形成し、この上に金属膜を形成し、次に熱処理を施してGaN層に多数の空隙を形成し、しかる後GaNをエピタキシャル成長させることが開示されている。しかしながら、この技術では、金属膜をエピタキシャル成長工程とは別な蒸着等で形成しなければならず、製造工程が複雑になり、必然的にコスト高になる。
特開２００３-５９９４８号公報 特開平１０−３１２９７１号公報 特開２００２−３４３７２８号公報
従って、本発明が解決しようとする課題は、転位が少ない窒化物系化合物半導体領域を容易に形成できないことである。
上記課題を解決するための本発明に係る半導体素子形成用板状基体の製造方法は、
基板を用意する第１の工程と、
前記基板上に、
化学式 Ａｌ a Ｍ b Ｇａ 1-a-b Ｎ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される窒化物系化合物半導体を気相でエピタキシャル成長させて第１の層を形成する第２の工程と、
前記第１の層の形成後に
化学式 Ａｌ x Ｍ y Ｇａ 1-x-y Ｎ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
ａ＜ｘ
を満足する数値、
で示される窒化物系化合物半導体を、前記第２の工程におけるエピタキシャル成長速度よりも小さいエピタキシャル成長速度で成長させて前記第１の層の上に第２の層を形成すると同時に前記第１の層に複数の凹部を生じさせる第３の工程と、
前記第２の層の少なくとも一部を除去する第４の工程と、
前記複数の凹部を有する前記第１の層の上に
化学式 Ａｌ a Ｍ b Ｇａ 1-a-b Ｎ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される窒化物系化合物半導体を横方向成長を伴って気相でエピタキシャル成長させて前記複数の凹部を埋める部分と前記第１の層の上に配置された部分とを有する第３の層を形成する第５の工程と有する。
なお、請求項２に示すように、前記第１の層は前記第２の工程おいて反応室にトリメチルガリウムとアンモニアとを流すことによって形成されたＧａＮから成り、前記第３の層は前記第５の工程において反応室にトリメチルガリウムとアンモニアとを流すことによって形成されたＧａＮから成り、前記第５の工程において前記第３の層を形成する時の反応室における雰囲気中のアンモニアの割合は、前記第２の工程において前記第１の層を形成する時の反応室における雰囲気中のアンモニアの割合よりも大きいことが望ましい。
また、請求項３に示すように、
基板を用意する第１の工程と、
前記基板の上に
化学式 Ａｌ a Ｍ b Ｇａ 1-a-b Ｎ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される窒化物系化合物半導体を気相でエピタキシャル成長させて第１の層を形成する第２の工程と、
前記第１の層の形成後に
化学式 Ａｌ x Ｍ y Ｇａ 1-x-y Ｎ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
ａ＜ｘ
を満足する数値、
で示される窒化物系化合物半導体をエピタキシャル成長させて前記第１の層の上に微小クラックを有する第２の層を形成する第３の工程と、
前記第２の層の形成後に、Ｈ 2 ガスの雰囲気の反応室で前記第１の層及び前記第２の層を伴った前記基板に加熱処理を施して前記第１の層のＮ（窒素）をＧａ（ガリウム）から解離させて前記第１の層に複数の凹部を形成する第４の工程と、
前記第２の層の少なくとも一部を除去する第５の工程と、
前記複数の凹部を有する前記第１の層の上に
化学式 Ａｌ a Ｍ b Ｇａ 1-a-b Ｎ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される窒化物系化合物半導体を横方向成長を伴って気相でエピタキシャル成長させて前記複数の凹部を埋める部分と前記第１の層の上に配置された部分とを有する第３の層を形成する第６の工程と
を有して半導体素子形成用板状基体を製造することが望ましい。
また、請求項４に示すように、前記基板は、Ｓｉ基板、Ｓｉ化合物基板、ＺｎＯ基板、ＮｄＧａＯ3基板、３−５族化合物半導体基板、及びサファイア基板から選択された１つであることが望ましい。
また、請求項５に示すように、前記基板はバッファ領域を有し、前記第１の層は前記バッファ領域の上に形成されていることが望ましい。
また、請求項６に示すように、前記バッファ領域は、
化学式 Ａｌ x Ｍ y Ｇａ 1-x-y Ｎ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される窒化物系化合物半導体層を含み、この窒化物系化合物半導体層上に前記第１の層が形成されていることが望ましい。
また、請求項７に示すように、前記バッファ領域は複数の空所を有するバッファ層を含むことが望ましい。
また、請求項８に示すように、更に、前記第３の層の上に前記第３の層と異なる組成を有する窒化物系化合物半導体を気相でエピタキシャル成長させて第４の層を形成する工程を有することが望ましい。
本発明では、第１の層と組成が異なる第２の層を気相でエピタキシャル成長させる工程中又は後に第１の層に複数の凹部を生じさせるので、従来技術で必要になったマスク形成工程又は金属蒸着工程を有さないで凹部を設けることができる。凹部を有する第１の層の上に気相でエピタキシャル成長によって第３の層を形成すると、前述の特許文献２及び特許文献３の技術と同様な原理で第３の層の転位密度を低減することができる。従って、本発明によれば、転位密度の少ない窒化物系化合物半導体からなる第３の層を容易かつ低コストに製造することができる。
次に、図１〜図１１を参照して本発明の実施形態を説明する。
本発明の実施例１に従う半導体素子としての発光ダイオード１は図１に示され、この発光ダイオード１の製造工程が図２〜図７に示されている。発光ダイオード１は図７に示す板状基体２即ちウエハに基づいて形成されている。図７の板状基体２は、一般的に図１に示す発光ダイオード１を複数個得ることができる大きさを有するが、図示の都合上発光ダイオード１の１個分のみが示されている。
実施例１の板状基体２は、シリコン基板３とバッファ領域４とから成る基板５と、発光ダイオードを構成するための第１、第２及び第３の主半導体領域６，７，８とを有する。本発明に最も関係している第１の主半導体領域６をｎ型クラッド層又はｎ型半導体層と呼ぶこともできる。第２の主半導体領域７を発光層又は活性層と呼ぶこともできる。第３の主半導体領域８をｐ型クラッド層又はｐ型半導体層と呼ぶこともできる。この板状基体２を使用して発光ダイオード１を構成するために、板状基体２の上面にアノード電極として働く第１の電極９が配置され、板状基体２の下面にカソード電極として働く第２の電極１０が配置されている。
図７の板状基体２を製造する時には、まず、図２に示す導電性を有するシリコン（Ｓｉ）基板３とバッファ領域４とから成る基板５を用意する。ここでは、バッファ領域４が基板５に含まれているが、バッファ領域４を省いて基板５をシリコン基板３のみで構成し、シリコン基板３の上に第１、第２及び第３の主半導体領域６，７，８を形成することもできる。また、シリコン基板３の代わりに、Ｓｉ化合物基板、酸化亜鉛（ＺｎＯ）基板、酸化ガリウムネオジム（ＮｄＧａＯ3）基板、ガリウム砒素（ＧａＡｓ）等の３−５族化合物半導体基板、又はサファイア基板を使用することができる。本実施例ではコストの点で有利なシリコン基板３が使用されている。
シリコン基板３は、導電型決定不純物としてＢ（ボロン）等の３族元素を含むｐ型シリコン単結晶から成る。このシリコン基板３のバッファ領域４が配置されている側の主面は、ミラー指数で示す結晶の面方位において（１１１）ジャスト面である。このシリコン基板３の不純物濃度は、例えば５×１０18ｃｍ-3〜５×１０19ｃｍ-3程度であり、この基板２の抵抗率は例えば０．０００１Ω・ｃｍ〜０．０１Ω・ｃｍ程度である。従って、シリコン基板３は導電性基板であり、電流通路として機能する。シリコン基板３は、比較的厚い約３５０〜１０００μｍの厚みを有し、この上に形成される半導体領域の支持体として機能する。
この実施例ではｐ型のシリコン基板３に対してｎ型のバッファ領域４が接触しているが、シリコン基板３とバッファ領域４とはヘテロ接合であり且つ両者間に合金化領域（図示せず）が生じているので、順方向バイアス電圧が両者に印加された時の接合部における電圧降下は小さい。なお、ｐ型シリコン基板３の代わりｎ型シリコン基板を使用し、ｎ型シリコン基板の上にｎ型のバッファ領域４を形成することも勿論可能である。
シリコン基板３の上に配置されたｎ型バッファ領域４は、第１及び第２の窒化物系化合物半導体層Ｌ１，Ｌ２を交互に積層したものから成る。図１〜図７には、図示を簡略化するために５つの第１の窒化物系化合物半導体層Ｌ１と４つの第２の窒化物系化合物半導体層Ｌ２が示されているが、第１及び第２の窒化物系化合物半導体Ｌ１，Ｌ２の数を任意に変更できる。なお、第１の窒化物系化合物半導体層Ｌ１の数を第２の窒化物系化合物半導体層Ｌ２の数よりも１層多くして、バッファ領域４の最上層を第１の窒化物系化合物半導体層Ｌ１とすることが望ましい。
第１の窒化物系化合物半導体層Ｌ１は、シリコン基板３の線膨張係数と第１、第２及び第３主半導体領域６，７，８の線膨張係数と間の線膨張係数を有する材料で形成することが望ましい。第１の窒化物系化合物半導体層Ｌ１と第１、第２及び第３主半導体領域６，７，８との間の線膨張係数の差が小さいと、窒化物系化合物半導体から成る第１、第２及び第３主半導体領域６，７，８のクラックや転位が少なくなる。この効果を得るために第１の窒化物系化合物半導体層Ｌ１は、
化学式 ＡｌxＭyＧａ1-x-yＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料に不純物を添加したものであることが望ましい。即ち、第１の窒化物系化合物半導体層Ｌ１は、Ａｌ（アルミニウム）を含む窒化物系化合物半導体であって、例えばＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム インジウム ボロン アルミニウム）から選択された材料から成ることが望ましい。第１の窒化物系化合物半導体層Ｌ１の最も好ましい材料は、前記式のＡｌの割合を示す値ｘが１とされた材料に相当するＡｌＮ（窒化アルミニウム）である。第１の窒化物系化合物半導体層Ｌ１の格子定数及び熱膨張係数は第２の層Ｌ２よりもシリコン基板３に近い。なお、第１の窒化物系化合物半導体層Ｌ１の格子定数が第２の窒化物系化合物半導体層Ｌ２の格子定数よりも小さいことが望ましい。第１の窒化物系化合物半導体層Ｌ１の好ましい厚みは、0.5ｎｍ〜５ｎｍ即ち５〜５０オングストロ−ムである。第１の窒化物系化合物半導体層Ｌ１の厚みが0.5ｎｍ未満の場合には上面に形成される主半導体領域６，７，８の平坦性が良好に保てなくなる。第１の窒化物系化合物半導体層Ｌ１の厚みが５ｎｍを超えると、量子力学的トンネル効果が得られなくなる。ただし、バッファ領域４に導電性が要求されない時は、第１の窒化物系化合物半導体層Ｌ１の厚みを0.5ｎｍ〜５０ｎｍ程度にすることができる。第１の窒化物系化合物半導体層Ｌ１の厚みが５０ｎｍを超えると、第１の窒化物系化合物半導体層Ｌ１と第２の窒化物系化合物半導体層Ｌ２との格子不整差、及び第１の窒化物系化合物半導体層Ｌ１と基板３との熱膨張係数差に起因して第１の窒化物系化合物半導体層Ｌ１内に発生する引っ張り歪みにより、第１の窒化物系化合物半導体層Ｌ１内にクラックが発生する恐れがある。
第１の窒化物系化合物半導体層Ｌ１の上に配置された第２の窒化物系化合物半導体層Ｌ２は、バッファ領域４の緩衝機能を更に高めるためのものであって、Ａｌを含まないか又はＡｌの割合が第１の窒化物系化合物半導体層Ｌ１のＡｌの割合よりも小さいｎ型窒化物系化合物半導体から成る。この条件を満足させることができる第２の窒化物系化合物半導体層Ｌ２は
化学式 ＡｌaＭbＧａ1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ＜１、
０≦ｂ＜１、
ａ＋ｂ≦１、
ａ＜ｘ
を満足させる数値、
で示される材料にｎ型不純物を添加したもので形成される。即ち、第２の窒化物系化合物半導体層Ｌ２は、例えばＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）、ＡｌＢＮ（窒化ボロン アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム ボロン アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム インジウム ボロン アルミニウム）から選択された材料から成る。第２の窒化物系化合物半導体層Ｌ２におけるＡｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐためにＡｌの割合を示すａを０≦ａ＜０．２を満足する値、即ち０又は０よりも大きく且つ０．２よりも小さくすることが望ましい。また、第２の窒化物系化合物半導体層Ｌ２のＡｌの割合を示すａを、第１の窒化物系化合物半導体層Ｌ１のＡｌの割合を示すｘよりも小さくすることが望ましい。なお、この実施例１の第２の窒化物系化合物半導体層Ｌ２は、上記化学式におけるａ＝０に相当するＧａＮから成る。第２の窒化物系化合物半導体層Ｌ２の好ましい厚みは、０．５ｎｍ〜５００ｎｍ即ち５〜５０００オングストロ−ムである。第２の層Ｌ２の厚みが０．５ｎｍ未満の場合には、この第２の窒化物系化合物半導体層Ｌ２上の第１の窒化物系化合物半導体層Ｌ１、及びバッファ領域４上の主半導体領域６，７，８の平坦性を良好に保つことが困難になる。また、第２の窒化物系化合物半導体層Ｌ２の厚みが５００ｎｍを超えると、第２の窒化物系化合物半導体層Ｌ２と第１の窒化物系化合物半導体層Ｌ１との組合せによる応力緩和効果が損なわれ、クラックが発生するおそれがある。第２の窒化物系化合物半導体層Ｌ２の厚みを第１の層Ｌ１の厚みより大きくするのが望ましい。このようにすれば、第１の窒化物系化合物半導体層Ｌ１と第２の窒化物系化合物半導体層Ｌ２との格子不整差、及び第１の窒化物系化合物半導体層Ｌ１と基板３との熱膨張係数差に起因して第１の窒化物系化合物半導体層Ｌ１に歪が発生し、この第１の窒化物系化合物半導体層Ｌ１にクラックが発生することを抑えることができる。
基板５のバッファ領域４の上に配置された第１の主半導体領域６は凹凸を有する第１の部分１１とこの第１の部分１１の上に成長された第２の部分１２とから成る。第１及び第２の部分１１、１２はそれぞれ
化学式 ＡｌaＭbＧａ1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される窒化物系化合物半導体から成ることが望ましく、GaN等のｎ型窒化ガリウム系化合物半導体から成ることが更に望ましい。第１の部分１１には本発明に従って複数の凹部１３が形成されている。第２の部分１２は、第１の部分１１の凹部１３に埋め込まれた下側部分１２aと第１の部分１１の上を覆う上側部分１２bとを有する。図１では下側部分１２a と上側部分１２bとが鎖線で区別されている。図１の実施例では、第１及び第２の部分１１、１２の両方を第１の主半導体領域６と呼んでいるが、第２の部分１２のみ又は第２の部分１２の上側部分１２bのみを第１の主半導体領域と呼ぶこともできる。また、図１の実施例では第１の主半導体領域６をnクラッド層として使用しているが、nクラッド層を第１の主半導体領域６の上に独立に形成し、第１の主半導体領域６を補助領域又はバッファ領域とすることもできる。第１の主半導体領域６の詳細及びこの製造方法は後述べる。
活性層として機能する第２の主半導体領域７は、第１の主半導体領域６の上にエピタキシャル成長された窒化物系化合物半導体から成り、例えば
化学式 ＡｌxＩｎyＧａ1-x-yＮ、
ここでｘ及びｙは０≦ｘ＜１、
０≦ｙ＜１、を満足する数値、
で示される窒化物系化合物半導体で形成される。この実施例では第２の主半導体領域７が窒化ガリウム インジウム（ＩｎＧａＮ）で形成されている。なお、図１では活性層としての第２の主半導体領域７が１つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層としての第２の主半導体領域を１つの層で構成することもできる。また、この実施例では第２の主半導体領域に導電型決定不純物がドーピングされていないが、ｐ型又はｎ型不純物をドーピングすることができる。
第２の主半導体領域７の上に配置された第３の主半導体領域８はp型クラッド層として機能するものであって、例えば
化学式 ＡｌxＩｎyＧａ1-x-yＮ、
ここでｘ及びｙは０≦ｘ＜１、
０≦ｙ＜１、を満足する数値、
で示される窒化物系化合物半導体にｐ型不純物をドーピングしたものである。この実施例では、第３の半導体領域８が厚さ５００ｎｍのｐ型ＧａＮで形成されており、光透過性を有する。
第２及び第３の主半導体領域７、８は、転位の少ない第１の主半導体領域６の上側部分１２ｂの上に形成されているので、これ等は転位が少なく且つ平坦性が良い領域である。
アノード電極としての第１の電極９は第２の主半導体領域８に接続され、カソード電極としての第２の電極１０はシリコン基板３の下面に接続されている。なお、第１の電極９を接続するために第３の主半導体領域８の上にコンタクト用のｐ型窒化物系化合物半導体層を追加して設け、ここに第１の電極９を接続することができる。また、第２の電極１０をバッファ領域４に接続することができる。
次に、図１の発光ダイオードの製造方法を説明する。
まず、ミラー指数で示す結晶の面方位において（１１１）面とされた厚さ５００μｍを有するｐ型シリコン基板３を用意する。
次に、シリコン基板３を周知のＯＭＶＰＥ（Organometallic Vapor Phase Epitaxy）即ち有機金属気相成長装置の反応室に投入し、例えば１１７０℃まで昇温する。次に、１１７０℃の水素雰囲気中で１０分間のサーマルクリーニングを行って、シリコン基板３の表面の酸化膜を取り除いた後、この温度を例えば１１００℃とし、しかる後ＯＭＶＰＥ法によってシリコン基板３の上にＡｌＮ（窒化アルミニウム）をエピタキシャル成長させて第１の窒化物系化合物半導体層L1を形成する。例えば、反応室にＴＭＡ（トリメチルアルミニウム）を６３μmol ／min、シラン（ＳｉＨ4 ）を２１ｎmol ／min 、アンモニアを０．１４mol ／min 供給し、厚さ５ｎｍのＡｌＮをエピタキシャル成長させて第１の窒化物系化合物半導体層L1を得る。その後、ＴＭＡの供給を止め、シランとアンモニアの供給は継続し、これ等と共にＴＭＧ（トリメチルガリウム）を６３μmol ／min の割合で流してＧａＮをエピタキシャル成長させて厚さ２５ｎｍの第２の窒化物系化合物半導体層L2を形成する。第１の窒化物系化合物半導体層L1の形成工程を２１回、第２の窒化物系化合物半導体層L2の形成工程を２０回繰返して図２に概略的に示す多層構造のバッファ領域４を得る。なお、バッファ領域４とシリコン基板３との間にｎ型ＡｌＩｎＧａＮ即ちｎ型窒化ガリウム インジウム アルミニウム層等の追加のバッファ層を配置することができる。このＡｌＩｎＧａＮ層も勿論エピタキシャル成長法で形成する。
次に、図３に示すようにバッファ領域４の第１の窒化物系化合物半導体層L1の上に、
化学式 ＡｌaＭbＧａ1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される窒化物系化合物半導体にｎ型不純物を添加したものをＯＭＶＰＥ方法でエピタキシャル成長させて第１の層２１を得る。この第１の層２１はＧａＮ等のｎ型窒化ガリウム系化合物半導体から成ることが望ましい。ＧａＮから成る第１の層２１を形成する時には、ＧａＮから成る第２の窒化物系化合物半導体層L2の形成時と同様にシリコン基板３の温度を例えば１１００℃とし、エピタキシャル成長の反応室にＴＭＧを６３μmol ／min、シランを２１ｎmol ／min、アンモニアを０.14 mol／min供給し、例えば５００ｎｍの膜厚のＧａＮを形成する。バッファ領域４には図１及び図３〜図７において点線によって説明的に示されているように転位が存在し、このバッファ領域４の転位が第１の層２１に引き継がれる。
次に、第１の層２１の上に、
化学式 ＡｌxＭyＧａ1-x-yＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記ｘ及びｙは、 ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
ａ＜ｘ
を満足する数値、
で示される窒化物系化合物半導体にｎ型不純物を添加したものをＯＭＶＰＥ方法でエピタキシャル成長させて図４に示す第２の層２２を形成する。この第２の層２２はAlＮ等のAlを含む窒化物系化合物半導体から成ることが望ましい。AlＮから成る第２の層２２を形成する時には、ＯＭＶＰＥ反応室にＴＭＡとシランとアンモニアとから成るガスを供給してＡｌＮをエピタキシャル成長させ、５ｎｍの厚さの第２の層２２を得る。この第２の層２２を形成する時のＴＭＡの供給量はバッファ領域４の前述した第１の窒化物系化合物半導体層L1を作成する時のＴＭＡの供給量の１／１０の６．３μmol ／min とする。従って、第２の層２２のためのＡｌＮの成長レートは第１の窒化物系化合物半導体層L1のためのＡｌＮの成長レートの１／１０である。第２の層２２のためのＡｌＮの成長レートを極めて低くすると、第２の層２２の形成初期にＧａＮから成る第１の層２１の表面上に均一にＡｌＮの結晶が形成されず、分散して形成される。このため、ＧａＮから成る第１の層２１にＡｌＮ結晶で覆われていない部分が生じ、この部分が反応室内のガスによってエッチングされ、図４に説明的に示す凹部１３aが生じる。このエッチングは第１の層２１の縦方向即ち厚み方向と横方向との両方に進む。ＧａＮから成る第１の層２１のエッチングレートはＡｌＮから成る第１の窒化物系化合筒半導体層L1のエッチングレートよりも大きいので、第１の窒化物系化合物半導体層L1は第１の層２１の縦方向エッチングのストッパとして機能する。第２の層２２のためのＡｌＮのエピタキシャル成長を続けると、ＡｌＮは第２の層２２の縦方向のみでなく横方向にも延びるように成長するので、凹部２４の入口が徐々に狭くなり、最終的に第２の層２２によって凹部１３aの入口の全部を図４に示すように覆うことができる。なお、凹部１３aは不規則的に形成される。
次に、ＡｌＮから成る第２の層２２を除去する。この第２の層２２の除去はガスエッチングで行うことが望ましい。例えば、反応室の雰囲気をH2（水素）ガスのみとして５min間エッチング処理する。これにより、AlNから成る第２の層２２が除去され、且つ第１の層２１の一部もエッチングされて図５に示す凹部１３aを有する第１の層２１がバッファ領域４の上に残存する。なお、AlNから成る第２の層２２の一部が第１の層２１の上に残るようにエッチング処理することもできる。図５の第１の層２１は図１、及び図７では第１の部分１１と呼ばれている。また、図４及び図５の凹部１３aは図１の凹部１３に対応している。第１の層２１の厚みが薄すぎると転位を十分に低減できず、厚すぎると第１の層２１の表面にクラックが入りやすくなる。このため、第１の層２１の好ましい厚みは１００nm〜２０００nmであり、より好ましい厚みは３００nm〜８００nm である。凹部１３の好ましい平均深さは５０nm〜１０００nmである。
次に、図５に示すものの上に、
化学式 ＡｌaＭbＧａ1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される窒化物系化合物半導体にｎ型不純物を添加したものをＯＭＶＰＥ方法でエピタキシャル成長させて第３の層２３を形成する。この第３の層２３は第１の層２１と同一の材料で形成することが望ましく、且つＧａＮ等のｎ型窒化ガリウム系化合物半導体から成ることが望ましい。ＧａＮから成る第３の層２３を形成する時には、シリコン基板３の温度を例えば１１１０℃とし、反応室にＴＭＧを６３μmol／min、シラン（ＳｉＨ4）を２１ｎmol／min、アンモニアを０．２８mol／min供給する。これによりｎ型ＧａＮから成る第３の層２３が得られる。
第３の層２３の形成時のアンモニア（NH3）の供給量は第２の窒化物系化合物半導体層L2の形成時のアンモニア（NH3）の供給量よりも大きい値、例えば２倍に決定されている。このため、GaNの横方向の成長速度が第２の窒化物系化合物半導体層L2を形成した時よりも速くなる。GaNが横方向の成長を伴って縦方向にも成長すると、前記特許文献１及び２で説明されている原理と同一の原理で、第３の層２３の上部における転位密度が小さくなる。即ち、第３の層２３の上部を下から上に貫通する転位の密度は１×１０9cm-2となり、第１の層２１の転位密度１×１０10cm-2よりも大幅に小さくなる。
図６の第３の層２３は図１及び図７の第１の主半導体領域６の第２の部分１２に対応している。従って、第３の層２３は第１の層２１の凹部１３aに埋め込まれた下側部分１２aと第１の層２１の上側の平坦な表面を有する上側部分１２bとから成る。上側部分１２bの厚みは２００nmである。上側部分１２bは転位密度が小さく且つ平坦な表面を有するので、発光ダイオード１のn型半導体層として使用することができる。
次に、第１の半導体層領域６の上に、周知の多重量子井戸構造の活性層として機能する第２の主半導体領域７を図４に示すように形成する。図１及び図７では図示を簡略化するために多重量子井戸構造の活性層として第２の主半導体領域７が１つの層で示されているが、実際には複数の障壁層と複数の井戸層とから成り、障壁層と井戸層とが交互に例えば４回繰返して配置されている。この第２の主半導体領域７を形成する時には、第３の層２３の形成後に、ＯＭＶＰＥ装置の反応室へのガスの供給を停止してシリコン基板３の温度例えば８００℃まで下げ、しかる後、ＴＭＧとＴＭＩ（トリメチルインジウム）とアンモニアとを反応室に所定の割合で供給し、例えばＩｎ0.02Ｇａ0.98Ｎから成り且つ厚み１３ｎｍを有している障壁層を形成し、次に、ＴＭＩの割合を変えて例えばＩｎ0.2Ｇａ0.8Ｎから成り且つ例えば厚み３ｎｍを有している井戸層を形成する。この障壁層及び井戸層の形成を例えば４回繰返すことによって多重量子井戸構造の活性層としての第２の主半導体領域７が得られる。活性層としての第２の主半導体領域７はこの下の第３の層２３の結晶性を受け継いで、良好な結晶性を有する。なお、活性層第2の主半導体領域７にｐ型又はｎ型の不純物をドーピングすることができる。
次に、シリコン基板２の温度を例えば１１１０℃まで上げ、ＯＭＶＰＥ装置の反応室内に、例えばＴＭＧとアンモニアとビスシクロペンタジェニルマグネシウム（以下、ＣｐＭｇという。）とを所定の割合で供給し、第２の主半導体領域７の上に厚さ約５００ｎｍのｐ型ＧａＮから成る第３の主半導体領域８を図７に示すように形成する。マグネシウム（Ｍｇ）は例えば３×１０18ｃｍ-3の濃度に導入され、ｐ型不純物として機能している。
次に、第１及び第２の電極９、１０を周知の真空蒸着法によって形成し、発光ダイオードを完成させる。
本実施例は次の効果を有する。
（１） 第１の主半導体領域６の第２の部分１２の上側部分１２ｂ並びに第２及び第３の主半導体領域７、８の転位密度が低減し、且つ平坦性が向上した。このため、発光ダイオードの発光波長４７０ｎｍにおける光出力は、第１及び第２の電極９、１０間の電流が２０ｍＡの場合に前記特許文献１の約１．５倍になった。
（２） 転位密度の低減に基づいて逆方向漏れ電流が前記特許文献１の発光ダイオードに比べて１／１０になった。
（３） 凹部１３a を有する第１の層２１を、バッファ領域４及び第１、第２及び第３の主半導体領域６、７、８を形成するための反応室を使用して連続的に形成するので、製造工程がさほど複雑にならない。従って、発光ダイオードの製造コストを低減できる。
（４）直径５．０８cm(2インチ)の半導体基体２におけるそり量は１０μmであり、極めて小さい。従って、発光ダイオードの製造のためのフォトグラフィー工程における不良発生が少なくなる。
（５） バッハァ領域４と第１の主半導体領域６との組み合せによって第２及び第３の主半導体領域７、８の結晶性及び平坦性が大幅に向上する。
次に、図８を参照して実施例２に従う板状基体の別の形成方法を説明する。但し、図８及び後述する図９〜図１１において図１〜図７と実質的に同一の部分には同一の符号を付してその説明を省略する。また、必要に応じて図１〜図７も参照する。
この実施例２では、図３と同様に基板５の上に例えばＧａＮをエピタキシャル成長させて第１の層２１を形成した後に、図８に示すように第１の層２１の上に例えばＡｌＮから成るＡｌを含む窒化物系化合物半導体をエピタキシャル成長させて第２の層２２を形成する。第２の層２２のためのＡｌを含む窒化物系化合物半導体の成長速度はバッファ領域４の窒化物系化合物半導体層Ｌ１のためのＡｌを含む窒化物系化合物半導体の成長速度よりも遅くても良いし、同一であっても良い。第２の層２２の形成のために反応室へＴＭＡとシランとアンモニアとを供給する。第２の層２２には図８において説明的に示すマイクロクラック即ち微小クラック３７が多数含まれている。第２の層２２を形成する時に、実施例１と同様に第１の層２１にエッチングによって凹部が生じる。しかし、要求された大きさの凹部を得ることができないことがある。そこで、実施例２では第２の層２２を形成した後に、反応室に対するＴＭＡ、シラン、及びアンモニアの供給を停止し、エピタキシャル成長を中断し、反応室内の温度を１１００℃に保って所定時間加熱処理する。この時に反応室の雰囲気をＨ2ガスとすることができる。この処理の時に、第２の層２２の微小クラック３７を介してＧａＮから成る第１の層２１が雰囲気に接する。この結果、第１の層２１においてＮ（窒素）のＧａからの離脱即ち解離が生じ、図８に説明的に示す多数の凹部１３ａが第１の層２１に生じる。所望の大きさの凹部１３ａを得ることができる時間だけエピタキシャル成長動作を中断した後に、実施例１と同様にガスエッチングによって第２の層２２を除去し、図５と同様なものを得る。この時、第２の層２２の一部を第１の層２１の上に残存させることもできる。しかる後、図６と同様に第１の層２１と同一のＧａを含む窒化物系化合物半導体をエピタキシャル成長させて第３の層２３を形成する。この実施例２によっても実施例１と同様な効果を得ることができる。
次に、図９を参照して本発明の実施例３に従う板状基体２ａを使用した発光ダイオード１aを説明する。図９の板状基体２ａは、図１の板状基体２のバッファ領域４を変形したバッファ領域４ａを設け、この他は図１と同一に構成したものである。
従って、図９において第１、第２及び第３の主半導体領域６，７，８を形成するための基板５aはシリコン基板３と変形されたバッファ領域４aとから成る。
図９の変形されたバッファ領域４a は、順次に積層された第１、第２、第３、第４及び第５のバッファ領域３１、３２、３３、３４、３５から成る。第１、第３及び第５のバッファ領域３１、３３、３５は、図１のバッファ領域４と同様に第１及び第２に窒化物系化合物半導体層L1、L2によって形成されている。複数の空所３６を含んでいる第２のバッファ領域３２は第１及び第３のバッファ領域３１、３３の間に配置されている。また、複数の空所３６を含んでいる第４のバッファ領域３４は第３及び第５のバッファ領域３３、３５の間に配置されている。
第１の窒化物系化合物半導体層L１の上に配置された空所３６を含む第２及び第４のバッファ領域３２，３４は、板状基体２ａのそりの改善及び第１、第２及び第３の主半導体領域６，７，８に対する応力を緩和に寄与する。この第２及び第４のバッファ領域３２，３４は、例えば、
化学式 ＡｌaＭbＧａ1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、 ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
を満足させる数値、
で示される材料にｎ型不純物がドープされたものから成ることが望ましい。即ち、第２及び第４のバッファ領域３２，３４は、ＧａＮ（窒化ガリウム）、ＩｎＧａＮ（窒化ガリウム インジウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム アルミニウム）及びＡｌＩｎＧａＮ（窒化ガリウム インジウム アルミニウム）から選択された材料から成ることが望ましい。
但し、第２及び第４のバッファ領域３２，３４にＡｌが含まれる場合には、Ａｌの割合を第１の窒化物系化合物半導体層L1のＡｌの割合よりも小さくする。また、気相成長時における第２及び第４のバッファ領域３２，３４のエッチング速度は第１の窒化物系化合物半導体層L1のエッチング速度よりも大きいことが望ましい。応力緩和効果を大きくするためには第２及び第４のバッファ領域３２，３４の厚みを大きくすることが望ましい。しかし、厚くなり過ぎると、この上の第１の窒化物系化合物半導体層L1の平坦性が悪くなる。従って、第２及び第４のバッファ領域３２，３４の好ましい厚さは５〜５０００ｎｍであり、より好ましい厚さは５０〜２５０ｎｍである。空所３６の深さは第２及び第４のバッファ領域３２，３４の厚さ５〜５０００ｎｍ以下であり、この入口の最大径又は幅は５〜５０００ｎｍ程度である。
第２及び第４のバッファ領域３２，３４は第１及び第３のバッファ領域３１，３３のエピタキシャル成長に続いてＯＭＶＰＥ反応室で形成される。第２及び第４のバッファ領域３２，３４の上にＡｌＮから成る第１の窒化物系化合物半導体層Ｌ１を形成する。即ち、ＯＭＶＰＥ反応室にＴＭＡとシランとアンモニアとから成るガスを供給して５ｎｍの厚さのＡｌＮから成る第１の窒化物系化合物半導体層Ｌ１をエピタキシャル成長させる。この第２及び第４のバッファ領域３２，３４の上に第１の窒化物系化合物半導体層Ｌ１を形成する時のＴＭＡの供給量はこれ以外の第１の窒化物系化合物半導体層Ｌ１のＴＭＡの供給量の１／１０の６．３μmol ／min とする。従って、第２及び第４のバッファ領域３２，３４の上の第１の窒化物系化合物半導体層Ｌ１の成長レートはこれ以外の第１の窒化物系化合物半導体層Ｌ１の成長レートの１／１０である。第２及び第４のバッファ領域３２，３４の上の第１の窒化物系化合物半導体層Ｌ１の成長レートを極めて低くすると、第１の窒化物系化合物半導体層Ｌ１の形成初期にＧａＮから成る第２及び第４のバッファ領域３２，３４の表面上に均一にＡｌＮの結晶が形成されず、分散して形成される。このため、ＧａＮから成る第２及び第４のバッファ領域３２，３４にＡｌＮ結晶で覆われていない部分が生じ、この部分が反応室内のガスによってエッチングされ、空所３６が生じる。このエッチングは第２及び第４のバッファ領域３２，３４の縦方向即ち厚み方向と横方向との両方に進む。ＧａＮから成る第２及び第４のバッファ領域３２，３４のエッチングレートはＡｌＮから成る第１の窒化物系化合物半導体層Ｌ１のエッチングレートよりも大きいので、第２及び第４のバッファ領域３２，３４の下の第１の窒化物系化合物半導体層Ｌ１は第２及び第４のバッファ領域３２，３４の縦方向エッチングのストッパとして機能する。第１の窒化物系化合物半導体層Ｌ１のためのＡｌＮのエピタキシャル成長を続けると、ＡｌＮは第１の窒化物系化合物半導体層Ｌ１の縦方向のみでなく横方向にも延びるように成長するので、空所３６の入口が徐々に狭くなり、最終的に第１の窒化物系化合物半導体層Ｌ１によって空所３６の入口の全部が覆われる。なお、図９で空所３６が図示の都合上規則的に配置されているが、実際には不規則的に形成される。
図９の空所３６を別の方法で形成することができる。図１０はバッファ領域４ａに空所３６を形成する別の方法を説明するためのものである。なお、図１０において図９と同一の符号を付したものは図９と実質的に同一の材料で形成されている。まず、図１０（Ａ）に示すように例えばＡｌＮから成る窒化物系化合物半導体層Ｌ１の上に少なくともＧａを含む窒化物系化合物半導体から成るバッファ領域３２を例えば５〜５０００ｎｍの厚さに形成する。このバッファ領域３２はＧａＮであることが望ましい。次に、バッファ領域３２の上に例えばＡｌＮから成るＡｌを含む窒化物系化合物半導体層Ｌ１’を形成する。窒化物系化合物半導体層Ｌ１’はバッファ領域３２の下の窒化物系化合物半導体層Ｌ１と同一の材料で形成することができる。バッファ領域３２の上の窒化物系化合物半導体層Ｌ１’の成長速度はバッファ領域３２の下の窒化物系化合物半導体層Ｌ１の成長速度よりも遅くても良いし、同一であっても良い。窒化物系化合物半導体層Ｌ１’の形成のために反応室へはＴＭＡとシランとアンモニアとから成るガスを供給する。窒化物系化合物半導体層Ｌ１’には図１０において説明的に示すマイクロクラック即ち微小クラック５０が多数含まれている。バッファ領域３２の下の窒化物系化合物半導体層Ｌ１にも微小クラックが含まれているが、図１０では省略されている。窒化物系化合物半導体層Ｌ１’を形成する時に図９の方法と同様にバッファ領域３２に空所が生じる。しかし、要求された大きさの空所３６を得ることができないことがある。そこで、窒化物系化合物半導体層Ｌ１’を形成した後に、反応室に対するＴＭＡ、シラン、及びアンモニアの供給を停止し、エピタキシャル成長を中断し、反応室内の温度を１１００℃に保って所定時間加熱処理する。この時に反応室の雰囲気をＨ2ガスとすることができる。上述の処理の時に、窒化物系化合物半導体層Ｌ１’の微小クラック５０を介してＧａＮから成るバッファ領域３２が雰囲気に接する。この結果、バッファ領域３２においてＮ（窒素）のＧａからの離脱即ち解離が生じ、図１０（Ｂ）に説明的に示す多数の空所３６がバッファ領域３２に生じる。所望の大きさの空所３６を得ることができる時間だけエピタキシャル成長動作を中断した後に、少なくともＧａを含む窒化物系化合物半導体層Ｌ２を形成する。
実施例３は実施例１と同様な効果を有する他に次の効果も有する。
（１） 空所３６を有する第２及び第４のバッファ領域３２，３４を設けたので、直径が１２．７ｃｍ（５インチ）の板状基体２ａの反り量を５０μｍ以下にすることができる。この反り量は前述の特許文献１の板状基体の反り量よりも大幅に小さい。これにより、フォトリソグラフィー工程等における不良発生が少なくなり、発光ダイオードの製造歩留りが大幅に向上する。
（２）シリコン基板３の表面から主半導体領域８の表面まで貫通する転位密度を大幅に小さくすることができる。
（３）主半導体領域８の表面は、前記特許文献１よりも良い平坦性を有し且つクラックを有さない。
（４）発光ダイオードの発光波長４７０ｎｍにおける光出力は、第１及び第２の電極９，１０間の電流が２０ｍＡの場合に前記特許文献１の約２倍になった。また、この時の動作電圧は３．４Ｖであった。
（５） 空所３６を有する第２、及び第４のバッファ領域３２、３４が板状基体２ａの厚み方向に分けて配置され、それぞれの間に空所を有さない第３のバッファ領域３３が配置されているので、平坦性及び結晶性を良好に保ちつつ反りを抑制することができる。
（６） 空所３６を有する第２、及び第４のバッファ領域３２、３４を主半導体領域６，７，８と同一の反応室を使用して連続的に形成するので、製造工程がさほど複雑にならない。
図１１は本発明の実施例３に従う電流を制御することが可能な半導体制御素子としての高電子移動度トランジスタ即ちＨＥＭＴ（High Electron Mobility Transistor ）１ｂの一部を示す。図１１の実施例４のＨＥＭＴ１ｂの板状基体２ｂは、図１の第２及び第３の主半導体領域７，８の代わりに電子走行層７ａと電子供給層８ａを設け、この他は図１の板状基体２と同一に形成されている。電子走行層７ａと電子供給層８ａは図１と同一に構成された第１の主半導体領域６の上にエピタキシャル成長されている。
電子走行層７ａは不純物非ドープのＧａＮから成り、例えば、５００μｍの厚みを有する。電子供給層８ａはｎ型不純物としてＳｉのドープされているｎ型Ａｌ0.2Ｇａ0.8Ｎから成る。電子供給層８ａはドナー不純物（ｎ型不純物）から発生した電子を電子走行層７ａに供給するものであって、例えば３０ｎｍの厚みを有する。第１の電極としてのソース電極４１及び第２の電極としてのドレイン電極４２は電子供給層８ａにオーミック接触し、制御電極としてのゲート電極４３は電子供給層８ａにショットキー接触している。なお、ソース電極４１及びドレイン電極４２と電子供給層８ａとの間にｎ型不純物濃度の高いコンタクト層を設けることができる。
図１１のＨＥＭＴにおいても実施例１と同一の効果を得ることができる。
本発明は上記の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）本発明は発光ダイオード、ＨＥＭＴ以外のトランジスタ、電界効果トランジスタ、整流ダイオード等の別の半導体素子にも適用できる。
（２）各実施例における各半導体領域の導電型を各実施例と逆にすることができる。
本発明は発光ダイオード、ＨＥＭＴ、トランジスタ、ＦＥＴ等の半導体素子の製造に利用可能である。
本発明の実施例１に従う発光ダイオードを示す断面図である。 図１の発光ダイオードの製造に使用する基板を示す断面図である。 図２の基板の上に第１の層を設けたものを示す断面図である。 図３の第１の層の上に第２の層を設けたものを示す断面図である。 図４の第２の層を除去したものを示す断面図である。 図５の第１の層の上に第３の層を設けたものを示す断面図である。 図６の第３の層上に第２及び３の主半導体領域を設けたものを示す断面図である。 実施例２に従う板状基体の製造方法を説明すための断面図である。 実施例３に従う発光ダイオードを示す断面図である。 空所を形成する別な方法を示す断面図である。 実施例４に従うＨＥＭＴの１部を示す断面図である。
符号の説明
１， １ａ 発光ダイオード
１ｂ ＨＥＭＴ
２、２ａ、２ｂ 板状基体
３ シリコン基板
４、４ａ バッファ領域
６，７，８ 第１、第２及び第３の主半導体領域
１１、１２ 第１及び第２の部分
１３ 凹部
１３ａ 空所
２１，２２，２３ 第１、第２及び第３の層

Claims (8)

  1. 基板を用意する第１の工程と、
    前記基板上に、
    化学式 Ａｌ a Ｍ b Ｇａ 1-a-b Ｎ
    ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
    前記ａ及びｂは、 ０≦ａ≦１、
    ０≦ｂ＜１、
    ａ＋ｂ≦１
    を満足させる数値、
    で示される窒化物系化合物半導体を気相でエピタキシャル成長させて第１の層を形成する第２の工程と、
    前記第１の層の形成後に
    化学式 Ａｌ x Ｍ y Ｇａ 1-x-y Ｎ
    ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
    前記ｘ及びｙは、 ０＜ｘ≦１、
    ０≦ｙ＜１、
    ｘ＋ｙ≦１
    ａ＜ｘ
    を満足する数値、
    で示される窒化物系化合物半導体を、前記第２の工程におけるエピタキシャル成長速度よりも小さいエピタキシャル成長速度で成長させて前記第１の層の上に第２の層を形成すると同時に前記第１の層に複数の凹部を生じさせる第３の工程と、
    前記第２の層の少なくとも一部を除去する第４の工程と、
    前記複数の凹部を有する前記第１の層の上に
    化学式 Ａｌ a Ｍ b Ｇａ 1-a-b Ｎ
    ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
    前記ａ及びｂは、 ０≦ａ≦１、
    ０≦ｂ＜１、
    ａ＋ｂ≦１
    を満足させる数値、
    で示される窒化物系化合物半導体を横方向成長を伴って気相でエピタキシャル成長させて前記複数の凹部を埋める部分と前記第１の層の上に配置された部分とを有する第３の層を形成する第５の工程と
    を有することを特徴とする半導体素子形成用板状基体の製造方法。
  2. 前記第１の層は前記第２の工程おいて反応室にトリメチルガリウムとアンモニアとを流すことによって形成されたＧａＮから成り、
    前記第３の層は前記第５の工程において反応室にトリメチルガリウムとアンモニアとを流すことによって形成されたＧａＮから成り、
    前記第５の工程において前記第３の層を形成する時の反応室における雰囲気中のアンモニアの割合は、前記第２の工程において前記第１の層を形成する時の反応室における雰囲気中のアンモニアの割合よりも大きいことを特徴とする請求項１記載の半導体素子形成用板状基体の製造方法。
  3. 基板を用意する第１の工程と、
    前記基板の上に
    化学式 Ａｌ a Ｍ b Ｇａ 1-a-b Ｎ
    ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
    前記ａ及びｂは、 ０≦ａ≦１、
    ０≦ｂ＜１、
    ａ＋ｂ≦１
    を満足させる数値、
    で示される窒化物系化合物半導体を気相でエピタキシャル成長させて第１の層を形成する第２の工程と、
    前記第１の層の形成後に
    化学式 Ａｌ x Ｍ y Ｇａ 1-x-y Ｎ
    ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
    前記ｘ及びｙは、 ０＜ｘ≦１、
    ０≦ｙ＜１、
    ｘ＋ｙ≦１
    ａ＜ｘ
    を満足する数値、
    で示される窒化物系化合物半導体をエピタキシャル成長させて前記第１の層の上に微小クラックを有する第２の層を形成する第３の工程と、
    前記第２の層の形成後に、前記第１の層及び前記第２の層を伴った前記基板に加熱処理を施して前記第１の層のＮ（窒素）をＧａ（ガリウム）から解離させて前記第１の層に複数の凹部を形成する第４の工程と、
    前記第２の層の少なくとも一部を除去する第５の工程と、
    前記複数の凹部を有する前記第１の層の上に
    化学式 Ａｌ a Ｍ b Ｇａ 1-a-b Ｎ
    ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
    前記ａ及びｂは、 ０≦ａ≦１、
    ０≦ｂ＜１、
    ａ＋ｂ≦１
    を満足させる数値、
    で示される窒化物系化合物半導体を横方向成長を伴って気相でエピタキシャル成長させて前記複数の凹部を埋める部分と前記第１の層の上に配置された部分とを有する第３の層を形成する第６の工程と
    を有することを特徴とする半導体素子形成用板状基体の製造方法。
  4. 前記基板は、Ｓｉ基板、Ｓｉ化合物基板、ＺｎＯ基板、ＮｄＧａＯ3基板、３−５族化合物半導体基板、及びサファイア基板から選択された１つであることを特徴とする請求項１乃至３のいずれかに記載の半導体素子形成用板状基体の製造方法。
  5. 前記基板はバッファ領域を有し、前記第１の層は前記バッファ領域の上に形成されていることを特徴とする請求項１乃至４のいずれかに記載の半導体素子形成用板状基体の製造方法。
  6. 前記バッファ領域は、
    化学式 Ａｌ x Ｍ y Ｇａ 1-x-y Ｎ
    ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
    前記ｘ及びｙは、 ０＜ｘ≦１、
    ０≦ｙ＜１、
    ｘ＋ｙ≦１
    を満足する数値、
    で示される窒化物系化合物半導体層を含み、この窒化物系化合物半導体層上に前記第１の層が形成されていることを特徴とする請求項５記載の半導体素子形成用板状基体の製造方法。
  7. 前記バッファ領域は複数の空所を有するバッファ層を含むことを特徴とする請求項５又は６記載の半導体素子形成用板状基体の製造方法。
  8. 更に、前記第３の層の上に前記第３の層と異なる組成を有する窒化物系化合物半導体を気相でエピタキシャル成長させて第４の層を形成する工程を有することを特徴とする請求項１乃至７のいずれかに記載の半導体素子形成用板状基体の製造方法。
JP2003398669A 2003-11-28 2003-11-28 半導体素子形成用板状基体の製造方法 Expired - Lifetime JP4332720B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003398669A JP4332720B2 (ja) 2003-11-28 2003-11-28 半導体素子形成用板状基体の製造方法
US10/995,446 US7186620B2 (en) 2003-11-28 2004-11-23 Method of making substrates for nitride semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003398669A JP4332720B2 (ja) 2003-11-28 2003-11-28 半導体素子形成用板状基体の製造方法

Publications (3)

Publication Number Publication Date
JP2005159207A JP2005159207A (ja) 2005-06-16
JP2005159207A5 JP2005159207A5 (ja) 2005-10-27
JP4332720B2 true JP4332720B2 (ja) 2009-09-16

Family

ID=34616580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003398669A Expired - Lifetime JP4332720B2 (ja) 2003-11-28 2003-11-28 半導体素子形成用板状基体の製造方法

Country Status (2)

Country Link
US (1) US7186620B2 (ja)
JP (1) JP4332720B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095873A (ja) * 2005-09-28 2007-04-12 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板
CN100338790C (zh) * 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法
KR20070062686A (ko) * 2005-12-13 2007-06-18 엘지이노텍 주식회사 질화물 반도체 발광 소자 및 제조 방법
US8067787B2 (en) * 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
FR2929445B1 (fr) 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
JP5546301B2 (ja) * 2008-11-27 2014-07-09 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP4519196B2 (ja) 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
US8242510B2 (en) * 2010-01-28 2012-08-14 Intersil Americas Inc. Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
EP2532022B1 (en) 2010-02-04 2015-05-27 LG Siltron Inc. Method for manufacturing gallium nitride wafer
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
CN102339798B (zh) * 2010-07-22 2014-11-05 展晶科技(深圳)有限公司 复合式基板、氮化镓基元件及氮化镓基元件的制造方法
JP2012056797A (ja) * 2010-09-09 2012-03-22 Furukawa Co Ltd Ｉｉｉ族窒化物半導体基板の製造方法
JP2012186267A (ja) * 2011-03-04 2012-09-27 Ngk Insulators Ltd エピタキシャル基板
JP5917849B2 (ja) * 2011-07-29 2016-05-18 住友化学株式会社 半導体基板および電子デバイス
US9653313B2 (en) 2013-05-01 2017-05-16 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
WO2013096821A1 (en) * 2011-12-21 2013-06-27 Massachusetts Institute Of Technology Aluminum nitride based semiconductor devices
TWI484626B (zh) * 2012-02-21 2015-05-11 Formosa Epitaxy Inc 半導體發光元件及具有此半導體發光元件的發光裝置
JP5616420B2 (ja) * 2012-12-10 2014-10-29 日本碍子株式会社 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
CN104956498B (zh) * 2013-01-31 2017-06-13 欧司朗光电半导体有限公司 半导体层序列和用于制造半导体层序列的方法
US10460952B2 (en) 2013-05-01 2019-10-29 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
JP6239735B2 (ja) * 2013-05-01 2017-11-29 センサー エレクトロニック テクノロジー インコーポレイテッド 応力を解放する半導体層
US8759879B1 (en) * 2013-05-03 2014-06-24 Texas Instruments Incorporated RESURF III-nitride HEMTs
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
JP6642804B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体配列体およびマイクロデバイスの製造方法
JP6642805B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体構造体の製造方法および半導体素子の製造方法
CN114824005B (zh) * 2022-06-30 2022-09-02 江西兆驰半导体有限公司 一种GaN基发光二极管的外延结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005159207A (ja) 2005-06-16
US20050118752A1 (en) 2005-06-02
US7186620B2 (en) 2007-03-06

Similar Documents

Publication Publication Date Title
JP4332720B2 (ja) 半導体素子形成用板状基体の製造方法
JP4826703B2 (ja) 半導体素子の形成に使用するための板状基体
JP4530171B2 (ja) 半導体装置
US9129977B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
US7760785B2 (en) Group-III nitride semiconductor device
JP3760997B2 (ja) 半導体基体
JP5529420B2 (ja) エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ
US6989287B2 (en) Method for producing nitride semiconductor, semiconductor wafer and semiconductor device
US8928000B2 (en) Nitride semiconductor wafer including different lattice constants
US8772831B2 (en) III-nitride growth method on silicon substrate
JP2003059948A (ja) 半導体装置及びその製造方法
JP4458223B2 (ja) 化合物半導体素子及びその製造方法
JP4554803B2 (ja) 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
JP2013014450A (ja) 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP4725763B2 (ja) 半導体素子形成用板状基体の製造方法
JP2010510655A (ja) Ｎ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金を用いた発光ダイオードおよびレーザダイオード
JP2000012976A (ja) Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP5412093B2 (ja) 半導体ウェハ製造方法及び半導体装置製造方法
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
US20100051939A1 (en) Nitride based semiconductor device and method of manufacturing the same
JP2007201151A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4332720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term