JP5616420B2 - 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 - Google Patents
高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 Download PDFInfo
- Publication number
- JP5616420B2 JP5616420B2 JP2012269280A JP2012269280A JP5616420B2 JP 5616420 B2 JP5616420 B2 JP 5616420B2 JP 2012269280 A JP2012269280 A JP 2012269280A JP 2012269280 A JP2012269280 A JP 2012269280A JP 5616420 B2 JP5616420 B2 JP 5616420B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial substrate
- forming
- substrate
- underlayer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
Description
請求項5の発明は、請求項1または請求項2に記載の高周波用半導体素子形成用のエピタキシャル基板であって、前記基材が比抵抗が0.1Ωcm〜1ΩcmのSiCからなる、ことを特徴とする。
請求項6の発明は、請求項3または請求項4に記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、前記基材として比抵抗が0.1Ωcm〜1ΩcmのSiCを用いる、ことを特徴とする。
本実施例では、相異なる作製条件にて10種類(サンプル番号1−01〜1−10に対応)のエピタキシャル基板10を作製し、それぞれのエピタキシャル基板10について、50個のHEMT素子20を作製した。
AlN層を実施例1に比して十分に表面が平坦となるように形成した他は、実施例1と同様にエピタキシャル基板およびHEMT素子を作製した(サンプル番号2−01〜2−10に対応)。
実施例1および比較例1で用いた導電性SiC基板の代わりに、比抵抗が1×107Ωcmである2インチ径(0001)面方位の4H−SiC基板を用意し、実施例1と同様にエピタキシャル基板およびHEMT素子を作製した。
2 下地層
3 チャネル層
4 障壁層
5 ソース電極
6 ドレイン電極
7 ゲート電極
10 エピタキシャル基板
20 HEMT素子
Claims (6)
- 導電性を有するSiCまたはSiからなる基材と、
前記基材の上にエピタキシャル形成された、少なくとも比抵抗が1×106Ωcm以上の絶縁性を有する第1のIII族窒化物からなる下地層と、
前記下地層の上にエピタキシャル形成された、GaNからなるチャネル層と、
前記チャネル層の上にエピタキシャル形成された、AlxInyGazN(x+y+z=1)からなる障壁層と、
を備え、
前記下地層が表面に実質的に非周期的な凹凸構造を有してなり、
前記下地層の表面の平均粗さが0.5μm以上1μm以下である、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。 - 請求項1に記載の高周波用半導体素子形成用のエピタキシャル基板であって、
前記第1のIII族窒化物がAlNである、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。 - 導電性を有するSiCまたはSiからなる基材の上に、絶縁性を有する第1のIII族窒化物からなる下地層をMOCVD法によってエピタキシャル形成する下地層形成工程と、
前記下地層の上に、GaNからなるチャネル層をエピタキシャル形成するチャネル層形成工程と、
前記チャネル層の上に、AlxGa1−xN(0<x<1)からなる障壁層をエピタキシャル形成する障壁層形成工程と、
を備え、
前記下地層形成工程においては、表面に実質的に非周期的な凹凸構造を有するように、かつ、表面の平均粗さが0.5μm以上1μm以下となるように、前記下地層を形成する、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。 - 請求項3に記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、
前記第1のIII族窒化物がAlNである、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。 - 請求項1または請求項2に記載の高周波用半導体素子形成用のエピタキシャル基板であって、
前記基材が比抵抗が0.1Ωcm〜1ΩcmのSiCからなる、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。 - 請求項3または請求項4に記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、
前記基材として比抵抗が0.1Ωcm〜1ΩcmのSiCを用いる、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012269280A JP5616420B2 (ja) | 2012-12-10 | 2012-12-10 | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012269280A JP5616420B2 (ja) | 2012-12-10 | 2012-12-10 | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008219708A Division JP5399021B2 (ja) | 2008-08-28 | 2008-08-28 | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013065883A JP2013065883A (ja) | 2013-04-11 |
JP2013065883A5 JP2013065883A5 (ja) | 2013-10-31 |
JP5616420B2 true JP5616420B2 (ja) | 2014-10-29 |
Family
ID=48189042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012269280A Active JP5616420B2 (ja) | 2012-12-10 | 2012-12-10 | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5616420B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6967024B2 (ja) | 2019-02-04 | 2021-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3592553B2 (ja) * | 1998-10-15 | 2004-11-24 | 株式会社東芝 | 窒化ガリウム系半導体装置 |
US6673149B1 (en) * | 2000-09-06 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd | Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate |
JP3760997B2 (ja) * | 2003-05-21 | 2006-03-29 | サンケン電気株式会社 | 半導体基体 |
JP4449357B2 (ja) * | 2003-07-08 | 2010-04-14 | 日立電線株式会社 | 電界効果トランジスタ用エピタキシャルウェハの製造方法 |
JP4332720B2 (ja) * | 2003-11-28 | 2009-09-16 | サンケン電気株式会社 | 半導体素子形成用板状基体の製造方法 |
JP4883931B2 (ja) * | 2005-04-26 | 2012-02-22 | 京セラ株式会社 | 半導体積層基板の製造方法 |
WO2008012877A1 (fr) * | 2006-07-26 | 2008-01-31 | Fujitsu Limited | DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI |
JP4811376B2 (ja) * | 2007-09-25 | 2011-11-09 | ソニー株式会社 | 窒化物系iii−v族化合物層およびそれを用いた基板 |
-
2012
- 2012-12-10 JP JP2012269280A patent/JP5616420B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013065883A (ja) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6170893B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
JP5665171B2 (ja) | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法 | |
JP5580009B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
WO2011055774A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法 | |
JP5758880B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
WO2009119357A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP5702058B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
JP2011166067A (ja) | 窒化物半導体装置 | |
JP5562579B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
JP2016207748A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2013069714A (ja) | 窒化物半導体素子及び製造方法 | |
JP5436819B2 (ja) | 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
JP5399021B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP5308290B2 (ja) | 半導体素子用エピタキシャル基板、ショットキー接合構造、およびショットキー接合構造の漏れ電流抑制方法 | |
JP2013145782A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
JP5616420B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
JP2012054341A (ja) | 半導体基板および半導体装置 | |
JP2009246307A (ja) | 半導体装置及びその製造方法 | |
JP6176064B2 (ja) | Iii族窒化物半導体デバイス | |
JP5455875B2 (ja) | エピタキシャル基板の製造方法 | |
JP2009231302A (ja) | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 | |
JP5583610B2 (ja) | 半導体素子用エピタキシャル基板および半導体素子 | |
JP2011222969A (ja) | 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140911 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5616420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |