JP7429522B2 - Ｉｉｉ族窒化物積層基板および半導体素子 - Google Patents

Ｉｉｉ族窒化物積層基板および半導体素子 Download PDF

Info

Publication number
JP7429522B2
JP7429522B2 JP2019211370A JP2019211370A JP7429522B2 JP 7429522 B2 JP7429522 B2 JP 7429522B2 JP 2019211370 A JP2019211370 A JP 2019211370A JP 2019211370 A JP2019211370 A JP 2019211370A JP 7429522 B2 JP7429522 B2 JP 7429522B2
Authority
JP
Japan
Prior art keywords
layer
less
gan layer
group iii
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019211370A
Other languages
English (en)
Other versions
JP2021080144A (ja
Inventor
序章 藤倉
泰一郎 今野
健司 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2019211370A priority Critical patent/JP7429522B2/ja
Priority to US16/952,665 priority patent/US20210184080A1/en
Priority to CN202011302621.7A priority patent/CN112838148A/zh
Publication of JP2021080144A publication Critical patent/JP2021080144A/ja
Application granted granted Critical
Publication of JP7429522B2 publication Critical patent/JP7429522B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Description

本発明は、ＩＩＩ族窒化物積層基板および半導体素子に関する。
サファイア基板等の異種基板である下地基板上にＧａＮ層を形成したＩＩＩ族窒化物積層基板（以下、ウエハともいう）は、発光ダイオード（ＬＥＤ）等の半導体素子を製造するための材料として用いられている（例えば特許文献１参照）。ウエハの大径化および半導体素子の微細化の進展により、例えば、ウエハの反りに起因するリソグラフィー精度低下の影響が大きくなっている。
例えばウエハの反り低減のために、下地基板上に形成するＧａＮ層を薄くすることが考えられる。しかし、ＧａＮ層を薄くすることに起因して、結晶性等のＧａＮ層の品質が低下することが懸念される。薄くても高品質なＧａＮ層を形成できる技術が望まれる。
特開２０１３-２２５６４８号公報
本発明の一目的は、下地基板上に形成されるＧａＮ層の品質を高めることができる技術を提供することである。
本発明の一態様によれば、
下地基板と、
前記下地基板上に形成され、窒化アルミニウムで構成された第１層と、
前記第１層上に形成され、窒化ガリウムで構成された第２層と、
を有し、
前記第２層は、厚さが１０μｍ以下であり、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１００秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅が２００秒以下である、
ＩＩＩ族窒化物積層基板
が提供される。
本発明の他の態様によれば、
上記の一態様によるＩＩＩ族窒化物積層基板が有する前記第２層を、動作層の少なくとも一部として備える、半導体素子
が提供される。
本発明のさらに他の態様によれば、
下地基板と、
前記下地基板上に形成され、窒化アルミニウムで構成された第１層と、
を有し、
窒化ガリウムで構成され、厚さが１０μｍ以下であり、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１００秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅が２００秒以下である、第２層を、成長させる下地として用いられる表面を、前記第１層が有する、ＩＩＩ族窒化物積層基板
が提供される。
下地基板上に形成されるＧａＮ層の品質を高めることができる技術が提供される。
図１は、本発明の第１実施形態によるウエハの例示的な概略断面図である。 図２は、第１実施形態によるウエハの製造方法の一例を示すフローチャートである。 図３は、第２実施形態によるウエハの例示的な概略断面図である。 図４は、第２実施形態による半導体素子の第１例を示す概略断面図である。 図５は、第２実施形態による半導体素子の第２例を示す概略断面図である。 図６は、第２実施形態による半導体素子の製造方法の一例を示すフローチャートである。 図７は、実施例によるＧａＮ層の結晶性を示すグラフである。 図８は、実施例によるＧａＮ層の表面平坦性を示すグラフである。 図９は、実施例によるＧａＮ層の厚さの面内ばらつきを示すグラフである。 図１０は、実施例によるＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきを示すグラフである。 図１１は、実施例によるＧａＮ層を有するウエハの反りを示すグラフである。 図１２は、比較例によるＧａＮ層の結晶性を示すグラフである。 図１３は、比較例によるＧａＮ層の表面平坦性を示すグラフである。
＜第１実施形態＞
本発明の第１実施形態によるＩＩＩ族窒化物積層基板１００（以下、ウエハ１００ともいう）について説明する。図１は、ウエハ１００の例示的な概略断面図である。ウエハ１００は、下地基板１０と、窒化アルミニウム（ＡｌＮ）で構成されたＡｌＮ層２０と、窒化ガリウム（ＧａＮ）で構成されたＧａＮ層３０と、を有する。本実施形態によるウエハ１００は、以下詳しく説明するように、ＡｌＮ層２０の直上に成長されたＧａＮ層３０が、薄くても高い品質を有することを１つの特徴とする。
本実施形態では、下地基板１０として、好ましくはサファイア基板が例示される。サファイア基板としては、Ｃ面から０．１°以上０．６°以下の範囲でａ軸あるいはｍ軸方向に傾斜した表面である主面１１、を有するサファイア基板が、好ましく用いられる。なお、サファイア基板は、パターン化サファイア基板（ＰＳＳ）ではない、主面１１が平坦な平坦基板であってよい。
ウエハ１００を用いて半導体素子を製造する際の生産性を向上させるために、下地基板１０としては、面内に多数の半導体素子を形成可能な大面積のものが用いられることが好ましい。下地基板１０として用いられるサファイア基板の直径は、２インチ（５０．８ｍｍ）以上であることが好ましく、４インチ（１００ｍｍ）以上であることがより好ましく、６インチ（１５０ｍｍ）以上であることがさらに好ましい。直径２インチのサファイア基板の厚さは、例えば、３００μｍ以上５００μｍ以下（典型的には４３０μｍ）であり、直径４インチのサファイア基板の厚さは、例えば、６００μｍ以上１０００μｍ以下（典型的には９００μｍ）であり、直径６インチのサファイア基板の厚さは、例えば、１０００μｍ以上１５００μｍ以下（典型的には１３００μｍ）である。
ＡｌＮ層２０は、下地基板１０上に形成されており、より具体的には、下地基板１０の主面１１上に（主面１１と接して、主面１１の直上に、）ヘテロエピタキシャル成長されることで形成されている。ＡｌＮ層２０は、ＧａＮ層３０を成長させるための核生成層として機能する。
ＡｌＮ層２０の厚さは、ＡｌＮ層２０の結晶性を高めるために、０．１μｍ以上であることが好ましい。また、ＡｌＮ層２０の厚さは、ＡｌＮ層２０に生じるクラックを抑制するために、１０μｍ以下であることが好ましく、さらにウエハ１００の反りを低減させるために、１μｍ以下であることがより好ましい。
ＡｌＮ層２０は、具体的には、以下のような高い結晶性を有することが好ましい。ＡｌＮ層２０の（０００２）面のＸ線ロッキングカーブの半値幅は、１００秒以下であることが好ましく、ＡｌＮ層２０の（１０－１２）面のＸ線ロッキングカーブの半値幅は、３００秒以下であることが好ましい。ＡｌＮ層２０の表面２１は、Ａｌ極性であることが好ましい。なお、本明細書において、「半値幅」とは、半値全幅（ＦＷＨＭ）を意味する。
ＧａＮ層３０は、ＡｌＮ層２０上に形成されており、より具体的には、ＡｌＮ層２０の表面２１上に（表面２１と接して、表面２１の直上に、）ヘテロエピタキシャル成長されることで形成されている。つまり、ＧａＮ層３０は、ＡｌＮ層２０を介して、下地基板１０上に形成されている。本実施形態によるＧａＮ層３０は、以下に説明するような高い品質を有する。
（ＧａＮ層の結晶性）
ＧａＮ層３０は、高い結晶性を有する。具体的には、ＧａＮ層３０は、厚さが１０μｍ以下であり、Ｘ線ロッキングカーブ測定による（０００２）面の半値幅が１００秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）面の半値幅が２００秒以下である。
従来、サファイア基板上に、ＡｌＮ層を介して、結晶性を向上させたＧａＮ層を形成する場合、例えば１０μｍ程度以上の厚いＧａＮ層を成長させることが行われている。これは、ＧａＮ層を厚く成長させるほど、当該ＧａＮ層の結晶性を高めることができるためである。しかし、一般的な方法でＧａＮ層を形成した場合、厚さ１０μｍの厚いＧａＮ層を形成しても、当該ＧａＮ層の（０００２）面のＸ線ロッキングカーブの半値幅は２００秒程度までしか下がらず、また、当該ＧａＮ層の（１０－１２）面のＸ線ロッキングカーブの半値幅は３００秒程度までしか下がらない（図１２参照）。
これに対し、本実施形態によるＧａＮ層３０は、厚さが１０μｍ以下であっても、（０００２）面のＸ線ロッキングカーブの半値幅が１００秒以下であり、（１０－１２）面のＸ線ロッキングカーブの半値幅が２００秒以下であるという、高い結晶性を有する（図７参照）。
なお、ＧａＮ層３０の結晶性は、ＧａＮ層３０が薄くなるほど低下する傾向、つまり、ＧａＮ層３０が厚くなるほど向上する傾向を有する。ＧａＮ層３０の厚さを０．８μｍ以上とすることで、（０００２）面の半値幅を１００秒以下とし、（１０－１２）面の半値幅を２００秒以下とすることができる（図７参照）。また、ＧａＮ層３０の厚さを１μｍ以上とすることで、（０００２）面の半値幅を８０秒以下とし、（１０－１２）面の半値幅を１８０秒以下とすることができる。また、ＧａＮ層３０の厚さを１．５μｍ以上とすることで、（０００２）面の半値幅を７０秒以下とし、（１０－１２）面の半値幅を１７０秒以下とすることができる。
（ＧａＮ層の表面平坦性）
ＧａＮ層３０は、高い表面平坦性を有する。具体的には、ＧａＮ層３０の表面３１は、５μｍ角領域の原子間力顕微鏡（ＡＦＭ）測定により求めた二乗平均平方根（ｒｍｓ）値として、好ましくは０．５ｎｍ以下の表面粗さを有し、より好ましくは０．４ｎｍ以下の表面粗さを有する（図８参照）。
なお、ＧａＮ層３０の表面平坦性は、ＧａＮ層３０が過度に薄いと急激に悪化する傾向を有する。ＧａＮ層３０の厚さを０．８μｍ以上とすることで、上述のような高い表面平坦性を得ることができる（図８参照）。
（ＧａＮ層の膜厚の面内均一性）
ＧａＮ層３０は、高い、膜厚の面内均一性を有する。具体的には、ＧａＮ層３０の厚さが１０μｍ以下において、ＧａＮ層３０の厚さの面内ばらつきは、４％以下である（図９参照）。ＧａＮ層３０の厚さの面内ばらつきは、以下のように規定される。測定対象となるウエハの表面上に一定間隔（好ましくは、１ｍｍ以上２ｍｍ以下の間隔）の正方格子を設定し、その格子点毎にＧａＮ層３０の膜厚を測定する。各点におけるＧａＮ層３０の膜厚の測定方法としては、電子顕微鏡等での断面観察による方法、分光エリプソメトリー法、等を用いることが好ましい。なお、ウエハの端面付近では、ウエハ端のベベリング形状の影響、光の乱反射の影響、等に起因して、測定結果が正しく得られない場合が多い。そのような場合には、ウエハ端から１～３ｍｍ程度以内に配置された測定点で得られる測定データは、以下の計算から除外することが好ましい。本明細書では、格子点間隔を１ｍｍとし、ウエハ外周２ｍｍ以内の領域における測定データは除外した膜厚測定データについて、平均値と標準偏差とを求め、標準偏差を平均値で除した値（％）を、厚さの面内ばらつきとする。
（ＧａＮ層の不純物濃度の面内均一性）
ＧａＮ層３０は、不純物が添加されている場合に、高い、不純物濃度の面内均一性を有する。具体的には、ＧａＮ層３０の厚さが１０μｍ以下において、ＧａＮ層３０における不純物濃度の面内ばらつきは、４％以下である（図１０参照）。これに対応し、ＧａＮ層３０に、キャリア濃度を制御する、ｎ型不純物等の不純物が添加されている場合は、キャリア濃度の面内ばらつきを、４％以下とすることができる（図１０参照）。
ＧａＮ層３０における不純物濃度の面内ばらつき、および、キャリア濃度の面内ばらつきは、それぞれ、以下のように規定される。不純物濃度の測定には、一般的に、２次イオン質量分析法（ＳＩＭＳ）が用いられる。また、キャリア濃度の測定には、一般的に、容量―電圧測定（ＣＶ測定）、ホール測定、等が用いられる。不純物濃度の測定、および、キャリア濃度の測定のそれぞれは、測定対象となるウエハの表面にウエハ中心を通る直交座標を設定し、この座標軸上で実施する。直交座標の一方の軸は、ウエハのオフ方向と一致させることが好ましい。本明細書では、この直交座標軸上において、１ｃｍ間隔で測定したＳＩＭＳ測定データについて、平均値と標準偏差とを求め、標準偏差を平均値で除した値（％）を、不純物濃度の面内ばらつきとする。また、この直交座標軸上において、１ｃｍ間隔で測定したＣＶ測定データあるいはホール測定データについて、平均値と標準偏差とを求め、標準偏差を平均値で除した値（％）を、キャリア濃度の面内ばらつきとする。不純物濃度およびキャリア濃度のそれぞれの測定においても、先の膜厚測定と同様に、測定点がウエハ外周２ｍｍ以内に配置される場合には、当該測定点で得られた測定データは、上記の計算から除外する。なお、不純物濃度およびキャリア濃度を、それぞれ直接的に測定することで、不純物濃度のばらつき、および、キャリア濃度のばらつきを、それぞれ求める方法を説明したが、キャリア濃度を制御する不純物（導電性の不純物）が添加されている場合について、不純物濃度のばらつきからキャリア濃度のばらつきを見積もってもよく、その逆に、キャリア濃度のばらつきから不純物濃度のばらつきを見積もってもよい。
以上のように、本実施形態によるＧａＮ層３０は、高い結晶性、高い表面平坦性、高い膜厚の面内均一性、および、高い不純物濃度（キャリア濃度）の面内均一性（のうちの少なくとも１つ、好ましくはこれらのうちの２つ以上、より好ましくはこれらのうちの３つ以上、さらに好ましくはこれらのうちの４つすべて）を備えた、高い品質を有する。
（ウエハの反り）
下地基板１０（本例ではサファイア基板）と、下地基板１０上に積層されたＧａＮ層３０等との熱膨張係数の差に起因して、ウエハ１００には反りが生じる。ＧａＮ層３０が厚いほど、ウエハ１００の反りは大きくなる。ウエハ１００に多数の半導体素子を製造する際に、当該反りに起因するリソグラフィー精度低下等の不良を抑制するために、当該反りは、過大とならないことが好ましい。
本実施形態によるウエハ１００は、ＧａＮ層３０の厚さが１０μｍ以下であることにより、ウエハ１００の反りを、例えば１４０μｍ以下とすることができる（図１１参照）。このように反りが抑制されるように、下地基板１０の直径および厚さは適宜選択されることが好ましい。下地基板１０としてサファイア基板を用いる場合の直径および厚さとして、上述のような値が例示される。
ウエハ１００の反りは、以下のように規定される。測定対象となるウエハを平坦な定盤またはステージ上に設置し、ウエハの表面の、定盤またはステージの表面からの距離（高さ）を測定する。ウエハの表面にウエハ中心を通る直交座標を設定し、この座標軸上で測定を実施する。直交座標の一方の軸は、ウエハのオフ方向と一致させることが好ましい。本明細書では、この直交座標軸上において、１ｍｍ間隔で上記の高さ測定を行う。先の膜厚測定と同様に、測定点がウエハ外周２ｍｍ以内に配置される場合には、当該測定点で得られた測定データは、下記の計算から除外する。それぞれの軸上の最外周の２点を通る直線を新たな基準線として、当該軸上の測定点であってこの基準線から最も遠い測定点と、基準線と、の距離を、この軸に対する反りと規定する。この測定を直交する２軸のそれぞれに対して行い、得られた２つの反りを平均したものを、ウエハの反りとする。
次に、ウエハ１００の製造方法について説明する。第１実施形態では、最表面がＧａＮ層３０であるＧａＮテンプレートとしてウエハ１００を製造し、さらに、ウエハ（ＧａＮテンプレート）１００を用いて半導体素子を製造する態様を例示する。
図２は、第１実施形態によるウエハ１００の製造方法の一例を示すフローチャートである。本例の製造方法は、基板準備工程Ｓ１０と、ＡｌＮ層形成工程Ｓ２０と、熱処理工程Ｓ３０と、ＧａＮ層形成工程Ｓ４０と、を有する。
まず、基板準備工程Ｓ１０において、下地基板１０を準備する。下地基板１０として、好ましくは、サファイア基板が用いられる。次に、ＡｌＮ層形成工程Ｓ２０において、下地基板１０の主面１１上に、ＡｌＮを成長させることで、ＡｌＮ層２０を形成する。ＡｌＮ層２０の成長方法としては、例えばハイドライド気相成長（ＨＶＰＥ）が用いられる。アルミニウム（Ａｌ）原料ガスとしては、例えば一塩化アルミニウム（ＡｌＣｌ）ガスが用いられ、また例えば三塩化アルミニウム（ＡｌＣｌ３）ガスが用いられる。窒素（Ｎ）原料ガスとしては、例えばアンモニア（ＮＨ３）ガスが用いられる。これらの原料ガスを、水素ガス（Ｈ２ガス）、窒素ガス（Ｎ２ガス）、またはこれらの混合ガスを用いたキャリアガスと混合して供給してもよい。
ＡｌＮ層２０の成長条件としては、以下が例示される。なお、Ｖ／ＩＩＩ比とは、ＩＩＩ族（Ａｌ）原料ガスの供給量に対するＶ族（Ｎ）原料ガスの供給量の比である。
成長温度：９００～１３００℃
Ｖ／ＩＩＩ比：０．２～２００
成長速度：０．５～３０００ｎｍ／分
ＨＶＰＥ装置の成長室内に各種ガスを導入するガス供給管のノズルへのＡｌＮの付着を防止するために、塩化水素（ＨＣｌ）ガスを流してもよい。ＨＣｌガスの供給量としては、ＡｌＣｌガスまたはＡｌＣｌ３ガスに対して０．１～１００の比率となるような量が例示される。
ＡｌＮ層形成工程Ｓ２０では、結晶成長条件の制御、アニール処理等により、上述のような高い結晶性を有するＡｌＮ層２０を得ることができる。具体的には、例えば、ＡｌＮ層２０の成長時の成長条件（温度、成長速度、原料供給量等）を適切に調整することにより、ＡｌＮ層２０の結晶性を高めることができる。また例えば、ＡｌＮ層２０を成長させた後、Ｎ２ガスを含む雰囲気において、１４００℃以上１７００℃以下の温度でアニール処理を行うことにより、ＡｌＮ層２０の結晶性を高めることができる。
なお、このようにして、ＡｌＮ層２０の結晶性を高めることができるが、形成されたＡｌＮ層２０には、表面２１に平行な方向（例えばａ軸方向）に、下地基板１０（本例ではサファイア基板）との格子定数差および熱膨張係数差に起因する圧縮歪みが導入される傾向がある。
次に、熱処理工程Ｓ３０において、ＡｌＮ層２０に対する熱処理を行う。熱処理工程Ｓ３０は、Ｈ２ガスを含む雰囲気（これを以下、水素を含む雰囲気という）で行う。Ｈ２ガスは、Ｎ２ガス、アルゴンガス（Ａｒガス）等の不活性ガスと混合して供給してもよい。当該熱処理は、ＨＶＰＥ装置の成長室内で行ってもよいし、別の熱処理装置内で行ってもよい。
水素を含む雰囲気での当該熱処理を行うことで、ＡｌＮ層２０の表面２１に導入された圧縮歪みが緩和されるように、表面２１を改質することができる。圧縮歪み緩和のメカニズムは現状明らかではないが、熱処理工程Ｓ３０において、雰囲気内に水素ガスがあることで、ＡｌＮ結晶中の点欠陥の発生が促進されるメカニズムが考えられる。ＡｌＮ中の窒素原子が表面で水素と結合して、アンモニアとなって脱離することで、ＡｌＮ中に多量の窒素空孔が形成され、これが原子サイズのボイドとして働くため、ＡｌＮ層２０上に成長させるＧａＮ層３０の歪みを緩和できるものと考えられる。
また、熱処理工程Ｓ３０は、アンモニアを実質的に含まない雰囲気で開始する。具体的には、例えば、ＮＨ３ガスを供給せずに行う。アンモニアを含む雰囲気で熱処理を行った場合には、上述した点欠陥（窒素空孔）の形成が抑制されるため、ＧａＮ層３０の歪みを緩和し難い。また、ＨＶＰＥ装置の成長室内で熱処理を行う場合には、ＡｌＮ層形成工程Ｓ２０にて導入したＮＨ３ガスが成長室内に残留している可能性があるため、熱処理を行う前に成長室内の気体をすべて排出（または置換）することが好ましい。なお、本明細書において、アンモニアを実質的に含まないとは、例えば、成長室内のＮＨ３ガス分圧が、全圧に対して１％未満であることを意味する。なお、上述したように熱処理工程Ｓ３０では、ＡｌＮ中の窒素原子が表面で水素と結合して、アンモニアとなって脱離するものと考えられるが、脱離によって生成するアンモニアはごく微量である。そのため、該アンモニアによって、成長室内のＮＨ３ガス分圧が全圧の１％以上になることはない。このように、熱処理工程Ｓ３０は、アンモニアを実質的に含まない雰囲気で行われる。
熱処理工程Ｓ３０は、例えば、９００℃以上１３００℃以下の温度（以下、熱処理温度ともいう）で行うことが好ましい。熱処理温度が９００℃未満では、表面２１が改質され難い。これに対し、熱処理温度を９００℃以上とすることで、表面２１を改質しやすくすることができる。一方、熱処理温度が１３００℃を超えると、表面２１が分解されてしまう可能性がある。これに対し、熱処理温度を１３００℃以下にすることで、表面２１の分解を抑制することができる。
熱処理工程Ｓ３０は、例えば、１０分以上１２０分以下の時間（以下、熱処理時間ともいう）で行うことが好ましい。熱処理時間が１０分未満では、表面２１が改質され難い。これに対し、熱処理時間を１０分以上とすることで、表面２１を改質しやすくすることができる。一方、熱処理時間が１２０分を超えると、表面２１の平坦性が低下してしまう可能性がある。これに対し、熱処理時間を１２０分以下にすることで、表面２１の平坦性の低下を抑制することができる。より好ましい熱処理時間は、例えば、３０分以上９０分以下である。
次に、ＧａＮ層形成工程Ｓ４０において、ＡｌＮ層２０の表面２１上に、ＧａＮを成長させることで、ＧａＮ層３０を形成する。ＧａＮ層３０の成長方法としては、例えば、ＨＶＰＥ法が用いられる。ガリウム（Ｇａ）原料ガスとしては、例えば一塩化ガリウム（ＧａＣｌ）ガスが用いられる。窒素（Ｎ）原料ガスとしては、例えばＮＨ３ガスが用いられる。これらの原料ガスを、Ｈ２ガス、Ｎ２ガス、またはこれらの混合ガスを用いたキャリアガスと混合して供給してもよい。
ＧａＮ層３０の成長条件としては、以下が例示される。
成長温度：９００～１０００℃
Ｖ／ＩＩＩ比：１～１０００
成長速度：１００～２０００ｎｍ／分
ＡｌＮ層形成工程Ｓ２０および熱処理工程Ｓ３０により、上述の高い結晶性を有するとともに、表面２１が上述のように改質されたＡｌＮ層２０が得られる。ＧａＮ層形成工程Ｓ４０において、このようなＡｌＮ層２０上にＧａＮ層３０を形成することにより、上述の高い品質を有するＧａＮ層３０を得ることができる。
ＧａＮ層形成工程Ｓ４０において、１０００℃以下（好ましくは９５０℃以下）の低温でＧａＮ層３０を形成する。これにより、１０００℃超の高温でＧａＮ層３０を形成する場合と比べて、ＧａＮ層３０の成長時における面内方向の温度ばらつきを抑制することが容易になるため、ＧａＮ層３０の膜厚の面内均一性を高めることができる。なお、本実施形態において、ＧａＮ層３０の成長下地となるＡｌＮ層２０の結晶性が高いため、ＧａＮ層３０を１０００℃以下の低温で成長させても、上述の高い結晶性を有するＧａＮ層３０を得ることができる。
ＧａＮ層３０の成長時に、必要に応じて、不純物を添加してもよい。ＧａＮ層３０の成長時における面内方向の温度ばらつきが抑制されることで、ＧａＮ層３０における不純物濃度の面内均一性を高めることができる。ＧａＮ層３０に、キャリア濃度を制御する、ｎ型不純物等の不純物が添加される場合であれば、ＧａＮ層３０におけるキャリア濃度の面内均一性を高めることができる。なお、必要に応じて、例えば、ＧａＮ層３０のうちの下層側（下地基板側）部分をアンドープとし、ＧａＮ層３０のうちの上層側部分に不純物を添加した積層構造を採用してもよい。
ＧａＮ層３０の結晶性を高めるとともに、ＧａＮ層３０の表面平坦性を高めるために、ＧａＮ層３０の厚さは、０．８μｍ以上であることが好ましい。ＧａＮ層３０の厚さの上限は、適宜選択されてよいが、例えば、ウエハ１００の反りを過大としないために、１０μｍ以下であることが好ましい。
以上のようにして、ウエハ（ＧａＮテンプレート）１００が製造される。その後、製造したい半導体素子の構造に応じて、ＧａＮ層３０上に他のＩＩＩ族窒化物層を形成する工程、電極を形成する工程等の各種工程を行うことで、半導体素子を製造する。またさらに、各半導体素子の分割が行われる。
＜第２実施形態＞
次に、第２実施形態による半導体素子２００について説明する。第２実施形態では、最表面がＡｌＮ層２０であるＡｌＮテンプレートとしてＩＩＩ族窒化物積層基板９０（以下、ウエハ９０ともいう）を製造し、ウエハ９０を用いて半導体素子２００を製造する態様を例示する。
図３は、ウエハ９０の例示的な概略断面図である。ウエハ９０は、下地基板１０と、ＡｌＮ層２０と、を有する。ウエハ（ＡｌＮテンプレート）９０は、第１実施形態で説明したウエハ（ＧａＮテンプレート）１００の、ＡｌＮ層２０までが積層された積層基板と捉えることもできる。
より具体的に説明すると、ウエハ９０は、ＡｌＮ層２０が上述の高い結晶性を有するとともに、上述の熱処理が施されることでＡｌＮ層２０の表面２１が改質された積層基板である。これにより、ウエハ９０は、ＡｌＮ層２０上に上述のような高い品質のＧａＮ層３０を形成することができる、ＡｌＮテンプレートとして構成されている。つまり、ウエハ９０は、厚さが１０μｍ以下であり、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１００秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅が２００秒以下である、ＧａＮ層３０を、成長させる下地として用いられる表面２１を、ＡｌＮ層２０が有する、ＩＩＩ族窒化物積層基板である。
図４および図５は、それぞれ、第２実施形態による半導体素子２００の第１例および第２例を示す概略断面図である。半導体素子２００の生産性を向上させるため、ウエハ１００上に多数の半導体素子２００が形成され、そして、各半導体素子２００が分割される。図４および図５は、それぞれ、分割された１つ分の半導体素子２００を例示する。
第１例の半導体素子２００として、発光ダイオード（ＬＥＤ）を例示する。図４は、第１例の半導体素子２００（以下、ＬＥＤ２００ともいう）を示す概略断面図である。ＬＥＤ２００は、下地基板１０と、ＡｌＮ層２０と、ｎ型不純物が添加されたｎ型層であるＧａＮ層３０と、ＩＩＩ族窒化物で構成された発光層４１と、ＩＩＩ族窒化物で構成されｐ型不純物が添加されたｐ型層４２と、ＧａＮ層３０に電気的に接続されたｎ側電極５１と、ｐ型層４２に電気的に接続されたｐ側電極５２と、を有する。発光層４１およびｐ型層４２をまとめて、ＩＩＩ族窒化物層４０とも称する。また、ｎ側電極５１およびｐ側電極５２をまとめて、電極５０とも称する。
発光層４１は、例えば、窒化インジウムガリウム（ＩｎＧａＮ）井戸層とＧａＮバリア層とが交互に積層された多重量子井戸構造により構成される。ｐ型層４２は、例えば、ｐ型窒化アルミニウムガリウム（ＡｌＧａＮ）クラッド層およびｐ型ＧａＮコンタクト層の積層により構成される。
第２例の半導体素子２００として、高電子移動度トランジスタ（ＨＥＭＴ）を例示する。図５は、第２例の半導体素子２００（以下、ＨＥＭＴ２００ともいう）を示す概略断面図である。ＨＥＭＴ２００は、下地基板１０と、ＡｌＮ層２０と、チャネル層であるＧａＮ層３０と、バリア層であるＡｌＧａＮ層４０と、ＡｌＧａＮ層４０上に形成されたソース電極５１、ゲート電極５２およびドレイン電極５３と、を有する。ＡｌＧａＮ層４０を、ＩＩＩ族窒化物層４０とも称する。また、ソース電極５１、ゲート電極５２およびドレイン電極５３をまとめて、電極５０とも称する。
ＨＥＭＴ２００が有するＧａＮ層３０のうちの下層部分には、耐圧向上のために、鉄、炭素等の高抵抗化不純物が添加されていてもよい。
第１例および第２例ともに、半導体素子２００が有するＧａＮ層３０は、ＧａＮ層３０が薄い（厚くても１０μｍ以下）にも関わらず、高い品質を有する。これにより、例えば以下のような効果が得られる。
半導体素子２００が有するＧａＮ層３０は、ＧａＮ層３０が薄いにも関わらず、高い結晶性および高い表面平坦性を有する。これにより、ＧａＮ層３０上に成長させたＩＩＩ族窒化物層４０の結晶性を高めることができるため、半導体素子２００の性能を高めることができる。
第１例および第２例ともに、半導体素子２００が有するＧａＮ層３０は、高い、膜厚の面内均一性を有する。これにより、ウエハ１００に形成される多数の半導体素子２００の間での性能のばらつきを抑制することができる。
半導体素子２００が有するＧａＮ層３０は、不純物が添加されている場合、具体的には、例えば、第１例のＬＥＤ２００のＧａＮ層３０にｎ型不純物が添加されている場合、また例えば、第２例のＨＥＭＴ２００のＧａＮ層３０に高抵抗化不純物が添加されている場合、高い、不純物濃度の面内均一性を有する。これにより、ウエハ１００に形成される多数の半導体素子２００の間での性能のばらつきを抑制することができる。
半導体素子２００が有するＧａＮ層３０は、高い品質を有するため、半導体素子２００の、動作電流が流れる動作層の少なくとも一部として、具体的には、例えば、第１例のＬＥＤ２００のｎ型層として、また例えば、第２例のＨＥＭＴ２００のチャネル層として、用いることができる。ＧａＮ層３０は、例えばｎ型不純物等の不純物が添加されていても、高い品質を有するため、半導体素子２００の動作層として用いることができる。
第１例および第２例ともに、下地基板１０、ＡｌＮ層２０、ＧａＮ層３０、および、ＩＩＩ族窒化物層４０が積層されたＩＩＩ族窒化物積層基板１５０（以下、ウエハ１５０ともいう）を用いて、半導体素子２００が形成される。ウエハ１５０に多数の半導体素子２００が形成される際、ウエハ１５０の反り（つまり、ウエハ１００の反り）に起因するリソグラフィー精度低下等の不良を抑制するために、当該反りは、過大とならないことが好ましい。本実施形態の半導体素子２００が有するＧａＮ層３０は、薄くても高い結晶性を有する。これにより、ＧａＮ層３０を薄くすることでウエハ１５０の反りを抑制できるため、当該反りに起因するリソグラフィー精度低下等の不良を抑制することができる。つまり、ウエハ１００に（ウエハ１５０に）形成される多数の半導体素子２００の間での性能のばらつきを抑制することができる。
なお、第１例のＬＥＤ２００、および、第２例のＨＥＭＴ２００のそれぞれについて、ＧａＮ層３０上に形成されるＩＩＩ族窒化物層４０の構造、および、電極５０の構造は、必要に応じて、適宜変更されてよい。
なお、ウエハ９０を用いて製造される（つまり、ウエハ１００を用いて製造される、または、ウエハ１５０を用いて製造される）半導体素子２００として、ＬＥＤおよびＨＥＭＴを例示したが、必要に応じ、他の種類の半導体素子を製造してもよい。
なお、ウエハ９０を用いて製造される（つまり、ウエハ１００を用いて製造される、または、ウエハ１５０を用いて製造される）半導体素子２００として、ＬＥＤ等を製造する場合、最終的な素子構造が、ＧａＮ層３０の上方側に支持基板（回路基板）を備え、下地基板１０（およびＡｌＮ層２０）が除去された構造となってもよい。このような場合でも、半導体素子２００は、動作層の少なくとも一部として、ＧａＮ層３０を備える。
次に、半導体素子２００の製造方法について説明する。第２実施形態では、最表面がＡｌＮ層２０であるＡｌＮテンプレートとしてウエハ９０を製造し、ウエハ（ＡｌＮテンプレート）９０を用いて半導体素子を製造する態様を例示する。
図６は、第２実施形態による半導体素子２００の製造方法の一例を示すフローチャートである。本例の製造方法は、基板準備工程Ｓ１０と、ＡｌＮ層形成工程Ｓ２０と、熱処理工程Ｓ３０と、ＧａＮ層形成工程Ｓ４０と、ＩＩＩ族窒化物層形成工程Ｓ５０と、電極形成工程Ｓ６０と、を有する。
第１実施形態では、ＡｌＮ層形成工程Ｓ２０におけるＡｌＮ層２０の形成、および、熱処理工程Ｓ３０における熱処理に引き続き、ＧａＮ層形成工程Ｓ４０におけるＧａＮ層３０の形成までを、一連の結晶成長（例えば、ＨＶＰＥ法による結晶成長）として行うことで、ＧａＮテンプレートであるウエハ１００を製造する態様を例示した。
第２実施形態では、熱処理工程Ｓ３０における熱処理までにより、ＡｌＮテンプレートであるウエハ９０を製造した後、ＧａＮ層形成工程Ｓ４０におけるＧａＮ層３０の形成、および、ＩＩＩ族窒化物層形成工程Ｓ５０におけるＩＩＩ族窒化物層４０の形成までを、一連の結晶成長（例えば、有機金属気相成長（ＭＯＶＰＥ）法による結晶成長）として行うことで、半導体素子２００を形成するためのウエハ１５０を製造する態様を例示する。なお、第１実施形態で、ＡｌＮ層形成工程Ｓ２０におけるＡｌＮ層２０の形成を例えばＨＶＰＥ法で行い、ＧａＮ層形成工程Ｓ４０におけるＧａＮ層３０の形成を例えばＭＯＶＰＥ法で行うことで、ウエハ１００を製造してもよい。
基板準備工程Ｓ１０、ＡｌＮ層形成工程Ｓ２０、および、熱処理工程Ｓ３０は、第１実施形態と同様である。熱処理工程Ｓ３０までを実施することで、ウエハ（ＡｌＮテンプレート）９０が製造される。
次に、ＧａＮ層形成工程Ｓ４０において、ウエハ９０のＡｌＮ層２０上にＧａＮを成長させることで、ＧａＮ層３０を形成する。ＧａＮ層３０の成長方法としては、例えば、ＭＯＶＰＥ法が用いられる。ガリウム（Ｇａ）原料ガスとしては、例えばトリメチルガリウム（Ｇａ（ＣＨ３）３、ＴＭＧ）ガスが用いられる。窒素（Ｎ）原料ガスとしては、例えばＮＨ３ガスが用いられる。これらの原料ガスを、Ｈ２ガス、Ｎ２ガス、またはこれらの混合ガスを用いたキャリアガスと混合して供給してもよい。ＧａＮ層３０の成長時に、製造したい半導体素子２００の構造に応じて、不純物を添加してもよい。不純物は、必要に応じ、ＧａＮ層３０の一部の厚さに添加されてもよい。第１実施形態と同様に、高い品質を有するＧａＮ層３０を得ることができる。第２実施形態では、ＧａＮ層形成工程Ｓ４０まで行われた段階で、中間的な構造として、図１に示すような、ウエハ１００が得られる。
ＧａＮ層３０の成長条件としては、以下が例示される。
成長温度：９００～１０００℃
Ｖ／ＩＩＩ比：５００～８０００
成長速度：１０～１００ｎｍ／分
次に、ＩＩＩ族窒化物層形成工程Ｓ５０において、ＧａＮ層３０上にＩＩＩ族窒化物を成長させることで、ＩＩＩ族窒化物層４０を形成する。このようにして、ウエハ１５０が形成される。高い品質のＧａＮ層３０上にＩＩＩ族窒化物層４０を形成することで、ＩＩＩ族窒化物層４０の品質を高めることができ、半導体素子２００の性能を高めることができる。
ＩＩＩ族窒化物層４０の層構成は、製造したい半導体素子２００の構造に応じて、適宜選択されてよい。より具体的に説明すると、ＩＩＩ族窒化物層４０は、ＩＩＩ族窒化物で構成された１層または複数層で構成され、ＩＩＩ族窒化物層４０を構成する各層は、ＩＩＩ族元素として、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）およびインジウム（Ｉｎ）の少なくとも１つを含んでよい。当該各層の組成は、半導体素子２００の構造に応じて、適宜選択されてよい。
ＩＩＩ族窒化物層４０の成長方法としては、例えば、ＭＯＶＰＥ法が用いられる。Ａｌ原料ガスとしては、例えばトリメチルアルミニウム（Ａｌ（ＣＨ３）３、ＴＭＡ）ガスが用いられる。Ｇａ原料ガスとしては、例えばトリメチルガリウム（Ｇａ（ＣＨ３）３、ＴＭＧ）ガスが用いられる。Ｉｎ原料ガスとしては、例えばトリメチルインジウム（Ｉｎ（ＣＨ３）３、ＴＭＧ）ガスが用いられる。窒素（Ｎ）原料ガスとしては、例えばＮＨ３ガスが用いられる。これらの原料ガスを、Ｈ２ガス、Ｎ２ガス、またはこれらの混合ガスを用いたキャリアガスと混合して供給してもよい。ＩＩＩ族窒化物層４０を構成する各層の組成に応じて、原料ガスの供給量が適宜調整される。ＩＩＩ族窒化物層４０の各層の成長時に、半導体素子２００の構造に応じて、不純物を添加してもよい。
次に、電極形成工程Ｓ６０において、半導体素子２００の構造に応じて、１つまたは複数の電極５０を形成する。なお、半導体素子２００の構造に応じて、電極５０の形成前に、ウエハ１５０に凹部等の構造を形成してもよい。以上のようにして、半導体素子２００が製造される。その後、ウエハ１５０に形成された多数の半導体素子２００を、各半導体素子２００に分割する。
＜実施例＞
次に、本発明の実施例に係る実験の結果について説明する。第１実施形態で説明した方法により、下地基板１０（以下単に、下地基板ともいう）、ＡｌＮ層２０（以下単に、ＡｌＮ層ともいう）およびＧａＮ層３０（以下単に、ＧａＮ層ともいう）を有するウエハ１００（以下単に、ウエハともいう）を作製した。ＧａＮ層の厚さを変化させることで、ＧａＮ層の結晶性、ＧａＮ層の表面平坦性、ＧａＮ層の膜厚の面内均一性、ＧａＮ層における不純物濃度の（キャリア濃度の）面内均一性、および、ウエハの反りが、それぞれ、どのように変化するか調べた。
下地基板としては、直径４インチで厚さ９００μｍのＣ面サファイア基板を用いた。ＡｌＮ層の厚さは、０．３５μｍとした。ＧａＮ層には、（全厚さにわたり、）ｎ型不純物として、シリコン（Ｓｉ）を３×１０１８ｃｍ－３の濃度で添加した。ＧａＮ層の厚さは、０．４μｍ、０．６μｍ、０．８μｍ、１μｍ、１．２μｍ、１．５μｍ、２μｍ、３μｍ、５μｍ、７μｍ、９μｍ、および、１０μｍと変化させた。
また、比較例に係る実験も行った。比較例では、サファイア基板上に一般的な低温成長ＧａＮバッファ層を形成する方法を採用した。具体的には、サファイア基板をＭＯＶＰＥ装置に導入し、装置内を窒素ガスに置換後、基板温度を１１００℃として水素雰囲気中で１０分間の表面クリーニングを実施する。次に、基板温度を５５０℃の低温とし、装置内にＴＭＧとアンモニアを導入して、ＧａＮバッファ層を３０ｎｍ成長する。その後、アンモニアを流しつつ基板温度を１０５０℃とし、実施例と同様なＧａＮ層３０を成長した。比較例でのＧａＮ層３０の成長温度が実施例よりも高いのは、比較例の方法では、十分な品質のＧａＮ層３０を得難いためである。
（ＧａＮ層の結晶性）
図７は、実施例によるＧａＮ層の結晶性を示すグラフであり、図１２は、比較例によるＧａＮ層の結晶性を示すグラフである。結晶性として、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅、および、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅を測定した。図７および図１２において、横軸がＧａＮ層の厚さを示し、縦軸がＸ線回折の半値幅を示す。
実施例および比較例のどちらとも、ＧａＮ層が厚くなるほどＸ線回折の半値幅が小さくなる傾向を有すること、つまり、ＧａＮ層が厚くなるほど結晶性が良くなる傾向を有することは、同様である、しかし、比較例（図１２）では、ＧａＮ層が１０μｍまで厚くなっても、（０００２）面の半値幅が１９０秒と２００秒程度までしか下がっておらず（１０－１２）面の半値幅が２９０秒と３００秒程度までしか下がっていない。
これに対し、実施例（図７）では、ＧａＮ層の厚さが０．８μｍと薄くても、（０００２）面の半値幅が９５秒と１００秒以下となっており、（１０－１２）面の半値幅が１９０秒と２００秒以下となっている。実施例では、ＧａＮ層の厚さを０．８μｍ以上とすることで、ＧａＮ層の厚さが１０μｍ以下であっても、（０００２）面の半値幅を１００秒以下とし、（１０－１２）面の半値幅を２００秒以下とすることができる。実施例では、さらに、ＧａＮ層が１０μｍまで厚くなると、（０００２）面の半値幅が５５秒と５０秒程度まで下がっており、（１０－１２）面の半値幅が１０５秒と１００秒程度まで下がっている。
なお、実施例によるＧａＮ層の厚さが１０μｍ以下の範囲内の測定値として、（０００２）面の半値幅の最小値は、ＧａＮ層の厚さ９μｍにおける５３秒であり、（１０－１２）面の半値幅の最小値は、ＧａＮ層の厚さ１０μｍにおける１０５秒である。当該厚さ範囲内において、（０００２）面の半値幅の最小値の水準の目安として、例えば５０秒が挙げられる。また、（１０－１２）面の半値幅の最小値の水準の目安として、例えば１００秒が挙げられる。
実施例によるＧａＮ層の結晶性は、ＧａＮ層が１．５μｍ程度に厚くなるまでに大きく向上する傾向が見られる。ＧａＮ層の厚さが１μｍにおいて、（０００２）面の半値幅が７６秒と８０秒以下となっており、（１０－１２）面の半値幅が１７５秒と１８０秒以下となっている。ＧａＮ層の厚さを１μｍ以上とすることで、（０００２）面の半値幅を８０秒以下とし、（１０－１２）面の半値幅を１８０秒以下とすることができる。また、ＧａＮ層の厚さが１．５μｍにおいて、（０００２）面の半値幅が６８秒と７０秒以下となっており、（１０－１２）面の半値幅が１６０秒と１７０秒以下となっている。ＧａＮ層の厚さを１．５μｍ以上とすることで、（０００２）面の半値幅を７０秒以下とし、（１０－１２）面の半値幅を１７０秒以下とすることができる。
実施例によるＧａＮ層は、不純物が添加されていても（不純物が、例えば全厚さにわたって、例えば１×１０１６ｃｍ－３以上、また例えば１×１０１７ｃｍ－３以上、また例えば１×１０１８ｃｍ－３以上の濃度で添加されていても）、上述のような高い結晶性を示す。このため、不純物が添加されていない場合は、これと同等かそれ以上の高い結晶性を示すものといえる。なお、結晶性の低下を抑制するために、ＧａＮ層に添加される不純物の濃度は、例えば１×１０１９ｃｍ－３以下とすることが好ましい。
（ＧａＮ層の表面平坦性）
図８は、実施例によるＧａＮ層の表面平坦性を示すグラフであり、図１３は、比較例によるＧａＮ層の表面平坦性を示すグラフである。表面平坦性として、ＧａＮ層の表面の５μｍ角領域に対し、ＡＦＭ測定により表面粗さのｒｍｓ値（以下単に、ｒｍｓともいう）を求めた。図８および図１３において、横軸がＧａＮ層の厚さを示し、縦軸がｒｍｓを示す。
実施例および比較例のどちらとも、ＧａＮ層がある程度の厚さになるまでに急激にｒｍｓが減少し、それ以上の厚さではｒｍｓがほぼ一定となる傾向が見られる。比較例（図１３）では、ＧａＮ層の厚さが２μｍ以上ではｒｍｓを０．５ｎｍ以下にできるものの、ＧａＮ層の厚さが１．５μｍではｒｍｓが３．１ｎｍであり、ＧａＮ層の厚さが０．８μｍではｒｍｓが９２ｎｍである。
これに対し、実施例（図８）では、ＧａＮ層の厚さが０．８μｍではｒｍｓが０．３３ｎｍであり、ＧａＮ層の厚さを０．８μｍ以上とすることで、ｒｍｓを好ましくは０．５ｎｍ以下、より好ましくは０．４ｎｍ以下とすることができる。ＧａＮ層の厚さが０．６μｍではｒｍｓが３ｎｍであり、ＧａＮ層の厚さが０．４μｍではｒｍｓが１０ｎｍである。
なお、実施例によるＧａＮ層の厚さが１０μｍ以下の範囲内の測定値として、ｒｍｓの最小値は、ＧａＮ層の厚さ１．２μｍにおける０．２１ｎｍである。ｒｍｓの最小値の水準の目安として、例えば０．２ｎｍが挙げられる。
以上のように、実施例によるＧａＮ層は、比較例によるＧａＮ層と比べて、高い結晶性および高い表面平坦性を有するため、ＩＩＩ族窒化物層を成長させるための下地層として好ましく用いることができる。
（ＧａＮ層の膜厚の面内均一性）
図９は、実施例によるＧａＮ層の厚さの面内ばらつきを示すグラフである。図９において、横軸がＧａＮ層の厚さを示し、縦軸が厚さの面内ばらつきを示す。厚さの面内ばらつきは、ＧａＮ層が薄くなるほど小さくなる傾向を有する。ＧａＮ層の厚さを１０μｍ以下とすることで、厚さの面内ばらつきを４％以下とすることができる。
なお、実施例によるＧａＮ層の厚さが１０μｍ以下の範囲内の測定値として、ＧａＮ層の厚さの面内ばらつきの最小値は、ＧａＮ層の厚さ１μｍにおける０．５％である。ＧａＮ層の厚さの面内ばらつきの最小値の水準の目安として、例えば０．５％が挙げられ、また例えば０．４％が挙げられる。
（ＧａＮ層の不純物濃度の面内均一性）
図１０は、実施例によるＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきを示すグラフである。本実施例では、ＧａＮ層に不純物としてｎ型不純物を添加しており、ＧａＮ層におけるｎ型キャリア濃度の面内ばらつきを測定している。ＧａＮ層におけるｎ型キャリア濃度の面内ばらつきは、ＧａＮ層におけるｎ型不純物濃度の面内ばらつきと解釈することもできる。図１０において、横軸がＧａＮ層の厚さを示し、縦軸がｎ型キャリア濃度のばらつき、つまり、ｎ型不純物濃度の面内ばらつきを示す。不純物濃度の（キャリア濃度の）面内ばらつきは、ＧａＮ層が薄くなるほど小さくなる傾向を有する。ＧａＮ層の厚さを１０μｍ以下とすることで、不純物濃度の（キャリア濃度の）面内ばらつきを４％以下とすることができる。
なお、実施例によるＧａＮ層の厚さが１０μｍ以下の範囲内の測定値として、不純物濃度の（キャリア濃度の）面内ばらつきの最小値は、ＧａＮ層の厚さ１．２μｍにおける０．５４％である。ＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきの最小値の水準の目安として、例えば０．５％が挙げられ、また例えば０．４％が挙げられる。
（ウエハの反り）
図１１は、実施例によるＧａＮ層を有するウエハの反りを示すグラフである。図１１において、横軸がＧａＮ層の厚さを示し、縦軸がウエハの反りを示す。ウエハの反りは、ＧａＮ層が薄くなるほど小さくなる傾向を有する。ＧａＮ層の厚さを１０μｍ以下とすることで、ウエハの反りを、好ましくは１４０μｍ以下、より好ましくは１３５μｍ以下とすることができる。
なお、実施例によるＧａＮ層の厚さが１０μｍ以下（および０．８μｍ以上）の範囲内の測定値として、ウエハの反りの最小値は、ＧａＮ層の厚さ０．８μｍにおける１２μｍである。ウエハの反りの最小値の水準の目安として、例えば１０μｍが挙げられる。
実施例によるＧａＮ層、および、当該ＧａＮ層を有するウエハは、さらに、以下のような特徴を有する。ＧａＮ層の結晶性は、ＧａＮ層が薄くなるほど低下する傾向があるが、一方で、ＧａＮ層の厚さの面内ばらつき、ＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつき、および、ウエハの反りは、それぞれ、ＧａＮ層を薄くするほど低下させることができる（図９～図１１参照）。
例えば、ＧａＮ層の厚さを７μｍ以下とすることで、ＧａＮ層の厚さの面内ばらつきを、好ましくは３．５％以下、より好ましくは３％以下とすることができ、ＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきを、好ましくは３．５％以下、より好ましくは３％以下とすることができ、ウエハの反りを、好ましくは１１０μｍ以下、より好ましくは１０５μｍ以下とすることができる。なお、実施例によるＧａＮ層の厚さが７μｍ以下の範囲内の測定値として、（０００２）面の半値幅の最小値は、ＧａＮ層の厚さ３μｍにおける５５秒であり、（１０－１２）面の半値幅の最小値は、ＧａＮ層の厚さ７μｍにおける１１２秒である。当該厚さ範囲内において、（０００２）面の半値幅の最小値の水準の目安として、例えば５０秒が挙げられる。また、（１０－１２）面の半値幅の最小値の水準の目安として、例えば１０５秒が挙げられる。
また例えば、ＧａＮ層の厚さを５μｍ以下とすることで、ＧａＮ層の厚さの面内ばらつきを、好ましくは３％以下、より好ましくは２．５％以下とすることができ、ＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきを、好ましくは３％以下、より好ましくは２．５％以下とすることができ、ウエハの反りを、好ましくは８０μｍ以下、より好ましくは７５μｍ以下とすることができる。なお、実施例によるＧａＮ層の厚さが５μｍ以下の範囲内の測定値として、（０００２）面の半値幅の最小値は、ＧａＮ層の厚さ３μｍにおける５５秒であり、（１０－１２）面の半値幅の最小値は、ＧａＮ層の厚さ５μｍにおける１２３秒である。当該厚さ範囲内において、（０００２）面の半値幅の最小値の水準の目安として、例えば５０秒が挙げられる。また、（１０－１２）面の半値幅の最小値の水準の目安として、例えば１１５秒が挙げられる。
また例えば、ＧａＮ層の厚さを３μｍ以下とすることで、ＧａＮ層の厚さの面内ばらつきを、好ましくは２．５％以下、より好ましくは２％以下とすることができ、ＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきを、好ましくは２．５％以下、より好ましくは２％以下とすることができ、ウエハの反りを、好ましくは５０μｍ以下、より好ましくは４５μｍ以下とすることができる。なお、実施例によるＧａＮ層の厚さが３μｍ以下の範囲内の測定値として、（０００２）面の半値幅の最小値は、ＧａＮ層の厚さ３μｍにおける５５秒であり、（１０－１２）面の半値幅の最小値は、ＧａＮ層の厚さ２μｍにおける１４３秒である。当該厚さ範囲内において、（０００２）面の半値幅の最小値の水準の目安として、例えば５０秒が挙げられる。また、（１０－１２）面の半値幅の最小値の水準の目安として、例えば１３５秒が挙げられる。
また例えば、ＧａＮ層の厚さを２μｍ以下とすることで、ＧａＮ層の厚さの面内ばらつきを、好ましくは２％以下、より好ましくは１．５％以下とすることができ、ＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきを、好ましくは２％以下、より好ましくは１．５％以下とすることができ、ウエハの反りを、好ましくは４０μｍ以下、より好ましくは３５μｍ以下とすることができる。なお、実施例によるＧａＮ層の厚さが２μｍ以下の範囲内の測定値として、（０００２）面の半値幅の最小値は、ＧａＮ層の厚さ２μｍにおける６２秒であり、（１０－１２）面の半値幅の最小値は、ＧａＮ層の厚さ２μｍにおける１４３秒である。当該厚さ範囲内において、（０００２）面の半値幅の最小値の水準の目安として、例えば５５秒が挙げられる。また、（１０－１２）面の半値幅の最小値の水準の目安として、例えば１３５秒が挙げられる。
また例えば、ＧａＮ層の厚さを１．５μｍ以下とすることで、ＧａＮ層の厚さの面内ばらつきを、好ましくは１．５％以下、より好ましくは１％以下とすることができ、ＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきを、好ましくは１．５％以下、より好ましくは１％以下とすることができ、ウエハの反りを、好ましくは３５μｍ以下、より好ましくは３０μｍ以下とすることができる。なお、実施例によるＧａＮ層の厚さが１．５μｍ以下の範囲内の測定値として、（０００２）面の半値幅の最小値は、ＧａＮ層の厚さ１．５μｍにおける６８秒であり、（１０－１２）面の半値幅の最小値は、ＧａＮ層の厚さ１．５μｍにおける１６０秒である。当該厚さ範囲内において、（０００２）面の半値幅の最小値の水準の目安として、例えば６０秒が挙げられる。また、（１０－１２）面の半値幅の最小値の水準の目安として、例えば１５５秒が挙げられる。
また例えば、ＧａＮ層の厚さを１．２μｍ以下とすることで、ＧａＮ層の厚さの面内ばらつきを、好ましくは１％以下、より好ましくは０．８％以下とすることができ、ＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきを、好ましくは１％以下、より好ましくは０．８％以下とすることができ、ウエハの反りを、好ましくは３０μｍ以下、より好ましくは２５μｍ以下とすることができる。なお、実施例によるＧａＮ層の厚さが１．２μｍ以下の範囲内の測定値として、（０００２）面の半値幅の最小値は、ＧａＮ層の厚さ１．２μｍにおける７０秒であり、（１０－１２）面の半値幅の最小値は、ＧａＮ層の厚さ１．２μｍにおける１６６秒である。当該厚さ範囲内において、（０００２）面の半値幅の最小値の水準の目安として、例えば６５秒が挙げられる。また、（１０－１２）面の半値幅の最小値の水準の目安として、例えば１６０秒が挙げられる。
なお、上述の説明で例示した、（０００２）面の半値幅の最小値の水準の目安、（１０－１２）面の半値幅の最小値の水準の目安、ｒｍｓの最小値の水準の目安、ＧａＮ層の厚さの面内ばらつきの最小値の水準の目安、ＧａＮ層における不純物濃度の（キャリア濃度の）面内ばらつきの最小値の水準の目安、および、ウエハの反りの最小値の水準の目安は、それぞれ、より小さくできる可能性はある。
＜他の実施形態＞
本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を行ってもよい。また、種々の実施形態は、適宜組み合わせてよい。
例えば、上述の実施形態では、下地基板１０が好ましくはサファイア基板である態様を例示したが、下地基板１０として、また例えば、炭化シリコン（ＳｉＣ）基板を用いてもよい。ＳｉＣ基板上に、核生成層として形成されるＡｌＮ層を介して、ＧａＮ層を形成する際、ＡｌＮ層を上述のような高い結晶性で形成するとともに、ＡｌＮ層に上述のような熱処理を施すことで、ＧａＮ層の品質を高めてもよい。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
（直径２インチ以上の）下地基板と、
前記下地基板上に形成され、窒化アルミニウムで構成された第１層と、
前記第１層上に形成され、窒化ガリウムで構成された第２層と、
を有し、
前記第２層は、厚さが１０μｍ以下であり、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１００秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅が２００秒以下である、
ＩＩＩ族窒化物積層基板。
（付記２）
前記第２層は、厚さが０．８μｍ以上である、付記１に記載のＩＩＩ族窒化物積層基板。
（付記３）
前記第２層の表面は、５μｍ角領域の原子間力顕微鏡測定により求めた二乗平均平方根値として０．５ｎｍ以下（より好ましくは０．４ｎｍ以下）の表面粗さを有する、付記１または２に記載のＩＩＩ族窒化物積層基板。
（付記４）
前記第２層の厚さの面内ばらつきが、４％以下である、付記１～３のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記５）
前記第２層に不純物が添加されており、前記第２層における不純物濃度の面内ばらつきが、４％以下である、付記１～４のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記６）
前記第２層にキャリア濃度を制御する不純物が（ｎ型不純物が）添加されており、前記第２層におけるキャリア濃度の（ｎ型キャリア濃度の）面内ばらつきが、４％以下である、付記１～５のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記７）
前記ＩＩＩ族窒化物積層基板の反りが１４０μｍ以下（より好ましくは１３５μｍ以下）である、付記１～６のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記８）
前記第２層は、厚さが７μｍ以下である、付記１～７のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記９）
前記第２層の厚さの面内ばらつきが、３．５％以下（より好ましくは３％以下）である、付記８に記載のＩＩＩ族窒化物積層基板。
（付記１０）
前記第２層に不純物が（キャリア濃度を制御する不純物が）添加されており、前記第２層における不純物濃度の（キャリア濃度の）面内ばらつきが、３．５％以下（より好ましくは３％以下）である、付記８または９に記載のＩＩＩ族窒化物積層基板。
（付記１１）
前記ＩＩＩ族窒化物積層基板の反りが１１０μｍ以下（より好ましくは１０５μｍ以下）である、付記８～１０のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記１２）
前記第２層は、厚さが５μｍ以下である、付記１～１１のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記１３）
前記第２層の厚さの面内ばらつきが、３％以下（より好ましくは２．５％以下）である、付記１２に記載のＩＩＩ族窒化物積層基板。
（付記１４）
前記第２層に不純物が（キャリア濃度を制御する不純物が）添加されており、前記第２層における不純物濃度の（キャリア濃度の）面内ばらつきが、３％以下（より好ましくは２．５％以下）である、付記１２または１３に記載のＩＩＩ族窒化物積層基板。
（付記１５）
前記ＩＩＩ族窒化物積層基板の反りが８０μｍ以下（より好ましくは７５μｍ以下）である、付記１２～１４のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記１６）
前記第２層は、厚さが３μｍ以下である、付記１～１５のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記１７）
前記第２層の厚さの面内ばらつきが、２．５％以下（より好ましくは２％以下）である、付記１６に記載のＩＩＩ族窒化物積層基板。
（付記１８）
前記第２層に不純物が（キャリア濃度を制御する不純物が）添加されており、前記第２層における不純物濃度の（キャリア濃度の）面内ばらつきが、２．５％以下（より好ましくは２％以下）である、付記１６または１７に記載のＩＩＩ族窒化物積層基板。
（付記１９）
前記ＩＩＩ族窒化物積層基板の反りが５０μｍ以下（より好ましくは４５μｍ以下）である、付記１６～１８のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記２０）
前記第２層は、厚さが２μｍ以下である、付記１～１９のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記２１）
前記第２層の厚さの面内ばらつきが、２％以下（より好ましくは１．５％以下）である、付記２０に記載のＩＩＩ族窒化物積層基板。
（付記２２）
前記第２層に不純物が（キャリア濃度を制御する不純物が）添加されており、前記第２層における不純物濃度の（キャリア濃度の）面内ばらつきが、２％以下（より好ましくは１．５％以下）である、付記２０または２１に記載のＩＩＩ族窒化物積層基板。
（付記２３）
前記ＩＩＩ族窒化物積層基板の反りが４０μｍ以下（より好ましくは３５μｍ以下）である、付記２０～２２のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記２４）
前記第２層は、厚さが１．５μｍ以下である、付記１～２３のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記２５）
前記第２層の厚さの面内ばらつきが、１．５％以下（より好ましくは１％以下）である、付記２４に記載のＩＩＩ族窒化物積層基板。
（付記２６）
前記第２層に不純物が（キャリア濃度を制御する不純物が）添加されており、前記第２層における不純物濃度の（キャリア濃度の）面内ばらつきが、１．５％以下（より好ましくは１％以下）である、付記２４または２５に記載のＩＩＩ族窒化物積層基板。
（付記２７）
前記ＩＩＩ族窒化物積層基板の反りが３５μｍ以下（より好ましくは３０μｍ以下）である、付記２４～２６のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記２８）
前記第２層は、厚さが１．２μｍ以下である、付記１～２７のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記２９）
前記第２層の厚さの面内ばらつきが、１％以下（より好ましくは０．８％以下）である、付記２８に記載のＩＩＩ族窒化物積層基板。
（付記３０）
前記第２層に不純物が（キャリア濃度を制御する不純物が）添加されており、前記第２層における不純物濃度の（キャリア濃度の）面内ばらつきが、１％以下（より好ましくは０．８％以下）である、付記２８または２９に記載のＩＩＩ族窒化物積層基板。
（付記３１）
前記ＩＩＩ族窒化物積層基板の反りが３０μｍ以下（より好ましくは２５μｍ以下）である、付記２８～３０のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記３２）
前記第２層は、厚さが１μｍ以上であり、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が８０秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅が１８０秒以下である、付記１～３１のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記３３）
前記第２層は、厚さが１．５μｍ以上であり、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が７０秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅が１７０秒以下である、付記１～２７のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記３４）
前記下地基板は、サファイア基板である、付記１～３３のいずれか１つに記載のＩＩＩ族窒化物積層基板。サファイア基板は、好ましくは、例えば、直径が２インチで厚さが３００μｍ以上５００μｍ以下であり、また例えば、直径が４インチで厚さが６００μｍ以上１０００μｍ以下であり、また例えば、直径が６インチで厚さが１０００μｍ以上１５００μｍ以下である。
（付記３５）
半導体素子の製造に用いられ、前記第２層が、前記半導体素子の動作層の少なくとも一部として用いられる、付記１～３４のいずれか１つに記載のＩＩＩ族窒化物積層基板。
（付記３６）
付記１～３５のいずれか１つに記載のＩＩＩ族窒化物積層基板が有する前記第２層を、動作層の少なくとも一部として備える、半導体素子。
（付記３７）
（直径２インチ以上の）下地基板と、
前記下地基板上に形成され、窒化アルミニウムで構成された第１層と、
を有し、
窒化ガリウムで構成され、厚さが１０μｍ以下であり、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１００秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅が２００秒以下である、第２層を、成長させる下地として用いられる表面を、前記第１層が有する、ＩＩＩ族窒化物積層基板。好ましくは、付記２～３３のいずれか１つに記載の第２層を成長させる下地として用いられる表面を、第１層が有する。
１０…下地基板、１１…（下地基板の）主面、２０…ＡｌＮ層、２１…（ＡｌＮ層の）表面、３０…ＧａＮ層、３１…（ＧａＮ層の）表面、４０…ＩＩＩ族窒化物層、４１…発光層、４２…ｐ型層、５０…電極、９０…ＩＩＩ族窒化物積層基板、１００…ＩＩＩ族窒化物積層基板、１５０…ＩＩＩ族窒化物積層基板、２００…半導体素子

Claims (13)

  1. 下地基板と、
    前記下地基板上に形成され、窒化アルミニウムで構成され、全域がアルミニウム極性を有する上面を備えた第１層と、
    前記第１層の前記上面上に形成され、窒化ガリウムで構成された第２層と、
    を有し、
    前記第２層は、厚さが１０μｍ以下であり、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１００秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅が２００秒以下である、
    ＩＩＩ族窒化物積層基板。
  2. 前記第２層の表面は、５μｍ角領域の原子間力顕微鏡測定により求めた二乗平均平方根値として０．５ｎｍ以下の表面粗さを有する、請求項１に記載のＩＩＩ族窒化物積層基板。
  3. 前記第２層の厚さの面内ばらつきが、４％以下である、請求項１または２に記載のＩＩＩ族窒化物積層基板。
  4. 前記第２層に不純物が添加されており、前記第２層における不純物濃度の面内ばらつきが、４％以下である、請求項１～３のいずれか１項に記載のＩＩＩ族窒化物積層基板。
  5. 前記第２層にキャリア濃度を制御する不純物が添加されており、前記第２層におけるキャリア濃度の面内ばらつきが、４％以下である、請求項１～４のいずれか１項に記載のＩＩＩ族窒化物積層基板。
  6. 前記ＩＩＩ族窒化物積層基板の反りが１４０μｍ以下である、請求項１～５のいずれか１項に記載のＩＩＩ族窒化物積層基板。
  7. 前記第２層は、厚さが３μｍ以下である、請求項１～６のいずれか１項に記載のＩＩＩ族窒化物積層基板。
  8. 前記第２層の厚さの面内ばらつきが、２．５％以下である、請求項７に記載のＩＩＩ族窒化物積層基板。
  9. 前記第２層に不純物が添加されており、前記第２層における不純物濃度の面内ばらつきが、２．５％以下である、請求項７または８に記載のＩＩＩ族窒化物積層基板。
  10. 前記ＩＩＩ族窒化物積層基板の反りが５０μｍ以下である、請求項７～９のいずれか１項に記載のＩＩＩ族窒化物積層基板。
  11. 半導体素子の製造に用いられ、前記第２層が、前記半導体素子の動作層の少なくとも一部として用いられる、請求項１～１０のいずれか１項に記載のＩＩＩ族窒化物積層基板。
  12. 請求項１～１１のいずれか１項に記載のＩＩＩ族窒化物積層基板が有する前記第２層を、動作層の少なくとも一部として備える、半導体素子。
  13. 下地基板と、
    前記下地基板上に形成され、窒化アルミニウムで構成され、全域がアルミニウム極性を有する上面を備えた第１層と、
    を有し、
    窒化ガリウムで構成され、厚さが１０μｍ以下であり、Ｘ線ロッキングカーブ測定による（０００２）回折の半値幅が１００秒以下であり、Ｘ線ロッキングカーブ測定による（１０－１２）回折の半値幅が２００秒以下である、第２層を、成長させる下地として用いられる前記上面を、前記第１層が有する、ＩＩＩ族窒化物積層基板。
JP2019211370A 2019-11-22 2019-11-22 Ｉｉｉ族窒化物積層基板および半導体素子 Active JP7429522B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019211370A JP7429522B2 (ja) 2019-11-22 2019-11-22 Ｉｉｉ族窒化物積層基板および半導体素子
US16/952,665 US20210184080A1 (en) 2019-11-22 2020-11-19 Group-iii nitride laminated substrate and semiconductor element
CN202011302621.7A CN112838148A (zh) 2019-11-22 2020-11-19 Iii族氮化物层叠基板和半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019211370A JP7429522B2 (ja) 2019-11-22 2019-11-22 Ｉｉｉ族窒化物積層基板および半導体素子

Publications (2)

Publication Number Publication Date
JP2021080144A JP2021080144A (ja) 2021-05-27
JP7429522B2 true JP7429522B2 (ja) 2024-02-08

Family

ID=75923155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019211370A Active JP7429522B2 (ja) 2019-11-22 2019-11-22 Ｉｉｉ族窒化物積層基板および半導体素子

Country Status (3)

Country Link
US (1) US20210184080A1 (ja)
JP (1) JP7429522B2 (ja)
CN (1) CN112838148A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631785B2 (en) * 2019-11-22 2023-04-18 Sumitomo Chemical Company, Limited Group-III nitride laminated substrate and semiconductor light-emitting element
CN116504827B (zh) * 2023-06-30 2023-09-08 江西兆驰半导体有限公司 Hemt外延片及其制备方法、hemt

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243302A (ja) 2002-02-15 2003-08-29 Showa Denko Kk Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2005225693A (ja) 2004-02-12 2005-08-25 Hitachi Cable Ltd 窒化物半導体の製造方法
JP2013014450A (ja) 2011-07-01 2013-01-24 Hitachi Cable Ltd 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP2018093112A (ja) 2016-12-06 2018-06-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
US20180240902A1 (en) 2017-02-21 2018-08-23 QROMIS, Inc. Rf device integrated on an engineered substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395165B2 (en) * 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US10700665B2 (en) * 2015-12-04 2020-06-30 Intel Corporation Film bulk acoustic resonator (FBAR) devices for high frequency RF filters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243302A (ja) 2002-02-15 2003-08-29 Showa Denko Kk Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2005225693A (ja) 2004-02-12 2005-08-25 Hitachi Cable Ltd 窒化物半導体の製造方法
JP2013014450A (ja) 2011-07-01 2013-01-24 Hitachi Cable Ltd 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP2018093112A (ja) 2016-12-06 2018-06-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
US20180240902A1 (en) 2017-02-21 2018-08-23 QROMIS, Inc. Rf device integrated on an engineered substrate

Also Published As

Publication number Publication date
US20210184080A1 (en) 2021-06-17
CN112838148A (zh) 2021-05-25
JP2021080144A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
US8829489B2 (en) Nitride semiconductor template and light-emitting diode
JP4510934B2 (ja) 窒化物系半導体発光素子およびその製造方法
TWI431669B (zh) Crystallization Growth of Nitride Semiconductor and Nitride Semiconductor
JP5559814B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
US8692287B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2013026321A (ja) 窒化物系半導体層を含むエピタキシャルウエハ
JP4891462B2 (ja) 窒化ガリウム系化合物半導体発光素子
TWI474512B (zh) A p-type AlGaN layer and a method for producing the same, and a group III nitride semiconductor light-emitting element
JP7429522B2 (ja) Ｉｉｉ族窒化物積層基板および半導体素子
JP2018065733A (ja) 半導体基板、半導体発光素子および灯具
US9556535B2 (en) Template for epitaxial growth, method for producing the same, and nitride semiconductor device
US20210210602A1 (en) Semiconductor wafer for heterojunction bipolar transistor and heterojunction bipolar transistor
JP2005536883A (ja) ＡｌＧａＮ単層またはＡｌＧａＮ多層構造のＭＢＥ成長
US11522105B2 (en) Nitride semiconductor laminated structure, nitride semiconductor light emitting element, and method for manufacturing nitride semiconductor laminated structure
WO2011070760A1 (ja) 半導体素子の製造方法
JP6527667B2 (ja) 窒化物半導体基板の製造方法
US9536955B2 (en) Nitride semiconductor substrate
JP7491683B2 (ja) Ｉｉｉ族窒化物積層基板および半導体発光素子
JP4612403B2 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法
KR101697462B1 (ko) 수직형 자외선 발광소자, 이의 제조 방법, 수직형 자외선 발광소자용 AlN 템플릿 및 이의 제조 방법
US11631785B2 (en) Group-III nitride laminated substrate and semiconductor light-emitting element
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
WO2010116424A1 (ja) 半導体素子の製造方法
Feng et al. Mechanisms of the sidewall facet evolution in lateral epitaxial overgrowth of GaN by MOCVD
KR20180005096A (ko) 수직형 자외선 발광소자 및 수직형 자외선 발광소자용 AlN 템플릿

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240129

R150 Certificate of patent or registration of utility model

Ref document number: 7429522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150