KR101636032B1 - 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법 - Google Patents

고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR101636032B1
KR101636032B1 KR1020090080815A KR20090080815A KR101636032B1 KR 101636032 B1 KR101636032 B1 KR 101636032B1 KR 1020090080815 A KR1020090080815 A KR 1020090080815A KR 20090080815 A KR20090080815 A KR 20090080815A KR 101636032 B1 KR101636032 B1 KR 101636032B1
Authority
KR
South Korea
Prior art keywords
layer
intermediate layer
type
semiconductor layer
dislocation density
Prior art date
Application number
KR1020090080815A
Other languages
English (en)
Other versions
KR20110023166A (ko
Inventor
유홍재
예경희
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43628600&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101636032(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020090080815A priority Critical patent/KR101636032B1/ko
Priority to US13/392,060 priority patent/US8664638B2/en
Priority to PCT/KR2010/005708 priority patent/WO2011025266A2/ko
Priority to CN201080038644.XA priority patent/CN102576782B/zh
Publication of KR20110023166A publication Critical patent/KR20110023166A/ko
Application granted granted Critical
Publication of KR101636032B1 publication Critical patent/KR101636032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

고전위 밀도의 중간층을 갖는 발광 다이오드 및 그 제조 방법이 개시된다. 이 발광 다이오드는 기판, 상기 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 위치하는 질화갈륨 계열의 n형 콘택층, 상기 n형 콘택층 상에 위치하는 질화갈륨 계열의 p형 콘택층, 상기 n형 콘택층과 상기 p형 콘택층 사이에 개재된 활성층, 상기 버퍼층과 상기 n형 콘택층 사이에 개재된 질화갈륨 계열의 제1 하부 반도체층 및 상기 제1 하부 반도체층과 상기 n형 콘택층 사이에 개재된 질화갈륨 계열의 제1 중간층을 포함하고, 상기 제1 중간층은 상기 버퍼층보다 낮은 전위밀도를 갖고, 상기 제1 하부 반도체층보다 높은 전위밀도를 갖는다. 상대적으로 높은 전위 밀도를 갖는 상기 제1 중간층에 의해, 상기 제1 하부 반도체층 내에 형성된 전위가 n형 콘택층으로 전사되는 것을 방지할 수 있다.
발광 다이오드, 질화갈륨, 중간층, 전위

Description

고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE HAVING INTERLAYER WITH HIGH DISLOCATION DENSITY AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 특히 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐갈륨(InGaN) 등과 같은 질화갈륨 계열의 화합물 반도체는 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광 다이오드용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN) 화합물 반도체는 좁은 밴드 갭에 기인하여 많은 주목을 받고 있다. 이러한 질화갈륨 계열의 화합물 반도체를 이용한 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등의 이종 기판에서 금속유기화학기상증착 법(MOCVD) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판 상에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 전위(dislocation)가 생성된다.
반도체층, 특히 활성층이나 활성층에 인접한 층들 내에 생성된 크랙이나 전위는 발광 다이오드의 특성을 악화시킨다. 따라서, 기판과 반도체층 사이의 격자 상수 및 열팽창 계수 차이에 기인한 스트레스를 완화하기 위해 버퍼층이 일반적으로 사용된다.
도 1은 종래의 질화갈륨계 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 기판(11) 상에 버퍼층(13)이 형성된다. 버퍼층(13)은 일반적으로 AlxGa1-xN(0≤x≤1)로 MOCVD 공정 등을 사용하여 400~600℃의 온도에서 형성된다. 이어서, 버퍼층(13) 상에 하부 반도체층(15)이 형성된다. 하부 반도체층(15)은 일반적으로 900~1200℃의 온도에서 GaN층으로 형성된다. 그 위에 n형 GaN 콘택층(17), 활성층(19) 및 p형 GaN 콘택층(21)이 형성된다.
종래기술에 따르면, n형 콘택층(17)과 기판(11) 사이에 버퍼층(13) 및 하부 반도체층(15)을 형성하여, 기판(11)과 n형 콘택층(17) 사이의 격자상수 및 열팽창 계수 차이에 기인한 크랙이나 전위 등의 발생을 감소시킬 수 있다.
그러나, 버퍼층(13) 및 하부 반도체층(15)의 채택에도 불구하고, 활성층(19) 내의 결정결함밀도는 여전히 높은 편이다. 특히, 버퍼층(13)에서 생성된 전 위가 하부 반도체층(15) 및 n형 콘택층(17)을 통해 활성층(19)까지 전사되어 발광 다이오드의 발광 효율을 감소시킨다. 더욱이, 상기 전위들은 p형 콘택층으로도 전사되어 발광 다이오드의 정전 방전 특성을 악화시킨다.
한편, 아래쪽의 반도체층에서 생성된 전위가 위쪽의 반도체층으로 전사되는 것을 방지하기 위해 초격자 구조의 중간층이 채택될 수 있다. 초격자 구조의 중간층은 조성이 서로 다른 초박막층들을 서로 교대로 성장시킨 것으로, 전위를 차단하고 그 위에 형성되는 반도체층의 결정성을 향상시킨다.
그러나, 초격자 구조의 중간층을 형성하기 위해서는, 초격자 구조 내의 각층들의 성장에 적합한 조건으로 성장 챔버의 온도, 압력 및 소스 가스 유량을 교대로 조절하여야 한다. 이에 따라, 초격자 구조의 중간층을 성장시키는데 과도한 공정 시간이 요구되어 발광 다이오드 제조에 필요한 공정 시간 및 공정 비용이 과도하게 증가된다.
본 발명이 해결하고자 하는 과제는 전위들의 전사를 차단할 수 있는 발광 다이오드 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 정전 방전 특성을 개선한 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 상대적으로 간단한 공정을 이용하여 발광 다이오드 제조 공정에 필요한 시간이 과도하게 증가하는 것을 방지할 수 있는 발광 다이오드 및 그 제조방법을 제공하는 데 있다.
본 발명의 일 태양에 따르면, 고전위 밀도의 중간층을 갖는 발광 다이오드가 제공된다. 이 발광 다이오드는 기판, 상기 기판 상에 형성된 버퍼층, 상기 버퍼층 상에 위치하는 질화갈륨 계열의 n형 콘택층, 상기 n형 콘택층 상에 위치하는 질화갈륨 계열의 p형 콘택층, 상기 n형 콘택층과 상기 p형 콘택층 사이에 개재된 활성층, 상기 버퍼층과 상기 n형 콘택층 사이에 개재된 질화갈륨 계열의 제1 하부 반도체층 및 상기 제1 하부 반도체층과 상기 n형 콘택층 사이에 개재된 질화갈륨 계열의 제1 중간층을 포함하고, 상기 제1 중간층은 상기 버퍼층보다 높은 전위밀도를 갖고 제1 하부 반도체층보다 높은 전위밀도를 갖는다. 상대적으로 높은 전위 밀도를 갖는 제1 중간층에 의해, 상기 제1 하부 반도체층 내에 형성된 전위가 n형 콘택층으로 전사되는 것을 방지할 수 있다.
또한, 상기 제1 중간층은 상기 제1 하부 반도체층의 조성과 동일한 조성을 가질 수 있으며, 상기 n형 콘택층의 조성과 동일한 조성을 가질 수 있다.
또한, 제2 중간층이 상기 제1 중간층과 상기 n형 콘택층 사이에 개재될 수 있다. 상기 제2 중간층은 상기 제1 하부 반도체층보다 높은 전위밀도를 갖고, 제1 중간층과 다른 전위 밀도를 갖는다. 즉, 상기 제1 하부 반도체층보다 높은 전위밀도를 갖는 복수개의 중간층이 제1 하부 반도체층과 n형 콘택층 사이에 개재될 수 있다.
한편, 상기 제2 중간층은 상기 제1 중간층의 조성과 동일한 조성을 가질 수 있다.
몇몇 실시예들에 있어서, 질화갈륨 계열의 제2 하부 반도체층이 상기 제1 중간층과 상기 n형 콘택층 사이에 개재될 수 있다. 상기 제2 하부 반도체층은 상기 제1 중간층보다 낮은 전위밀도를 갖는다.
상기 제2 하부 반도체층은, 특별히 한정되는 것은 아니나, 상기 제1 하부 반도체층과 동일한 공정 조건으로 성장될 수 있다.
나아가, 질화갈륨 계열의 제2 중간층이 상기 제1 중간층과 상기 제2 하부 반도체층 사이에 개재될 수 있다. 상기 제2 중간층은 상기 제2 하부 반도체층보다 높은 전위밀도를 갖고, 상기 제1 중간층과 다른 전위 밀도를 갖는다.
몇몇 실시예들에 있어서, 상기 제1 중간층과 상기 제2 중간층은 서로 인접할 수 있다. 다른 실시예들에 있어서, 상기 제1 중간층과 상기 제2 중간층 사이에 이들에 비해 낮은 전위밀도를 갖는 제3 하부 반도체층이 개재될 수 있다.
한편, 상기 발광 다이오드는 상기 활성층과 상기 p형 콘택층 사이에 개재된 질화갈륨 계열의 p형 클래드층, 상기 클래드층과 상기 p형 콘택층 사이에 개재된 질화갈륨 계열의 제1 상부 반도체층 및 상기 제1 상부 반도체층과 상기 p형 콘택층 사이에 개재된 질화갈륨 계열의 제1 p형 중간층을 더 포함할 수 있다. 상기 제1 p형 중간층은 상기 제1 상부 반도체층보다 높은 전위 밀도를 갖는다. 이에 따라, 상대적으로 높은 전위밀도를 갖는 제1 p형 중간층에 의해 상기 클래드층에서 생성된 전위가 p형 콘택층으로 전사되는 것을 방지할 수 있다.
상기 제1 p형 중간층은 상기 제1 상부 반도체층의 조성과 동일한 조성을 가질 수 있다.
또한, 질화갈륨 계열의 제2 p형 중간층이 상기 제1 p형 중간층과 상기 p형 콘택층 사이에 개재될 수 있다. 상기 제2 p형 중간층은 상기 제1 상부 반도체층보다 높은 전위밀도를 갖고, 상기 제1 p형 중간층과 다른 전위 밀도를 갖는다.
또한, 상기 제2 p형 중간층은 상기 제1 p형 중간층의 조성과 동일한 조성을 가질 수 있다.
몇몇 실시예들에 있어서, 질화갈륨 계열의 제2 상부 반도체층이 상기 제1 p형 중간층과 상기 p형 콘택층 사이에 개재될 수 있다. 상기 제2 상부 반도체층은 상기 제1 p형 중간층보다 낮은 전위밀도를 갖는다.
또한, 질화갈륨 계열의 제2 p형 중간층이 상기 제1 p형 중간층과 상기 제2 상부 반도체층 사이에 개재될 수 있다. 상기 제2 p형 중간층은 상기 제2 상부 반도체층보다 높은 전위밀도를 갖고, 상기 제1 p형 중간층과 다른 전위 밀도를 갖는다.
몇몇 실시예들에 있어서, 상기 제1 p형 중간층과 상기 제2 p형 중간층은 서로 인접할 수 있다. 다른 실시예들에 있어서, 상기 제1 p형 중간층과 상기 제2 p형 중간층 사이에 이들에 비해 낮은 전위밀도를 갖는 제3 상부 반도체층이 개재될 수 있다.
본 발명의 다른 태양은 발광 다이오드 제조 방법을 제공한다. 이 방법은, 질화갈륨 계열의 n형 콘택층, 활성층 및 p형 콘택층을 갖는 발광 다이오드를 제조하는 방법으로, 기판 상에 제1 온도에서 버퍼층을 형성하고, 상기 버퍼층 상에 제2 온도에서 질화갈륨 계열의 제1 하부 반도체층을 성장시키고, 상기 제1 하부 반도체층 상에 제1 온도보다 높고 제2 온도보다 낮은 온도에서 질화갈륨 계열의 제1 중간층을 성장시키고, 상기 제1 중간층 상에 상기 n형 콘택층을 성장시키는 것을 포함한다.
질화갈륨 계열의 반도체층의 결정성은 그 성장 온도와 소스 가스의 유량비(Ⅴ/Ⅲ 가스 유량비)에 주로 의존한다. 따라서, 질화갈륨 계열의 반도체층의 성장 온도와 가스 유량비(Ⅴ/Ⅲ 가스비)를 조절함으로써, 상대적으로 높은 전위밀도를 갖는 중간층을 반도체층들 사이에 삽입시킬 수 있다. 상대적으로 높은 전위밀도를 갖는 중간층에 의해, 아래쪽의 반도체층에서 생성된 전위들이 위쪽의 반도체층들로 전사되는 것을 방지할 수 있다.
또한, 상기 제1 중간층은 상기 제1 하부 반도체층의 조성과 동일한 조성을 가질 수 있으며, 상기 n형 콘택층과 동일한 조성을 가질 수 있다.
몇몇 실시예들에 있어서, 상기 방법은, 상기 n형 콘택층을 성장시키기 전에, 상기 제1 중간층 상에 제1 온도보다 높고 제2 온도보다 낮은 온도에서 질화갈륨 계열의 제2 중간층을 성장시키는 것을 더 포함할 수 있다. 상기 제2 중간층의 성장 온도는 상기 제1 중간층의 성장 온도와 다르다. 이에 따라, 서로 다른 전위밀도를 갖는 중간층들을 다층 구조로 형성할 수 있다.
또한, 상기 제2 중간층은 상기 제1 중간층의 조성과 동일한 조성을 가질 수 있다.
몇몇 실시예들에 있어서, 상기 방법은, 상기 n형 콘택층을 성장시키기 전에, 상기 제1 중간층 상에 상기 제1 중간층의 성장 온도보다 높은 온도에서 질화갈륨 계열의 제2 하부 반도체층을 성장시키는 것을 더 포함할 수 있다. 또한, 상기 제2 하부 반도체층을 성장시키기 전에, 상기 제1 중간층 상에 제1 온도보다 높고 제2 온도보다 낮은 온도에서 질화갈륨 계열의 제2 중간층을 성장시킬 수 있다. 이때, 상기 제2 중간층의 성장 온도는 상기 제2 하부 반도체층의 성장 온도보다 낮고, 상기 제1 중간층의 성장 온도와 다르다.
몇몇 실시예들에 있어서, 상기 제2 중간층은 상기 제1 중간층 상에 직접 성장될 수 있다. 다른 실시예들에 있어서, 상기 제2 중간층을 성장시키기 전에, 상기 제1 중간층 상에 상기 제1 중간층의 성장 온도보다 높은 온도에서 질화갈륨 계열의 제3 하부 반도체층을 성장시킬 수도 있다.
한편, 상기 방법은, 상기 n형 콘택층 상에 상기 활성층을 성장시키고, 상기 활성층 상에 제3 온도에서 질화갈륨 계열의 제1 p형 상부 반도체층을 성장시키고, 상기 제1 p형 상부 반도체층 상에 상기 제1 온도보다 높은 온도 및 상기 제3 온도 보다 낮은 온도에서 질화갈륨 계열의 제1 p형 중간층을 성장시키고, 상기 제1 p형 중간층 상에 상기 p형 콘택층을 성장시키는 것을 더 포함할 수 있다.
또한, 상기 제1 p형 상부 반도체층을 성장시키기 전에, 상기 활성층 상에 p형 클래드층이 성장될 수도 있다.
또한, 상기 제1 p형 중간층은 상기 제1 상부 반도체층의 조성과 동일한 조성을 가질 수 있으며, 상기 p형 콘택층의 조성과 동일한 조성을 가질 수 있다.
몇몇 실시예들에 있어서, 상기 방법은, 상기 p형 콘택층을 성장시키기 전에, 상기 제1 p형 중간층 상에 상기 제1 온도보다 높은 온도 및 상기 제3온도보다 낮은 온도에서 질화갈륨 계열의 제2 p형 중간층을 성장시키는 것을 더 포함할 수 있다. 상기 제2 p형 중간층의 성장 온도는 상기 제1 p형 중간층의 성장 온도와 다르다.
또한, 상기 제2 p형 중간층은 상기 제1 p형 중간층의 조성과 동일한 조성을 가질 수 있다.
몇몇 실시예들에 있어서, 상기 방법은, 상기 p형 콘택층을 성장시키기 전에, 상기 제1 p형 중간층 상에 상기 제1 p형 중간층의 성장 온도보다 높은 온도에서 질화갈륨 계열의 제2 상부 반도체층을 성장시키는 것을 더 포함할 수 있다.
또한, 상기 방법은, 상기 제2 상부 반도체층을 성장시키기 전에, 상기 제1 중간층 상에 상기 제1 온도보다 높은 온도 및 상기 제2 상부 반도체층의 성장 온도보다 낮은 온도에서 질화갈륨 계열의 제2 p형 중간층을 성장시키는 것을 더 포함할 수 있다. 상기 제2 p형 중간층의 성장 온도는 상기 제1 p형 중간층의 성장 온도와 다르다.
몇몇 실시예들에 있어서, 상기 제2 p형 중간층을 성장시키기 전에, 상기 제1 p형 중간층 상에 상기 제1 p형 중간층의 성장 온도보다 높은 온도에서 제3 상부 반도체층을 성장시킬 수 있다.
본 발명의 또 다른 태양에 따른 발광 다이오드는, 질화갈륨 계열의 n형 반도체층과 질화갈륨 계열의 p형 반도체층 사이에 활성층을 갖는 발광 다이오드이며, 상기 활성층 상에 위치하는 p형 콘택층, 상기 활성층과 상기 p형 콘택층 사이에 개재된 질화갈륨 계열의 제1 상부 반도체층 및 상기 제1 상부 반도체층과 상기 p형 콘택층 사이에 개재된 질화갈륨 계열의 제1 p형 중간층을 포함하고, 상기 제1 p형 중간층은 상기 제1 상부 반도체층보다 높은 전위 밀도를 갖는다.
상기 제1 p형 중간층은 상기 p형 콘택층의 조성과 동일한 조성을 가질 수 있다.
또한, 제2 p형 중간층이 상기 제1 p형 중간층과 상기 p형 콘택층 사이에 개재될 수 있으며, 나아가 제3 상부 반도체층이 상기 제1 p형 중간층과 상기 제2 p형 중간층 사이에 개재될 수 있다. 상기 제3 상부 반도체층은 상기 제1 p형 중간층 및 상기 제2 p형 중간층보다 낮은 전위 밀도를 갖는다.
한편, 상기 제3 상부 반도체층은 의도적으로 불순물이 도핑되지 않거나 상기 제1 p형 중간층 및 상기 제2 p형 중간층보다 낮은 도핑 농도를 가질 수 있다.
또한, 제2 상부 반도체층이 상기 제2 p형 중간층과 상기 p형 콘택층 사이에 개재될 수 있으며, 상기 제2 상부 반도체층은 상기 제1 및 제2 p형 중간층들보다 낮은 전위밀도를 갖는다.
본 발명에 따르면, 상대적으로 높은 전위밀도를 갖는 중간층을 반도체층들 사이에 배치함으로써, 아래쪽의 반도체층에서 생성된 전위가 위쪽의 반도체층으로 전사되는 것을 방지할 수 있다. 또한, 상대적으로 높은 전위밀도를 갖는 중간층을 채택함으로써, 초격자 구조의 중간층에 비해 발광 다이오드 제조 공정 시간을 단축시킬 수 있다. 나아가, p형 콘택층 내의 전위밀도를 감소시킬 수 있어, 정정 방전 특성이 개선된 발광 다이오드를 제공할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드의 단면도이다.
도 2를 참조하면, 상기 발광 다이오드는 기판(51), 버퍼층(53), 제1 하부 반도체층(55a), 제1 중간층(56a), n형 콘택층(57), 활성층(59) 및 p형 콘택층(61)을 포함한다. 또한, 상기 발광 다이오드는 또한 제2 중간층(56b), 제2 하부 반도체층(55b), 투명전극(63) 및 전극 패드들(65, 67)을 포함할 수 있다.
상기 기판(51)은 질화갈륨 계열의 반도체층들을 성장시키기 위한 이종 기판으로, 특별히 한정되지 않으며, 예컨대 사파이어, 스피넬, 탄화실리콘 기판 등일 수 있다. 한편, 버퍼층(53)은 일반적으로 AlxGa1-xN(0≤x≤1)로 형성될 수 있다. 상기 버퍼층(53)은 당해 분야에서 저온 버퍼층 또는 핵층으로 불리는 것으로, 금속 유기화학 기상 성장법에 의해 일반적으로 400~650℃ 범위의 온도(제1 온도), 바람직하게는 550~650℃에서 상기 기판(51) 상에 형성된다.
상기 제1 하부 반도체층(55a)은 유기화학 기상 성장법에 의해 900~1200℃ 범위 내의 온도(제2 온도), 바람직하게는 1050~1100℃에서 상기 버퍼층(53) 상에 성장될 수 있다. 상기 제1 하부 반도체층(55a)은 질화갈륨 계열의 반도체층, 예컨대 불순물이 의도적으로 도핑되지 않은 언도프트 GaN 또는 n형 불순물이 도핑된 n형 GaN일 수 있다.
상기 제1 하부 반도체층(55a) 상에 제1 중간층(56a)이 위치한다. 상기 제1 중간층(56a)은 제1 하부 반도체층(55a)에 비해 높은 전위밀도를 갖는다. 상기 제1 중간층(56a) 내의 전위들은 상기 제1 하부 반도체층(55a)에서 수직 방향으로 전사되는 전위들을 수평 방향으로 변경한다. 따라서, 전위들이 수직 방향으로 전사되는 것을 방지한다.
상기 제1 중간층(56a)은 상기 제1 하부 반도체층(55a)의 조성과 동일한 조성의 질화갈륨계 화합물 반도체층일 수 있으며, 또한, n형 콘택층(57)의 조성과 동일한 조성을 갖는 것이 바람직하다. 상기 제1 중간층(56a)은 상기 제1 하부 반도체 층(55a)의 성장 온도(제2 온도)보다 낮은 온도에서 성장됨으로써, 제1 하부 반도체층(55a)에 비해 높은 전위밀도를 가질 수 있다. 예컨대, 상기 제1 중간층(56a)은 600~900℃ 범위의 온도, 바람직하게는 750~900℃ 범위의 온도에서 금속 유기화학 기상성장법에 의해 성장될 수 있다. 또한, 제1 하부 반도체층(55a)에 비해 상대적으로 낮은 온도에서 상기 제1 중간층(56a)을 성장시키기 때문에, 소스 가스의 유량을 동일하게 하고 단순히 온도만 낮출 경우, 표면 모폴로지가 나빠질 수 있다. 따라서, 상기 제1 중간층(56a)을 성장시키는 동안 유입되는 질소의 소스 가스, 예컨대 NH3의 유량을 상기 제1 하부 반도체층(55a)을 성장시킬 때의 유량에 비해, 예컨대 60~90% 증가시켜 표면 모폴로지가 악화되는 것을 방지할 수 있다.
상기 제1 중간층(56a) 상에 제2 중간층(56b)이 형성될 수 있다. 상기 제2 중간층(56b) 또한 상기 제1 중간층(56a)과 유사하게 상기 제1 하부 반도체층(55a)의 성장 온도(제2 온도)보다 낮은 온도에서 성장됨으로써, 제1 하부 반도체층(55a)에 비해 높은 전위밀도를 가질 수 있다. 예컨대, 상기 제2 중간층(56b)은 600~900℃의 온도에서 금속 유기화학 기상성장법에 의해 성장될 수 있다. 상기 제2 중간층(56b)은 또한 상기 제1 중간층(56a)과 동일 조성일 수 있다. 다만, 상기 제2 중간층(56a)은 상기 제1 중간층(56a)과는 다른 성장 조건, 예컨대 다른 성장 온도하에서 성장됨으로써 상기 제1 중간층(56a)과 다른 전위 밀도를 갖는다. 이와 같이, 복수개의 중간층들(56a, 56b)을 채택함으로써, 전위 밀도가 점차적으로 감소되도록 복수개의 중간층들을 성장시킬 수 있으며, 이에 따라, 상기 중간층들 상에 형성되 는 반도체층의 결정성을 향상시킬 수 있다.
나아가, 상기 중간층들은 서로 연속적으로 형성될 수도 있으나, 이에 한정되는 것은 아니며, 상기 중간층들 사이에 상기 중간층들에 비해 낮은 전위 밀도를 갖는 제3의 하부 반도체층(55c)이 개재될 수도 있다. 이러한 제3의 하부 반도체층(55c)은 상기 중간층들에 비해 높은 온도, 예컨대 900~1200℃ 범위 내의 온도, 바람직하게는 1050~1100℃의 온도에서 성장된다. 중간층들 사이에 제3 하부 반도체층(55c)이 형성되는 경우, 상기 제3 하부 반도체층(55c)은 제1 중간층(56a)의 두께에 비해 1.1 내지 3배의 범위 내의 두께, 바람직하게, 1.3 내지 1.6배의 두께를 가질 수 있다. 상기 제3 하부 반도체층(55c)이 제1 중간층(56a)의 두께의 3배를 초과하는 경우, 중간층을 삽입하여 전위밀도를 차단하는 효과를 달성하기 어렵다.
한편, 상기 제1 중간층(56a) (또는 제2 중간층(56b)) 상에 제2 하부 반도체층(55b)이 위치할 수 있다. 상기 제2 하부 반도체층(55b)은 상기 중간층들(56a, 56b)에 비해 낮은 전위밀도를 갖는다. 상기 제2 하부 반도체층(55b)은 상기 중간층들(56a, 56b)에 비해 높은 온도, 예컨대 유기화학 기상 성장법에 의해 900~1200℃의 온도, 바람직하게는 1050~1100℃의 온도에서 성장될 수 있다. 또한, 상기 제2 하부 반도체층(55b)은 상기 제1 하부 반도체층(55a)과 동일한 조성의 질화갈륨 계열의 반도체층일 수 있으며, 예컨대 불순물이 의도적으로 도핑되지 않은 언도프트 GaN 또는 n형 불순물이 도핑된 n형 GaN일 수 있다. 한편, 상기 제3 하부 반도체층(55c)은 불순물이 의도적으로 도핑되지 않은 언도프트 GaN인 것이 바람직하다.
상기 제2 하부 반도체층(55b) 상에 질화갈륨 계열의 n형 콘택층(57), 활성 층(59) 및 p형 콘택층(61)이 위치한다. 상기 활성층(59)은 전자와 정공이 결합되어 빛을 방출하는 층으로, 단일 양자우물 구조 또는 다중 양자 우물 구조일 수 있다. 또한, 상기 활성층은 InGaN층을 포함할 수 있으며, 상기 활성층의 적어도 일측에 에너지 밴드갭이 넓은 클래드층이 배치될 수 있다. 상기 n형 콘택층(57) 및 p형 콘택층(59)은 900~1200℃, 바람직하게 1050~1100℃의 온도에서 GaN로 형성될 수 있다. 상기 n형 콘택층, 활성층 및 p형 콘택층은 금속 유기화학 기상 성장법을 이용하여 성장될 수 있다.
한편, 상기 p형 콘택층(61) 상에 투명 전극층(63)이 형성되고, 상기 투명 전극층(63) 상에 p형 전극 패드(65)가 형성될 수 있다. 또한, 상기 p형 콘택층, 활성층을 식각함으로써 노출된 n형 콘택층(57) 상에 n형 전극 패드(67)가 형성될 수 있다.
본 실시예에 따르면, n형 콘택층(57)과 제1 하부 반도체층(55a) 사이에 상기 제1 하부 반도체층(55a)보다 높은 전위밀도를 갖는 제1 중간층(56a)을 삽입함으로써, 제1 하부 반도체층(55a)에서 n형 콘택층(57)으로 전위들이 전사되는 것을 방지할 수 있으며, 그 결과, 결정성이 우수한 활성층(59)을 성장시킬 수 있다. 더욱이, 상기 제1 중간층(56a)은 n형 콘택층(57)에 비해 상대적으로 결정 결함 밀도가 높기 때문에, 성장된 반도체층들 내의 잔류 응력을 감소시킬 수 있다.
본 실시예에 있어서, 제2 중간층(56b) 및/또는 제2 하부 반도체층(55b)은 생략될 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면 도이다.
도 3을 참조하면, 상기 발광 다이오드는, 기판(51), 버퍼층(53), 제1 하부 반도체층(55a), 제1 중간층(56a), n형 콘택층(57), 활성층(59), 제1 상부 반도체층(75a), 제1 p형 중간층(76a) 및 p형 콘택층(61)을 포함한다. 상기 발광 다이오드는 또한 p형 클래드층(71), 제2 p형 중간층(76b), 제2 상부 반도체층(75b), 투명전극(63) 및 전극 패드들(65, 67)을 포함할 수 있다.
본 실시예에 따른 발광 다이오드는, 도 2를 참조하여 설명한 발광 다이오드와 대체로 유사하며, 이하에서는 설명의 중복을 피하기 위해 그 차이점에 대해서 설명하기로 한다.
상기 p형 콘택층(61)과 활성층(59) 사이에 p형 클래드층(71)이 개재될 수 있다. p형 클래드층(71)은 활성층(59)에 비해 밴드갭이 넓은 질화갈륨 계열의 반도체층, 예컨대 AlGaN로 형성된다.
질화갈륨 계열의 제1 상부 반도체층(75a)이 상기 p형 클래드층(71) 상에 위치한다. 상기 제1 상부 반도체층(75a)은 MOCVD 공정을 사용하여 900~1200℃의 온도(제3 온도), 바람직하게는 1050~1100℃의 온도에서 성장될 수 있으며, 예컨대 p형 불순물이 도핑된 GaN층으로 성장될 수 있다.
한편, 상기 제1 상부 반도체층(75a) 상에 제1 p형 중간층(76a)이 위치한다. 상기 제1 p형 중간층(76a)은 제1 상부 반도체층(75a)에 비해 높은 전위밀도를 갖는다. 상기 제1 p형 중간층(56a) 내의 전위들은 상기 제1 상부 반도체층(75a) 또는 상기 활성층에서 수직 방향으로 전사되는 전위들을 수평 방향으로 변경한다. 따라 서, 전위들이 수직 방향으로 전사되는 것을 방지한다.
상기 제1 p형 중간층(76a)은 상기 제1 상부 반도체층(75a)의 조성과 동일한 조성의 질화갈륨계 화합물 반도체층, 예컨대 GaN일 수 있으며, 또한 p형 콘택층(61)의 조성과 동일한 조성을 가질 수 있다. 상기 제1 p형 중간층(76a)은 상기 제1 상부 반도체층(75a)의 성장 온도(제3 온도)보다 낮은 온도에서 성장됨으로써, 제1 상부 반도체층(75a)에 비해 높은 전위밀도를 가질 수 있다. 예컨대, 상기 제1 p형 중간층(76a)은 600~900℃의 온도, 바람직하게는 750~900℃의 온도에서 금속 유기화학 기상성장법에 의해 성장될 수 있다. 또한, 상기 제1 p형 중간층(76a)을 상대적으로 낮은 온도에서 성장하기 위해, 상기 제1 p형 중간층(76a)을 성장하는 동안 유입되는 질소의 소스 가스, 예컨대 NH3의 유량은 상기 제1 상부 반도체층(75a)을 성장하는 동안 유입되는 유량에 비해, 예컨대 60~90% 높은 것이 바람직하다.
상기 제1 p형 중간층(76a) 상에 제2 p형 중간층(76b)이 형성될 수 있다. 상기 제2 p형 중간층(76b) 또한 상기 제1 p형 중간층(76a)과 유사하게 상기 제1 상부 반도체층(75a)의 성장 온도(제3 온도)보다 낮은 온도에서 성장됨으로써, 제1 상부 반도체층(75a)에 비해 높은 전위밀도를 가질 수 있다. 예컨대, 상기 제2 p형 중간층(76b)은 600~900℃의 온도, 바람직하게는 750~900℃의 온도에서 금속 유기화학 기상성장법에 의해 성장될 수 있다. 상기 제2 p형 중간층(76b)은 또한 상기 제1 p형 중간층(76a)과 동일 조성일 수 있다. 다만, 상기 제2 p형 중간층(76a)은 상기 제1 p형 중간층(76a)과는 다른 성장 조건, 예컨대 다른 성장 온도하에서 성장됨으 로써 상기 제1 p형 중간층(76a)과 다른 전위 밀도를 갖는다. 이와 같이, 복수개의 p형 중간층들(76a, 76b)을 채택함으로써, 전위 밀도가 점차적으로 감소되도록 복수개의 p형 중간층들을 성장시킬 수 있으며, 이에 따라, 상기 중간층들 상에 형성되는 반도체층의 결정성을 향상시킬 수 있다. 상기 제1 및 제2 p형 중간층들(76a, 76b)은 n측에 형성되는 중간층들, 즉 상기 제1 중간층(56a) 및 제2 중간층(56b)에 비해 상대적으로 얇은 것이 바람직하다.
상기 p형 중간층들(76a, 76b)은 서로 인접하도록 형성될 수 있으나, 이에 한정되는 것은 아니며, 이들 사이에 제3 상부 반도체층(75c)이 개재될 수 있다. 상기 제3 상부 반도체층(75c)은 상기 p형 중간층들(76a, 76b)의 성장 온도에 비해 높은 온도 예컨대 900~1200℃, 바람직하게는 1050~1100℃의 온도에서 성장될 수 있다. 또한, 상기 제3 상부 반도체층(75c)은 상기 제1 p형 중간층(76a)의 두께에 비해 1.1 내지 3배 범위 내의 두께를 가질 수 있으며, 바람직하게, 1.3 내지 1.6배의 두께를 가질 수 있다. 상기 제3 상부 반도체층(75c)은 의도적으로 불순물을 도핑하지 않는 것이 바람직하여, 도핑을 하더라도 상기 제1 p형 중간층(76a) 및 제2 p형 중간층(76b)에 비해 저농도로 도핑하는 것이 바람직하다.
한편, 상기 제1 p형 중간층(76a) (또는 제2 p형 중간층(76b)) 상에 제2 상부 반도체층(75b)이 위치할 수 있다. 상기 제2 상부 반도체층(75b)은 상기 p형 중간층들(76a, 76b)에 비해 낮은 전위밀도를 갖는다. 상기 제2 상부 반도체층(75b)은 상기 p형 중간층들(76a, 76b)에 비해 높은 온도, 예컨대 금속 유기화학 기상 성장법에 의해 900~1200℃의 온도에서 성장될 수 있다. 또한, 상기 제2 및 제3 상부 반도 체층(75b, 75c)은 상기 제1 상부 반도체층(75a)과 동일한 조성의 질화갈륨 계열의 반도체층, 예컨대 GaN일 수 있다.
상기 p형 콘택층(61)은 상기 제1 p형 중간층(76a) 상에 형성되며, p형 콘택층(61) 상에 투명 전극(63) 및 p형 전극 패드(65)가 위치한다. 한편, 상기 p형 콘택층(61), 상부 반도체층들(75a, 75b) 및 중간층들(76a, 76b) 및 p형 클래드층(71)을 식각함으로써 노출된 n형 콘택층(59) 상에 n형 전극 패드(67)가 배치된다.
본 실시예에 따르면, p형 콘택층(61)과 제1 상부 반도체층(75a) 사이에 상대적으로 높은 전위밀도를 갖는 제1 p형 중간층(76a)을 삽입함으로써, 제1 상부 반도체층(75a)에서 p형 콘택층(61)으로 전위들이 전사되는 것을 방지할 수 있다. 따라서, 결정성이 우수한 p형 콘택층(61)을 성장시킬 수 있어 발광 다이오드의 정전 방전 특성을 향상시킬 수 있다.
도 4는 본 발명의 실시예들에 따른 발광 다이오드의 표면 특성을 설명하기 위한 SEM 사진들이다. 여기서, (a)는 중간층을 형성하지 않고 p형 콘택층까지 형성한 샘플의 표면 SEM 사진이고, (b)는 본 발명의 일 실시예에 따라 n형 콘택층(57) 하부에 제1 및 제2 중간층들(56a, 56b)을 형성하고 p형 콘택층까지 형성한 샘플의 표면 SEM 사진이고, (c)는 본 발명의 다른 실시예에 따라 제1 및 제2 중간층들(56a, 56b)에 더하여, 제1 p형 중간층 및 제2 p형 중간층들(76a, 76b)을 형성하고 p형 콘택층까지 형성한 샘플의 표면 SEM 사진이다.
도 4에서 알 수 있듯이, 중간층을 전혀 형성하지 않은 샘플의 경우, 그 표면이 상당히 거칠고, 표면에 다수의 에치 피트들이 관찰되었다. 이러한 에치 피트들 은 아래쪽의 반도체층들에서 전사된 전위들에 의해 생성된 것으로 판단된다. 한편, (b)의 경우 그 표면이 종래의 중간층을 형성하지 않은 (a) 샘플에 비해 상당히 개선되며, (c)의 경우, 더욱 개선되었다.
따라서, n측에 중간층들(56a, 56b)을 형성함으로써 활성층을 거쳐 p형 콘택층으로 전사되는 전위들의 수를 감소시킬 수 있으며, 또한, p측에 중간층들(76a, 76b)을 형성함으로써 전위들을 더욱 감소시킬 수 있음을 알 수 있다.
도 5는 본 발명의 실시예들에 따른 발광 다이오드의 광 출력 및 정전 방전 특성을 설명하기 위한 그래프이다. 여기서, 도 4와 동일한 샘플들 (a), (b) 및 (c)을 이용하여 각각 기판 상에서 발광 다이오드를 제작하고 순방향 전류 20mA에서 광 출력을 측정하여 그 상대값을 나타내었으며, 또한 누설전류가 -10㎂가 될 때의 역방향 전압을 측정하여 그 상대값을 나타내었다.
도 5에서 알 수 있듯이, 중간층을 형성하지 않은 샘플에 비해, 중간층을 형성한 샘플들의 광출력 및 역방향 전압이 증가하였다. 또한, p측 영역에 중간층을 추가함으로써 광출력과 함께 역방향 전압이 더욱 증가하는 것을 확인할 수 있었다. 특히, p측 영역에 중간층을 추가함으로써 역방향 전압이 증가되는 것으로부터 정전 방전 특성이 향상됨을 알 수 있다.
도 1은 종래의 발광 다이오드 제조방법을 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 4는 본 발명의 실시예들에 따른 발광 다이오드의 표면 특성을 설명하기 위한 SEM 사진들이다.
도 5는 본 발명의 실시예들에 따른 발광 다이오드의 광출력 및 정전 방전 특성을 설명하기 위한 그래프이다.

Claims (31)

  1. 기판;
    상기 기판 상에 형성된 버퍼층;
    상기 버퍼층 상에 위치하는 질화갈륨 계열의 n형 콘택층;
    상기 n형 콘택층 상에 위치하는 질화갈륨 계열의 p형 콘택층;
    상기 n형 콘택층과 상기 p형 콘택층 사이에 개재된 활성층;
    상기 버퍼층과 상기 n형 콘택층 사이에 개재된 질화갈륨 계열의 제1 하부 반도체층; 및
    상기 제1 하부 반도체층과 상기 n형 콘택층 사이에 개재된 질화갈륨 계열의 제1 중간층을 포함하고,
    상기 제1 중간층은 단일 조성의 층으로서, 상기 버퍼층보다 낮은 전위 밀도를 갖고 상기 제1 하부 반도체층보다 높은 전위밀도를 갖는 발광 다이오드.
  2. 청구항 1에 있어서, 상기 제1 중간층은 상기 n형 콘택층의 조성과 동일한 조성을 갖는 발광 다이오드.
  3. 청구항 1에 있어서, 상기 제1 중간층과 상기 n형 콘택층 사이에 개재된 질화갈륨 계열의 제2 중간층을 더 포함하고,
    상기 제2 중간층은 상기 제1 하부 반도체층보다 높은 전위밀도를 갖고, 제 1 중간층과 다른 전위 밀도를 갖는 발광 다이오드.
  4. 청구항 3에 있어서, 상기 제1 중간층과 상기 제2 중간층 사이에 개재된 제3 하부 반도체층을 더 포함하되,
    상기 제3 하부 반도체층은 상기 제1 중간층 및 제2 중간층보다 낮은 전위밀도를 갖는 발광 다이오드.
  5. 청구항 4에 있어서, 상기 제3 하부 반도체층은 상기 제1 중간층 및 상기 제2 중간층에 비해 불순물 농도가 낮은 발광 다이오드.
  6. 청구항 1에 있어서, 상기 제1 중간층과 상기 n형 콘택층 사이에 개재된 질화갈륨 계열의 제2 하부 반도체층을 더 포함하되,
    상기 제2 하부 반도체층은 상기 제1 중간층보다 낮은 전위밀도를 갖는 발광 다이오드.
  7. 청구항 6에 있어서, 상기 제1 중간층과 상기 제2 하부 반도체층 사이에 개재된 질화갈륨 계열의 제2 중간층을 더 포함하되,
    상기 제2 중간층은 상기 제2 하부 반도체층보다 높은 전위밀도를 갖고, 상기 제1 중간층과 다른 전위 밀도를 갖는 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 활성층과 상기 p형 콘택층 사이에 개재된 질화갈륨 계열의 제1 상부 반도체층; 및
    상기 제1 상부 반도체층과 상기 p형 콘택층 사이에 개재된 질화갈륨 계열의 제1 p형 중간층을 포함하되,
    상기 제1 p형 중간층은 상기 제1 상부 반도체층보다 높은 전위 밀도를 갖는 발광 다이오드.
  9. 청구항 8에 있어서, 상기 제1 p형 중간층은 상기 p형 콘택층의 조성과 동일한 조성을 갖는 발광 다이오드.
  10. 청구항 8에 있어서, 상기 제1 p형 중간층과 상기 p형 콘택층 사이에 개재된 질화갈륨 계열의 제2 p형 중간층을 더 포함하고,
    상기 제2 p형 중간층은 상기 제1 상부 반도체층보다 높은 전위밀도를 갖고, 상기 제1 p형 중간층과 다른 전위 밀도를 갖는 발광 다이오드.
  11. 청구항 10에 있어서, 상기 제1 p형 중간층과 상기 제2 p형 중간층 사이에 개재된 제3 상부 반도체층을 더 포함하되,
    상기 제3 상부 반도체층은 상기 제1 p형 중간층 및 상기 제2 p형 중간층보다 낮은 전위 밀도를 갖는 발광 다이오드.
  12. 청구항 8에 있어서, 상기 제1 p형 중간층과 상기 p형 콘택층 사이에 개재된 질화갈륨 계열의 제2 상부 반도체층을 더 포함하되,
    상기 제2 상부 반도체층은 상기 제1 p형 중간층보다 낮은 전위밀도를 갖는 발광 다이오드.
  13. 청구항 12에 있어서, 상기 제1 p형 중간층과 상기 제2 상부 반도체층 사이에 개재된 질화갈륨 계열의 제2 p형 중간층을 더 포함하되,
    상기 제2 p형 중간층은 상기 제2 상부 반도체층보다 높은 전위밀도를 갖고, 상기 제1 p형 중간층과 다른 전위 밀도를 갖는 발광 다이오드.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020090080815A 2009-08-28 2009-08-28 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법 KR101636032B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090080815A KR101636032B1 (ko) 2009-08-28 2009-08-28 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
US13/392,060 US8664638B2 (en) 2009-08-28 2010-08-25 Light-emitting diode having an interlayer with high voltage density and method for manufacturing the same
PCT/KR2010/005708 WO2011025266A2 (ko) 2009-08-28 2010-08-25 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
CN201080038644.XA CN102576782B (zh) 2009-08-28 2010-08-25 具有高位错密度的中间层的发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090080815A KR101636032B1 (ko) 2009-08-28 2009-08-28 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20110023166A KR20110023166A (ko) 2011-03-08
KR101636032B1 true KR101636032B1 (ko) 2016-07-05

Family

ID=43628600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090080815A KR101636032B1 (ko) 2009-08-28 2009-08-28 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법

Country Status (4)

Country Link
US (1) US8664638B2 (ko)
KR (1) KR101636032B1 (ko)
CN (1) CN102576782B (ko)
WO (1) WO2011025266A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR102119836B1 (ko) * 2014-01-23 2020-06-05 엘지이노텍 주식회사 발광소자 및 이를 구비하는 조명 시스템
US11686436B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and light bulb using LED filament
US11085591B2 (en) 2014-09-28 2021-08-10 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11525547B2 (en) 2014-09-28 2022-12-13 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11690148B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED filament and LED light bulb
US11543083B2 (en) 2014-09-28 2023-01-03 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11421827B2 (en) 2015-06-19 2022-08-23 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11073248B2 (en) 2014-09-28 2021-07-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED bulb lamp
KR102284535B1 (ko) * 2014-11-12 2021-08-02 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
WO2017222341A1 (ko) * 2016-06-24 2017-12-28 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP7154266B2 (ja) 2020-10-16 2022-10-17 日機装株式会社 窒化物半導体発光素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274096A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
KR100679235B1 (ko) * 2005-12-07 2007-02-06 한국전자통신연구원 반도체 발광소자 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679965A (en) * 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
JP3550070B2 (ja) * 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
US7005685B2 (en) * 2002-02-28 2006-02-28 Shiro Sakai Gallium-nitride-based compound semiconductor device
JP4727169B2 (ja) * 2003-08-04 2011-07-20 日本碍子株式会社 エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造
KR100665301B1 (ko) * 2005-06-30 2007-01-04 서울옵토디바이스주식회사 고효율 발광소자
KR100699057B1 (ko) * 2005-11-10 2007-03-23 서울옵토디바이스주식회사 발광소자 및 그 제조방법
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274096A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
KR100679235B1 (ko) * 2005-12-07 2007-02-06 한국전자통신연구원 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
US20120145992A1 (en) 2012-06-14
WO2011025266A2 (ko) 2011-03-03
WO2011025266A3 (ko) 2011-04-28
US8664638B2 (en) 2014-03-04
CN102576782A (zh) 2012-07-11
KR20110023166A (ko) 2011-03-08
CN102576782B (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
KR101636032B1 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
US7884350B2 (en) Semiconductor light emitting device and method for manufacturing the same
US7723739B2 (en) Semiconductor light emitting device and illuminating device using it
RU2315135C2 (ru) Метод выращивания неполярных эпитаксиальных гетероструктур на основе нитридов элементов iii группы
KR100931483B1 (ko) 발광소자
JP2008205514A (ja) Ｉｉｉ−ｖ族窒化物半導体素子
KR20060038059A (ko) 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
KR20040016723A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20130097390A (ko) 질화갈륨계 발광 다이오드
JP2008277714A (ja) ＧａＮ系半導体発光ダイオードの製造方法
CN1996625A (zh) GaN基光电子器件及其制法
KR20070091434A (ko) 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드
KR100795547B1 (ko) 질화물 반도체 발광 소자
KR100881053B1 (ko) 질화물계 발광소자
KR100730753B1 (ko) 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드
JP2008227103A (ja) ＧａＮ系半導体発光素子
KR101321935B1 (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR100892740B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
KR20130108935A (ko) 질화갈륨계 발광 다이오드
KR100782433B1 (ko) 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드
KR101316117B1 (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR20120029674A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100722819B1 (ko) 질화물 반도체 발광 다이오드 및 이의 제조 방법
KR20130106926A (ko) 질화갈륨계 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 4