KR20060038059A - 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법 - Google Patents

나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20060038059A
KR20060038059A KR1020040087202A KR20040087202A KR20060038059A KR 20060038059 A KR20060038059 A KR 20060038059A KR 1020040087202 A KR1020040087202 A KR 1020040087202A KR 20040087202 A KR20040087202 A KR 20040087202A KR 20060038059 A KR20060038059 A KR 20060038059A
Authority
KR
South Korea
Prior art keywords
nanorods
layer
nitride
semiconductor device
based semiconductor
Prior art date
Application number
KR1020040087202A
Other languages
English (en)
Other versions
KR100664986B1 (ko
Inventor
김민호
코이케마사요시
민경익
이성숙
장성환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040087202A priority Critical patent/KR100664986B1/ko
Priority to US11/204,226 priority patent/US7737429B2/en
Priority to JP2005238359A priority patent/JP4242372B2/ja
Publication of KR20060038059A publication Critical patent/KR20060038059A/ko
Application granted granted Critical
Publication of KR100664986B1 publication Critical patent/KR100664986B1/ko
Priority to US12/497,060 priority patent/US7981714B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

실리콘 기판 상에 형성된 양질의 GaN층을 포함하는 질화물계 반도체 소자 및 그 제조 방법을 개시한다. 본 발명의 질화물계 반도체 소자에 의하면, 실리콘 기판 상에 수직방향으로 정렬되어 형성된 다수의 나노로드와; 상기 나노로드의 상단 일부가 돌출되도록 상기 나노로드들 사이의 공간을 메우는 비정질의 매트릭스층과; 상기 매트릭스층 상에 형성된 GaN층을 포함한다.
나노로드, Si 기판, GaN

Description

나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법{NITRIDE BASED SEMICONDUCTOR DEVICE USING NANORODS AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래의 질화물계 반도체 소자의 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 질화물계 반도체 소자의 단면도이다.
도 3은 본 발명의 다른 실시형태에 따른 질화물계 반도체 소자의 단면도이다.
도 4 내지 도 7은 본 발명의 일 실시형태에 따른 질화물계 반도체 소자의 제조 방법을 설명하기 위한 단면도 및 사시도들이다.
도 8은 본 발명의 일 실시형태에 따른 질화물계 반도체 소자의 제조 방법을 이용하여 제조된 질화물계 반도체 발광 소자의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101: 실리콘 기판 102: ZnO 버퍼층
104: 나노로드 106: 비정질 매트릭스층
108: GaN층
본 발명은 질화물계 반도체 소자 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 기판 상에 나노로드와 비정질 매트릭스층을 구비하여 크랙 발생을 억제할 수 있는 질화물계 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로 발광 다이오드(Light Emiting Diode; LED)는 질화물계 반도체를 이용한 청색, 녹색 및 자외선 LED와, 갈륨비소(GaAs) 또는 갈륨인(GaP) 반도체 물질을 이용한 녹색 및 적색 LED로 분류된다. 최근 갈륨질화물 등의 질화물계 반도체를 이용한 청색 LED가 개발되면서 빛의 삼원색을 LED에 의해 구현하게 되어, 모든 색의 디스플레이가 가능하게 되었다. 또한, LED의 휘도가 향상되어 LED를 조명으로 사용하고자 하는 노력이 전세계적으로 활발히 진행되고 있다.
현재까지, 질화물계 LED를 포함한 대부분의 질화물계 반도체 소자를 구현하기 위해 단결정 사파이어(Al2O3) 기판 또는 실리콘 카바이드(SiC) 기판이 사용되고 있다. 하지만, 이러한 기판들은 가격이 높을 뿐만 아니라 기판의 사이즈가 2 인치 또는 3 인치정도로 제한되어 있어 대구경의 기판 제작이 어렵기 때문에, 대량 생산에 부적합하다는 문제점이 있다.
이미 반도체 관련 산업계와 학계는, 질화물계 반도체 분야에서 진정한 대량 생산 체제를 구축하기 위해서는 실리콘(Si) 기판을 사용하는 것이 가장 바람직하다는 것에 동의하고 있으며, 실리콘 기판을 사용하여 질화물계 반도체 소자를 구현하고자 하는 연구가 진행되고 있다. 그러나, Si 기판과 GaN 등의 Ⅲ족 질화물계 반도 체 간에는 격자 상수의 차이 및 열팽창 계수의 차이가 매우 크다. 이로 인하여, Si 기판 상에 형성된 GaN층에는 크랙이 심각하게 발생된다. 이와 같이 GaN층에 형성되는 크랙은, GaN층을 기반으로 제조되는 소자의 성능을 크게 저하시키고, 소자의 수명에도 치명적인 영향을 준다. 이러한 문제를 해결하기 위하여 전세계적으로 많은 연구가 진행되고 있다.
상기 문제를 해결하고자 하는 하나의 방안으로서, Si 기판 상에 AlXGa1-XN 버퍼층을 형성한 후 그 위에 GaN층을 성장시키는 방법이 있다. 미국특허 제6,649,287호에는, 실리콘 기판과 GaN층 사이의 격자 상수 및 열팽창 계수의 차이를 완화시켜 주기위해 두께방향으로 Al 조성이 변하는 AlXGa1-XN의 전이층(transition layer)을 실리콘 기판상에 형성시키는 방법을 개시하고 있다.
도 1은 Si 기판 상에 형성된 GaN층을 포함하는 종래의 질화물계 반도체 소자의 일예를 나타내는 단면도이다. 도 1을 참조하면, Si 기판(11) 상에 AlXGa1-XN 버퍼층(13)이 형성되어 있고, 그 위에 n형 GaN층(15)이 형성되어 있다. 상기 AlXGa1-XN 버퍼층(13)은 실리콘 기판 상에 GaN층을 형성할 때 발생하는 스트레스 또는 크랙을 감소시키는 역할을 한다. 상기 AlXGa1-XN 버퍼층(13)은 Si와 GaN 간의 격자 상수 차이 및 열팽창 계수 차이를 어느정도 완화시켜 주기 위해, 두께 방향을 따라 다른 Al 조성을 갖고 있다. 즉, AlXGa1-XN 버퍼층(13)의 Al조성을 Si 기판(11)쪽에는 상대 적으로 높게 하고, GaN층(15)쪽에는 상대적으로 낮게 함으로써, Si와 GaN 간의 결정 구조의 차이로 인한 스크레스를 완화시켜 주게 된다. 이에 따라, AlXGa1-XN 버퍼층(13) 상에 성장된 GaN층(15)에는 크랙 발생(cracking)이 감소된다.
그러나, 이와 같이 AlXGa1-XN 버퍼층(13)을 형성시킨다 하더라도, Si 기판(11)과 GaN층(15) 간의 열팽창 계수의 차이로 인한 인장 응력을 효과적으로 완화시키지는 못하므로 성장된 GaN층(15) 표면에 크랙망(crack network)를 야기시킨다. 이러한 크랙망은 GaN층(15)을 기반으로 제조된 LED 등의 광소자의 성능을 저하시킬 뿐만 아니라, 소자 수명에도 치명적인 역할을 한다.
Si 기판 상에 GaN층 형성시 발생되는 크랙 문제점을 해결하고자 하는 또다른 방안으로, 실리콘 기판 상에 ZnO 버퍼층을 형성하고 그 위에 GaN층을 형성하는 방법이 있다. 그러나, 이 경우에도 크랙 발생 문제를 근본적으로 해결하지는 못한다. 따라서, Si 기판과 GaN층 간의 격자 상수 차이 및 열팽창 계수의 차이로 인한 크랙 발생을 근본적으로 해결하여 양질의 GaN층을 Si 기판 상에 형성시킬 수 있는 방안이 요구된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 실리콘 기판 상에서 크랙이 거의 없고 평탄한 표면을 갖는 양질의 GaN층을 포함하는 질화물계 반도체 소자를 제공하는 데에 있다.
또한, 실리콘 기판 위에 GaN층을 형성할 때 발생하는 크랙을 효과적으로 억 제할 수 있는 질화물계 반도체 소자의 제조 방법을 제공하는 데에 있다.
상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 질화물계 반도체 소자는, 실리콘 기판 상에 수직방향으로 정렬되어 형성된 다수의 나노로드와; 상기 나노로드의 상단 일부가 돌출되도록 상기 나노로드들 사이의 공간을 메우는 비정질의 매트릭스층과; 상기 매트릭스층 상에 형성된 GaN층을 포함한다.
본 발명의 일 실시형태에 따르면, 상기 질화물계 반도체 소자는 상기 실리콘 기판과 상기 나노로드 사이에 ZnO 버퍼층을 더 포함할 수 있다.
상기 나노로드는 ZnO, GaN, AlN, AlGaN, 또는 AlGaInN 으로 이루어진 나노로드일 수 있다. 바람직하게는 상기 나노로드들 사이의 간격은 약 100 내지 200 nm 이다. 상기 나노로드의 직경은 약 10 내지 20nm 인 것이 바람직하다. 또한, 상기 나노로드의 길이는 약 50 내지 900nm 인 것이 바람직하다. 또한, 상기 비정질 매트릭스층으로부터 돌출된 상기 나노로드의 상단 일부의 높이는 약 20 내지 100 nm인 것이 바람직하다.
상기 비정질 매트릭스층은 실리콘 산화물 또는 실리콘 질화물로 이루어지는 것이 바람직하다. 이러한 나노로드-비정질 매트릭스층의 복합층을 포함하는 질화물계 반도체 소자를 이용하여 크랙이 없는(crack-free) 양질의 GaN층을 포함하는 LED 등의 반도체 광소자를 제조할 수 있게 된다.
본 발명의 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 질화물계 반도체 소자의 제조 방법은, 실리콘 기판 상에 수직방향으로 정렬된 다수의 나노로드를 형성하는 단계와; 상기 나노로드들 사이의 공간을 메우는 비정질의 매트릭스층을 형성하여 상기 나노로드의 상단 일부가 상기 비정질 매트릭스층 상면으로부터 돌출되도록 하는 단계와; 상기 나노로드의 상단 일부를 시드로 하여 상기 매트릭스층 상에 GaN층을 성장시키는 단계를 포함한다.
본 발명의 일 실시형태에 따르면, 상기 제조 방법은, 상기 다수의 나노로드를 형성하는 단계 전에 상기 실리콘 기판 상에 ZnO 버퍼층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 제조 방법은, 상기 실리콘 기판, 나노로드 및 매트릭스층을 상기 GaN층으로 부터 분리시키는 단계를 더 포함할 수 있다. 이에 따라 GaN층을 포함하는 박막을 얻을 수 있다. 이 경우, 상기 분리 단계는 습식 식각에 의해 용이하게 이루어질 수 있다. 이와 같은 분리 단계에 의해 GaN층으로부터 실리콘 기판을 제거함으로써, 실리콘 기판이 빛을 흡수하는 문제점을 제거할 수 있게 된다. 즉, 상기 본 발명에 따라 형성된 GaN층을 LED에 사용할 때 활성층으로부터 발생되는 빛이 실리콘 기판에 의해 흡수되는 일이 발생되지 않도록 상기 실리콘 기판을 용이하게 제 거할 수 있다.
바람직하게는, 상기 나노로드를 형성하는 단계는 유기금속 CVD(Metal Organic Chemical Vapor Deposition; MOCVD)법을 사용하여 실행된다. MOCVD법을 사용하여 ZnO 나노로드를 형성할 경우, 상기 ZnO 나노로드 형성을 위한 Zn 소스로는 디에틸아연(diethylzinc; DEZn)을 사용하고, O 소스로는 산소 가스를 사용할 수 있다. 또한, 상기 ZnO 나노로드 형성시 공정 온도는 400 내지 500℃ 인 것이 바람직하다. 바람직하게는, 상기 GaN층을 성장시키는 단계는 측방향의 성장이 이루어지도록 1100℃ 이상의 온도와 약 10 내지 300 Torr의 압력에서 실행되는 것이 바람직하다.
본 발명에 따르면, Si 기판 상에 수직방향으로 정렬된 다수의 나노로드와 비정질의 매트릭스층을 하부의 Si 기판과 상부의 GaN층 사이에 개재시킴으로써, Si 기판과 GaN층 간의 열팽창 계수 차이로 인한 열적 스트레스를 효과적으로 완화시켜주게 된다. 즉, 매트릭스층 위로 일부 돌출된 나노로드를 시드(seed)로 사용하여 GaN층을 고온에서 성장시키더라도, GaN층 냉각시 GaN층은 열팽창 계수 차이로 인한 열적 스트레스의 영향을 거의 받지 않게 된다. 이는, 상기 나노로드 및 비정질 매트릭스층이 GaN층과 Si 기판 사이에서 스트레스를 흡수하는 스폰지 역할을 하기 때문이다. 이에 따라, 상부에 형성된 GaN층에는 크랙이 거의 발견되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2는 본 발명의 일 실시형태에 따른 질화물계 반도체 소자의 단면 구조를 개략적으로 나타낸 도면이다. 도 2를 참조하면, Si 기판(101) 상에 저온 성장시켜 얻은 ZnO 버퍼층(102)이 형성되어 있다. ZnO 버퍼층(102) 상에는 ZnO로 이루어진 다수의 나노로드(104)가 Si 기판 표면에 수직방향으로 정렬되어 있다.
나노로드(104)는 ZnO 버퍼층(102) 상에서 균일한 분포를 갖도록 형성되는 것이 바람직하며, 나노로드(104)들 사이의 간격은 약 100 내지 200 nm인 것이 바람직하다. 상기 나노로드(104)의 직경은 약 10 내지 20nm 인 것이 바람직하며, 나노로드(104)의 길이는 약 50 내지 900nm 인 것이 바람직하다.
ZnO 나노로드들(104) 사이의 공간은 SiO2 또는 SiN 등으로 이루어진 비정질의 매트릭스층(106)으로 메워져 있다. 이 때, ZnO 나노로드(104)의 상단 일부가 상기 비정질 매트릭스층(106) 상면으로부터 돌출되도록, 상기 비정질 매트릭스층(104)은 ZnO 나노로드(104)의 평균적인 길이보다 작은 크기의 두께로 상기 나노로 드들(104) 사이의 공간을 매립한다. 이와 같이 일부 돌출된 ZnO 나노로드(104)의 상단 부위는 GaN층 성장을 위한 시드(seed)로 사용된다.
상기 나노로드(104) 및 비정질 매트릭스층(106) 위에는 GaN층(108)이 형성되어 있다. 이 GaN층(108)은, Ⅲ족 질화물계 LED 소자등에 사용될 수 있다. 예를 들어, 상기 GaN층(108) 상에 GaN 및/또는 AlGaN로 된 n형 클래드층, 활성층, p형 클래드층을 차례로 적층하여 GaN계 LED를 구성할 수 있다.
상기한 바와 같은 구성을 갖는 질화물계 반도체 소자에서는, GaN층(108)이 극히 적은 수의 크랙만을 갖는다. 이는 나노로드(104)와 비정질 매트릭스층(106)이 GaN층(108)과 Si 기판(101) 사이의 열팽창 계수의 차이에서 발생되는 열적 스트레스를 효과적으로 차단하는 역할을 하기 때문이다.
나노로드들(104)과 GaN층(108) 간의 접촉 면적은 GaN층(108) 전체의 면적에 비하여 매우 작다. 따라서, 나노로드를 통한 Si 기판(101)과 GaN층(108)간의 스트레스 전달은 매우 작게 된다. 또한, 비정질 매트릭스층(106)은 그 위에 있는 GaN층(108)과는 화학적 결합 또는 반응을 하지 않는다. 따라서, 상기 나노로드-매트릭스층의 복합층은 냉각에 따른 열적 스트레스를 완화시켜 주어 일종의 응력을 흡수하는 스폰지 역할을 한다. 결국, GaN의 열팽창 계수와 Si의 열팽창 계수는 약 55% 정도 차이가 남에도 불구하고, 상기 나노로드-비정절 매트릭스층의 복합층(14, 16)은 상기 열팽창 계수의 차이로 인한 열적 스트레스를 효과적으로 차단시키게 된다.
따라서, 상기 나노로드-비정질 매트릭스층의 복합층(104, 106) 상에 형성되어 있는 GaN층(108)의 표면 상에는 크랙이 거의 발견되지 않는다. 이에 따라, GaN 층(108)은 양질의 단결정 내부 구조를 이루게 되고, 이로 인해 우수한 성능의 GaN계 반도체 광소자를 얻을 수 있게 된다.
도 3은 본 발명의 다른 실시형태에 따른 질화물계 반도체 소자의 단면 구조를 나타내는 도면이다. 이 실시형태에서는 Si 기판(101) 상에 ZnO 버퍼층이 형성되어 있지 않고, Si 기판(101)상에 직접 ZnO 나노로드(104)가 형성되어 있다. ZnO 버퍼층이 없이도 MOCVD 법을 이용하여 ZnO 나노로드(104)를 Si 기판(101) 상에서 성장시킬 수 있다. 나머지 층들, 즉 비정질 매트릭스층(106) 및 GaN층(108)은 도 2를 참조하여 설명한 실시형태에서와 동일한 방법으로 형성된다. 이와 같이 ZnO 버퍼층을 생략시키게 되면, 나노로드 성장에 더 많은 시간을 요할 수 있으나 공정수를 저감시키는 장점이 있다.
다음으로, 도 4 내지 도 7을 참조하여 본 발명의 일 실시형태에 따른 질화물계 반도체 소자의 제조 방법을 설명한다.
먼저, 도 4를 참조하면, 반응 챔버에 실리콘 단결정으로 된 Si 기판(101)을 준비한다. 다음으로, 도 5a 및 도 5b에 도시된 바와 같이, 기판(101) 상에 ZnO 박막을 저온에서 성장시켜 ZnO 버퍼층(102)을 형성한 후 MOCVD에 의해 ZnO 나노로드(104)를 Si 기판(101) 상면에 수직방향(종방향)으로 성장시킨다. 다른 대안으로, ZnO 버퍼층(102)을 형성시키지 않고, Si 기판(101) 상에 ZnO 나노로드(104)를 직접 성장시킬 수도 있다.
ZnO 나노로드(104)는 이하에서 설명하는 MOCVD법을 이용하여 성장시킬 수 있다. 즉, 상기 기판(101)을 수용하고 있는 MOCVD용 반응 챔버 내에 소스 가스로서 산소와 디에틸아연(diethylzinc; DEZn)를 약 20:1 내지 40:1의 유량비로 공급한다. 이 때, Zn 나노로드(104) 성장 온도는 400 내지 500℃를 유지하는 것이 바람직하다. 이에 따라, ZnO 버퍼층(102) 상에는 Si 기판(101)에 수직으로 배열된 ZnO 나노로드들(104)이 매우 균일한 밀도와 높이를 나타내며 형성된다. 이 때, ZnO 나노로드의 직경 및 높이(길이)가 각각 10 내지 20nm 정도 및 50 내지 900 nm 정도로 되도록 ZnO 나노로드의 성장 시간을 조절한다. 성장된 나노로드들(104)은 약 100 내지 200 nm의 간격을 유지한다.
다음으로, 도 6a 및 도 6b에 도시된 바와 같이, 상기 나노로드(104) 사이의 공간을 매립하도록 SiN(또는 SiO2)로 된 비정질의 매트릭스층(106)을 형성한다. 이 때, 매트릭스층(106)은 ZnO 나노로드(104)의 높이보다 작은 두께로 형성한다. 즉, 나노로드(104)의 높이보다 작은 두께로 매트릭스층(106)을 형성하여, 나노로드(104)의 상단 일부가 매트릭스층(106)의 상면 위로 돌출되도록 한다. 이 돌출된 나노로드(104)의 상단 일부는 후속의 GaN층 성장을 위한 시드 역할을 한다. 상기 나노로드(104)의 돌출된 상단 일부는 매트릭스층(106) 상면으로부터 약 20 내지 100 nm 만큼 돌출되도록 하는 것이 바람직하다.
다음으로, 도 7a 및 7b에 도시된 바와 같이, 상기 나노로드(104)의 돌출된 상단 일부를 시드로 하여 GaN층(108)을 성장시킨다. GaN는 ZnO 시드로부터는 용이하게 성장하지만 SiN 이나 SiO2 로부터는 성장되지 않기 때문에, 상기 GaN층(108)은 일종의 선택적 에피택셜로 성장한다. 따라서, 상기 돌출된 나노로드 상단 부위로부터 GaN가 성장하여 상기 나노로드-매트릭스층의 복합층(104, 106)을 완전히 덮기 위해서는 측방향으로의 성장(lateral growth)이 요구된다. 이에 따라 ZnO 시드(상기 나노로드의 돌출된 상단 부위)로부터 측방향 성장 모드로 GaN층(108)을 성장시키기 위해, GaN층은 1100℃ 이상의 고온과 10 내지 300 Torr의 저압에서 성장시키는 것이 유리하다.
이상 설명한 공정을 통해 나노로드-매트릭스층의 복합층 상에 GaN층(108)을 형성시킬 경우, 크랙 등의 결함이 매우 적은 GaN 단결정을 얻게 된다. 이는 나노로드-매트릭스층의 복합층이 하부의 Si 기판(101)과 상부의 GaN층(108) 간의 열팽창 계수 차이로 인한 열적 스트레스를 흡수해주는 역할을 하기 때문이다. 따라서, GaN층(108) 성장후 상온으로 냉각하더라도, 열적 스트레스가 실리콘 기판(101)으로부터 GaN층으로 전달되지 않게 된다.
이러한 나노로드-매트릭스층의 복합층의 열적 스트레스 흡수 현상은, 나노로드와 GaN층 간의 접촉 면적과 비정질 매트릭스층(106)과 GaN층 간의 결합 상태에 기인한다. 즉, 다수의 나노로드(104)와 GaN층 간의 접촉 면적은 GaN층 전체 면적에 비하여 매우 작다. 따라서, 나노로드(104)를 통한 Si 기판(101)과 GaN층(108)간의 열적 스트레스 전달은 매우 작게 된다. 또한, 비정질 매트릭스층(106)과 GaN층(108)간에는 화학적 또는 결정학적인 결합을 이루고 있지 않다. 따라서, 비정질 매트릭스층(106)을 통해서는 열팽창 계수 차이로 인한 열적 스트레스가 GaN층으로 잘 전달되지 않게 된다. 따라서, 상기 나노로드-매트릭스층의 복합층은 열적 스트레스를 차단하므로, 그 위에 형성된 GaN층(108)에는 크랙 등의 결함이 거의 나타나지 않게 된다.
도 7a 및 도7b에 도시된 본 발명에 따른 구조물에서, 상기 GaN층(108) 아래에 있는 비정질 매트릭스층(106) 및 ZnO 나노로드(104)는 특정 용매에 의해 쉽게 식각되는 특성을 가지고 있다. 따라서, 습식 식각을 통해 GaN층(108)을 그 아래의 나노로드-비정질 매트릭스층의 복합층(104, 106) 및 Si 기판으로부터 쉽게 떼어낼 수 있다. 이와 같이 GaN층(108)으로부터 Si 기판을 용이하게 분리할 수 있다는 점은, 특히 Si 기판이 빛을 흡수한다는 문제점을 제거할 수 있다는 점에서 매우 유용하다. 예컨대, 상기 GaN층(108) 상에 n형 클래드층, 활성층 및 p형 클래드층을 순차 형성한 후에 나노로드(104) 및 비정질 매트릭스층(106)을 습식 식각하여 GaN층(108)으로부터 Si 기판(101)을 분리하고, p형 클래드층 상에 반사층을 형성시킴으로써, Si 기판을 갖지 않은 박막 GaN LED를 제조할 수 있다.
본 발명의 제조 방법을 이용하여 LED 등의 반도체 광소자를 제조하게 되면, 크랙이 없는 양질의 GaN층을 사용하기 때문에 소자 성능이 향상되고 수자 수명도 늘게 된다. 예를 들어, 도 8에 도시된 바와 같은 질화물계 반도체 발광 소자는 종래의 AlN 버퍼층 또는 AlXGa1-XN 전이층을 이용한 LED 소자에 비하여 우수한 성능과 수명을 나타낼 수 있다. 도 8을 참조하면, 실리콘 기판(101) 상의 ZnO 버퍼층(102), ZnO 나노로드-비정질 매트릭스층의 복합층(104, 106) 및 GaN층(108)으로 이루어진 본 발명의 구조물 위에, n형 GaN층(109), n형 AlGaN층(110), InGaN 활성층(112), p형 AlGaN층(114), p형 GaN층(116)이 적층되어 메사구조를 이루고 있다. P형 GaN층(116) 상에는 P측 전극 구조(122)가 형성되어 있고, 노출된 n형 GaN층(109) 상에는 n측 전극 구조(109)가 형성되어 있다. 이와 같이 본 발명에 따른 나노로드-매트릭스층의 복합층(104, 106)을 이용하여 반도체 발광소자를 구성하면, 양질의 GaN층을 이용할 수 있으므로 소자 성능과 수명을 향상시킬 수 있게 된다.
이상 설명한 실시형태에서는 나노로드 재료로서 ZnO을 사용하고 있지만 다른 재료가 사용될 수도 있다. 예컨대, GaN 나노로드, AlGaN 나노로드 또는 AlGaInN 나노로드가 사용될 수도 있다. 특히 이와 같이, Ⅲ족 질화물계 나노로드를 사용하는 경우에는 나노로드 성장 전에 ZnO 버퍼층을 형성시키는 것이 바람직하다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변 경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
이상 설명한 바와 같이 본 발명에 따르면, Si 기판 위에 형성된 나노로드-매트릭스층의 복합층을 이용하여 GaN층을 성장시킴으로써 크랙이 없는 양질의 GaN층을 얻게 된다. 따라서, 이를 이용하여 반도체 광소자를 제조하면 소자의 성능 및 수명을 향상시킬 수 있게 된다. 또한, 나노로드-매트릭스층의 복합층이 습식 식각에 의해 용이하게 제거될 수 있으므로, Si 기판이 없는 박막의 GaN LED를 용이하게 제조할 수 있다.

Claims (16)

  1. 실리콘 기판 상에 수직방향으로 정렬되어 형성된 다수의 나노로드;
    상기 나노로드의 상단 일부가 돌출되도록 상기 나노로드들 사이의 공간을 메우는 비정질의 매트릭스층; 및
    상기 매트릭스층 상에 형성된 GaN층을 포함하는 것을 특징으로 하는 질화물계 반도체 소자.
  2. 제1항에 있어서,
    상기 실리콘 기판과 상기 나노로드 사이에 ZnO 버퍼층을 더 포함하는 것을 특징으로 질화물계 반도체 소자.
  3. 제1항에 있어서,
    상기 나노로드는 ZnO, GaN, AlN, AlGaN, 또는 AlGaInN 으로 이루어진 것을 특징으로 하는 질화물계 반도체 소자.
  4. 제1항에 있어서,
    상기 나노로드들 사이의 간격은 100 내지 200 nm 인 것을 특징으로 하는 질화물계 반도체 소자.
  5. 제1항에 있어서,
    상기 나노로드의 직경은 10 내지 20nm 인 것을 특징으로 하는 질화물계 반도체 소자.
  6. 제1항에 있어서,
    상기 나노로드의 길이는 약 50 내지 900nm 인 것을 특징으로 하는 질화물계 반도체 소자.
  7. 제1항에 있어서,
    상기 비정질 매트릭스층으로부터 돌출된 상기 나노로드의 상단 일부의 높이는 약 20 내지 100 nm인 것을 특징으로 하는 질화물계 반도체 소자.
  8. 제1항에 있어서,
    상기 비정질 매트릭스층은 실리콘 산화물 또는 실리콘 질화물로 이루어지는 것을 특징으로 하는 질화물계 반도체 소자.
  9. 실리콘 기판 상에 수직방향으로 정렬된 다수의 나노로드를 형성하는 단계;
    상기 나노로드들 사이의 공간을 메우는 비정질의 매트릭스층을 형성하여 상기 나노로드의 상단 일부가 상기 비정질 매트릭스층 상면으로부터 돌출되도록 하는 단계; 및
    상기 나노로드의 상단 일부를 시드로 하여 상기 매트릭스층 상에 GaN층을 성장시키는 단계를 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 다수의 나노로드를 형성하는 단계 전에 상기 실리콘 기판 상에 ZnO 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  11. 제9항에 있어서,
    상기 실리콘 기판, 나노로드 및 매트릭스층을 상기 GaN층으로부터 분리시키는 단계를 더 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 분리 단계는 상기 나노로드 및 매트릭스층의 습식 식각에 의해 이루어지는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  13. 제9항에 있어서,
    상기 나노로드를 형성하는 단계는, 유기금속 CVD법을 사용하여 실행되는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 나노로드를 형성하는 단계에서, 상기 나노로드 형성을 위한 소스로서 디에틸아연 및 산소 가스를 사용하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  15. 제14항에 있어서,
    상기 나노로드를 형성하는 단계는 400 내지 500℃의 온도에서 실행되는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  16. 제9항에 있어서,
    상기 GaN층을 성장시키는 단계는 1100℃ 이상의 온도 및 10 내지 300 Torr의 압력에서 실행되는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
KR1020040087202A 2004-10-29 2004-10-29 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법 KR100664986B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040087202A KR100664986B1 (ko) 2004-10-29 2004-10-29 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US11/204,226 US7737429B2 (en) 2004-10-29 2005-08-16 Nitride based semiconductor device using nanorods and process for preparing the same
JP2005238359A JP4242372B2 (ja) 2004-10-29 2005-08-19 ナノロッドを利用した窒化物系半導体素子及びその製造方法
US12/497,060 US7981714B2 (en) 2004-10-29 2009-07-02 Nitride based semiconductor device using nanorods and process for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087202A KR100664986B1 (ko) 2004-10-29 2004-10-29 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060038059A true KR20060038059A (ko) 2006-05-03
KR100664986B1 KR100664986B1 (ko) 2007-01-09

Family

ID=36260794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087202A KR100664986B1 (ko) 2004-10-29 2004-10-29 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (2) US7737429B2 (ko)
JP (1) JP4242372B2 (ko)
KR (1) KR100664986B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR100956402B1 (ko) * 2008-02-15 2010-05-06 한양대학교 산학협력단 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자제조방법과 플래시 기억소자
WO2012047069A2 (ko) * 2010-10-07 2012-04-12 서울대학교산학협력단 발광소자 및 그 제조방법
WO2012102539A3 (en) * 2011-01-25 2012-09-20 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
KR101272110B1 (ko) * 2007-08-03 2013-06-07 삼성코닝정밀소재 주식회사 질화갈륨 나노 로드 제조 방법 및 질화갈륨 나노 로드 발광소자
US8476670B2 (en) 2009-08-26 2013-07-02 Samsung Electronics Co., Ltd. Light emitting devices and methods of manufacturing the same
US8709839B2 (en) 2011-06-14 2014-04-29 Samsung Electronics Co., Ltd. Method of fabricating semiconductor light emitting device
CN115842077A (zh) * 2023-02-10 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
KR20230111004A (ko) * 2022-01-17 2023-07-25 고려대학교 산학협력단 GaN 반도체 구조물 및 이의 선택적 성장 방법

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1727216B1 (en) * 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
US8022432B2 (en) * 2005-08-19 2011-09-20 Lg Display Co., Ltd. Light-emitting device comprising conductive nanorods as transparent electrodes
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US7361522B2 (en) * 2006-03-28 2008-04-22 Intel Corporation Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
KR101530379B1 (ko) * 2006-03-29 2015-06-22 삼성전자주식회사 다공성 글래스 템플릿을 이용한 실리콘 나노 와이어의제조방법 및 이에 의해 형성된 실리콘 나노 와이어를포함하는 소자
DE102006021940A1 (de) * 2006-05-11 2007-11-22 Forschungszentrum Karlsruhe Gmbh Element, Verfahren zu seiner Herstellung und seine Verwendung
TWI300632B (en) * 2006-05-25 2008-09-01 Ind Tech Res Inst Group-iii nitride vertical-rods substrate
US20070278574A1 (en) * 2006-05-30 2007-12-06 Sharp Laboratories Of America, Inc. Compound semiconductor-on-silicon wafer with a thermally soft insulator
JP2007326771A (ja) * 2006-05-30 2007-12-20 Sharp Corp 形成方法および化合物半導体ウェハ
TW200810167A (en) * 2006-08-09 2008-02-16 Ind Tech Res Inst Dye-sensitized solar cell and the method of fabricating thereof
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
US20080061306A1 (en) * 2006-09-12 2008-03-13 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor light emitting device
JP2008108757A (ja) * 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
US8652947B2 (en) 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
TWI351717B (en) * 2007-10-15 2011-11-01 Univ Nat Chiao Tung Method for forming group-iii nitride semiconductor
WO2009054804A1 (en) 2007-10-26 2009-04-30 Qunano Ab Nanowire growth on dissimilar material
KR100956499B1 (ko) * 2008-08-01 2010-05-07 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
US20100035416A1 (en) * 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
FR2949278B1 (fr) * 2009-08-18 2012-11-02 Commissariat Energie Atomique Procede de fabrication d'un dispositif d'emission de lumiere a base de diodes electroluminescentes
US20110140071A1 (en) * 2009-12-14 2011-06-16 Olga Kryliouk Nano-spherical group iii-nitride materials
US8680510B2 (en) 2010-06-28 2014-03-25 International Business Machines Corporation Method of forming compound semiconductor
US9142619B2 (en) * 2010-12-08 2015-09-22 El-Seed Corporation Group III nitride semiconductor device and method for manufacturing the same
KR101749694B1 (ko) 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
JP2012243780A (ja) * 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
TWI474507B (zh) * 2011-10-18 2015-02-21 Lextar Electronics Corp 固態發光元件之製作方法
CN104205294B (zh) * 2012-02-14 2017-05-10 六边钻公司 基于氮化镓纳米线的电子器件
WO2014007867A1 (en) * 2012-07-02 2014-01-09 The Regents Of The University Of California Semi-transparent, transparent, stacked and top-illuminated organic photovoltaic devices
CN102751418B (zh) * 2012-07-24 2015-06-10 山东大学 带有ZnO微米和纳米复合结构的LED管芯及其制备方法
EP2722889B1 (en) * 2012-10-18 2018-03-21 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading
KR101966623B1 (ko) 2012-12-11 2019-04-09 삼성전자주식회사 반도체층 형성 방법 및 반도체 발광소자
CN103325893B (zh) * 2013-06-25 2015-10-28 清华大学 基于非单晶衬底的GaN基LED外延片
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
CN105659383A (zh) * 2013-10-21 2016-06-08 传感器电子技术股份有限公司 包括复合半导体层的异质结构
US9190563B2 (en) 2013-11-25 2015-11-17 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
KR102249630B1 (ko) * 2014-08-12 2021-05-10 엘지이노텍 주식회사 발광소자 및 조명시스템
CN110050330B (zh) * 2017-11-16 2024-03-29 松下控股株式会社 Iii族氮化物半导体
WO2019123954A1 (ja) 2017-12-21 2019-06-27 パナソニックＩｐマネジメント株式会社 窒化物系薄膜複合構造体及びその製造方法
PL239047B1 (pl) * 2018-02-20 2021-11-02 Inst Chemii Fizycznej Polskiej Akademii Nauk Sposób otrzymywania półprzewodnikowych nanokryształów tlenku cynku
US11469300B2 (en) 2018-04-22 2022-10-11 Epinovatech Ab Reinforced thin-film semiconductor device and methods of making same
DE102018122684A1 (de) * 2018-09-17 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
KR102518610B1 (ko) * 2019-10-23 2023-04-05 미쓰비시덴키 가부시키가이샤 반도체 웨이퍼 및 그 제조 방법
EP3813240A1 (en) 2019-10-25 2021-04-28 Epinovatech AB Ac-dc converter circuit
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841537B2 (ja) 1997-12-22 2006-11-01 豊田合成株式会社 窒化ガリウム系化合物半導体及びその製造方法
JP4204163B2 (ja) 2000-02-03 2009-01-07 株式会社リコー 半導体基板の製造方法
JP2004515074A (ja) 2000-11-22 2004-05-20 モトローラ・インコーポレイテッド コンプライアント基板を有する半導体構造物
JP3957038B2 (ja) 2000-11-28 2007-08-08 シャープ株式会社 半導体基板及びその作製方法
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2003022973A (ja) 2001-07-06 2003-01-24 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体の形成方法
JP2003224071A (ja) 2002-01-29 2003-08-08 Matsushita Electric Ind Co Ltd 窒化物系半導体の製造方法及びそれを用いた窒化物半導体素子
JP2003243316A (ja) 2002-02-20 2003-08-29 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法
US7211143B2 (en) * 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
WO2004057663A1 (en) 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Stress-free composite substrate and method of manufacturing such a composite substrate
KR100513316B1 (ko) * 2003-01-21 2005-09-09 삼성전기주식회사 고효율 반도체 소자 제조방법
JP2004289095A (ja) 2003-03-19 2004-10-14 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
EP1625612B1 (en) * 2003-05-21 2015-10-21 Saint-Gobain Cristaux & Détecteurs Manufacturing gallium nitride substrates by lateral overgrowth through masks
US20050067936A1 (en) * 2003-09-25 2005-03-31 Lee Ji Ung Self-aligned gated carbon nanotube field emitter structures and associated methods of fabrication
US7239076B2 (en) * 2003-09-25 2007-07-03 General Electric Company Self-aligned gated rod field emission device and associated method of fabrication
KR100644166B1 (ko) * 2004-02-12 2006-11-10 학교법인 포항공과대학교 질화물 반도체의 이종접합 구조체, 이를 포함하는나노소자 또는 이의 어레이

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101272110B1 (ko) * 2007-08-03 2013-06-07 삼성코닝정밀소재 주식회사 질화갈륨 나노 로드 제조 방법 및 질화갈륨 나노 로드 발광소자
KR100956402B1 (ko) * 2008-02-15 2010-05-06 한양대학교 산학협력단 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자제조방법과 플래시 기억소자
US9224909B2 (en) 2009-08-26 2015-12-29 Samsung Electronics Co., Ltd. GaN based light emitting devices utilizing dispersion bragg reflection layer
US8476670B2 (en) 2009-08-26 2013-07-02 Samsung Electronics Co., Ltd. Light emitting devices and methods of manufacturing the same
US9793432B2 (en) 2009-08-26 2017-10-17 Samsung Electronics Co., Ltd. Light emitting devices and methods of manufacturing the same
WO2012047069A3 (ko) * 2010-10-07 2012-05-31 서울대학교산학협력단 발광소자 및 그 제조방법
US9166101B2 (en) 2010-10-07 2015-10-20 Snu R&Db Foundation Light-emitting element and method for manufacturing same
WO2012047069A2 (ko) * 2010-10-07 2012-04-12 서울대학교산학협력단 발광소자 및 그 제조방법
WO2012102539A3 (en) * 2011-01-25 2012-09-20 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
US9269776B2 (en) 2011-01-25 2016-02-23 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
US8709839B2 (en) 2011-06-14 2014-04-29 Samsung Electronics Co., Ltd. Method of fabricating semiconductor light emitting device
KR20230111004A (ko) * 2022-01-17 2023-07-25 고려대학교 산학협력단 GaN 반도체 구조물 및 이의 선택적 성장 방법
CN115842077A (zh) * 2023-02-10 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115842077B (zh) * 2023-02-10 2023-04-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
US7737429B2 (en) 2010-06-15
JP2006128627A (ja) 2006-05-18
KR100664986B1 (ko) 2007-01-09
JP4242372B2 (ja) 2009-03-25
US20090269909A1 (en) 2009-10-29
US20060091408A1 (en) 2006-05-04
US7981714B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
KR100664986B1 (ko) 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
RU2315135C2 (ru) Метод выращивания неполярных эпитаксиальных гетероструктур на основе нитридов элементов iii группы
KR101445810B1 (ko) 감소된 변형 발광층을 갖는 ⅲ-질화물 발광 디바이스
KR101636032B1 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5932664B2 (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2003152220A (ja) 半導体発光素子の製造方法および半導体発光素子
JP2010098336A (ja) ＧａＮ半導体発光素子及びその製造方法
JP2009525607A (ja) 窒化物半導体発光ダイオード及びその製造方法
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JPH11354842A (ja) ＧａＮ系半導体発光素子
KR101261629B1 (ko) 화합물 반도체 소자 제조 방법
JP5094493B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP4698053B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JPH11354840A (ja) ＧａＮ系量子ドット構造の製造方法およびその用途
CN107910411B (zh) 发光二极管及其制备方法
KR20080082326A (ko) 발광 다이오드 및 그 제조방법
KR100793443B1 (ko) 질화물계 화합물 반도체용 기판 구조체 및 그 제조방법
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
JP2001267243A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US20110095313A1 (en) Light emitting diode and manufacturing method thereof
JP4055763B2 (ja) 窒化ガリウム系化合物半導体及び半導体基板
KR100781772B1 (ko) 발광 다이오드 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8