JP2004515074A - コンプライアント基板を有する半導体構造物 - Google Patents

コンプライアント基板を有する半導体構造物 Download PDF

Info

Publication number
JP2004515074A
JP2004515074A JP2002547210A JP2002547210A JP2004515074A JP 2004515074 A JP2004515074 A JP 2004515074A JP 2002547210 A JP2002547210 A JP 2002547210A JP 2002547210 A JP2002547210 A JP 2002547210A JP 2004515074 A JP2004515074 A JP 2004515074A
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
buffer layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002547210A
Other languages
English (en)
Inventor
ラムダーニ、ジャマール
ヒルト、リンディ　エル．
デムコフ、アレクサンダー　エイ．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2004515074A publication Critical patent/JP2004515074A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

単結晶層を形成するためのコンプライアント基板を形成することによって、単結晶材料の高品質エピタキシャル層が、大口径シリコンウェハなどの単結晶基板の上部に形成される。コンプライアント基板を形成する一方法においては、先ずシリコンウェハ（２２）に順応バッファ層（２４）が形成される。この順応バッファ層は、酸化シリコンの非晶質界面層（２８）によってシリコンウェハから離間された単結晶酸化物層からなる。非晶質界面層はたわみを消散させて、高品質単結晶酸化物の順応バッファ層が成長できるようにする。順応バッファ層の格子は、下地シリコンウェハの格子と上部の単結晶材料層（２６）の格子との双方に整合している。順応バッファ層の格子と下地シリコン基板の格子との不整合は、非晶質界面層によって解消される。さらに、また、コンプライアント基板の形成の際に、サーファクタントを利用したエピタキシーの使用、単結晶酸化物への単結晶シリコンのエピタキシャル成長、及びジントル相物質のエピタキシャル成長が行なわれることがある。

Description

【０００１】
（分野）
本発明は一般に、半導体構造物及びデバイス、並びにこれらの製造方法に関する。より詳細には、本発明は、半導体構造物及びデバイス、並びに半導体材料、化合物半導体材料、及び金属や非金属などの他種材料のうちの少なくとも１つからなる単結晶材料層を有する半導体構造物、デバイス、及び集積回路の製造及び使用に関する。
【０００２】
（背景）
半導体デバイスは、導電層、絶縁層、及び半導体層の多層を有することが多い。この種の層においては、層の結晶化度（ｃｒｙｓｔａｌｌｉｎｉｔｙ）が向上するにつれて、その有益な特性が向上することがよくある。例えば、半導体層の電子移動度及びバンドギャップは、層の結晶化度の向上に伴って向上する。同様に、導電層の自由電子密度及び電子電荷の移動度と、絶縁膜又は誘電膜の電子エネルギーのリカバビリティ（ｒｅｃｏｖｅｒａｂｉｌｉｔｙ）とは、これら層の結晶化度が向上するにつれて向上する。
【０００３】
シリコン（Ｓｉ）などの異種材料基板に種々のモノリシック薄膜を成長させようという試みが長年にわたってなされてきた。しかし、種々のモノリシック層の最適な特性を得るには、結晶品質の高い単結晶膜が所望される。例えば、ゲルマニウム基板、シリコン基板及び各種の絶縁体基板に、種々の単結晶層を成長させようという試みがなされてきた。しかし、このような試みは大抵失敗に終わっている。これは、得られた結晶の結晶格子がホスト結晶との不整合が原因となり、単結晶材料層の結晶品質が低下することによる。
【０００４】
高品質単結晶材料からなる大面積薄膜を低コストで形成できれば、半導体材料のバルクウェハを使用するか、或いは半導体材料のバルクウェハに成長させたこの種の材料のエピタキシャル膜に半導体デバイスを形成する場合よりも、この膜に直接デバイスを、或いはこの膜を使用してデバイスを低コストで有利に製造できるようになる。また、シリコンウェハなどのバルクウェハ上に高品質単結晶材料薄膜を形成できれば、シリコンの最良の特性と高品質単結晶材料の最良の特性とをうまく利用した集積デバイス構造を実現できる。
【０００５】
したがって、異種の単結晶材料上に高品質単結晶膜すなわち層を形成させた半導体構造物、並びにこの種の構造を製造するためのプロセスに対する需要が存在する。換言すれば、下地基板の結晶方位と同じ結晶方位を有する単結晶膜を成長させた高品質の半導体構造物、デバイス及び集積回路の製造を目的とした真の２次元成長が可能となるように、高品質単結晶材料層とコンプライアントな単結晶基板を形成することに対する需要が存在する。この単結晶材料層は、半導体材料、化合物半導体材料、及び金属や非金属などの他種材料からなることがある。
【０００６】
本発明は例示のみを目的として記載されており、添付の図面に限定されない。下記の図面において、類似の要素には同一の参照符号が付されている。
図面中の要素は、簡潔を期して理解しやすいように描かれており、必ずしも実寸どおりではないことを当業者は理解する。例えば、本発明の種々の実施形態の理解を助けるべく、図面中の一部要素が、他の要素と比べて大きく記載されていることがある。
【０００７】
（図面の詳細説明）
図１は、本発明の一実施形態による半導体構造物２０の一部を示す模式断面図である。半導体構造物２０は、単結晶基板２２、単結晶材料からなる順応バッファ（ａｃｃｏｍｍｏｄａｔｉｎｇ　ｂｕｆｆｅｒ）層２４、及び単結晶材料層２６を有する。本明細書では、「単結晶」との用語は、半導体産業で一般的に用いられている意味を有するものとする。この用語は、単結晶又はほぼ単結晶の材料であって、半導体産業で一般的に用いられているシリコン又はゲルマニウム、或いはシリコンとゲルマニウムとの混合物からなる基板及びエピタキシャル層に一般的にみられる転移等の欠陥を比較的少量しか有さない材料を指す。
【０００８】
本発明の一実施形態によると、構造２０には、基板２２と順応バッファ層２４との間に非晶質介在層２８も存在する。また、構造２０には、順応バッファ層と単結晶材料層２６との間にテンプレート層３０が存在することもある。下記で詳細に記載するように、テンプレート層は、順応バッファ層上への単結晶材料層の成長を促進させる。この非晶質からなる介在層によって、順応バッファ層内のたわみが低減され、この結果、高品質結晶の順応バッファ層の成長が促される。
【０００９】
本発明の一実施形態によれば、基板２２は、単結晶の半導体ウェハ又は化合物半導体ウェハであり、好適には大口径ウェハである。このウェハは、例えば、周期表のＩＶ族の材料からなることがあり、好適にはＩＶＢ族の材料からなる。ＩＶ族の半導体材料の例として、シリコン、ゲルマニウム、シリコンとゲルマニウムとの混合物、シリコンと炭素との混合物、シリコンとゲルマニウムと炭素との混合物などがある。好適には、基板２２は、シリコン又はゲルマニウムを含有するウェハであり、最適には、半導体産業で用いられる高品質の単結晶シリコンウェハである。順応バッファ層２４は、好適には、下地基板にエピタキシャル成長させた単結晶の酸化物材料又は窒化物材料である。本発明の一実施形態によると、非晶質介在層２８は、層２４の成長中に基板２２を酸化させることによって、基板２２において基板２２と成長中の順応バッファ層との間の界面で成長する。非晶質介在層は、基板の格子定数とバッファ層の格子定数との差によって生じ得る単結晶順応バッファ層におけるたわみを緩和させる。本明細書では、格子定数との用語は、表面の平面において測定された格子をなす原子同士の間隔を指す。この種のたわみが非晶質介在層によって緩和されなければ、このたわみによって、順応バッファ層の結晶構造に欠陥が生じることがある。このように、順応バッファ層の結晶構造に欠陥が生じた場合、半導体材料、化合物半導体材料、又は金属又は非金属などの他種材料からなる単結晶材料層２６において、高品質な結晶構造を得ることが困難となる。
【００１０】
順応バッファ層２４は、好適には、単結晶の酸化物材料又は窒化物材料であり、下地基板と上を覆う材料層との結晶の親和性により選択される。例えば、この材料は、基板の格子構造や後に形成される単結晶材料層の格子構造と非常に近い格子構造を有する酸化物又は窒化物などであり得る。順応バッファ層に適した材料は、アルカリ土類金属チタネート、アルカリ土類金属ジルコネート、アルカリ土類金属ハフネート、アルカリ土類金属タンタレート、アルカリ土類金属ルテネート、アルカリ土類金属ニオベート、アルカリ土類金属バナデート、ペロブスカイト酸化物（例えば、アルカリ土類金属スズをベースとしたペロフスカイト）、ランタンアルミネート、酸化ランタンスカンジウム、酸化ガドリニウムなどの酸化金属である。また、窒化ガリウム、窒化アルミニウム、窒化ホウ素などの各種窒化物も順応バッファ層として使用することができる。これら材料の大半は絶縁体であるが、ストロンチウムルテネートのような導電体もある。一般に、これら材料は酸化金属又は窒化金属であり、より詳細にはこの種の酸化金属又は窒化金属は少なくとも２種類の金属元素を含有する。特定の用途においては、これらの酸化金属又は窒化金属は、３種類以上の金属元素を含有する。
【００１１】
非晶質界面層２８は、好適には基板２２の表面酸化によって形成された酸化物からなり、より好適には、酸化シリコンからなる。層２８は、基板２２の格子定数と順応バッファ層２４の格子定数との不整合に起因するたわみを十分緩和するために十分な膜厚を有する。層２８の膜厚は、通常約０．５〜５ｎｍである。
【００１２】
単結晶材料層２６の材料は、特定の構造又は特定の用途に合わせて適宜選択してもよい。例えば、層２６の単結晶材料は、ＩＩＩＡ元素及びＶＡ族元素（ＩＩＩ−Ｖ族半導体化合物）、ＩＩＩ−Ｖ族化合物の混合物、ＩＩ族（Ａ又はＢ）元素及び第ＶＩＡ族元素（ＩＩ−ＶＩ族半導体化合物）、並びにＩＩ−ＶＩ族化合物の混合物のうちから、特定の半導体構造に応じて選択された化合物半導体であり得る。例えば、ガリウム砒素（ＧａＡｓ）、ガリウムインジウム砒素（ＧａＩｎＡｓ）、ガリウムアルミニウム砒素（ＧａＡｌＡｓ）、インジウムリン（ＩｎＰ）、カドミウムイオウ（ＣｄＳ）、カドミウム水銀テルル（ＣｄＨｇＴｅ）、亜鉛セレン（ＺｎＳｅ）、亜鉛イオウセレン（ＺｎＳＳｅ）などである。しかし、単結晶材料層２６は、半導体構造、デバイス及び集積回路の少なくともいずれかの形成に使用される他の半導体材料、金属又は非金属材料からなることもある。
【００１３】
テンプレート３０に適した材料を下記に記載する。適切なテンプレート材料は、選択された部位において、順応バッファ層２４の表面と化学的に結合して、単結晶材料層２６がエピタキシャル成長するための核を形成する。使用されるテンプレート層３０の膜厚は、約１〜約１０層の単分子層である。
【００１４】
図２は、本発明の別の実施形態による半導体構造４０の部分模式断面図である。構造４０は、付加的なバッファ層３２が、順応バッファ層２４と単結晶材料層２６との間に存在するという点を除いて、上記した半導体構造物２０と同じである。詳細には、付加的なバッファ層は、テンプレート層３０と上部に存在する単結晶材料層との間に存在する。この付加的なバッファ層は、単結晶材料層２６が半導体材料又は化合物半導体材料からなる場合は、半導体材料又は化合物半導体材料からなり、順応バッファ層の格子定数が上部の単結晶半導体又は化合物半導体材料層の格子定数と適切に整合しない場合に、格子補償（ｌａｔｔｉｃｅ　ｃｏｍｐｅｎｓａｔｉｏｎ）を提供する。
【００１５】
図３は、さらに本発明の別の実施形態による半導体構造３４の部分模式断面図である。構造３４では、順応バッファ層２４及び非晶質界面層２８の代わりに非晶質層３６が使用されている点と、付加的な単結晶層３８が存在する点とを除けば構造２０と同じである。
【００１６】
下記に詳細に記載するように、非晶質層３６は、先ず順応バッファ層及び非晶質界面層を上記した方法と同様の方法によって形成することで形成される。次に、エピタキシャル成長によって、単結晶順応バッファ層の上部に単結晶層３８を形成する。その後、順応バッファ層をアニール工程で処理し、単結晶順応バッファ層を非晶質層に転換させる。この方法により形成された非晶質層３６は、順応バッファ層の材料と界面層の材料とからなり、かつ非晶質層は、合金化されていることもあればされていないこともある。このため、層３６は、１層又は２層の非晶質層からなることがある。基板２２と付加的な単結晶層２６（層３８に続いて形成される）との間に非晶質層３６を形成することによって、層２２と層３８との間の応力が緩和され、後続の工程（単結晶材料層２６の形成など）のための真のコンプライアント基板（ｃｏｍｐｌｉａｎｔ　ｓｕｂｓｔｒａｔｅ）が提供される。
【００１７】
図１，２に関して上記した工程は、単結晶基板に単結晶材料層を成長させる場合に適する。しかし、図３に関して上記した工程では、単結晶順応バッファ層から非晶質酸化物層への転換が行なわれており、層２６のたわみが緩和されるため、単結晶材料層の成長に一層適することがある。
【００１８】
付加的な単結晶層３８は、単結晶材料層２６又は付加的なバッファ層３２に関して本明細書において記載した材料のうちのいずれかを含有することがある。例えば、単結晶材料層２６が半導体材料又は化合物半導体材料からなる場合、層３８はＩＶ族の単結晶材料、又は単結晶の化合物半導体材料からなることがある。
【００１９】
本発明の一実施形態によると、付加的な単結晶層３８は、層３６の形成時にはアニールキャップとして、その後行なわれる単結晶層２６の形成時にはテンプレートとして作用する。したがって、層３８の膜厚は、好適には、層２６の成長に適したテンプレートを提供するために十分厚い（少なくとも一単分子層）必要があると同時に、層３８がほぼ無欠陥の単結晶材料として形成されるように十分に薄い必要がある。
【００２０】
本発明の別の実施形態によれば、付加的な単結晶層３８は単結晶材料（単結晶層２６に関して上記した材料など）からなり、層３８内でデバイスが形成されるために十分な膜厚を有する。この場合、本発明による半導体構造には単結晶材料層２６が含まれない。換言すれば、本実施形態による半導体構造では、非晶質酸化物層３６の上部に１層の単結晶層しか設けられていない。
【００２１】
下記に、本発明の種々の実施形態による構造２０，４０，３４において有用な材料の組み合わせの例を記載するが、これらは限定的ではなく、例示的なものである。これらの実施例は例示のみを目的としており、本発明をこれらの実施例のみに限定するように意図するものではない。
【００２２】
（実施例１）
本発明の一実施形態によると、単結晶基板２２は、（１００）配向のシリコン基板である。このシリコン基板は、例えば、相補型金属酸化膜半導体（ＣＭＯＳ）集積回路の製造に一般的に使用される直径約２００〜３００ｍｍのシリコン基板などであり得る。本発明の本実施形態によれば、順応バッファ層２４は、ＳｒｚＢａ１−ｚＴｉＯ３の単結晶層であり、ｚは０〜１の範囲の任意の値を取る。非晶質介在層は、シリコン基板と順応バッファ層との界面に形成された酸化シリコン（ＳｉＯｘ）の層である。ｚの値は、少なくとも１つの格子定数が、その後形成される層２６の格子定数に近づくように選択される。順応バッファ層の膜厚は、約２〜約１００ナノメートル（ｎｍ）であり得、好適には約５ｎｍである。一般に、順応バッファ層は、基板と化合物半導体層とを絶縁し、所望の電子特性及び光学特性を達成するために十分な膜厚を有することが望ましい。通常、層の膜厚が１００ｎｍを超えると、不必要に費用がかさむ割に利点が得られなくなるが、厚い層を適宜形成してもよい。酸化シリコンの非晶質介在層の膜厚は約０．５〜５ｎｍであり得、好適には約１〜２ｎｍである。
【００２３】
本発明による本実施形態においては、単結晶材料層２６は、ガリウム砒素（ＧａＡｓ）又はアルミニウムガリウム砒素（ＡｌＧａＡｓ）の化合物半導体層であり、その膜厚は約１ｎｍ〜約１００マイクロメートル（μｍ）で、好適には約０．５μｍ〜１０μｍである。一般に、この膜厚は、層の形成用途によって決まる。単結晶酸化物へのガリウム砒素又はアルミニウムガリウム砒素のエピタキシャル成長を促進させるために、この酸化物層がキャップされてテンプレート層が形成される。テンプレート層は、好適には、１〜１０層の単分子層のＴｉ−Ａｓ、Ｓｒ−Ｏ−Ａｓ、Ｓｒ−Ｇａ−Ｏ、又はＳｒ−Ａｌ−Ｏである。好適な実施形態では、Ｔｉ−Ａｓ又はＳｒ−Ｇａ−Ｏの１〜２層の単分子層によって、ＧａＡｓ層を適切に成長させることができた。
【００２４】
（実施例２）
本発明の別の実施形態によると、単結晶基板２２は、上記したシリコン基板である。順応バッファ層は、立方晶系又は斜方晶系のストロンチウム又はバリウムのジルコネート又はハフネートの単結晶酸化物であり、これに加えてシリコン基板と順応バッファ層との間の界面に形成された酸化シリコンの非晶質介在層が存在する。順応バッファ層は、適切な結晶品質と表面品質とを達成するために約２〜１００ｎｍの膜厚、好適には少なくとも５ｎｍの膜厚を有し、単結晶のＳｒＺｒＯ３、ＢａＺｒＯ３、ＳｒＨｆＯ３、ＢａＳｎＯ３又はＢａＨｆＯ３からなる。ＢａＺｒＯ３の単結晶酸化物層は、例えば約７００℃の温度で形成され得る。得られた酸化物の結晶格子構造は、基板シリコンの格子構造に対して４５°回転している。
【００２５】
上記のジルコネート材料又はハフネート材料からなる順応バッファ層は、インジウムリン（ＩｎＰ）系の化合物半導体材料からなる単結晶材料層を成長させる場合に適している。この系においては、化合物半導体材料は、例えば、膜厚約１．０ｎｍ〜１０μｍのインジウムリン（ＩｎＰ）、インジウムガリウム砒素（ＩｎＧａＡｓ）、アルミニウムインジウム砒素，（ＡｌＩｎＡｓ）、又はアルミニウムガリウムインジウム砒素リン（ＡｌＧａＩｎＡｓＰ）であり得る。この構造のための適切なテンプレートは、ジルコニウム−砒素（Ｚｒ−Ａｓ）、ジルコニウム−リン（Ｚｒ−Ｐ）、ハフニウム−砒素（Ｈｆ−Ａｓ）、ハフニウム−リン（Ｈｆ−Ｐ）、ストロンチウム−酸素−砒素（Ｓｒ−Ｏ−Ａｓ）、ストロンチウム−酸素−リン（Ｓｒ−Ｏ−Ｐ）、バリウム−酸素−砒素（Ｂａ−Ｏ−Ａｓ）、インジウム−ストロンチウム−酸素（Ｉｎ−Ｓｒ−Ｏ）、又はバリウム−酸素−リン（Ｂａ−Ｏ−Ｐ）の１〜１０層の単分子層であり、好適にはこれら材料の１〜２層の単分子層である。バリウムジルコネートからなる順応バッファ層の例では、この表面は、１〜２層のジルコニウム単分子層で終端しており、その後、１〜２層の砒素単分子層を堆積して、Ｚｒ−Ａｓテンプレートを形成する。このテンプレート層に、インジウムリン系の化合物半導体材料の単結晶層が形成される。得られた化合物半導体材料の格子構造は、順応バッファ層の格子構造に対して４５°回転しており、（１００）のＩｎＰに対する格子不整合は２．５％未満で、好適には約１．０％未満である。
【００２６】
（実施例３）
本発明のさらに別の実施形態によると、ＩＩ−ＶＩ族材料からなり、シリコン基板の上部の単結晶材料エピタキシャル膜に適する構造が提供される。上記のように、基板は、好適にはシリコンウェハである。順応バッファ層に適する材料は、ＳｒｘＢａ１−ｘＴｉＯ３であり、ｘは０〜１の範囲の任意の値を取る。この膜厚は約２〜１００ｎｍであり、好適には約５〜１５ｎｍである。単結晶層が化合物半導体材料からなる場合、このＩＩ−ＶＩ族化合物半導体材料は、例えば、亜鉛セレン（ＺｎＳｅ）又は亜鉛イオウセレン（ＺｎＳＳｅ）であり得る。この材料系に適したテンプレートは、亜鉛−酸素（Ｚｎ−Ｏ）の１〜１０層の単分子層であり、この後に１〜２層の単分子層の亜鉛の付加的な層が形成され、表面において亜鉛がセレン化される。別法として、テンプレートは例えばストロンチウム−イオウ（Ｓｒ−Ｓ）の１〜１０層の単分子層であり、これに続いてＺｎＳｅＳが形成される。
【００２７】
（実施例４）
本発明の本実施形態は、図２に示す構造４０の実施例である。基板２２、順応バッファ層２４、及び単結晶材料層２６は、実施例１に記載したものと同じであり得る。さらに、付加的なバッファ層３２は、順応バッファ層と単結晶材料との結晶格子不整合に起因するたわみを緩和させる。バッファ層３２は、ゲルマニウム、ＧａＡｓ、アルミニウムガリウム砒素（ＡｌＧａＡｓ）、インジウムガリウムリン（ＩｎＧａＰ）、アルミニウムガリウムリン（ＡｌＧａＰ）、インジウムガリウム砒素（ＩｎＧａＡｓ）、アルミニウムインジウムリン（ＡｌＩｎＰ）、ガリウム砒素リン（ＧａＡｓＰ）、又はインジウムガリウムリン（ＩｎＧａＰ）の歪補償型超格子の層である。本実施形態の一態様によると、バッファ層３２はＧａＡｓｘＰ１−ｘの超格子であり、ｘは０〜１の範囲の任意の値を取る。別の態様によれば、バッファ層３２はＩｎｙＧａ１−ｙＰ超格子であり、ｙは０〜１の範囲の任意の値を取る。ｘ又はｙの値を適宜変更すると、最上部から最下部にかけて超格子全体にわたって格子定数を変化させて、下地酸化物と上部の単結晶材料（本実施例においては化合物半導体材料）との格子定数を整合させることができる。他の化合物半導体材料（上記したものなど）についても、同様に組成を変化させることによって層３２の格子定数を調整することができる。超格子の膜厚は約５０〜５００ｎｍであり得、好適には約１００〜２００ｎｍである。本構造のためのテンプレートは、実施例１に記載したものと同じであり得る。別法として、バッファ層３２は、膜厚１〜５０ｎｍの単結晶ゲルマニウムの層であり得、好適にはこの膜厚は約２〜２０ｎｍである。ゲルマニウムのバッファ層を使用する場合、膜厚が約１単分子層のゲルマニウム−ストロンチウム（Ｇｅ−Ｓｒ）又はゲルマニウム−チタン（Ｇｅ−Ｔｉ）テンプレート層を形成して、その後形成する単結晶材料層（本実施例の場合は化合物半導体材料）の成核部位として使用することができる。形成した酸化物層を、その後堆積する単結晶ゲルマニウムの成核部位となるストロンチウム又はチタンの単分子層によってキャップする。ストロンチウム又はチタンの単分子層は、ゲルマニウムの第１単分子層が結合し得る成核部位となる。
【００２８】
（実施例５）
本実施例もまた、図２に示す構造４０において有益な材料を示すものである。基板材料２２、順応バッファ層２４、単結晶材料層２６及びテンプレート層３０は、上記の実施例２と同じであり得る。このほか、本例においては、順応バッファ層と上部の単結晶材料層との間に付加的なバッファ層３２が追加されている。別の単結晶材料であるこのバッファ層は、本例では半導体材料からなり、インジウムガリウム砒素（ＩｎＧａＡｓ）又はインジウムアルミニウム砒素（ＩｎＡｌＡｓ）の勾配層であり得る。本実施形態の一態様によると、付加的なバッファ層３２はＩｎＧａＡｓからなり、インジウム組成は０〜約５０％の範囲の値をとる。このバッファ層の膜厚は、好適には約１０〜３０ｎｍである。バッファ層の組成をＧａＡｓからＩｎＧａＡｓに変えることによって、下地の単結晶酸化物材料と上部の単結晶材料層（本実施例においては化合物半導体材料）との間の結晶格子の整合が達成される。上記のバッファ層は、順応バッファ層２４と単結晶材料層２６との間に結晶格子の不整合が存在する場合に特に有利である。
【００２９】
（実施例６）
本実施例は、図３に示す構造３４において有用な材料の例を示す。基板材料２２、テンプレート層３０及び単結晶材料層２６は、実施例１に関して上記したものと同じであり得る。
【００３０】
非晶質層３６は、非晶質介在層材料（上記した層２８の材料など）と順応バッファ層材料（上記した層２４の材料など）との組み合わせから適切に構成される非晶質酸化物層である。例えば、非晶質層３６は、ＳｉＯｘとＳｒｚＢａ１−ｚＴｉＯ３（ｚは０〜１の範囲の任意の値を取る）との組み合わせからなることがあり、この両者はアニール工程の間に少なくとも部分的に化合して、非晶質酸化物層３６が形成される。
【００３１】
非晶質層３６の膜厚は用途によって異なることがあり、層３６の所望の絶縁特性、及び層２６を構成する結晶材料などの要因によって決まることがある。本実施形態の一態様によると、層３６の膜厚は約２ｎｍ〜約１００ｎｍ、好適には約２〜１０ｎｍ、さらに好適には約５〜６ｎｍである。
【００３２】
層３８は、単結晶材料からなり、順応バッファ層２４の形成に使用される材料などの単結晶酸化物材料の上部にエピタキシャル成長されることがある。本発明の一実施形態によると、層３８は、層２６を形成する材料と同じ材料からなることがある。例えば、層２６がＧａＡｓを含有し、層３８もＧａＡｓを含有することがあり。しかし、本発明の他の実施形態によると、層３８が、層２６に使用される以外の材料を含有することもある。本発明の一実施形態によると、層３８の膜厚は、約１単分子層〜約１００ｎｍである。
【００３３】
図１〜３において、基板２２は、単結晶シリコン基板又はガリウム砒素基板などの単結晶基板である。この単結晶基板の結晶構造は、格子定数と結晶方位とによって特徴付けられる。同様に、順応バッファ層２４もまた単結晶材料であり、単結晶材料の格子は、格子定数と結晶方位とによって特徴付けられる。順応バッファ層の格子定数と単結晶基板の格子定数とは、ほぼ整合するか、或いは一方の結晶方位が他の結晶方位に対して相対回転したときに、両者の格子定数がほぼ整合する必要がある。本明細書では「ほぼ等しい」及び「ほぼ整合する」との用語は、下地層に高品質結晶層が成長可能なように両者の格子定数が十分近いことを意味する。
【００３４】
図４は、成長させて得る高品質結晶層の達成可能な膜厚と、ホスト結晶の格子定数及び成長結晶の格子定数の不整合との関係を関数として示すグラフである。曲線４２は、高品質結晶材料の境界を示す。曲線４２の右側の領域は、層に多くの欠陥を有する場合を表す。格子不整合が全くない場合、ホスト結晶に無限の膜厚を有する高品質エピタキシャル層を理論上は成長させることが可能である。格子不整合が増大するのに伴って、達成可能な高品質結晶層の膜厚が急激に減少する。例えば、ホスト結晶の格子定数と成長層の格子定数との不整合が約２％を超えると、約２０ｎｍを超える単結晶エピタキシャル層を得るのは不可能となる。
【００３５】
本発明の一実施形態によると、基板２２は、（１００）又は（１１１）配向の単結晶シリコンウェハであり、順応バッファ層２４は、ストロンチウムバリウムチタネートの層である。チタネート材料の結晶方位をシリコン基板ウェハの結晶方位に対して４５°回転させることによって、この２種類の材料の格子定数をほぼ整合させることができる。本実施形態においては、この構造に非晶質界面層２８を付加することによって、酸化シリコン層の膜厚が十分であれば、ホストシリコンウェハとチタネート層との間の格子定数の不整合に起因するチタネート単結晶層内のたわみがこの層により緩和される。この結果、本発明の一実施形態によって、高品質かつ厚い単結晶チタネート層が達成され得る。
【００３６】
図１〜３において、層２６は、エピタキシャル成長させた単結晶材料層であり、この結晶材料も格子定数と結晶方位とによって特徴付けられる。本発明の一実施形態によると、層２６の格子定数は、基板２２の格子定数とは異なる。エピタキシャル成長させた単結晶層の品質結晶を向上させるには、順応バッファ層の結晶品質が高くなければならない。さらに、層２６の品質結晶を向上させるには、ホスト結晶の格子定数（この例では単結晶順応バッファ層）と成長させる結晶の格子定数とがほぼ整合している必要がある。材料を適切に選択することによって、ホスト結晶の結晶方位に対して成長結晶の結晶方位を回転させ、両者の格子定数を整合させることが可能である。例えば、成長させる結晶がガリウム砒素、アルミニウムガリウム砒素、亜鉛セレン、又は亜鉛イオウセレンであり、順応バッファ層が単結晶ＳｒｘＢａ１−ｘＴｉＯ３である場合、２つの材料の結晶格子定数をほぼ整合させることが可能である。この場合、成長層の結晶方位は、ホスト単結晶酸化物の結晶方位に対して４５°回転している。同様に、ホスト材料が、ストロンチウム又はバリウムのジルコネート、或いはストロンチウム又はバリウムのハフネート、又は酸化バリウムスズであり、化合物半導体層が、インジウムリン、ガリウムインジウム砒素、或いはアルミニウムインジウム砒素である場合、成長結晶層をホスト酸化物結晶に対して４５°回転させることによって、両者の結晶格子定数をほぼ整合させることができる。一実施形態においては、ホスト酸化物と成長させる単結晶材料層との間に結晶半導体バッファ層を設けることによって、格子定数のわずかな不整合から起因し得る、単結晶材料層内のたわみを緩和させることができる。この結果、成長単結晶材料層の結晶品質が向上する。
【００３７】
以下に、図１〜３に示す構造などの半導体構造を製造するための本発明の一実施形態による工程の例を記載する。この工程では先ず、シリコン又はゲルマニウムからなる単結晶半導体基板が提供される。この半導体基板は（１００）配向のシリコンウェハである。この基板は、好適には軸上に配向しているが、最大で約４°だけ軸からずれていてもよい。半導体基板は、少なくとも一部にベア表面を有するが、下記のように、基板の他の部分は他の構造を含んでいてもよい。本明細書において「ベア（ｂａｒｅ）」との用語は、基板の一部表面が洗浄され、酸化物、汚染物質又はその他の異物が除去されている状態を指す。公知のように、ベアシリコンは極めて反応性が高く、自然酸化物が容易に生成される。「ベア」との用語は、この種の自然酸化物を含むように意図される。薄い酸化シリコン層を半導体基板に意図的に成長させてもよいが、この種の酸化物は、本発明による工程に必須ではない。単結晶基板の上部に単結晶酸化物層をエピタキシーにより成長させるためには、先に自然酸化物層を除去して、下地基板の結晶構造を露出させる必要がある。下記のプロセスは、好適には分子線エピタキシー（ＭＢＥ）によって実施されるが、本発明によれば他のエピタキシャルプロセスを使用することができる。ストロンチウム、バリウム、ストロンチウムとバリウムとの混合物、又は他のアルカリ土類金属、又はアルカリ土類金属の混合物の薄い層をＭＢＥ装置内で熱堆積することによって、この自然酸化物が除去され得る。ストロンチウムを使用する場合、堆積後に基板を約８５０℃に熱して、ストロンチウムと自然酸化シリコン層とを反応させる。ストロンチウムによって酸化シリコンが還元されて、酸化シリコンのない表面が得られる。得られた表面はストロンチウム、酸素及びシリコンからなり、規則的な２×１構造がみられる。この規則的な２×１構造は、上部の単結晶酸化物の層が規則的に成長するためのテンプレートとなる。このテンプレートは、上部層の結晶成長を促す核を形成するために必要な化学特性及び物理特性を提供する。
【００３８】
本発明の別法による実施形態によると、自然酸化シリコンを還元して、酸化ストロンチウム、酸化ストロンチウムバリウム又は酸化バリウムなどのアルカリ土類金属酸化物を基板表面にＭＢＥによって低温で堆積させた後に、この構造を約８５０℃に加熱して、基板表面に単結晶酸化物層を成長させることがある。この温度においては、酸化ストロンチウムと自然酸化シリコンとの間で固体反応が生じ、自然酸化シリコンが還元されて、基板表面にストロンチウム、酸素及びシリコンの規則的な２×１構造が得られる。ここでも、この構造は、後に行なわれる単結晶酸化物層が規則的に成長するためのテンプレートとなる。
【００３９】
本発明の一実施形態によれば、基板表面から酸化シリコンが除去された後に、基板が約２００〜８００℃に冷却されて、分子線エピタキシーによってテンプレート層にストロンチウムチタネートの層が形成される。ＭＢＥ工程では、最初にＭＢＥ装置のシャッターを開き、ストロンチウム源、チタン源及び酸素源に曝露させる。ストロンチウムとチタンの比はほぼ１：１である。酸素分圧の初期値は、化学量論的（ｓｔｏｃｈｉｏｍｅｔｒｉｃ）ストロンチウムチタネートを約０．３〜０．５ｎｍ／分の成長速度で成長させるための最小の値に設定する。ストロンチウムチタネートの成長が開始されたら、酸素の分圧を初期の最小値よりも高くする。酸素分圧が高い場合、下地基板と成長中のストロンチウムチタネート層との界面で非晶質酸化シリコン層が成長する。成長中のストロンチウムチタネート層から界面へと酸素が拡散し、界面の下地基板の表面において酸素とシリコンとが反応することで、酸化シリコン層が成長していく。ストロンチウムチタネートは、下地基板の規則的な２×１結晶構造に対して４５°回転した結晶方位を有する規則的な単結晶として成長する。シリコン基板と成長中の結晶との格子定数のわずかな不整合により生ずるストロンチウムチタネート層のたわみが、非晶質酸化シリコン介在層において緩和される。
【００４０】
ストロンチウムチタネート層を所望の膜厚まで成長させた後に、単結晶ストロンチウムチタネートがテンプレート層によってキャップされる。このテンプレート層は、続けて形成される所望の単結晶材料からなるエピタキシャル層に導電する。例えば、ストロンチウムチタネートの単結晶層をＭＢＥによって成長させた後に、ガリウム砒素の単結晶化合物半導体材料層を成長させるために、１〜２層の単分子層チタン、１〜２層の単分子層チタン−酸素又は、１〜２層の単分子層ストロンチウム−酸素を成長させることによって、ストロンチウムチタネートの単結晶層をキャップすることがある。このキャップ層を生成した後に砒素が堆積されて、Ｔｉ−Ａｓ結合、Ｔｉ−Ｏ−Ａｓ結合、又はＳｒ−Ｏ−Ａ結合が形成される。これらのいずれかは、ガリウム砒素単結晶層の堆積及び形成のための適切なテンプレートとなる。テンプレートを形成したのちに、ガリウムが導入されて、砒素との反応が生じてガリウム砒素が形成される。別法として、キャップ層にガリウムを堆積して、Ｓｒ−Ｏ−Ｇａ結合を形成させた後に、砒素をガリウムと共に導入してＧａＡｓを形成させてもよい。
【００４１】
図５は、本発明による一実施形態により製造された半導体材料の高分解能透過型電子顕微鏡（ＴＥＭ）写真である。単結晶ＳｒＴｉＯ３の順応バッファ層２４は、シリコン基板２２にエピタキシーによって成長させたものである。この成長工程の間に、格子不整合に起因するたわみを緩和させる非晶質界面層２８が形成された。次に、テンプレート層３０を使用してＧａＡｓ化合物半導体層２６がエピタキシーによって成長させた。
【００４２】
図６は、順応バッファ層２４を使用してシリコン基板２２に堆積させた、ＧａＡｓを含有するＧａＡｓ単結晶層２６を有する構造のＸ線回折スペクトルである。スペクトルのピークから、順応バッファ層２４とＧａＡｓ化合物半導体層２６とは、（１００）に配向した結晶であることがわかる。
【００４３】
図２の構造は、付加的なバッファ層の堆積工程を上記工程に追加することによって形成され得る。単結晶材料層が堆積される前に、テンプレート層の上部にバッファ層が形成される。バッファ層が、化合物半導体の超格子からなる単結晶材料層である場合、上記のテンプレートにこの種の超格子がＭＢＥなどによって形成されることがある。別法として、バッファ層がゲルマニウム層からなる単結晶材料層の場合、ストロンチウム又はチタンの終端層でストロンチウムチタネート単結晶層をキャップするように上記工程を変更して、その後ゲルマニウムを堆積し、ゲルマニウムとストロンチウム又はチタンとを反応させてもよい。次に、ゲルマニウムバッファ層をこのテンプレートの上に直接堆積させてもよい。
【００４４】
図３の構造３４は、上記したように基板２２に非晶質酸化物層を成長させて順応バッファ層を形成して、順応バッファ層の上部に半導体層３８を成長させることによって形成され得る。次に、順応バッファ層と非晶質酸化物層とをアニール工程で十分に処理する。これによって、順応バッファ層の結晶構造が単結晶から非晶質に変化して非晶質層が形成され、非晶質酸化物層と変換後の非晶質順応バッファ層とが単一の非晶質酸化物層３６となる。次に、層３８の上部に層２６を成長させる。別法として、層２６を成長させた後に、アニール工程を実施してもよい。
【００４５】
本実施形態の一態様によると、層３６は、基板２２、順応バッファ層、非晶質酸化物層及び単結晶層３８を、ピーク温度約７００℃〜約１０００℃、プロセス時間約５秒〜約１０分の急速熱アニール工程で処理することで形成される。しかし、本発明によると、他の適切なアニール工程を使用して、順応バッファ層を非晶質層に変換してもよい。例えば、レーザーアニール工程、電子線アニール工程、又は「従来の」熱アニール工程（適切な環境において）を使用して、層３６を形成することができる。従来の熱アニール工程を使用して層３６を形成する場合、アニール工程中に層３８が分解されるのを防止するために、層３０の少なくとも１つの構成要素の圧力を上げる必要がある。例えば、層３８にＧａＡｓが含まれる場合、好適にはアニール環境において砒素の圧力を上げて、層３８の分解を緩和させる。
【００４６】
上記したように、構造３４中の層３８は、層３２又は層２６のいずれかに適した任意の材料を含有し得る。したがって、層３２又は層２６に関して上記した任意の堆積方法又は成長方法を使用して、層３８を堆積することができる。
【００４７】
図７は、図３の本発明の実施形態によって製造された半導体材料の高分解能ＴＥＭ像である。本実施形態によれば、単結晶ＳｒＴｉＯ３からなる順応バッファ層は、エピタキシーによってシリコン基板に形成される。上記したように、この成長プロセスの間に非晶質界面層が形成される。続いて、順応バッファ層にＧａＡｓ化合物半導体層からなる付加的な単結晶層３８が形成され、順応バッファ層がアニール工程で処理されて非晶質酸化物層３６が形成される。
【００４８】
図８に、ＧａＡｓ化合物半導体層と、シリコン基板２２に形成された非晶質酸化物層３６とからなる付加的な単結晶層３８を有する構造のＸ線回折スペクトルを示す。スペクトルのピークから、ＧａＡｓ化合物半導体層３８は（１００）に配向した単結晶であり、４０〜５０°のピークがないことから層３６は非晶質であることがわかる。
【００４９】
上記の工程は、シリコン基板、上部を覆う酸化物層、及びガリウム砒素化合物半導体層からなる単結晶材料層を有する半導体構造を分子線エピタキシープロセスによって形成するための工程である。しかし、この工程は、化学気相成長法（ＣＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）、マイグレーションエンハンストエピタキシー（ＭＥＥ）、原子層エピタキシー（ＡＬＥ）、物理気相成長法（ＰＶＤ）、化学溶液堆積法（ＣＳＤ）、パルスレーザー堆積法（ＰＬＤ）などの工程によっても実施され得る。さらに、同様の工程によって、アルカリ土類金属のチタネート、ジルコネート、ハフネート、タンタレート、バナデート、ルテネート、ニオベート、ペロブスカイト酸化物（例えば、アルカリ土類金属スズをベースとしたペロフスカイト）、ランタンアルミネート、酸化ランタンスカンジウム、酸化ガドリニウムなどからなる他の単結晶順応バッファ層を形成してもよい。さらに、その他のＩＩＩ−Ｖ族単結晶化合物半導体、ＩＩ−ＶＩ族単結晶化合物半導体、半導体、金属及び非金属からなる単結晶材料層を、単結晶酸化物の順応バッファ層の上部にＭＢＥなどのプロセスによって形成してもよい。
【００５０】
単結晶材料層及び単結晶酸化物の順応バッファ層の種々の変形例の各々では、単結晶材料層の成長を開始させるための適切なテンプレートが使用される。例えば、順応バッファ層がアルカリ土類金属のジルコネートの場合、酸化物層をジルコニウムの薄い層によってキャップすることがある。ジルコニウムの堆積後に、ジルコニウムと反応させてインジウムガリウム砒素、インジウムアルミニウム砒素、又はインジウムリンを各々生成するための前駆物質として砒素又はリンを堆積してもよい。同様に、単結晶酸化物の順応バッファ層がアルカリ土類金属ハフネートの場合、酸化物層をハフニウムの薄い層でキャップしてもよい。ハフニウムの堆積後に、ハフニウムと反応させてインジウムガリウム砒素、インジウムアルミニウム砒素、又はインジウムリンの層を各々成長させるための前駆物質として砒素又はリンを堆積してもよい。同様に、ストロンチウムチタネートを、ストロンチウムの層又はストロンチウムと酸素との層でキャップしても、バリウムチタネートの層をバリウムの層又はバリウムと酸素との層によってキャップしてもよい。これらを堆積した後に、砒素又はリンを堆積してキャップ材料と反応させて、インジウムガリウム砒素、インジウムアルミニウム砒素、又はインジウムリンなどの化合物半導体からなる単結晶材料層の堆積を行なうためのテンプレートを形成する。
【００５１】
図９Ａ〜９Ｄは、本発明の別の実施形態によるデバイス構造の形成過程を示す模式断面図である。図１〜３に関して上記した実施形態と同様に、本発明の本実施形態では、単結晶酸化物（図１，２に関して記載した順応バッファ層２４や、図３に関して記載した非晶質層３６など）のエピタキシャル成長工程と、テンプレート層３０の形成とを利用したコンプライアント基板の形成工程とが行なわれる。しかし、図９Ａ〜９Ｄの実施形態では、単結晶材料の層毎の成長を促進させるサーファクタント（ｓｕｒｆｅｃｔａｎｔ）を含有するテンプレートが使用される。
【００５２】
図９Ａでは、基板５２の、基板５２と成長中の順応バッファ層５４との間の界面に非晶質介在層５８が形成される。この層は、好適には単結晶酸化物層であり、層５４の成長中に基板５２を酸化させることによって形成される。層５４は、好適にはＳｒｚＢａｌ−ｚＴｉＯ３の単結晶層などの単結晶酸化物材料であり、ｚは０〜１の範囲の任意の値を取る。しかし、層５４は、図１〜２の層２４に関して上記した任意の化合物、並びに図１，２の層２４，２８から形成される図３の層３６に関して上記した任意の化合物からなることもある。
【００５３】
層５４は、図９Ａでハッチ線５５として示されるストロンチウム（Ｓｒ）終端表面を伴って形成される。この後に図９Ｂ，９Ｃに示すように、サーファクタント層６１とキャップ層６３とからなるテンプレート層６０が形成される。サーファクタント層６１は、Ａｌ、Ｉｎ及びＧａなどの元素からなることがあるがこれらに限定されない。しかし、最適な結果を得るためには、サーファクタント層６１の組成は、層５４の組成と、上部の単結晶材料層とによって決まる。一実施形態においては、アルミニウム（Ａｌ）をサーファクタント層６１に使用して、層５４の表面と表面エネルギーとを変化させる。好適には、図９Ｂに示すようにサーファクタント層６１は、層２４に分子線エピタキシー（ＭＢＥ）によって１〜２層の単分子層が得られるまでエピタキシャル成長される。しかし、化学気相成長法（ＣＶＤ）、有機金属化学気相成長法（ＭＯＣＶＤ）、マイグレーションエンハンストエピタキシー（ＭＥＥ）、原子層エピタキシー（ＡＬＥ）、物理気相成長法（ＰＶＤ）、化学溶液堆積法（ＣＳＤ）、パルスレーザー堆積法（ＰＬＤ）などのエピタキシー工程も実施され得る。
【００５４】
次に、サーファクタント層６１を砒素などのハロゲン（ａ ｈａｌｏｇｅｎ ｓｕｃｈ ａｓ ａｒｓｅｎｉｃ ）に曝して、図９Ｃに示すようにキャップ層６３を形成する。サーファクタント層６１を元素Ａｓ、Ｐ、ＳｂやＮなどの種々の材料に曝すことによってキャップ層６３を形成し得るが、これらの材料に限定されない。サーファクタント層６１とキャップ層６３とが共にテンプレート層６０を形成する。
【００５５】
単結晶材料層６６は、本実施例においてはＧａＡｓなどの化合物半導体であり、ＭＢＥ、ＣＶＤ、ＭＯＣＶＤ、ＭＩＥＥ、ＡＬＥ、ＰＶＤ、ＣＳＤ、ＰＬＤ等によって堆積されて、図９Ｄに示す最終構造が形成される。
【００５６】
図１０Ａ〜１０Ｄに、図９Ａ〜９Ｄに示す本発明の実施形態に従って形成された化合物半導体構造の取り得る分子結合構造を示す。より詳細には、図１０Ａ〜１０Ｄは、サーファクタント含有テンプレート（層６０）を使用して、ストロンチウムチタネート単結晶酸化物（層５４）のストロンチウム終端表面にＧａＡｓ（層６６）を成長させた例を示す。
【００５７】
非晶質界面層５８及び基板層５２（図１，２の各々層２８，２２に関して上記した材料からなることがある）の上部の順応バッファ層５４に、単結晶材料層６６（ＧａＡｓなど）を成長（酸化ストロンチウムチタンなど）させることは、表面エネルギーの関与により２次元（２Ｄ）及び３次元（３Ｄ）成長がシフトする臨界膜厚が約１００ｎｍ（約１０００オングストローム）であることを示す。真の層毎の成長（フランク　ファン・デル・メール［Ｆｒａｎｋ　Ｖａｎ　ｄｅｒ　Ｍｅｒｅ］成長）を維持するには、下記の関係式が満たされる必要がある。
【００５８】
δＳＴＯ＞（δＩＮＴ＋δＧａＡｓ）
上記式は、単結晶酸化物層５４の表面エネルギーが、非晶質界面層５８の表面エネルギーとＧａＡｓ層６６の表面エネルギーとの和よりも大きくなければならないことを示す。この式を満足させるのは現実的ではないため、図９Ｂ〜９Ｄに関して上記したサーファクタントを含有するテンプレートを使用して、単結晶酸化物層５４の表面エネルギーを増大させると共に、テンプレートの結晶構造を元のＧａＡｓ層とコンプライアントなダイヤモンド型構造に変化させる。
【００５９】
図１０Ａに、ストロンチウムチタネート単結晶酸化物層のストロンチウム終端表面の分子結合構造を示す。アルミニウムサーファクタント層が、ストロンチウム終端表面の上部に堆積されて、図１０Ｂに示すようにこの表面と結合する。この層は、図１０Ｂに示す分子結合構造を有するＡｌ２Ｓｒの単分子層からなるキャップ層を形成して、ＧａＡｓなどの化合物半導体とコンプライアントなｓｐ３混成終端表面を伴い、ダイヤモンド型構造を形成する。次に、この構造をＡｓに曝して、図１０Ｃに示すＡｌＡｓ層を形成する。ＧａＡｓを堆積して、２次元の成長により達成される図１０Ｄに示す分子結合構造を得る。ＧａＡｓを任意の膜厚まで成長させて、これ以外の半導体構造、デバイス又は集積回路を形成してもよい。ＩＩＡ族元素などのアルカリ土類金属は、アルミニウムと所望の分子構造を形成することが可能であるため、単結晶酸化物層２４の表面のキャップに使用するには好適である。
【００６０】
本実施形態においては、サーファクタントを含有するテンプレート層は、高品質半導体構造の形成を目的とし、ＩＩＩ−Ｖ族化合物などの種々の材料層を有するデバイス及び集積回路のモノリシック集積のためのコンプライアント基板の形成を支援することがある。例えば、サーファクタントを含有するテンプレート層が、例えば、ゲルマニウム（Ｇｅ）含有層などの単結晶材料層のモノリシック集積に使用されて、高効率光電池が製造されることがある。
【００６１】
図１１〜１４は、本発明のさらに別の実施形態によるデバイス構造の形成過程を示す断面図である。本実施形態では、シリコンに単結晶酸化物をエピタキシャル成長させ、その後この酸化物に単結晶シリコンをエピタキシャル成長させたコンプライアント基板が使用されている。
【００６２】
図１１に示すように、先ず単結晶酸化物層などの順応バッファ層７４が、シリコンなどの基板層７２に非晶質界面層２８と共に形成される。単結晶酸化物層７４は、図１，２の層２４に関して上記した任意の材料からなることがあり、非晶質界面層７８は、好適には図１，２の層２８に関して上記した材料のいずれかからなる。基板７２は、好適にはシリコンであるが、図１〜３の基板２２に関して上記した任意の材料からなることもある。
【００６３】
次に、図１２に示すように、単結晶酸化物層７４にＭＢＥ、ＣＶＤ、ＭＯＣＶＤ、ＭＥＥ、ＡＬＥ、ＰＶＤ、ＣＳＤ、ＰＬＤなどによってシリコン層８１が堆積される。この膜厚は数１０ｎｍ（数１００オングストローム）であり得るが、好適には約５ｎｍ（約５０オングストローム）である。単結晶酸化物層７４の膜厚は、好適には約２ｎｍ〜１０ｎｍ（約２０〜１００オングストローム）である。
【００６４】
次に、約８００℃〜１０００℃において、アセチレン又はメタンなどの炭素源の存在下で急速熱アニール工程が実施されて、キャップ層８２が形成され、非晶質層８６がシリケートに変換される。しかし、急速熱アニール工程において、単結晶酸化物層７４が非晶質化されてシリケート非晶質層８６に変換され、かつシリコン層８１の上部が炭化されてキャップ層８２（図１３に示すように、本実施例ではシリコンカーバイド（ＳｉＣ）層）が形成されるのであれば、別の適切な炭素源を使用してもよい。非晶質層８６の形成は、図３の層３６の形成と類似しており、図３の層３６に関して記載した任意の材料が使用され得るが、好適な材料は、シリコン層８１に使用されるキャップ層８２によって決まる。
【００６５】
最後に、窒化ガリウム（ＧａＮ）などの化合物半導体層９６が、ＭＢＥ、ＣＶＤ、ＭＯＣＶＤ、ＭＥＥ、ＡＬＥ、ＰＶＤ、ＣＳＤ、ＰＬＤなどによってＳｉＣ表面に堆積されて、デバイス形成に使用される高品質化合物半導体材料が形成される。より詳細には、ＧａＩｎＮやＡｌＧａＮなどのＧａＮ系材料及びＧａＮ系材料が堆積される結果、シリコン／非晶質領域に限定的な転移網（ｄｉｓｌｏｃａｔｉｏｎ　ｎｅｔ）が形成される。生成される窒素含有の化合物半導体材料は、周期表のＩＩＩ、ＩＶ、Ｖ族の元素からなり、欠陥が存在しないこともある。
【００６６】
技術はＧａＮをＳｉＣ基板に成長させていたのに対し、本発明の本実施形態では、最上部にＳｉＣ表面を有し、かつＳｉ表面に非晶質層を有するコンプライアント基板が１工程によって形成される。より詳細には、本発明の本実施形態においては、中間単結晶酸化物層を用いてこれを非晶質化して、層間のたわみを吸収するシリケート層が形成される。さらに、発明の本実施形態は、従来使用されていたＳｉＣ基板のようにＳｉＣ基板の口径が２インチ未満に限定されることがない。
【００６７】
ＩＩＩ−Ｖ族窒化物を含む窒化物含有半導体化合物とシリコンデバイスとのモノリシック集積は、高温ＲＦへの応用やオプトエレクトロニクスに使用され得る。特に、ＧａＮ系は、フォトニクス産業において青／緑光源及びＵＶ光源と検出における用途がある。高輝度発光ダイオード（ＬＥＤ）及びレーザーも、ＧａＮ系で形成され得る。
【００６８】
図１５〜１７は、本発明によるデバイス構造の別の実施形態の生成過程を示す模式断面図である。本実施形態は、包接化合物又はジントル型の結合を使用する遷移層として作用するコンプライアント層を有する。より詳細には、本実施形態は、金属間テンプレート層を利用して、材料層間の界面の表面エネルギーを低減させ、これによって、２次元的な層毎の成長を達成している。
【００６９】
図１５に示す構造は、単結晶基板１０２、非晶質界面層１０８及び順応バッファ層１０４を有する。図１，２に関して上記したように、基板１０２において、非晶質介在層１０８が、基板１０２と順応バッファ層１０４との界面で形成される。非晶質界面層１０８は、図１，２の非晶質界面層２８に関して上記した材料のいずれかからなることがあるが、好適にはＳｒｚＢａ１−ｚＴｉＯ３単結晶層（ｚは０〜１の範囲の任意の値を取る）などの単結晶酸化物材料からなる。基板１０２は、好適にはシリコンであるが、図１〜３の基板２２に関して上記した任意の材料からなることがある。
【００７０】
図１６に示すように、テンプレート層１３０が順応バッファ層１０４の上部に堆積される。この層は、好適には、相当のイオン性を備えた金属及び半金属から形成されるジントル型材料の薄い層からなる。上記した実施形態と同様に、テンプレート層１３０は、ＭＢＥ、ＣＶＤ、ＭＯＣＶＤ、ＭＢＥ、ＡＬＥ、ＰＶＤ、ＣＳＤ、ＰＬＤなどによって堆積され、１単分子層の膜厚を得る。テンプレート層１３０は、方向性のない結合（ｎｏｎ−ｄｉｒｅｃｔｉｏｎａｌ　ｂｏｎｄｉｎｇ）を有するが結晶化度が高い「軟質」層として作用し、格子不整合が存在する層に蓄えられる応力を吸収する。テンプレート１３０用の材料としては、Ｓｉ、Ｇａ、Ｉｎ、Ｓｂなどを含有する材料（ＡｌＳｒ２，（ＭｇＣａＹｂ）Ｇａ２，（Ｃａ，Ｓｒ，Ｅｕ，Ｙｂ）Ｉｎ２、ＢａＧｅ２Ａｓ、ＳｒＳｎ２Ａｓ２など）があるが、これらに限定されない。
【００７１】
テンプレート層１３０の上部に単結晶材料層１２６がエピタキシャル成長されて、図１７に示す最終的な構造が達成される。一実施形態においては、テンプレート層１３０としてＳｒＡｌ２層が使用されて、化合物半導体材料ＧａＡｓなどの適切な単結晶材料層１２６がＳｒＡｌ２の上部に形成される。ＳｒＺＢａ１−ｚＴｉＯ３層（ｚは０〜１の範囲の任意の値を取る）の順応バッファ層に由来するＡｌ−Ｔｉの結合は金属結合であるが、ＧａＡｓ層に由来するＡｌ−Ａｓの結合は弱い共有結合である。Ｓｒは、２種類の異なる種類の結合に関与しており、その電荷の一部が酸素原子に供与されて、ＳｒｚＢａ１−ｚＴｉＯ３からなる下層の順応バッファ層１０４におけるイオン結合に参加し、価電子電荷の残りが、ジントル相材料において通常みられるようにＡｌに供与される。移動電荷の量は、テンプレート層１３０を構成する元素の相対電気陰性度と原子間距離とによって決まる。本例においては、Ａｌはｓｐ３混成を取り、単結晶材料層１２６（本実施形態においては化合物半導体材料ＧａＡｓ）と容易に結合する。
【００７２】
本実施形態で用いられるジントル型のテンプレート層を使用することによるコンプライアント基板の製造においては、多大なエネルギーコストを必要とすることなく、大きなたわみが緩和される。上記の実施形態においては、ＳｒＡｌ２層の量を変えることによってＡｌの結合強度を調整し、これによって、このデバイスを、ＩＩＩ−Ｖ族デバイスとＳｉデバイスとのモノリシック集積、ＣＭＯＳ向けの高Ｋ絶縁材料のモノリシック集積などの特定の用途に応用することができる。
【００７３】
上記の各種の実施形態においては、化合物半導体部分とＩＶ族半導体部分とを有する構造が明確に記載されている。これらは、本発明の実施形態を示すものであって、本発明を限定するものではない。本発明の他の組み合わせ並びに実施形態が多数存在する。例えば、本発明は、金属層及び非金属層などの他の層を備える半導体構造、デバイス及び集積回路を構成する材料層を形成するための構造及び方法を含む。より詳細には、本発明は、半導体構造、デバイス、集積回路、およびこれら構造、デバイス及び集積回路の製造に適した材料層の製造に使用可能なコンプライアント基板を形成するための構造及び方法を含む。本発明の種々の実施形態を使用することによって、半導体材料又は化合物半導体材料からなる単結晶層を有するデバイスのほか、半導体材料又は化合物半導体材料内でよりよく作動する部品や、より安価又はより容易に製造できるその他の部品を備えたこれらデバイスの形成に使用される材料層を備えたデバイスの集積を容易に実現することが可能となる。これによって、デバイスの微細化、製造コストの削減、歩留まり及び信頼性の向上を達成することが可能となる。
【００７４】
本発明の一実施形態によると、単結晶の半導体ウェハ又は化合物半導体ウェハが使用されて、ウェハ上部に単結晶材料層が形成され得る。このように、基本的には、このウェハは、ウェハ上部を覆う単結晶層内に半導体電気部品を製造する際に使用される「ハンドル」（ｈａｎｄｌｅ）ウェハである。したがって、これら電気部品は、直径約２００ミリメートル以上のウェハ、場合によっては直径が約３００ミリメートル以上のウェハ上部の半導体材料内に形成される。
【００７５】
この種の基板、すなわち比較的安価な「ハンドル」ウェハを使用し、より耐久性に優れ、かつ製造が容易な材料を代わりに用いることによって、化合物半導体や他の単結晶材料ウェハの壊れ易いという特性を克服することができる。このため、単結晶半導体材料からなる基板を使用した場合であっても、全電気部品、より詳細には全作動電子デバイスを、単結晶材料層内に形成するか又は単結晶材料層を使用して形成できるように、集積回路を製造できる。大口径基板は，小口径のもろい基板（従来の化合物半導体ウェハなど）に比べて、より経済的にかつより容易に処理することができるため、非シリコン単結晶材料を利用した化合物半導体デバイスやその他のデバイス製造コストは低下していくものと思われる。
【００７６】
上記の明細書において、特定の実施形態に関して本発明を記述した。しかし、通常の知識を有する当業者は、添付の特許請求の範囲に記載されている本発明の範囲を逸脱することなく、本発明の様々な修正及び変更が可能であることを理解する。したがって、本明細書並びに図面は、限定的ではなく例示的なものと考えられ、この種の変更は全て本発明の範囲に含まれることが意図される。
【００７７】
利点、その他の長所並びに問題に対する解決策を、特定の実施形態に関して上に記載した。しかし、想到される、或いはより明白となる利点、長所、問題に対する解決策及び利点、並びにいかなる利点、長所又は問題に対する解決策を生じ得る任意の要素は、特許請求の範囲の少なくとも一部にとって、重要、必須又は不可欠な特徴或いは要素であると解釈されない。本明細書に使用されているように、「からなる」、「を含む」との用語、或いはこれらのいかなる変形例は、非排他的な含有関係を意味することを意図する。このため、列記した要素を構成するプロセス、方法、物品又は装置は、これらの要素を含むだけではなく、明記されていない他の要素や、この種のプロセス、方法、物品又は装置に固有の他の要素をも含み得る。
【図面の簡単な説明】
【図１】本発明の種々の実施形態によるデバイス構造の模式断面図。
【図２】本発明の種々の実施形態によるデバイス構造の模式断面図。
【図３】本発明の種々の実施形態によるデバイス構造の模式断面図。
【図４】達成可能な最大膜厚と、ホスト結晶の結晶格子と上部層の成長結晶の結晶格子不整合との関係を示すグラフ図。
【図５】単結晶順応バッファ層を有する構造の高分解能透過型電子顕微鏡像を示す図。
【図６】単結晶順応バッファ層を有する構造のＸ線回折スペクトルを示す図。
【図７】非晶質酸化物層を有する構造の高分解能透過型電子顕微鏡像を示す図。
【図８】非晶質酸化物層を有する構造のＸ線回折スペクトルを示す図。
【図９Ａ】本発明の別の実施形態によるデバイス構造の形成過程を示す模式断面図。
【図９Ｂ】本発明の別の実施形態によるデバイス構造の形成過程を示す模式断面図。
【図９Ｃ】本発明の別の実施形態によるデバイス構造の形成過程を示す模式断面図。
【図９Ｄ】本発明の別の実施形態によるデバイス構造の形成過程を示す模式断面図。
【図１０Ａ】図９Ａに示すデバイス構造が取り得る分子結合構造を示す図。
【図１０Ｂ】図９Ｂに示すデバイス構造が取り得る分子結合構造を示す図。
【図１０Ｃ】図９Ｃに示すデバイス構造が取り得る分子結合構造を示す図。
【図１０Ｄ】図９Ｄに示すデバイス構造が取り得る分子結合構造を示す図。
【図１１】本発明のさらに別の実施形態によるデバイス構造の形成を示す模式断面図。
【図１２】本発明のさらに別の実施形態によるデバイス構造の形成過程を示す模式断面図。
【図１３】本発明のさらに別の実施形態によるデバイス構造の形成過程を示す模式断面図。
【図１４】本発明のさらに別の実施形態によるデバイス構造の形成過程を示す模式断面図。
【図１５】本発明のさらに別の実施形態によるデバイス構造の形成過程を示す模式断面図。
【図１６】本発明のさらに別の実施形態によるデバイス構造の形成過程を示す模式断面図。
【図１７】本発明のさらに別の実施形態によるデバイス構造の形成過程を示す模式断面図。

Claims (6)

  1. 単結晶基板と、
    前記基板上に形成されたバッファ層と、
    前記バッファ層上に形成されたテンプレートと、
    前記テンプレートを覆って形成された単結晶材料層とからなる半導体構造物。
  2. 前記テンプレート層はサーファクタント材料からなる、請求項１に記載の半導体構造物。
  3. 前記サーファクタント材料は、Ａｌ、Ｉｎ、及びＧａの少なくともいずれか１つである、請求項２に記載の半導体構造物。
  4. 前記バッファ層はアルカリ土類金属チタネート、アルカリ土類金属ジルコネート、アルカリ土類金属ハフニエート、アルカリ土類金属タンタレート、アルカリ土類金属ルテネート、及びアルカリ土類金属ニオベートのうちから選択される酸化物からなる、請求項１に記載の半導体構造物。
  5. 前記バッファ層は単結晶酸化物として形成された後に熱処理を受けて前記単結晶酸化物が非晶質酸化物に変換される酸化物からなる、請求項１に記載の半導体構造物。
  6. 前記単結晶ＩＶ族基板は第１格子定数によって特徴付けられ、前記単結晶材料層は前記第１格子定数とは異なる第２格子定数によって特徴付けられる、請求項５に記載の半導体構造物。
JP2002547210A 2000-11-22 2001-10-18 コンプライアント基板を有する半導体構造物 Pending JP2004515074A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72156600A 2000-11-22 2000-11-22
PCT/US2001/032597 WO2002045140A2 (en) 2000-11-22 2001-10-18 Semiconductor structures having a compliant substrate

Publications (1)

Publication Number Publication Date
JP2004515074A true JP2004515074A (ja) 2004-05-20

Family

ID=24898468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002547210A Pending JP2004515074A (ja) 2000-11-22 2001-10-18 コンプライアント基板を有する半導体構造物

Country Status (6)

Country Link
EP (1) EP1348231A2 (ja)
JP (1) JP2004515074A (ja)
KR (1) KR20030051868A (ja)
AU (1) AU2002213401A1 (ja)
TW (1) TW531786B (ja)
WO (1) WO2002045140A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034834A (ja) * 2006-07-25 2008-02-14 Samsung Electro Mech Co Ltd シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP2008537633A (ja) * 2005-02-09 2008-09-18 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半導体発光ダイオード
US7737429B2 (en) 2004-10-29 2010-06-15 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device using nanorods and process for preparing the same
JP2012256843A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP2015008293A (ja) * 2007-09-18 2015-01-15 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） エピタキシャル固体半導体ヘテロ構造及びその製造方法
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2021518320A (ja) * 2018-03-28 2021-08-02 ソイテックＳｏｉｔｅｃ ＧａＡｓ材料の単結晶層を製造するための方法、及びＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946674B2 (en) 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US8222057B2 (en) 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548072A (ja) * 1991-08-12 1993-02-26 Nippon Telegr & Teleph Corp <Ntt> 半導体素子
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5478653A (en) * 1994-04-04 1995-12-26 Guenzer; Charles S. Bismuth titanate as a template layer for growth of crystallographically oriented silicon
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
US6103403A (en) * 1997-05-15 2000-08-15 University Of Kentucky Research Foundation Intellectual Property Development Clathrate structure for electronic and electro-optic applications
US6113690A (en) * 1998-06-08 2000-09-05 Motorola, Inc. Method of preparing crystalline alkaline earth metal oxides on a Si substrate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737429B2 (en) 2004-10-29 2010-06-15 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device using nanorods and process for preparing the same
US7981714B2 (en) 2004-10-29 2011-07-19 Samsung Led Co., Ltd. Nitride based semiconductor device using nanorods and process for preparing the same
JP2008537633A (ja) * 2005-02-09 2008-09-18 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半導体発光ダイオード
US8643036B2 (en) 2005-02-09 2014-02-04 The Regents Of The University Of California Semiconductor light-emitting device
JP2008034834A (ja) * 2006-07-25 2008-02-14 Samsung Electro Mech Co Ltd シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP2015008293A (ja) * 2007-09-18 2015-01-15 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2017028318A (ja) * 2007-09-18 2017-02-02 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2012256843A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP2021518320A (ja) * 2018-03-28 2021-08-02 ソイテックＳｏｉｔｅｃ ＧａＡｓ材料の単結晶層を製造するための方法、及びＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板
JP7358707B2 (ja) 2018-03-28 2023-10-11 ソイテック ＧａＡｓ材料の単結晶層を製造するための方法、及びＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板
US11976380B2 (en) 2018-03-28 2024-05-07 Soitec Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material

Also Published As

Publication number Publication date
EP1348231A2 (en) 2003-10-01
WO2002045140A2 (en) 2002-06-06
WO2002045140A3 (en) 2003-02-06
KR20030051868A (ko) 2003-06-25
AU2002213401A1 (en) 2002-06-11
TW531786B (en) 2003-05-11

Similar Documents

Publication Publication Date Title
US6583034B2 (en) Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US7211852B2 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6559471B2 (en) Quantum well infrared photodetector and method for fabricating same
US20030017626A1 (en) Method and apparatus for controlling propagation of dislocations in semiconductor structures and devices
US6638872B1 (en) Integration of monocrystalline oxide devices with fully depleted CMOS on non-silicon substrates
JP2004515074A (ja) コンプライアント基板を有する半導体構造物
US6589856B2 (en) Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6992321B2 (en) Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US20030089921A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate having a niobium concentration
US20020076906A1 (en) Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device
US6673667B2 (en) Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030020114A1 (en) Metal-insulator-transition field-effect transistor utilizing a compliant substrate and method for fabricating same
US20020195602A1 (en) Structure and method for fabricating double-sided semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same
US20030057438A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing lateral epitaxial overgrowth
US20030012965A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate comprising an oxygen-doped compound semiconductor layer
US20030015725A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate and ion beam assisted deposition for materials used to form the same
US20030015731A1 (en) Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate used to form the same and in-situ annealing
US20030001207A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant subtrate for materials used to form the same
US20030020068A1 (en) Structure and method for integrating compound semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same
US20030082833A1 (en) Method for fabricating semiconductor structures utilizing the formation of a compliant substrate
US20020163024A1 (en) Structure and method for fabricating semiconductor structures and devices ultilizing lateral epitaxial overgrowth of a monocrystallaline material layer on a compliant substrate
US20020084461A1 (en) Structure and method for fabricating III-V nitride devices utilizing the formation of a compliant substrate
US20030122130A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate having a mechanical decoupling layer
US20020179935A1 (en) Structure and method for fabricating dielectric resonator
US20030017720A1 (en) Method for fabricating semiconductor structures utilizing atomic layer epitaxy of organometallic compounds to deposit a metallic surfactant layer