JP2021518320A - ＧａＡｓ材料の単結晶層を製造するための方法、及びＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板 - Google Patents
ＧａＡｓ材料の単結晶層を製造するための方法、及びＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板 Download PDFInfo
- Publication number
- JP2021518320A JP2021518320A JP2020549783A JP2020549783A JP2021518320A JP 2021518320 A JP2021518320 A JP 2021518320A JP 2020549783 A JP2020549783 A JP 2020549783A JP 2020549783 A JP2020549783 A JP 2020549783A JP 2021518320 A JP2021518320 A JP 2021518320A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- srtio
- carrier substrate
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 97
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 239000013078 crystal Substances 0.000 title claims abstract description 91
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000002210 silicon-based material Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910002367 SrTiO Inorganic materials 0.000 claims description 21
- 230000035882 stress Effects 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- 230000009545 invasion Effects 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 5
- 230000008646 thermal stress Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910002370 SrTiO3 Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000000407 epitaxy Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
- C30B29/22—Complex oxides
- C30B29/32—Titanates; Germanates; Molybdates; Tungstates
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/42—Gallium arsenide
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
- C30B23/025—Epitaxial-layer growth characterised by the substrate
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】ＧａＡｓ材料の単結晶層を生成するための新規な方法を提供する。【解決手段】ＳｒＴｉＯ３材料の単結晶シード層をシリコン材料のキャリア基板に転写し、続いてＧａＡｓ材料の単結晶層をエピタキシャル成長させることを含む、ＧａＡｓ材料の単結晶層を生成するための方法。【選択図】 図２
Description
本発明は、ＧａＡｓ材料の単結晶層を生成するための方法、及びこのようなＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板に関する。
ある特定の材料は、現在、大口径ウエハの形態の単結晶基板としては、入手することができない。さらに、ある特定の材料は、大口径で入手可能ではあるが、特に欠陥の密度又は要求される電気的若しくは光学的特性に関して、品質の点からある特定の特性又は仕様を有していない場合がある。
本発明は、ＧａＡｓ材料の単結晶層を生成するための方法、及びこのようなＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板を提供することによって、従来技術のこれらの制限を克服することを目的とする。このようにして、現在入手可能なＧａＡｓ材料の単結晶基板のサイズの問題に対処することが可能である。
本発明は、ＳｒＴｉＯ３材料の単結晶シード層をシリコン材料のキャリア基板に転写し、続いてＧａＡｓ材料の単結晶層をエピタキシャル成長させることを含む、ＧａＡｓ材料の単結晶層を生成するための方法に関する。
有利な実施形態では、単結晶シード層は、１０μｍ未満、好ましくは２μｍ未満、より好ましくは０．２μｍ未満の厚さを有する。
有利な実施形態では、ＳｒＴｉＯ３材料の単結晶シード層のシリコン材料のキャリア基板への転写は、ＳｒＴｉＯ３材料の単結晶基板をキャリア基板に接合するステップと、それに続くＳｒＴｉＯ３材料の前記単結晶基板を薄化するステップとを含む。
有利な実施形態では、薄化するステップは、シリコン材料のキャリア基板に転写されるＳｒＴｉＯ３材料の単結晶基板の範囲を定める脆弱化ゾーンの形成を含む。
有利な実施形態では、脆弱化ゾーンの形成は、原子及び／又はイオン種を注入することによって得られる。
有利な実施形態では、薄化するステップは、ＳｒＴｉＯ３材料の単結晶基板の前記一部をシリコン材料のキャリア基板に転写するように、脆弱化ゾーンで剥離するステップを含み、特に、剥離するステップが熱応力及び機械的応力の印加を含む。
有利な実施形態では、接合ステップは、分子接着ステップである。
有利な実施形態では、ＳｒＴｉＯ３材料の単結晶シード層は、それぞれがシリコン材料のキャリア基板に転写される複数のタイルの形態である。
有利な実施形態では、シリコン材料のキャリア基板は、化学的侵襲によって及び／又は機械的応力によって剥離されるように構成された剥離可能な界面を含む。
本発明は、シリコン材料のキャリア基板上に、ＳｒＴｉＯ３材料の単結晶シード層を含むことを特徴とする、ＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板にも関する。
有利な実施形態では、ＳｒＴｉＯ３材料の単結晶シード層は、複数のタイルの形態である。
有利な実施形態では、シリコン材料のキャリア基板は、化学的侵襲によって及び／又は機械的応力によって剥離されるように構成された剥離可能な界面を含む。
本発明は、ＳｒＴｉＯ３材料の単結晶シード層をシリコン材料のキャリア基板に転写し、続いてＡｌｘＩｎｙＧａｚＡｓｌＰｍＮｎ材料の単結晶層をエピタキシャル成長させることを含む、ＧａＡｓ材料の格子定数に近い格子定数を有するＡｌｘＩｎｙＧａｚＡｓｌＰｍＮｎ材料の単結晶層を生成するための方法にも関する。
本発明は、ＹＳＺ又はＣｅＯ２又はＭｇＯ又はＡｌ２Ｏ３材料の単結晶シード層をシリコン材料のキャリア基板に転写し、続いてＡｌｘＩｎｙＧａｚＡｓｌＰｍＮｎ材料の単結晶層をエピタキシャル成長させることを含む、ＧａＡｓ材料の格子定数に近い格子定数を有するＡｌｘＩｎｙＧａｚＡｓｌＰｍＮｎ材料の単結晶層を生成するための方法にも関する。
本発明は、シリコン材料のキャリア基板上に、ＳｒＴｉＯ３又はＹＳＺ又はＣｅＯ２又はＭｇＯ又はＡｌ２Ｏ３材料の単結晶シード層を含むことを特徴とする、ＧａＡｓ材料の格子定数に近い格子定数を有するＡｌｘＩｎｙＧａｚＡｓｌＰｍＮｎ材料の単結晶層をエピタキシャル成長させるための基板にも関する。
本発明の他の特徴及び利点は、添付の図面を参照して、以下の詳細な説明を読むことによってよりよく理解されるであろう。
本発明の一実施形態によるＧａＡｓ材料の単結晶層を生成するための方法、及び本発明のこの実施形態によるこのようなＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板である。
本発明の別の実施形態によるＧａＡｓ材料の単結晶層を生成するための方法、及び本発明のこの別の実施形態によるこのようなＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板である。
本発明のさらに別の実施形態によるＧａＡｓ材料の単結晶層を生成するための方法、及び本発明のこの別の実施形態によるこのようなＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板である。
本発明のさらに別の実施形態によるＧａＡｓ材料の単結晶層を生成するための方法、及び本発明のこの別の実施形態によるこのようなＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板である。
本発明のさらに別の実施形態によるＧａＡｓ材料の単結晶層を生成するための方法、及び本発明のこの別の実施形態によるこのようなＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板である。
図の読みやすさを向上させるために、様々な層は、必ずしも縮尺通りには示されていない。
図１は、ＳｒＴｉＯ３材料の単結晶シード層２００が転写されるシリコン材料のキャリア基板１００を示す。単結晶シード層２００のための他の材料は、ＹＳＺ、ＣｅＯ２、ＭｇＯ、又はＡｌ２Ｏ３などが想定されてもよく、これらは、ＧａＡｓ材料の格子定数に近い格子定数を有する。シリコン材料のキャリア基板１００は、サファイア、Ｎｉ、又はＣｕ材料のキャリア基板１００に置き換えることもできる。シリコンの使用により、３００ｍｍタイプの大型の装置にのみＧａＡｓ材料の膜の適用分野が開放されるだけでなく、シリコン以外の異種材料、特にＧａＡｓに対する生産ラインでの受け入れに関する要件が高いマイクロエレクトロニクス産業にもＧａＡｓ材料を適合させることができるという利点を有する。ＳｒＴｉＯ３材料の単結晶シード層２００をシリコン材料のキャリア基板１００に接合するステップ１’は、好ましくは分子接着ステップによって行われる。この分子接着ステップは、好ましくは周囲温度での結合ステップを含み、それに続いて結合界面を圧密化するためのアニールが行われ、このアニールは、通常、最大９００℃、又はさらには１１００℃の高温で数分〜数時間の持続時間行われる。
図１は、ＳｒＴｉＯ３材料の単結晶基板２０をシリコン材料のキャリア基板１００に接合するステップ１’を概略的に示す。本ステップは、シリコン材料のキャリア基板１００に接合された後、ＳｒＴｉＯ３材料の単結晶基板２０を薄化するステップ２’に続く。図１は、例えば化学エッチング又は機械的エッチング（研磨、研削、フライス加工など）によって実施することができる薄化するステップ２’を概略的に示す。このようにして、図１に概略的に示されるＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板１０上にＧａＡｓ材料の単結晶層３００をエピタキシャル成長させるステップ３’のための単結晶シードとして機能するＳｒＴｉＯ３材料の単結晶シード層２００を得ることができる。当業者は、本発明のＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板１０上にＧａＡｓ材料の単結晶層３００をエピタキシャル成長させるステップ３’を最適化するために、バルク単結晶基板上のホモエピタキシ又はヘテロエピタキシで通常使用されるＧａＡｓ材料の単結晶層をエピタキシャル成長させるために使用されるパラメータを調整することができるであろう。したがって、ＧａＡｓ材料のエピタキシは、当業者に知られている前駆体を用いて、５５０〜７００℃の典型的な温度でＭＯＣＶＤ又はＭＢＥによって行われる。ちなみに、本発明は、ＧａＡｓ材料のエピタキシに限定されず、ＧａＡｓ材料の格子定数に近い格子定数を有するＡｌｘＩｎｙＧａｚＡｓｌＰｍＮｎタイプのある特定の複合材料にも拡張される。
図２は、ＧａＡｓ材料の単結晶層を生成するための方法の一実施形態を概略的に示し、本実施形態は、ＳｒＴｉＯ３材料の単結晶基板２０’が、シリコン材料のキャリア基板１００’に転写されることが意図されたＳｒＴｉＯ３材料の単結晶基板２０’の一部２００’の範囲を定める脆弱化ゾーンを形成するために、原子及び／又はイオン種を注入するステップ０’’を受けるという点と、薄化するステップ２’’が、ＳｒＴｉＯ３材料の単結晶基板２０’の前記一部２００’をシリコン材料のキャリア基板１００’に転写するように、この脆弱化ゾーンで剥離するステップを含み、特に、この剥離するステップが熱応力及び／又は機械的応力の印加を含むという点と、で図１に関連して説明した実施形態とは異なる。したがって、本実施形態の利点は、ＳｒＴｉＯ３材料の出発単結晶基板２０’の残りの部分２０１を回収することができ、したがって、この残りの部分２０１を再度使用して、同じプロセスにかけることができるためコストを削減することができる。図２に示したＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板１０’は、図１に関連して説明した方法で既に説明したように、ＧａＡｓ材料の単結晶層３００’を成長させるステップ３’’に使用される。一般に、注入ステップ０’’は、水素イオンを用いて行われる。当業者によく知られている１つの有利な代替手段は、水素イオンのすべて又は一部をヘリウムイオンに置き換えることである。水素注入ドーズ量は、典型的には、６×１０１６ｃｍ−２〜１×１０１７ｃｍ−２である。注入エネルギーは、典型的には、５０〜１７０ｋｅＶである。したがって、剥離は、典型的には、３００〜６００℃の温度で行われる。したがって、２００ｎｍ〜１．５μｍのオーダの単結晶シード層の厚さが得られる。剥離操作の直後に、結合界面の強化若しくは良好なレベルの粗さの回復のいずれか、又は注入ステップで生成された可能性のある任意の欠陥の補正、さもなければエピタキシの再開のためにシード層の表面を調製すること目的として、追加の技術的ステップが追加されるのが有利である。これらのステップは、例えば、研磨、（湿式又は乾式）化学エッチング、アニール、化学洗浄である。これらは、単独で、又は当業者が調整可能な組合せで使用されてもよい。
図３は、ＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板（１０、１０’）が、剥離されるように構成された剥離可能な界面４０’を含む点で、図１及び図２に関連して説明した実施形態とは異なる。シリコン材料のキャリア基板１００の場合、この界面４０’は、接合ステップ中に単結晶シード層と接合される、例えばシリコン材料の粗界面であってもよい。さもなければ、シリコン材料のキャリア基板１００内に粗界面が存在してもよく、この粗界面は、例えば、２つのシリコンウエハを接合することによって得られる。別の実施形態は、例えば、当業者に知られているウエハの縁部にブレードを挿入することによって又はアニールを施すことによって機械的応力及び／又は熱応力の印加中に分裂しやすい多孔質シリコン層を単結晶シード層と接合される面に導入することである。この界面は、本発明のプロセス（例えば、剥離、エピタキシャル成長など）中に遭遇する他の機械的応力及び／又は熱応力に耐えるように選択されるのは明らかである。当業者は、この剥離可能な界面を生成するための他の方法を特定することが可能である。したがって、これらの様々な剥離構成により、エピタキシャル層を成長パラメータに適合しない最終キャリアに転写すること、又は自立型のＧａＡｓ材料の厚膜を調製することのいずれかが可能になる。
図４は、ＧａＡｓ材料の単結晶層を生成するための方法の一実施形態を概略的に示し、本実施形態は、ＳｒＴｉＯ３材料の単結晶シード層２０００’が、それぞれがシリコン材料のキャリア基板１００’’に転写される複数のタイル（２００１’、２００２’、２００３’）の形態である、という点で、図１、図２、及び図３に関連して説明した実施形態とは異なる。様々なタイルは、任意の形状（正方形、六角形、短冊など）を取ることができ、数ｍｍ２〜数ｃｍ２にわたる異なるサイズを有することができる。チップ間の間隔も、求められているものが最大カバレッジ密度であるのか（この場合、０．２ｍｍ未満の間隔が選択されることが好ましい）、又は逆に基板内のタイルの最大広がりであるのか（この場合、間隔は、数ミリメートル、さらには数センチメートルであってもよい）に応じて大きく変わってもよい。各タイルに対して、当業者は、所望の転写を適用することが可能であり、特定のプロセスに限定されない。したがって、図１に概略的に示される方法に関連して説明された技術的教示、又は図２に概略的に示される方法に関連して説明された技術的教示、さらにはこれらの２つの組合せを適用することを想定することが可能である。したがって、キャリア基板１００’’上で薄化すること２’’’によって、ＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板１０’’の各タイル上に、ＧａＡｓ材料の単結晶層（３００１、３００２、３００３）をエピタキシャル成長３’’’させるための単結晶シード層（２００１’、２００２’、２００３’）を生成するために、キャリア基板１００’’のサイズよりも小さいサイズを有するＳｒＴｉＯ３材料の単結晶基板（２００１、２００２、２００３）を接合すること１’’’が可能である。
したがって、図１〜図４に関連して説明した様々な実施形態により、ＧａＡｓ材料の単結晶層に作られた構成要素と、シリコン材料のキャリア基板に作られた構成要素との共集積の可能性が開ける。このキャリア基板は、単にシリコン基板であってもよいが、このキャリア基板はまた、シリコン基板を薄いシリコン層から分離する酸化ケイ素層を含むＳＯＩタイプの基板であってもよい。図１〜図４に関連して説明した実施形態の場合、キャリア基板へのアクセスは、当業者に知られているリソグラフィ及びエッチングによって簡単に達成することができる。図４に関連して説明した実施形態の場合、タイルの位置及びそれらの間隔を単に選択することも可能である。
図５は、一実施形態を概略的に示し、本実施形態は、キャリア基板１００’、及びそれに続くＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板１０’’が、例えば、化学的侵襲によって及び／又は機械的応力によって剥離されるように構成された剥離可能な界面４０を含むという点で、図４に関連して説明した実施形態とは異なる。この界面４０により、図３に関連して既に述べたように、キャリア基板１００’’の一部を除去することができる。一例は、シリコン基板を薄いシリコン層から分離する酸化ケイ素層を含むＳＯＩタイプのキャリア基板１００の使用である。この酸化物層は、この酸化物層を選択的にエッチングすることによって、例えばフッ化水素（ＨＦ）酸浴に浸漬することによって、剥離可能な界面４０として使用することができる。化学エッチングによって埋め込み層を剥離するというこの選択肢は、複数の小さな基板を処理することと組み合わせた場合に特に有利である。具体的には、アンダーエッチングの範囲は、工業的に合理的な処理条件及び時間を維持することが望まれる場合、一般的に数センチメートル、又はさらには数ミリメートルに制限される。複数の小さな基板を処理することにより、直径が最大で３００ｍｍの場合がある基板の最縁部だけではなく、各タイル間の埋め込み層へのアクセスが可能になるため、いくつかの化学エッチングフロントの開始が可能になる。ＳＯＩタイプのキャリア基板の場合、いくつかのエッチングフロントの開始を可能にするために、タイル間のシリコンの薄い層を部分的に除去することがこうして可能である。
シリコンの薄層は、所定の厚さ（５ｎｍ〜６００ｎｍの間で変わってもよく、又は意図された用途に応じてさらに厚くてもよい）を有するため、したがって、この薄層を使用して、マイクロエレクトロニクス部品を形成することができ、単一の基板にＧａＡｓ材料をベースとした部品を共集積することが可能になる。
したがって、エピタキシによって単結晶層（３００１、３００２、３００３）を形成した後に、この構造を最終基板に接合し、剥離可能な界面４０で、キャリア基板１００’’の一部を剥離することを考えることも可能である。したがって、最終的な基板は、例えば、以前に行われた成長のパラメータに適合しない追加の機能性（例えば、可撓性プラスチックタイプの最終基板又は金属線を含む最終基板）を提供することができる。加えて、一般に、剥離可能な界面は、必ずしもキャリア基板の内部に位置しているとは限らず、図３に関連して既に説明したように、このキャリア基板に接合されたＳｒＴｉＯ３材料のシード層との界面に位置することもできる。
Claims (12)
- ＳｒＴｉＯ３材料の単結晶シード層（２００、２００’、２０００’）をシリコン材料のキャリア基板（１００、１００’、１００’’）に転写し、続いてＧａＡｓ材料の単結晶層（３００、３００’、３００１、３００２、３００３）をエピタキシャル成長させることを含む、ＧａＡｓ材料の単結晶層（３００、３００’、３００１、３００２、３００３）を生成するための方法。
- 前記単結晶シード層（２００、２００’、２０００’）が、１０μｍ未満、好ましくは２μｍ未満、より好ましくは０．２μｍ未満の厚さを有する、請求項１に記載の方法。
- シリコン材料の前記キャリア基板（１００、１００’、１００’’）へのＳｒＴｉＯ３材料の前記単結晶シード層（２００、２００’、２０００’）の前記転写が、ＳｒＴｉＯ３材料の単結晶基板（２０、２０’、２００１、２００２、２００３）を前記キャリア基板（１００、１００’、１００’’）に接合するステップ（１’、１’’、１’’’）と、それに続くＳｒＴｉＯ３材料の前記単結晶基板（２０、２０’、２００１、２００２、２００３）を薄化するステップ（２’、２’’、２’’’）と、を含む、請求項１又は２に記載の方法。
- 前記薄化するステップ（２’’）が、シリコン材料の前記キャリア基板（１００、１００’、１００’’）に転写されることが意図されたＳｒＴｉＯ３材料の前記単結晶基板（２０’）の一部（２００’）の範囲を定める脆弱化ゾーンの形成を含む、請求項３に記載の方法。
- 前記脆弱化ゾーンの前記形成が、原子及び／又はイオン種を注入すること（０’’）によって得られる、請求項４に記載の方法。
- 前記薄化するステップ（２’’）が、ＳｒＴｉＯ３材料の前記単結晶基板（２０’）の前記一部（２００’）をシリコン材料の前記キャリア基板（１００、１００’、１００’’）に転写するように、前記脆弱化ゾーンで剥離するステップを含み、特に前記剥離するステップが熱応力及び／又は機械的応力の印加を含む、請求項４又は５に記載の方法。
- 前記接合するステップ（１’、１’’、１’’’）が、分子接着ステップである、請求項３〜６のいずれか一項に記載の方法。
- ＳｒＴｉＯ３材料の前記単結晶シード層（２００、２００’、２０００’）が、それぞれがシリコン材料の前記キャリア基板（１００、１００’、１００’’）に転写される複数のタイル（２００１’、２００２’、２００３’）の形態である、請求項１〜７のいずれか一項に記載の方法。
- シリコン材料の前記キャリア基板（１００、１００’、１００’’）が、化学的侵襲によって及び／又は機械的応力によって剥離されるように構成された剥離可能な界面（４０、４０’）を含む、請求項１〜８のいずれか一項に記載の方法。
- シリコン材料のキャリア基板（１００、１００’、１００’’）上に、ＳｒＴｉＯ３材料の単結晶シード層（２００、２００’、２０００’）を含むことを特徴とする、ＧａＡｓ材料の単結晶層（３００、３００’、３００１、３００２、３００３）をエピタキシャル成長させるための基板。
- ＳｒＴｉＯ３材料の前記単結晶シード層（２００、２００’、２０００’）が複数のタイル（２００１’、２００２’、２００３’）の形態で存在する、請求項１０に記載のＧａＡｓ材料の単結晶層（３００、３００’、３００１、３００２、３００３）をエピタキシャル成長させるための基板。
- シリコン材料の前記キャリア基板（１００、１００’、１００’’）が、化学的侵襲及び／又は機械的応力によって剥離されるように構成された剥離可能な界面（４０、４０’）を含む、請求項１０又は１１に記載のＧａＡｓ材料の単結晶層（３００、３００’、３００１、３００２、３００３）をエピタキシャル成長させるための基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1800252 | 2018-03-28 | ||
| FR1800252A FR3079534B1 (fr) | 2018-03-28 | 2018-03-28 | Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas |
| PCT/IB2019/000207 WO2019186268A1 (fr) | 2018-03-28 | 2019-03-26 | Procédé de fabrication d'une couche monocristalline de matériau gaas et substrat pour croissance par épitaxie d'une couche monocristalline de matériau gaas |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021518320A true JP2021518320A (ja) | 2021-08-02 |
| JP7358707B2 JP7358707B2 (ja) | 2023-10-11 |
Family
ID=63079953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020549783A Active JP7358707B2 (ja) | 2018-03-28 | 2019-03-26 | ＧａＡｓ材料の単結晶層を製造するための方法、及びＧａＡｓ材料の単結晶層をエピタキシャル成長させるための基板 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US11549195B2 (ja) |
| EP (1) | EP3775330A1 (ja) |
| JP (1) | JP7358707B2 (ja) |
| CN (1) | CN111954730A (ja) |
| FR (1) | FR3079534B1 (ja) |
| SG (1) | SG11202009529WA (ja) |
| WO (1) | WO2019186268A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3079534B1 (fr) * | 2018-03-28 | 2022-03-18 | Soitec Silicon On Insulator | Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562127B1 (en) * | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
| JP2003523084A (ja) * | 2000-02-10 | 2003-07-29 | モトローラ・インコーポレイテッド | 通信装置 |
| JP2004513517A (ja) * | 2000-11-06 | 2004-04-30 | コミツサリア タ レネルジー アトミーク | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
| JP2004515074A (ja) * | 2000-11-22 | 2004-05-20 | モトローラ・インコーポレイテッド | コンプライアント基板を有する半導体構造物 |
| JP2004517472A (ja) * | 2000-11-27 | 2004-06-10 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
| JP2007096330A (ja) * | 2005-09-27 | 2007-04-12 | Philips Lumileds Lightng Co Llc | Ｉｉｉ−ｖ族発光デバイス |
| US20150041853A1 (en) * | 2013-08-12 | 2015-02-12 | International Business Machines Corporation | Bonded epitaxial oxide structures for compound semiconductor on silicon substrates |
| WO2017046548A1 (fr) * | 2015-09-18 | 2017-03-23 | Soitec | Procede de transfert de paves monocristallins |
| CN107785235A (zh) * | 2016-08-31 | 2018-03-09 | 沈阳硅基科技有限公司 | 一种在基板上制造薄膜的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8178221B2 (en) * | 2000-07-10 | 2012-05-15 | Amit Goyal | {100}<100> or 45°-rotated {100}<100>, semiconductor-based, large-area, flexible, electronic devices |
| US8507361B2 (en) * | 2000-11-27 | 2013-08-13 | Soitec | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
| US20030012965A1 (en) * | 2001-07-10 | 2003-01-16 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate comprising an oxygen-doped compound semiconductor layer |
| AU2008349509B2 (en) | 2008-01-28 | 2013-12-19 | Amit Goyal | Semiconductor-based large-area flexible electronic devices |
| FR3041170B1 (fr) | 2015-09-14 | 2018-12-07 | Electricite De France | Systeme et procede pour recharger des appareils electroniques nomades, et adaptateur pour un tel systeme |
| FR3079534B1 (fr) * | 2018-03-28 | 2022-03-18 | Soitec Silicon On Insulator | Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas |
-
2018
- 2018-03-28 FR FR1800252A patent/FR3079534B1/fr active Active
-
2019
- 2019-03-26 JP JP2020549783A patent/JP7358707B2/ja active Active
- 2019-03-26 SG SG11202009529WA patent/SG11202009529WA/en unknown
- 2019-03-26 WO PCT/IB2019/000207 patent/WO2019186268A1/fr unknown
- 2019-03-26 US US17/042,699 patent/US11549195B2/en active Active
- 2019-03-26 CN CN201980021442.5A patent/CN111954730A/zh active Pending
- 2019-03-26 EP EP19721380.4A patent/EP3775330A1/fr active Pending
-
2022
- 2022-08-01 US US17/816,558 patent/US11976380B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003523084A (ja) * | 2000-02-10 | 2003-07-29 | モトローラ・インコーポレイテッド | 通信装置 |
| JP2004513517A (ja) * | 2000-11-06 | 2004-04-30 | コミツサリア タ レネルジー アトミーク | ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法 |
| JP2004515074A (ja) * | 2000-11-22 | 2004-05-20 | モトローラ・インコーポレイテッド | コンプライアント基板を有する半導体構造物 |
| JP2004517472A (ja) * | 2000-11-27 | 2004-06-10 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
| US6562127B1 (en) * | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
| JP2007096330A (ja) * | 2005-09-27 | 2007-04-12 | Philips Lumileds Lightng Co Llc | Ｉｉｉ−ｖ族発光デバイス |
| US20150041853A1 (en) * | 2013-08-12 | 2015-02-12 | International Business Machines Corporation | Bonded epitaxial oxide structures for compound semiconductor on silicon substrates |
| WO2017046548A1 (fr) * | 2015-09-18 | 2017-03-23 | Soitec | Procede de transfert de paves monocristallins |
| CN107785235A (zh) * | 2016-08-31 | 2018-03-09 | 沈阳硅基科技有限公司 | 一种在基板上制造薄膜的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG11202009529WA (en) | 2020-10-29 |
| US20210054528A1 (en) | 2021-02-25 |
| CN111954730A (zh) | 2020-11-17 |
| US20220364266A1 (en) | 2022-11-17 |
| US11976380B2 (en) | 2024-05-07 |
| US11549195B2 (en) | 2023-01-10 |
| FR3079534B1 (fr) | 2022-03-18 |
| JP7358707B2 (ja) | 2023-10-11 |
| WO2019186268A1 (fr) | 2019-10-03 |
| KR20200136434A (ko) | 2020-12-07 |
| EP3775330A1 (fr) | 2021-02-17 |
| FR3079534A1 (fr) | 2019-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7408893B2 (ja) | ダイヤモンド又はイリジウム材料の単結晶層を製造するための方法、及びダイヤモンド又はイリジウム材料の単結晶層をエピタキシャル成長させるための基板 | |
| JP4388741B2 (ja) | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 | |
| CN105190835B (zh) | 混合基板的制造方法和混合基板 | |
| JP2006148066A (ja) | ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法 | |
| CN101558487B (zh) | 制造复合材料晶片的方法 | |
| JP2009290228A (ja) | エピタキシャル成長のための基板の作成方法 | |
| JP7451846B2 (ja) | ＡｌＮ材料の単結晶膜を生成するための方法、及びＡｌＮ材料の単結晶膜をエピタキシャル成長させるための基板 | |
| US9064789B2 (en) | Bonded epitaxial oxide structures for compound semiconductor on silicon substrates | |
| US11976380B2 (en) | Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material | |
| CN112018025A (zh) | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 | |
| US20190228967A1 (en) | Structure comprising single-crystal semiconductor islands and process for making such a structure | |
| KR102665386B1 (ko) | GaAs 재질의 단결정 층을 제조하는 방법 및 GaAs 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| JP7355289B2 (ja) | Ｌｎｏ材料の単結晶層を生成するための方法、及びｌｎｏ材料の単結晶層をエピタキシャル成長させるための基板 | |
| US20220223476A1 (en) | Crystal efficient sic device wafer production | |
| KR102636121B1 (ko) | Pzt 재질의 결정 층을 제조하는 방법 및 pzt 재질의 결정 층의 에피택셜 성장을 위한 기판 | |
| JP2005109478A (ja) | エピタキシャル成長のための基板の作製方法 | |
| JP2004343046A (ja) | ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230905 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7358707 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |