TW531786B - Semiconductor structures having a compliant substrate - Google Patents

Semiconductor structures having a compliant substrate Download PDF

Info

Publication number
TW531786B
TW531786B TW090127404A TW90127404A TW531786B TW 531786 B TW531786 B TW 531786B TW 090127404 A TW090127404 A TW 090127404A TW 90127404 A TW90127404 A TW 90127404A TW 531786 B TW531786 B TW 531786B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor structure
item
structure according
patent application
Prior art date
Application number
TW090127404A
Other languages
English (en)
Inventor
Jamal Ramdani
Lyndee L Hilt
Alexander A Demkov
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW531786B publication Critical patent/TW531786B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

531786 A7 B7 五、發明説明（1 ) 先前專利申請參考 本專利申請於2000年11月22日提出美國專利申請，專利 申請案號爲09/721，566。 發明領域 本發明通常與半導體結構及裝置有關，並且與一種製造 半導體結構及裝置的方法有關，尤其，本發明與包含一單 結晶材料層之半導體結構、裝置及積體電路的製造及使用 有關，其中該單結晶材料層係由半導體材料、合成半導體 材料及/或如金屬或非金屬之類其他類型材料所組成。 發明背景 半導體裝置通常包括多層導電、絕緣及半導體層。通常 ，會使用層結晶來改良此類層的希望屬性。例如，當增加 層結晶時’則可改良半導體層的電子遷移率及頻段間隙。 同樣地’當增加層結晶時，也可改良導電層的自由電子濃 度’以及絕緣膜或介電膜的電荷移位及電能復原性。 多年來’已嘗試在如矽（Si)之類的異質基板上生長各種單 片薄膜。然而，爲了實現各種單片層的特性，需要高結晶 品質的單結晶膜。例如，已嘗試在鍺、矽及各種絕緣體之 類的基板上生長各種單結晶層。這些嘗試尚未成功，這是 因爲主晶與生長晶間的晶格不匹配，導致所產生的單結晶 材料層的結晶品質不佳。 如果以低成本取得大面積高品質單結晶材料薄膜，則有 助於以低成本在該薄膜上或使㈣祕製造各種半導體裝 置，其成本低於在半導體材料的大容積晶圓上製造此類裝 -4- 本紙張尺度適財@目家科(CNS) Μ規格(21G χ 29?^y-- 531786 A7 B7 五、發明説明（2 ) 置的成本，或是低於在半導體材料之大容積晶圓上此類材 料的磊晶膜中製造此類裝置的成本。此外，如果能夠在諸 如矽晶圓的·大容積晶圓上體現高品質單結晶材料的薄膜， 則可利用矽及高品質單結晶材料的特性來實現積體裝置結 構。 裝 因此，需要有一種半導體結構，其能夠提供優於另一種 單結晶材料的高品質單結晶膜或層，以及需要有一種製造 此類結構的方法。換言之，需要提供一相容於高品質單結 晶材料層的單結晶基板形成，以可實現生長眞正的兩維生 長，用以形成已生長結晶方向相同於一下層基板結晶方向 之單結晶膜的高品質半導體結構、裝置及積體電路。該單 結晶材料層係由半導體材料、合成半導體材料及如金屬或 非金屬之類其他類型材料所組成。 圖式簡單説明 本發明將藉由實例及附圖來進行解説，但本發明未限定 在這些實例及附圖内，其中相似的參照代表相似的元件， 並且其中： % 圖1、2及3顯示根據本發明各種具體實施例之裝置結構 的斷面圖； 圖4以圖表顯示可獲得的最大膜厚度與主晶和生長結晶覆 蓋層間晶格不匹配間的關係； 圖5顯示包括單結晶容納緩衝層之結構的高解析度透射式 電子顯微照相（Transmission Electron Micrograph)圖； 圖6顯示包括單結晶容納緩衝層之結構的X射線繞射譜； -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 531786 A7 _____JB7____ ^、發明説明（3 ) 圖7顯示包括非結晶氧化物層之結構的高解析度透射式電 子顯微照相（Transmission Electron Micrograph)圖； 圖8顯示包括非結晶氧化物層之結構的χ射線衍射譜； 圖9A至9D顯示根據本發明另一項具體實施例之裝置結構 形成的斷面原理圖； 圖10A至10D顯示如圖9A至9D所示之裝置結構之可能分 子鍵合結構的圖式； 圖11至14顯示根據本發明另一項具體實施例之裝置結構 形成的斷面原理圖；以及 圖15至17顯示根據本發明另一項具體實施例之裝置結構 形成的斷面原理圖。 熟知技藝人士應明白，圖中的元件是簡化的圖解，並且 不需要按比例繪製。例如，相對於其他元件，圖中部份元 件的尺寸可能過度放大，以利於更容易瞭解本發明的具體 實施例。 圖式詳紐説明 圖1顯示根據本發明一項具體實施例之半導體結構2〇之 一部份的斷面圖。半導體結構2〇包括單結晶基板22、包含 單結晶材料的容納緩衝層24以及單結晶材料層26。在此上 下文中，術語「單結晶」應具有半導體產業内常用的意義 。術語「單結晶」應代表屬於單晶或大體上屬於單晶的材 料，並且應包含具有相當少量缺陷（諸如矽或矽化鍺或混合 物之基板中常發現的位錯等等）的材料，以及半導體產業中 常發現之此.類材料的磊晶層。 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公釐) 據本發明-項具體實施例，結構2()還包括位於基板22 二谷^緩衝層2 間的非結晶中間層Μ。結構還可包括 噙、；谷，内緩衝層24與單結晶性材料層26之間的模板層3〇。 口下，中詳細的説明，模板層有助於在容納緩衝層上開始 長單〜曰曰材料層。非結晶中間層有助於減緩容納緩衝層 ^欠力，並藉此協助生長高結晶品質容納緩衝層。 人根據本發明—項具體實施例，基板22是單結晶半導體或 半=體晶圓，最好是大尺寸晶圓。晶圓可能屬於周期 第IV;^材料，並且取好是第族材料。第^族半導體 材料的實例包㈣、鍺、混合♦與錯、混合㈣碳、混合 矽、f與碳等等。基板22最好是包含矽或鍺的晶圓，並且 最好疋如半導體業產中使用的高品質單結晶矽晶圓。容納 緩衝層24最好是下方基板上“生長的單結晶氧化物或氮 化物材料。根據本發明一項具體實施例，非結晶中間層2 8 係在基板22上生長，並位於基板22與生長的容納緩衝層 足間，其方式是在生長容納緩衝層24期間氧化基板22。非 結晶中間層係用來減緩由於基板與緩衝層間晶格常數差異 而導致容納緩衝層可能會發生的應變力。在本文中，晶格 常數代表在表面平面上所測量之細胞原子間的距離。如果 非結晶中間層未減緩此類的應變力，則應變力會導致容納 緩衝層中結晶結構中的缺陷。接著，容納缓衝層中結晶結 構中的缺陷將導致難以實現單結晶材料層26(可包括半導體 材料、合成半導體材料及如金屬或非金屬之類其他類型材 料）中的高品質結晶結構。 531786 A7 B7 五、發明説明（5 ) - 容納緩衝層24最好是選用與下方基板結晶相容及與覆蓋 材料層結晶相容的單結晶氧化物或氮化物材料。例如，此 類的材料可·能是具有緊密匹配基板及後續供應之單結晶材 料層之晶格結構的氧化物或氮化物。容納緩衝層所適用的 材料包括氧化金屬，諸如鹼土金屬鈦酸鹽、鹼土金屬結酸 鹽、驗土金屬給酸鹽、鹼土金屬鈕酸鹽、鹼土金屬釕酸鹽 、鹼土金屬鈮酸鹽、鹼土金屬釩酸鹽、如鹼土金屬鍚基鈣 鈦礦（alkaline earth metal tin-based perovskite)之類的氧化鈣 鈦礦、鹼土金屬鋁酸鹽、鑭鋁酸鹽、氧化鑭銳及氧化釓。 另外’容納緩衝層也可使用諸如氮化鎵、氮化鋁及氮化硼 之類的氮化物。這些材料大部份是隔離體，雖然（例如）鳃 、対是導體。一般而言，這些材料是氧化金屬或氮化金屬 ’尤其’這些氧化金屬或氮化金屬包括至少兩個不同的金 屬元素。在某些特定應用中，氧化金屬或氮化金屬包括至 少三個或三個以上不同的金屬元素。 非結晶中間層28最由是藉由將基板22表面氧化所形成的 氧化物’尤其是由氧化碎所組成。非結晶中間層2 §的厚度 足以減緩因基板2 2與容納緩衝層2 4的晶格常數間不匹配所 導致的應變力。通常，非結晶中間層2 8的厚度大約是〇 . 5 到5毫微米（nm)。 可按照特定結構或應用的需求，選用單結晶材料層26的 材料。例如，·單結晶材料層26可包括合成半導體，該合成 半導體可按照特定半導體結構的需求，從第IIIA與v A族元 素（III-V半導體合成物）、混合ΠΙ-V合成物、第ii(a與b) -8- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 531786 ， A7 B7 五、發明説明（6 ) 與VIA族元素（II-VI半導體合成物），以及混合II-VI合成物 中選用層26(及容納緩衝層）的合成半導體材料。實例包括 砷化鎵（GaAs)、砷化鎵銦（GalnAs)、珅化鎵鋁（GaAlAs)、 磷化銦（InP)、硫化鎘（CdS)、碲化鎘汞（CdHgTe)、硒化鋅 (ZnSe)、硒化鋅硫（ZnSSe)等等。但是，單結晶材料層26也 可包括其他半導體材料、金屬或非金屬材料，這些材料均 是在形成半導體結構、裝置及/或積體電路時使用。 下文中將説明適用於模板層30的材料。適合的模板材料 以化學方式鍵合在容納緩衝層24表面上的選取部位，並提供 單結晶材料層26蟲晶生長集結（nucleation)的部位。當使用 時，模板層30的厚度介於1至10層單分子層（monolayer)。 鬌 圖2顯示根據本發明另一項具體實施例之半導體結構40 之一部份的斷面圖。結構4 0類似於前文説明的半導體結構 20，除了介於容納緩衝層24與單結晶材料層26間的額外緩 衝層32以外。具體而言，額外緩衝層位於模板層3 0與覆蓋 單結晶材料層之間。當容納緩衝層無法適當匹配覆蓋單結 晶半導體或合成半導體材料層時，當單結晶材料層26包括 半導體或合成半導體材料時，半導體或合成半導體材料所 形成的額外緩衝層係用來提供晶格補償。 圖3顯示根據本發明另一項示範性具體實施例之半導體結 構3 4之一部份的斷面原理圖。結構3 4類似於結構2 0，除了 結構3 4包括非結晶層3 6 (而不是容納緩衝層2 4及非結晶介 面層2 8 )及額外單結晶層3 8以外。 如下文中的詳細説明，可用如上文所述的類似方法來形 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 531786
成非結晶層3 6，其方式是先形成一容納緩衝層及一非結晶 介面層。然後，形成單結晶層38(藉由磊晶生長），以覆蓋 單結晶容納緩衝層。然後，將容納緩衝層經過退火處理， 以將單結晶容納緩衝層轉換爲非結晶層。以此方式形成的 非結晶層36包括來自於容納緩衝層及介面層的材料，非結 晶層可能是或不是混合物（amalgamate)。因此，層3 6可包 括一層或兩層非結晶層。介於基板22與額外單結晶層26間 形成的非結晶層3 6 (接著層3 8形成）減緩介於層2 2與3 8間 的應力，並且提供眞正合乎標準的相容基板，以利後續處 理-例如，單結晶材料層2 6形成。 前文中配合圖1及2所説明的製程適用於在一單結晶基板 上生長單結晶材料層。然而，配合圖3所説明之包括將單結 晶容納緩衝層轉換成非結晶氧化物層的製造更適合生長單 結晶材料層，因爲其允許減緩層26中的任何應力。 額外單結晶層3 8可包括整份本説明書中配合單結晶材料 層26或額外緩衝層3 2所説明的任何材料。例如，當單結晶 材料層26包括半導體或合成半導體材料時，層38可包括單 結晶第IV族或單結晶合成半導體材料。 根據本發明一項具體實施例，額外單結晶層38於層“形 成期間係作爲退火罩（anneal cap)，並且於後續單結晶層Μ 2成期間作爲模板。因此，層38的厚度最好是足以提供適 合生f層26之模板的厚度（至少一單層），並且是允許形成 作爲實質上無缺陷單結晶材料之層38的薄度。 根據本發明另一項具體實施例，額外單結晶層38包括單 本纸張尺度適财a目*標準(CNs) a视格(灿^撕公爱) ψ 裝 訂
531786 五、發明説明（8
=料(例如，前文中配合單結晶層26所説 ”厚度足以在層38㈣成裝M。在此情況下，根科)明 的半導體結構不包括單結晶材料層26。換古之B =:f導體結構只包括佈置於非㈣化物：: 下列非限制性、作例證的實例説明根據本發明各 ，體^例，構2G、4G與結構34中可用的各種材料组合 的全是用來説明’並且本發明不限定於這些作例^ 實例1 根據本發明-項具體實施例，單結晶基板22係以_)方 向馬目的之硬基板。♦基板可能S(例如）用來製造直徑大 約爲=()到300 mm之互補金屬氧化物半導體（CM0S)積體電 路中常用㈣基板。根據本發明的此項具體實施例，容納 緩衝層2 4是SrzBai·ζΤί〇3單結晶層，其中z介於〇到i範圍内 而非、⑺w中間層是在介於矽基板與容納缓衝層間之界面 上形成的氧化矽（Si〇x)層。所選用的Z値是爲了獲得緊密匹 配對應之後續形成層26之晶格常數的一個或一個以上晶格 常數。例如，容納緩衝層的厚度大約在2n_i〇〇nm的範 圍内，並且最好是大約5 nm的厚度。一般而言，希望容納 緩衝層的厚度足以隔離合成半導體層與基板，以獲得所希 望的電子及光學特性。厚度低於1〇〇 nm的層通常提供較少 的額外優點，並增加不必要的成本；然而，若需要，可製 造較厚的層。氧化矽非結晶中間層厚度大約在〇 5 nn^,j5 •11 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公袭) 裝 訂 531786 A7 B7 五、發明説明（9 ) nm的範圍内，並且最好是大約1 nm到2 nm的厚度。 ψ 裝 根據本發明的此項具體實施例，單結晶材料層2 6是砷化 鎵（GaAs)或砷化鋁鎵（AlGaAs)層，其厚度大約是1 nm到大 約100微米（μπι)，並且最好是大約0.5 μχη到10 μπι的厚度 。厚度通常視所準備之層的應用而定。爲了促進在單結晶 氧化物上磊晶生長砷化鎵或砷化鋁鎵，將藉由覆蓋氧化層 來形成模板層。模板層最好是Ti-As、Sr-O-As、Sr-Ga-Ο或Sr·A1-0的1到10層單分子層（monolayer)。藉由較佳 實例，已證實Ti-As或Sr-Ga-Ο的1到2層單分子層可成功 生長GaAs層。 實例2 % 根據本發明進一步具體實施例，單結晶基板22是如上文 所述的矽基板。容納緩衝層24是立體或斜方晶相之鳃或鋇 錘酸鹽或給的單結晶氧化物，而非結晶中間層是在介於矽 基板與容納緩衝層間之界面上形成的氧化矽層。容納緩衝 層的厚度大約在2 nm到100 nm的·範圍内，並且最好是至少5 nm的厚度，以確保足夠的結晶及表面品質，並且是由單結 晶 SrZr03、BaZr03、SrHf03、BaSn03 或 BaHf〇3 所組成。例 如，可在大約700°C的溫度下生長BaZi:03單結晶氧化層。所 產生之結晶氧化物的晶格結構呈現相對於基板矽晶格結構 的45度旋轉。 由這些錘酸鹽或铪材料所形成的容納緩衝層適合在磷化 銦（InP)系統中生長包括合成半導體材料的單結晶材料層。 在這個系統中，層2 6的合成半導體材料可能是（例如）厚度 -12· 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 531786 A7 B7 五、發明説明（1。） 大約是1.0 nm到1 Ο μιη的磷化銦（InP)、坤化銦鎵（InGaAs) 、砷化链銦（AlInAs)或磷砷化鋁銦鎵（AlGalnAsP)。適用 於此結構的模板層是^々（Zr_As)、錘·鱗（Zr_p)、铪·绅 (Hf-As)、給-磷（Hf_p)、鐵、_氧-神（sr-〇-As)、總·氧-磷 (Sr-0-Ρ)、鋇-氧-砷（Ba-〇-As)、銦_鳃-氧（111^〇)或 鋇-氧-磷（Ba-〇_p)的1到1〇層單分子層（monolayer)，並且 最好是這些材料其中一個的i到2層單分子層。藉由實例， 就鋇結敗鹽谷納緩衝層而言，表面係以錯的i到2層單分子 層終止’之後接著沈積砷的i到2層單分子層，以形成Zr- A s模板。然後，在模板層上生長以磷化銦系統爲材料的合 成半導體材料的單結晶層。所產生之合成半導體材料的晶 格結構呈現相對於容納緩衝層晶格結構的45度旋轉，並且 不匹配（100) InP的晶格小於2 5 %，並且最好小於大約 1 · 0 % 〇 ' 實例3 根據本發明進一步具體實施例，假設結構適合生長包括 II-VI材料之單結晶材料磊晶膜，以覆蓋矽基板。如上文所 述，基板最好是矽晶圓。適合的容納緩衝層材料是 SrxBai.xTi〇3’其中x介於(^n範固内，厚度大約在21^到 副nm的範圍内，並且最好是大約5nmm5nm的厚度。當 單結晶層包括合成半導體材料時’ 合成半導體材料可 能是（例如）鋅亞硒酸鹽（ZnSe)或鋅硫亞硒酸鹽（ζη5“）。 適用於此材料系統的模板層包括鋅·氧㈤⑼❸㈣層 單分子層，之後接著過量的鋅的丨到]層單分子層，之後接
裝 -13 -
531786 A7 __ B7 五、發明説明（11 ~) — ： ' 著位於表面上的鋅亞硒酸鹽。或者，模板層可能是（例如） 總-硫（Sr-S)的1到10層單分子層，之後接著ZnSeS。 實例4 本發明的此項具體實施例是圖2所示之結構4 〇的實例。 基板2 2、容納缓衝層2 4及單結晶材料層2 6可能與實例i中 所説明對應項相同。此外，額外緩衝層32係用來減緩應變 力，其中應變力是由於容納緩衝層晶格與單結晶材料間不 匹配所致。緩衝層32可能是一層鍺或GaAs、砷化鋁鎵 (AlGaAs)、磷化銦鎵（InGaP)、磷化鋁鎵（A1GaP)、坤化銦 鎵（InGaAs)、磷化鋁銦（AllnP)、磷砷化鎵（GaAsP)或磷化 銦鎵（InGaP)應力補償超晶格。根據此具體實施例的一項觀 點，緩衝層32包括GaAsxPk超晶格，其中χ介於〇至1之間 的範圍内。根據另一項觀點，緩衝層32包括超晶 格，其中y値介於0至1之間的範圍内。藉由看情況來改變χ 値或y値，晶格常數會隨之橫跨超晶格從下到上變改，以產 生基遂氧化物與覆蓋合成材料（在這個實例中是合成半導體 材料）之晶格常數間的匹配。諸如前面所列出之其他合成半 導體材料的合成物也同樣會改良，以用相似的方式來處理 層32的晶格常數。超晶格的厚度大約在5〇 nn^|j5〇〇 ^瓜的 範圍内，並且最好是大約100 nn^,j2〇〇 nm的厚度。此結構 的模板可能與實例1中説明的模板相同。或者，緩衝層32 可能是厚度爲1 nm到50 nm的的單結晶鍺，並且最好是大約 2 nm到20 nm的厚度。在使用鍺緩衝層的過程中，可使用厚 度大約一個單分子層的鍺或鍺-鈦的模 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五 、發明説明（12 爲後續生長單結晶材料層(在這個實例中是A成 丰導祖材科）的集結部位。形成氧化層的方式 卜。成 層=單分子層致，以作爲後續沈積單子 集::，或單分子⑽供第-單分子層錯可二: 實例5 此實例還説明圖2所示之結構4〇中使用的材料。 、容纳缓衝層24、單結晶材料層26及模板層二可： d例2巾賴明對應項相.此外 匕 ::'?::料:之間插入額外緩一 ^ 单L在這個實例中其包含半導體材料) 如）碎化峨（InGaAs)騎化触（InAiAs)的粒級層^ :了根據此具體實施例的—项觀點，額外緩衝層32包 括mGaAs，其中銦合成物心至大約5()% 2厚度最好大約h。到3()nm。將緩衝層成份從= 成以提供基礎單結晶氧化材料與單結晶材 這 個實例中是合成半導體材料）覆蓋層間的晶格匹配。如果容 納緩衝層24與單結晶材料層26間晶格不匹配，則此類緩衝 層的特別有利。 此實例提供結構34中使用的材料，如圖3所示。基板材 料22、模板層3〇及單結晶材料_可能與實例丨中所説明 對應項相同。 非結晶層36是由非結晶中間層材料（例如，如上文所述之 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(2i〇X 297 ---— 531786 A7 B7 發明説明（13 ) 層28材料）與容納緩衝層材料（例如，如上文所述之層μ材 料）之組合所適當組成的非結晶氧化物層。例如，非^晶層 3 6可包括Si0j SrzBai ζΉ〇3的组合（其中z介於〇至i的= )，其於退火製程期間至少部份组合或混合以形成 化物層3 6。 非結晶層36的厚度會因應用而異，並且可依據如期望的 層36隔離特性、包含層26之單結晶材料類型等等的因素。 根據本具體實施例-項示範性觀點，層36厚度爲大約2腿 至大純lOOnm，最好是大約2至1〇11111，並且以大約弓至石 n m最佳。 、層38包括單結晶材料，其可在如用來形成容納缓衝層以 疋材料的單結晶氧化物材料上以磊晶方式生長。根據本發 =一項具體實施例，層38包含與包含層26之材料相同的材 。例如，層26包含GaAs，則層38也包含。然而， =據本發明其他具體實施例，層38可包含不同於用來形成 二26的材料。根據本發明一項示範性具體實施例，層^的 厚度爲大約1單分子層至大約100 nm。
請重新^考圖⑴’基板22是諸如單結晶石夕或砰化嫁基 枝A =的單”日基板。單結晶基板結晶結構的特徵在於晶 罝:及阳格方向。在類似的方法中，容納缓衝層24也是 曰二曰日材料’並且單結晶材料晶格的特徵在於晶格常數及 :月豆万向。容納緩衝層與單結晶基板的必須緊密匹配，或 二須某一晶體方向係對著另一晶體方向旋轉，才能達 a上明格4數匹配。在此上下文中，「大體上等於J •16-
531786 A7 B7 五、發明説明（14 ) 及「大體上匹配」表示晶格常數間有充足的相似點，而能 夠在基礎層上生長高品質結晶層。 裝 圖4顯示可達成之高結晶品質生長晶體層厚度的關係，作 爲主晶與生長晶的晶格常數之間不匹配的函數。曲線4 2高 結晶品質材料的界限。曲線4 2右邊的區域代表具有大量缺 陷的層。由於晶格匹配，因此能夠在主晶上生長無限厚度 、高品質磊晶層。由於晶格常數不匹配遞增，所以可達成 、高品質結晶層的厚度迅速遞減。例如，作爲參考點，如 果主晶與生長層間的晶格常數不匹配超過大約2 %，則無法 達成超過大約20 nm的單結磊晶晶層。 •k 根據本發明一項具體實施例，基板22是以（100)或（111) 爲方向的单結晶碎晶圓，而容納緩衝層2 4是總銷敌酸鹽層 。達成這兩種材料之晶格常數大體上匹配的方式爲，將鈦 酸鹽材料晶體方向往相對於矽基板晶圓晶體方向4 5。旋轉 。在此範例中，如果厚度夠厚，則非結晶中間層2 8結構中 所包含的氧化矽層係用來降低蛛酸鹽單結晶層應變力，因 爲鈦酸鹽單結晶層應變力會導致主矽晶圓與生長鈦酸鹽層 的晶格常數不匹配。結果，根據本發明一項具體實施例， 可達成高品質、更厚的單結晶層鈦酸鹽層。 請重新參考圖1至3，層2 6是磊晶生長單結晶材料層，並 且該結晶材料的特徵在於晶格常數及晶體方向。根據本發 明一項具體實施例，層26的晶格常數不同基板22的晶格常 數。爲了達成高結晶品質的磊晶生長單結晶層，容納緩衝 層必須具有高結晶品質。此外，爲了達成高結晶品質的層 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 531786 A7 B7 五、發明説明（15 ) 2 6，希望主晶（在此情況下，主晶是單結晶容納緩衝層）與 生長晶體的晶格常數之間大體上匹配。配合正確選用的材 料，由於生長晶體的晶體方向會相對於主晶方向旋轉，所 以可達成晶格常數大體上匹配。例如，如果生長晶體是坤 化鎵、砷化鋁鎵、鋅亞硒酸鹽或鋅硫亞硒酸鹽，而容納緩 衝層是單結晶SrxBa^xTiC^，則可達成這兩種材料的晶格常 數大體上匹配，其中會將生長層的晶體方向往相對於主單 結晶氧化物方向旋轉4 5 °。同樣地，如果主晶材料是鳃或 鋇結酸鹽或鳃或鋇铪或鋇鍚氧化物，而合成半導體層是磷 化銦或砷化鎵銦或砷化鋁銦，則可達成晶格常數大體上匹 配，其方式是將生長晶體層的方向往相對於主氧化物晶體 方向旋轉4 5 °。在某些情況中，主晶氧化物與生長單結晶 材料層之間的結晶半導體緩衝層可用來降低生長單結晶材 料層的應變力，因爲應變力會導致晶格常數的微幅差異。 藉此可達成最佳的生長單結晶材料層結晶品質。 下文説明根據本發明一項具體實施例之製造諸如圖1至3 所示之結構之半導體結構的方法。方法的開始步驟是提供 一種包括矽或鍺的單結晶半導體基板。根據本發明較佳具 體實施例，半導體晶基板是具有（100)方向的矽晶圓。基板 最好是以軸線爲方向，最多偏離軸線大約4。。半導體基板 的至少一部份具有裸面，然而基板的其他部份可能圍繞著 其他結構，如下文所述。在此上下文中，術語「裸」表示 已清除基板的部份表面，以去除氧化物、致污物或其他異 質材料。眾所皆知，裸矽具有高度反應性，並且很容易形 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 531786 A7 B7 五、發明説明（16 )
裝 成天然氧化物。術語「裸」包含此類的天然氧化物。還可 能故意在半導體基板上生長薄型氧化矽，然而此類的生長 氧化物不是根據本發明之方法的必要項。爲了磊晶生長單 結晶氧化層以覆蓋單結晶基板，必須先去除天然氧化層， 以曝露下方基板的結晶結構。下列的方法最好是藉由分子 束蟲晶生長（molecular beam epitaxy ; MBE)方法來實現，雖 然根據本發明也可使用其他的磊晶生長方法。藉由先在 MBE裝置中熱沈積薄層的鳃、鋇、鳃與鋇的組合或其他鹼 土金屬或驗土金屬組合，以去除天然氧化物。在使用銘的 情況下，接著將基板加熱到大約850°C，使鳃與天然矽氧化 層產生化學反應。鳃係用來分解氧化矽，而留下無氧化矽 表面。所產生的表面包括總、氧及碎，並呈現整齊的2x1 結構。整齊的2x 1結構形成模板，用以有序生長單結晶氧 化物的覆蓋層。模板提供必要的化學及物理特性，以集結 結晶生長的覆蓋層。 % 根辕本發明替代具體實施例，可轉換天然氧化矽並準備 基板表面，以生長單結晶氧化層，其方式是在低溫下藉由 MBE在基板表面上沈積如氧化魏、氧化總鋇或氧化鋇之類 的鹼土金屬氧化物，接著將結構加熱到大約850°C。在此溫 度下，氧化鳃與天然氧化矽間發生的固態反應導致天然氧 化矽還原，並在基板表面上留下具有鳃、氧及矽的整齊 2x 1結構。再次，以此方式形成模板，用以接著生長有序 單結晶氧化物層。 根據本發明一項具體實施例，在去除基板表面上的氧化 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 531786 A7 _ _ B7 五、發明説明（17~) — ， 裝 矽後，將基板冷卻到大約200到8〇〇。(：範圍内的溫度，並且 藉由分子束磊晶生長在模板層上生長鳃鈦酸鹽層。MBE方 法從MBE裝置中的開孔活閘（opening shuUer)開始，以曝露 鳃、鈦及氧來源。鳃與鈦的比率大約是i : 1。氧氣分壓最初 設定在最小値’以利於以每分鐘大約0 3到0 5 nm的生長速 度來生長推測的鳃鈦酸鹽。在初步生長鳃鈦酸鹽後，將氧 氣分譽遞增到大約最初的最小値。氧氣過壓會導致在下方 基板與生長中之鳃鈦酸鹽層之間的界面上生長非結晶氧化 石夕。生長乳化碎層起因於氧氣會通過生長中之魏鈥酸鹽層 擴散到位於下方基板表面上氧氣與矽產生化學反應的表面 。鳃欽酸鹽生長成爲有序單結晶，並且具有相對於整齊 2x1結晶結構之下方基板旋轉45。的結晶方向。否則，鳃欽 酸鹽層可能存在應變力，這是因爲矽基板與生長晶體之間 晶格常數微幅不匹配所致，而在非結晶氧化矽中間層可減 緩此類的應變力。
A 在總歛酸鹽生長到所希望的厚度後，接著藉由模板層來 覆蓋單結晶魏欽酸鹽’以促進後續生長所希望的單結晶材 料磊晶層。例如，就後續生長砷化鎵單結晶合成半導體材 料層而言，覆蓋MBE生長的鳃鈦酸鹽單結晶層的方式爲， 以1到2層單分子層鈦、1到2層單分子層鈦-氧或1到2層單 分子層總-氧來終止生長。在形成此覆蓋層後，接著沈積坤 ，以形成Ti-As鍵合、Ti_0-As鍵合或Sr-0-As。這些的 任一種都可形成適合沈積及形成砷化鎵單結晶層的模板。 在形成模板後，接著導入鎵，以與砷產生化學反應，並形 -20- 本纸張尺度適财S Η家標準(CNS) A4規格(210X 297公爱) 一 一 —. 531786 A7 B7 五、發明説明（18 ) 成砷化鎵。或者，可在覆蓋層上沈積鎵，以形成Sr-0-Ga 鍵合，並且接著導入與鎵反應的砷，以形成GaAs。 圖5顯示根據本發明一項具體實施例製造之半導體材料的 高解析度透射式電子顯微照相（Transmission Electron Micrograph ; TEM)圖。單晶體SrTi03容納緩衝層2 4係在碎 基板22上系晶生長。於此生長製程期間，會形成非結晶介 面層2 8以減緩因晶格不匹配所導致的應力。然後，使用模 板層30來磊晶生長GaAs合成半導體層26。 ψ 裝 圖6顯示包含使用容納緩衝層24在矽基板22上生長之 GaAs單結晶層2 6之結構的X射線繞射譜。光譜的峰値指示 容納緩衝層2 4及G a A s合成半導體層2 6都是單晶體並且係以 (100)方向爲目的。 藉由如上文所述的方法並加上額外緩衝層沈積步驟，即 可形成如圖2所示的結構。在沈積單結晶材料層之前，會先 形成覆蓋模板層的緩衝層。如果緩衝層是包括合成半導體 超晶耠的單結晶材料，則可在卸上文所述的模板上藉由（例 如）MBE來沈積此類的超晶格。如果用包括鍺層的單結晶材 料層來取代緩衝層，則會修改上述的方法，以最後的鳃層 或欽層來覆蓋總鈥酸鹽單結晶層，然後藉由沈積鍺，以利 於與鳃或鈦產生化學反應。然後，可在此模板上直接沈積 鍺緩衝層。 圖3所示之結構3 4的形成方式可能是，生長容納緩衝層 、在基板2 2上形成非結晶氧化物層，以及在容纳緩衝層上 生長半導體層3 8，如上文所述。然後，將容納缓衝層及非 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） B7 五、發明説明（19 ) 結晶氧化物層經過退火製程，使容納緩衝層的結晶結構足 以從單結晶變更成非結晶，藉由形成非結晶層，使非結晶 氧化物層與現在的非結晶容納緩衝層的組合形成單一非結 晶氧化物層3 6。接著在層3 8上生長層2 6。或者，可接著實 行退火製程以生長層26。 、 根據此具體實施例的一項觀點，形成層3 6的方式爲將基 板22、容納緩衝層、非結晶氧化物層及單結晶層“經過迅 速熱退火製程，使用的最高溫度大約700«c至大約l〇〇〇t， 製程時間大約5秒至大約1〇分鐘。然而，根據本發明，可 採用其他適當的退火製程以將容納緩衝層轉換爲非結晶層 。例如，可使用雷射退火、電子束退火或「傳統」熱退火 製程（在適當的環境中）來形成層36。當採用傳統熱退火來 形成層36時，於退火製程期間需要過壓一層或一層以上結 構成分層30，以避免層38降級。例如，當層38包括GaAs 時’退火環境最好包括過壓砷，以減輕層3 8降級。 如上文所述，結構34的層38可包括適用於層32或26的任 何材料。因此，可採用配合層32或26所説明的沈積或生長 方法來沈積層38。 圖7顯示根據圖3所示之本發明具體實施例所製造之半導 體材料的高解析度T E Μ圖。根據本具體實施例，單晶體 SrTi〇3谷納緩衝層係在碎基板2 2上蟲晶生長。如上文所述 ，於此生長製程期間，非結晶介面層形成。接著，在容納 緩衝層上面形成包含GaAs合成半導體層的額外單結晶層3 8 ’並且將容纳缓衝層經過退火處理，以形成非結晶氧化物 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 531786 A7 B7 五、發明説明（2G ) 層3 6 0 圖8顯示包括含GaAs合成半導體層之額外單結晶層3 8及 形成於矽基板2 2上的非結晶氧化物層3 6之結構的X射線衍 射譜。光譜的峰値指示GaAs合成半導體層38是單晶體並且 係以（100)方向爲目的，大約4 0至5 0度的無峰値指示層3 0 是非結晶。 , 裝
A 如上文所述的方法説明一種藉由分子束磊晶生長方法來 形成半導體結構的方法，其中該半導體結構包含一矽基板 、一覆蓋氧化物層及一包含砷化鎵合成半導體層的單結晶 材料層。還可能藉由化學蒸汽化澱積（chemical vapor deposition ; CVD)、金屬有機化學蒸汽澱積（metal organic chemical vapor deposition ; MOCVD)、遷移率增強型系晶生 長（migration enhanced epitaxy ; MEE)、原子層系晶生長 (atomic layer epitaxy ; ALE)、物理蒸汽化澱積（physical vapor deposition ; PVD)、化學溶劑澱積（chemical solution deposition ; CSD)、脈衝雷射澱積（pulsed laser deposition ; PLD)等等來實現此項方法。另外，藉由類似的方法，還可 生長其他的單結晶容納缓衝層，諸如，鹼土金屬鈦酸鹽、 鹼土金屬錘酸鹽、鹼土金屬铪酸鹽、鹼土金屬鋰酸鹽、鹼 土金屬釩酸鹽、鹼土金屬釕酸鹽、鹼土金屬鈮酸鹽、如鹼 土金屬鍚基 #5 鈥礦（alkaline earth metal tin-based perovskite)之類的氧化鈣鈥礦、鑭鋁酸鹽、氧化鑭钪及氧 化釓。另外，藉由諸如MBE的類似方法，還可沈積包含其 他第III-V及II-VI族單結晶合成半導體層、半導體、金屬及 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 531786 五、發明説明（21 ) 非金屬的其他單結晶材料層，以覆 緩衝層。 予早、、口叩虱化物容納 單結晶材料層與單結晶氧化物容納緩衝 是使用適當的模板層，以利於開始生長單結晶材料 容納缓衝層是驗土金屬锆酸鹽，則可藉由薄型錯 屢來覆盖乳化物。沈積锆之後，接著沈積要與錐產生化學 反應的砰或磷，作爲分別沈積砰化銦鎵、碎化触或鱗化 鋼的前導。同樣地，如果單結晶氧化物容纳缓衝層是驗土 金屬給酸鹽，則可藉由薄型給層來覆蓋氧化層。沈積給之 後，接著沈積要與給產生化學反應的砷或磷，作爲分別生 長砷化銦鎵、砷化銦鋁或磷化銦層的前導。在類似的方法 中，可用鳃或鳃暨氧層來覆蓋鳃鈦酸鹽，並且用鋇或鋇暨 氧層來覆蓋鋇鈦酸鹽。沈積前述各項之後，接著沈積要與 覆二材料產生化學反應的砰或鱗，以形成用來沈積包含如 砷化銦鎵、砷化銦鋁或磷化銦之合成半導體的單結晶材料 層0 圖9 Α至9 D顯示根據本發明另一項具體實施例之裝置結構 形成的斷面原理圖。和前文參考圖丨至3説明的具體實施例 一樣’本發明的這個具體實施例涉及利用磊晶生長單晶體 氧化物來形成相容基板的方法，如前文參考圖1和2説明的 容納缓衝層2 4形成，以及前文參考圖3説明的非結晶層3 6 形成，以及模板層30形成。但是，圖9A至9D中説明的具 體實施例利用包括表面活性劑的模板，以促進逐層單結晶 材料生長。 -24 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂 531786 A7 B7 五、發明説明（22 ) 現在請參考圖9 A，非結晶中間層5 8係在基板5 2上生長， 並位於基板52與生長的容納缓衝層5 4(最好是單結晶晶體 氧化物層）之間，其方式是在層54期間氧化基板52。層54 最好是單結晶氧化物材料，如SrzBa^zTiC^單結晶層，其中 z値介於0到1範圍内。但是，層54也可包括前文參考圖1和 2之層24説明的任何合成物，以及前文參考圖3之層36説明 的任何合成物，這是從圖1和2提及的層24和28所形成。
裝 生長的層5 4具有圖9 A所示之劃上影線5 5的鳃（S r)終止表 面，接著附加模板層6 0，其包括如9 B和9 C所示的表面活 性劑層6 1及覆蓋層63。表面活性劑層6 1可包括但不限於如 Al、In及Ga之類的元素，但是取決於層54的合成物及單 結晶材料覆蓋層，以取得最理想結果。在一項示範性具體 實施例中，鋁（A1)適用於表面活性劑層6 1，並且用來修改 層54的表面及表面能量。最好藉由分子束磊晶生長 (molecular beam epitaxy ; MBE)方法，在如圖 9 B 所示的層 24上羞晶生長厚度爲1到2層單分子層的表面活性劑層6 1， 雖然也可執行其他的磊晶方法，包括化學蒸汽化澱積 (chemical vapor deposition ; CVD)、金屬有機化學蒸汽澱積 (metal organic chemical vapor deposition ; MOCVD)、遷移 率增強型蟲晶生長（migration enhanced epitaxy ; MEE)、原 子層磊晶生長（atomic layer epitaxy ; ALE)、物理蒸汽化澱積 (physical vapor deposition ; PVD)、化學溶劑澱積（chemical solution deposition ; CSD)、脈衝雷射澱積（pulsed laser deposition ; PLD)等等0 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 531786 A7 B7 五、發明説明（23 ) 然後’將表面活性劑層6 1曝露於如砷之類的鹵素，以形 成如圖9 C所示的覆蓋層6 3。可將表面活性劑層6 1曝露於 一些材料以·形成覆蓋層63，如包括但不限於As、P、Sb和 N等元素。表面活性劑層61和覆蓋層63結合形成模板層6〇。 然後’經由 MBE、CVD、MOCVD、MEE、ALE、PVD、 CSD、PLD等等沈積單結晶材料層6 6 (在這個實例中是如 GaAs之類的合成半導體），以形成如圖9D所示的最終結構。 , 裝 圖10A至10D顯示根據如圖9A至9D所示之本發明具體實 施例形成之合成半導體結構特定實例之可能分子鍵合結構 的圖式。具體而言，圖10A至10D顯示使用包含模板（層60) 的表面活性劑，在鳃鈦酸鹽單結晶氧化物（層5 4)的鳃終止 表面上生長GaAs(層66)。 在非結晶界面層58及基板層52(這兩層均可包括如前文 分別參考圖1和2説明之層2 8及22的材料）上的如氧化鳃鈦 之類谷納緩衝層5 4上生長如GaAs之類的單結晶材料層6 6， 其關—:大約1000埃，其由因爲涉及表面能量，所以二維 (2D)及三維（3D)生長轉移。爲了藉由層生長（Frank van der Mere生長）來維持合乎標準的層，必須滿足下列關係：
SsTO ( δ ΙΝΤ+δ GaAs) 其中單結晶氧化物層5 4的表面能量必須大於非結晶界面 層5 8的表面能量加GaAs層6 6的表面能量。由於難以滿足這 個方程式，所以使用包含模板的表面活性劑（如前文參考圖9b 至9 D的説明）以增加單結晶氧化物層5 4的表面能量，並且 將模板的結晶結構轉變成符合原始GaAs層的似讚石結構。 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 531786 A7 B7 五、發明説明（24 ) 圖10A顯示鳃鈦酸鹽單結晶氧化物層之鳃終止表面的分子 鍵合結構。如圖10B所示，銘表面活性劑層係沈積於並且鍵 合鳃終止表面上，其起化學作用而形成覆蓋層，其中覆蓋 層包括具有如圖10B所示之分子鍵合結構的Al2Sr單分子層 ，用以形成具有符合如GaAs之類合成半導體之Sp3混合終止 表面的似鑽石結構。然後將結構曝露於A s以形成AlAs層， 如圖10C所示。然後沈積GaAs以完成如圖10D所示之藉由 2 D生長所獲得的分子鍵合結構。可生長任何厚度的GaAs以 形成其他的半導體結構、裝置或積體電路。最好使用如第 IIA族元素之類的鹼土金屬來形成單結晶氧化物層2 4的覆蓋 表面，因爲這些元素能夠形成所想要的含鋁分子結構。 在這個具體實施例中，包含模板層的表面活性劑有助於 形成相容基板，該相容基板適用於包含由第III- V族合成物 所組成之材料的各種材料層單片積體，以形成高品質半導 體結構、裝置或積體電路。例如，包含模板層的表面活性 劑適角於單片積體單結晶材料層（如包括鍺（Ge)的層），例 如，以形成高效率光電池。 現在請參考圖11至14，圖中顯示根據本發明另一項具體 實施例之裝置結構形成的斷面原理圖。這個具體實施例利 用形成的相容基板，該相容基板依賴在矽上磊晶生長單晶 體氧化物，接著在氧化物上磊晶生長單晶體矽。 首先，在具有非結晶界面層28的基板層72(如矽）上生長 如單結晶氧化物層之類的容納緩衝層7 4，如圖1 1所示。單 結晶氧化物層7 4可能係由前文參考圖1和2之層2 4説明的任 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂 % 531786 A7 B7 五、發明説明（25 ) 何材料所組成，而結晶界面層7 8最好係由前文參考圖1和2 之層28説明的任何材料所組成。雖然基板72最好是矽，但 是也可包括前文參考圖1至3之基板22説明的任何材料。 接著，經由 MBE、CVD、MOCVD、MEE、ALE、PVD、 CSD、PLD等等矽層81，如圖12所示，其厚度爲幾百埃， 但是厚度最好是大約5 0埃。單結晶氧化物層7 4緩衝層的厚 度最好大約是20到100埃。 接著，在（例如）大約800X：至1000°C範圍内的溫度，在有 碳源（如乙炔或曱烷）的環境中進行迅速熱退火處理，以形 成覆蓋層8 2及矽酸鹽非結晶層8 6。但是，可使用其他適合 的碳源，只要迅速熱退火步驟能夠將單結晶氧化物層74非 結晶成爲矽酸鹽非結晶層8 6，以及碳化上層的矽層8 1以形 成覆蓋層82，在這個實例中，將會是碳化矽（SiC)層，如圖 1 3所示。形成非結晶層8 6類似於圖3所示之形成層3 6，並 且可包括前文參考圖3之層36説明的任何材料，但是最好 視矽層8 1使用的覆蓋層8 2而定。 最後，經由 MBE、CVD、MOCVD、MEE、ALE、PVD、 CSD、PLD等等’在SiC表面上生長合成半導體層96(如氛 化鎵（GaN))，以形成適合形成裝置的高品質合成半導體材 料。具體而言，沈積如GalnN和AlGaN之類以GaN和GaN爲 主的系統將導致形成局限在矽/非結晶地帶上的位錯網。產 生之包含合成半導體材料的氮化物可包括元素周期表第m 、IV及V族的元素，並且無缺陷。 雖然曾經在SiC上生長GaN，但是本發明的這個具體實施 -28- 本紙張尺度適用中國國家榡準(CNS) A4規格(210X 297公釐） 531786 A7 ------B7__；_ 五、發明説明（26 ) 例處理單步驟形成包含Sic上層表面的相容基板，以及在s i 表面上形成非結晶層。具體而言，本發明的這個具體實施 例使用已經過非結晶化的中間單結晶氧化物層來形成碎酸 鹽’以吸附層之間的應變力。另外，不同於過去使用的Sic 基板，本發明的這個具體實施例不會受限於晶圓尺寸，通 常SiC基板的直徑小於2英忖。 包含第III-V族氮化物之半導體合成物的單片積體氮化物 及石夕裝置可適用於高溫RF應用及光電子學。GaN系統特別 適用於藍/綠色光子產業及UV光源和偵測。高亮度發光二 極體（LEDs)及雷射也可形成於GaN系統内。 圖1 5至1 7顯示根據本發明另一項具體實施例之裝置結構 形成的斷面原理圖。這個具體實施例包括相容層，用以當 作使用clathrate或Zintl型鍵合的轉換層。具體而言，這個具 體實施例利用模板層來降低介於材料層之間界面的表面能 量，藉此允許層生長二維層。 圖1 5所示的結構包括單結晶基板102、非結晶界面層1 〇8 及容納緩衝層104。非結晶界面層108係在係在基板1〇2上生 長，並位於基板102與容納緩衝層104之間的界面上，如前 文參考圖1和2的說明。非結晶界面層1 〇8包括如上文參考 圖1至2所示之層2 8所述的任何材料，但是最好包括如 SrzBai-zTi〇3单結晶層之類的早結晶氧化物材料，其中z介 於0到1範圍内。基板102最好是矽，但是也可包括前文參 考圖1至3之基板22説明的任何材料。 模板層130係沈積於容纳缓衝層1〇4上，如圖16所示，並 -29-
本紙張尺度適用中國a家標準(CNS) A4規格(21〇X297^M 531786 A7 _B7^_._ 五、發明説明（27 ) 且最好包括由具有大量離子特性之金屬與非金屬所組成以 Zintl型相位材料的薄層。如同前面説明的具體實施例，經 由 MBE、CVD、MOCVD、MEE、ALE、PVD、CSD、PLD等 等沈積模板層130，以實現一單分子層的厚度。模板層130 係當作無方向鍵合且高結晶度的「軟」層，用以吸收具有 晶格不匹配之層間增加的應變力。模板層130的材料可包括 但不限於包含Si、Ga、In和Sb的材料，例如，AlSr2、 (MgCaYb)Ga2、（Ca，Sr，Eu，Yb)In2、BaGe2As和SrSn2As2。 半導體材料層126係羞晶生長於模板層130上，以實現如 圖1 7所示的最終結構。舉例而言，SrAl2層可當作模板層 130使用，並且如合成半導體材料GaAs之類適當的單結晶材 料層126係生長於SrAl2上。Al-Ti(來自於SrzBai-zTi03層的 容納緩衝層，其中z介於0到1範圍内）鍵合主要是金屬，而 Al-As(來自於GaAs層）鍵合屬於弱共價。Sr參與兩種不同 類型的鍵合，其部份電荷移至包含下層SrzBa^TiC^之容納 緩衝層104的氧原子中以參與離子鍵合，而其他部份的原子 價電荷則移至A1，其方法通常係使用Zinti相位材料執行。 電荷轉移量取決於包含模板層130之元素的相對陰電性，以 及取決於原子間距離。在這個實例中，A1採用sp3 hybridization，並且很容易與單結晶材料層126(在這個實例 中，其包括合成半導體材料GaAs) —起形成鍵合。 在這個具體實施例中，藉由使用Zintl型模板層產生的相 容基板可吸收大幅應變力，而不會導致顯著的能量成本。 在前面的實例中，調整A1键合強度的方式爲變更SrAl2層容 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 531786 A7
適用於製造這些結構、裝置和積體電路的材料層。藉由運 用本發明的具體實施例，現在更容易合併包括含半導體和 二=: 顯然地，這些明確説明具有合成半導體部份及第 =體^㈣構的具體實施例都是用來解説本發明具體實施 而不疋用來限制本發明。尚有其他組合的多樣性及本 發明的其他具體實施例。例如，本發明包括用以製造材料 層的結構及方法，纟中材料層係用來形成包括其他層（如金 屬或非金屬層）的半導體結構、裝置及積體電路。更具體而 言，本發明包括用以形成相容基板的結構及方法，其^相 容基板係運用在製造半導體結構、裝置和積體電路，'以及 合成半導體材料之單結晶層及用來形成裝置之其他單結晶 層的裝置與適合或容易及/或以低成本在半導體或合成半導 體材#内形成的其他組件。如此可縮小裝置、降低製造成 本並增加良率及可靠度。 根據本發明的一項具體實施例，單結晶半導體或合成半 導體晶圓可運用在於晶圓上形成單結晶材料層。在此方法 中，晶圓實質上是在製造用來覆蓋晶圓之單結晶層内的半 導體電子組件的期間所使用的「處理」晶圓。因此，可在 直徑至少約200毫米且可能是至少約300毫米之晶圓上的半 導體材料内形成電子組件。 藉由使用此類型基板，相當低價的「處理」晶圓克服合 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) ψ 裝 訂
A7 B7 五、發明説明（29 ) 成半導體或其他單結晶材料晶圓的易碎性質，其方式是將 此類晶15¾置在相對更財用且容易製造的基礎材料上，因 此，可形成一種積體電路，以便能夠在單結晶材料層内或 使用單結晶材料層形成所有的電子組件，尤其是所有的主 動式電子裝置，即使基板本身可包括單結晶半導體材料。 $相對小型且更易碎、傳統的合成半導體基板（例如，傳統 合成半導體晶圓）相比，因爲能夠以更經濟且更容易的方式 來處理大型基板，所以可降低合成半導體裝置及其他採用 非石夕單結晶材料之其他裝置的製造成本。 於前面的説明書中，已參考特定具體實施例來説明本發 明。然而，熟知技藝人士應明白本發明的各種修改並且容 易修改，而不會脱離如下文中申請專利範例所提供之本發 明的範疇與精神。因此，説明書暨附圖應視爲解説，而不 應視爲限制，並且所有此類的修改皆屬本發明範疇内。 已説明關於特定具體實施例的優勢、其他優點及問題解 決方秦。但是，可導致任何優勢、優點及解決方案發生或 更顯著的優勢、優點、問題解決方案及任何元件不應被理 解爲任何或所有申請專利範例的關鍵、必要項或基本功能 或元件。本文中所使用的術語「包括」、「包含」或其任 何其他的變化都是用來涵蓋非專有内含項，使得包括元件 清單的方法、方法、物品或裝置不僅包括這些元件，而且 還包括未明確列出或此類方法、方法、物品或裝置原有的 其他元件。 •32- 本紙張尺度適用中國國家標準(CNS) A4規格(210χ 297公釐)

Claims (1)

  1. ABCD 531786 六、申請專利範圍 1 · 一種半導體結構，包括： 一单結晶基板； 一緩衝層’該緩衝層係形成於該基板上； 一模板’該模板係形成於該緩衝層上；以及 一單結晶材料層，其被形成以覆蓋該模板。 2·如申請專利範圍第1項之半導體結構，其中該模板層包 含一 Zintl型相位材料。 3 ·如申請專利範圍第2項之半導體結構，其中該zintl型相 位材料包含 SrAl2、（MgCaYb)Ga2、（Ca，Sr，Eu，Yb)In2、 BaGe2As和SrSn2As2中的至少一項。 4 .如申請專利範圍第1項之半導體結構，其中該緩衝層包 括SrzBai-zTi〇3，其中z値介於〇到1範圍内，該模板包括 SrAh，以及該單結晶材料層包括GaAs。 5 ·如申請專利範圍第1項之半導體結構，其中該模板層包 含一表面活性劑材料。 6 ·如申請專利範圍第5項之半導遒結構，其中該表面活性 劑包含A1、In和G a中的至少一項。 7 ·如申請專利範圍第5項之半導體結構，其中該模板層包 括一覆蓋層。 8 ·如申請專利範圍第7項之半導體結構，其中該覆蓋層係 藉由使該表面活性劑材料曝露於一罩謗導材料所形成。 9 ·如申請專利範圍第7項之半導體結構，其中該罩謗導材 料包括A s、P、Sb和N中的至少一項。 1 0 ·如申請專利範園第7項之半導體結構，其中該表面活性 -33 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 531786
    劑包括A1、該覆蓋層包括A12Sr&及該單結晶材料層包 括 GaAs 0 u.如申請專利範圍第1項之半導體結構，其中該模板層包 含一梦層。 1 2 ·如申请專利範圍第i i項之半導體結構，該半導體結構進 一步包括一覆蓋層。 13·=申請專利範圍第12項之半導體結構，其中該覆蓋層係 藉由在有一碳源的環境中進行迅速熱退火處理所形成。 14·如申請專利範圍第13項之半導體結構，其中該碳源包括 乙炔或甲烷中的至少一項，該覆蓋層包括SiC以及該單 結晶材料層包括GaN。 15·申請專利範圍第1項之半導體結構，其中該緩衝層包含 一選自鹼土金屬鈦酸鹽、鹼土金屬锆酸鹽、鹼土金屬铪 酸鹽、鹼土金屬鈒酸鹽、鹼土金屬釕酸鹽及鹼土金屬鈮 酸鹽所組成之群組的氧化物。 16·如申請專利範圍第1項之半導體結構，其中該緩衝層包 括Si^Bai-xTiOs，其中X介於〇到1範圍内。 17·如申請專利範圍第1項之半導體結構，其中該緩衝層包 含一形成爲一單結晶氧化物的氧化物，並且接著經過熱 處理，以將該單結晶氧化物轉換成一非結晶氧化物。 1 8 ·如申請專利範圍第丨7項之半導體結構，其中該單結晶第 IV族基板的特徵在於一第一晶格常數，以及該單結晶材 料層的特徵在於一第二晶格常數，其中該第二晶格常數 不同於該第一晶格常數。 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）
    裝 訂 # 531786 A8 B8 C8 __D8 _ 六、申請專利範圍 1 9 .如申請專利範圍第1 8項之半導體結構，其中該單結晶氧 .化物的特徵在於一第三晶格常數，其中該第三晶袼常數 不同於該第二晶格常數。 20.如申請專利範圍第17項之半導體結構，其中該單結晶第 IV族基板的特徵在於一第一晶體方向，以及該單結晶氧 化物的特徵在於一第二晶體方向，其中該第二晶體方向 係相對於該第一晶體方向旋轉。 2 1·如申請專利範圍第17項之半導體結構，該半導體結構進 一步包括一介於該第IV族基板與該單·結晶氧化物之間形 成的第二非結晶氧化物層。 2 2 .如申請專利範圍第2 1項之半導體結構，其中該第j v族 基板包含矽，並且該第二非結晶氧化物層包含一氧化矽。 2 3 ·如申請專利範圍第丨項之半導體結構，其中該單結晶材 料層包含一半導體材料、一合成半導體材料、一金屬及 一非金屬中的至少一項。 24 ·如申請專利範圍第1項之半導體結構，其中該單結晶材 料層是一選自由下列所組成之群組的合成半導體材料： III-V族合成物、混合m-ν族合成物、π_νι族合成物及 混合ΙΙ-VI族合成物。 2 5 ·如申請專利範圍第i項之半導體結構，其中該單結晶材 料層包含一選自由下列所組成之群組的材料：GaAs、 AlGaAs、InP、InGaAs、InGaP、ZnSe及ZnSeS。 26·如申請專利範圍第1項之半導體結構，其中該緩衝層的 厚度大約爲2到1 〇 nm。 -35- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ABC.D 531786 六、申請專利範圍 2 7 .如申請專利範圍第2 6項之半導體結構，其中該非結晶氧 .化物層的厚度大約爲5到6 nm。 2 8 ·如申請專利範圍第1項之半導體結構，其中該單結晶材 料層包含一半導體或一合成半導體。 •36- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW090127404A 2000-11-22 2001-11-05 Semiconductor structures having a compliant substrate TW531786B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US72156600A 2000-11-22 2000-11-22

Publications (1)

Publication Number Publication Date
TW531786B true TW531786B (en) 2003-05-11

Family

ID=24898468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090127404A TW531786B (en) 2000-11-22 2001-11-05 Semiconductor structures having a compliant substrate

Country Status (6)

Country Link
EP (1) EP1348231A2 (zh)
JP (1) JP2004515074A (zh)
KR (1) KR20030051868A (zh)
AU (1) AU2002213401A1 (zh)
TW (1) TW531786B (zh)
WO (1) WO2002045140A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227820B2 (en) * 2005-02-09 2012-07-24 The Regents Of The University Of California Semiconductor light-emitting device
KR100664986B1 (ko) 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US8946674B2 (en) 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
US8222057B2 (en) 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
FR2921200B1 (fr) * 2007-09-18 2009-12-18 Centre Nat Rech Scient Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication
US20120292648A1 (en) * 2011-05-16 2012-11-22 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
FR3079534B1 (fr) 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548072A (ja) * 1991-08-12 1993-02-26 Nippon Telegr & Teleph Corp <Ntt> 半導体素子
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5478653A (en) * 1994-04-04 1995-12-26 Guenzer; Charles S. Bismuth titanate as a template layer for growth of crystallographically oriented silicon
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
US6103403A (en) * 1997-05-15 2000-08-15 University Of Kentucky Research Foundation Intellectual Property Development Clathrate structure for electronic and electro-optic applications
US6113690A (en) * 1998-06-08 2000-09-05 Motorola, Inc. Method of preparing crystalline alkaline earth metal oxides on a Si substrate

Also Published As

Publication number Publication date
EP1348231A2 (en) 2003-10-01
AU2002213401A1 (en) 2002-06-11
KR20030051868A (ko) 2003-06-25
JP2004515074A (ja) 2004-05-20
WO2002045140A3 (en) 2003-02-06
WO2002045140A2 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
TW516231B (en) Apparatus for fabricating semiconductor structures
US7211852B2 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
TW507301B (en) Semiconductor structure including a partially annealed layer and method of forming the same
TW515098B (en) Heterojunction tunneling diodes and process for fabricating the same
CN102064091B (zh) 氮化物半导体部件及其制造工艺
JP5490271B2 (ja) 半導体ウェハ
EP1595280B8 (en) Buffer structure for heteroepitaxy on a silicon substrate
KR20040108771A (ko) 그 위에 반도체 장치를 갖는 단결정 산화물을 성장시키는방법
EP3080834A2 (en) Stress mitigating amorphous sio2 interlayer
JP7290135B2 (ja) 半導体基板の製造方法及びｓｏｉウェーハの製造方法
TW531786B (en) Semiconductor structures having a compliant substrate
TW567525B (en) Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
WO1998024129A1 (en) Iii-v nitride semiconductor devices and process for the production thereof
TW201029048A (en) Method for epitaxial growth and epitaxial layer structure using the method
US20030015704A1 (en) Structure and process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same including intermediate surface cleaning
US20020088970A1 (en) Self-assembled quantum structures and method for fabricating same
JP2005527097A (ja) 絶縁体上のエピタキシャル半導体（ｓｏｉ）の構造体及びデバイス
TW540101B (en) Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same
TW540124B (en) Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
TW552699B (en) Structure and method for fabricating semiconductor structures with coplanar surfaces
TW517282B (en) Structure and method for fabricating semiconductor devices
TW543143B (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate with an intermetallic layer
US20020158245A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US20020084461A1 (en) Structure and method for fabricating III-V nitride devices utilizing the formation of a compliant substrate
US20030019423A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant gallium nitride substrate

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent