CN102064091B - 氮化物半导体部件及其制造工艺 - Google Patents

氮化物半导体部件及其制造工艺 Download PDF

Info

Publication number
CN102064091B
CN102064091B CN2010105147625A CN201010514762A CN102064091B CN 102064091 B CN102064091 B CN 102064091B CN 2010105147625 A CN2010105147625 A CN 2010105147625A CN 201010514762 A CN201010514762 A CN 201010514762A CN 102064091 B CN102064091 B CN 102064091B
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
substrate
nitride
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105147625A
Other languages
English (en)
Other versions
CN102064091A (zh
Inventor
阿明·戴德加
阿洛伊斯·克罗斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Blue Space Solar Co Ltd
Original Assignee
Azzurro Semiconductors AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE200610008929 external-priority patent/DE102006008929A1/de
Application filed by Azzurro Semiconductors AG filed Critical Azzurro Semiconductors AG
Publication of CN102064091A publication Critical patent/CN102064091A/zh
Application granted granted Critical
Publication of CN102064091B publication Critical patent/CN102064091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Ceramic Products (AREA)

Abstract

本发明涉及氮化物半导体部件及其制造工艺。一种用于在硅表面上制造氮化物半导体部件的层结构的工艺包括步骤：提供具有硅表面的衬底；其中所述提供衬底的步骤包括提供厚度至少为DGaN×x的硅衬底，其中，DGaN表示要在所述衬底上淀积的氮化物半导体层的层厚度，或者如果将要淀积多于一个氮化物半导体层，其表示将要在所述衬底上淀积的氮化物半导体层的层厚度以及所存在的氮化物中间层的层厚度之和，并且其中，在采用掺杂硅衬底的情况下，x是110，在采用未掺杂衬底的情况下，x是200。

Description

氮化物半导体部件及其制造工艺
本申请是2007年2月22日提交的第200780014633.6号专利申请的分案申请。
技术领域
本发明涉及用于在硅表面上制造氮化物半导体部件的层结构的工艺。本发明还涉及用于制造氮化物半导体部件的工艺。最后，本发明涉及氮化物半导体部件，尤其是基于氮化物半导体的薄膜发光二极管(LED)、以及氮化物半导体产品。
背景技术
氮化物半导体是含有元素周期表的一种或多种第三主族元素以及一种或多种第五主族的元素的半导体化合物。这样的半导体包括(例如)半导体GaN、InGaN、InGaAsN、AlGaN等。对本发明的背景下的氮化物半导体的其他通用表示为III族氮化物和III-V族氮化物。在本申请中，这些表示可以互换使用，它们具有相同的含义。
氮化物半导体尤其被应用于在光谱的可见区和紫外区发光的发光结构内。除此之外，电子氮化物半导体部件也是已知的，例如，高电子迁移率(HEM)晶体管，其尤其适用于诸如无线电发射技术的高频应用。氮化物半导体部件还以所谓的“功率器件”的形式应用于高功率电子设备中。
由于可得的氮化物半导体衬底的尺寸非常小，而且质量差，因而目前在氮化物半导体部件的层结构的廉价均相外延(homoepitaxy)方面几乎不存在商业兴趣。因此，诸如蓝色或绿色LED的可得氮化物半导体部件含有淀积于蓝宝石(Al203)衬底或碳化硅(SiC)衬底上的层结构。这些衬底材料具有各种缺点。一方面，其价格高。另一方面，通常可以得到的由这些材料构成的衬底相对较小，因而对于指定衬底表面而言由于成品率相对较低，从而额外增加了每部件的制造成本。此外，这些材料具有相当高的硬度，即就Moh标度而言超过9，因而只能采用昂贵的金刚石锯和研磨材料进行机械处理。
因此，越来越多地采用硅衬底进行大面积生长，因为我们知道能够以低廉的价格获得具有大直径的硅衬底。
在通常采用的商用气相外延中，氮化物半导体的层结构的典型生长温度为1000℃以上。因而，在生长阶段之后的所淀积的氮化物半导体层结构的冷却过程中，硅和氮化物半导体材料的不同热膨胀系数将导致氮化物半导体层的大约0.7GPa/μm的高张应力，并且从小于1μm的层厚度开始形成裂纹。
为了避免在硅上生长GaN层时形成裂纹，采用了通常在低温下(低于1000℃)生长的中间层，即所谓的低温AlN或AlGaN中间层。这些层的作用是基于由于AlN或AlGaN中间层上具有压应力的GaN层的生长而实现张应力的局部补偿。在层淀积之后的冷却过程中，GaN层的这一压应力抵消了因不同的热膨胀系数而产生的张应力，因而得到减小的张应力。
这一技术的缺点在于，在生长于中间层上的GaN层中存在高位错密度。因此，在DE 10151092A1中，提出了向正在生长的GaN层中额外插入氮化硅中间层，以降低位错密度，在此将其引入以供参考。未必完全闭合的SixNy中间层起着用于接下来的GaN生长的掩模作用。根据DE 10151092 A1选择中间层的厚度，从而在其上形成相隔100nm到几μm的仅少数生长岛，在进一步的生长期间，随着生长表面距SiN中间层的距离逐渐增大，从所谓的聚合厚度(coalescence thickness)开始生长到了一起，从而形成了闭合层表面。当然，GaN在硅上的外延中仅SiN中间层产生了明显的岛生长，并由此产生了显著的聚合厚度，其随着增大的SiN厚度而生长。通过适当的措施加速这些生长岛的聚合，能够在所述生长岛聚合之前避免达到前述临界裂纹厚度。
此外，从A.Dadgar等人的文献“Reduction of Stress at the Initial Stages ofGaN Growth on Si(111)”，Applied Physics Letters，Vol.82，2003，No.1，pp.28-30(下文简称为“Dadgar等”)，进一步知道在淀积了掺硅AlN成核层和最多具有1.5个单层的标称厚度(nominal thickness)的SiN掩模层之后形成GaN层，在此将所述文献引入以供参考。与不具有这样的SiN掩模层的生长相比，能够降低GaN层的生长中产生的张应力。
作为SiN掩模层厚度的函数，这一作用表现出了从一定厚度开始的饱和现象，因而不能期望其能够实现完全的应力补偿。事实是，一方面所述SiN掩模层随着其厚度的增大可干扰甚至阻碍AlN成核层与接下来(即，在SiN掩模层之后)生长的GaN层之间的结构耦合。于是其后果是，可能不会再产生所希望的对AlN成核层的压力作用，从而使不希望出现的高张应力仍然存在于最后的氮化物半导体层内。其次，厚的SiN层使聚合厚度提高到了一定的值，凭借已知的方法无法将所述值控制子裂缝形成的临界层厚度之下。
因此，即使插入SiN掩模层也不再会相应地消除氮化物半导体层结构内的张应力。
非均匀的张应力还具有其他缺点。除了上述高位错密度之外，还可能导致正在生长的层结构和下部衬底的弯曲。这一问题还会影响薄层部件，例如薄层LED，所述部件中的硅衬底在制造过程中去除。对拳曲的氮化物半导体层结构的处理已经引起诸多问题，并因而提高了部件制造的复杂性和成本。通常然后被接合至载体的弯曲的氮化物半导体层结构容易从所述载体上脱离，因而对应的部件使用寿命短。
从C.Mo等人的文献“Growth and characterization of InGaN blue LEDstructure on Si(111)by MOCVD”，Journal of Crystal Growth，285(2005)，312-317(以下简称“Mo等”)，可以知道通过在AlN成核层上生长GaN缓冲层降低张应力，在此将所述文献引入以供参考。在这种情况下，调整镓前体与氮前体的气流密度的非常低的比值，从而在高温气相外延中生成GaN缓冲层。其促进了接下来的GaN层的岛生长。但是，其缺点在于，在氮化物半导体层结构内仍然存在张应力。此外，这种已知的LED具有不利的高电阻。
发明内容
因此，本发明所基于的技术问题在于提供硅表面上的氮化物半导体部件的层结构的制造工艺和氮化物半导体部件本身，其中，与该问题的已知解决方案相比，其进一步降低了所完成的层结构中的张应力。
本发明所基于的另一技术问题是提供硅表面上的氮化物半导体部件的制造工艺层结构和所述氮化物半导体部件本身，与该问题的已知解决方案相比，其减少了氮化物半导体层结构的弯曲。
根据本发明的第一方面，通过一种硅表面上的氮化物半导体部件的层结构的制造工艺解决了前述技术问题，所述制造工艺包括下述步骤：
-提供具有硅表面的衬底；
-在所述衬底的硅表面上淀积含有铝的氮化物成核层；
-可选的：在所述氮化物成核层上淀积含有铝的氮化物缓冲层；
-在所述氮化物成核层上或者在第一氮化物缓冲层(如果存在的话)上淀积掩模层；
-在所述掩模层上淀积含有镓的第一氮化物半导体层，
其中，通过这样一种方式淀积所述掩模层，使得在所述第一氮化物半导体层的淀积步骤中，首先生长独立的微晶，所述微晶在聚合层厚度之上聚合，并且在垂直于生长方向的聚合后的氮化物半导体层的层平面内至少占据0.16μm2的平均表面积。
利用根据本发明的工艺，令人惊奇的发现，可以在第一氮化物半导体层的生长期间在其中产生增加的压应力，通过适当的进一步处理，所述压应力甚至能够实现对因不同的热膨胀系数而产生的张应力σ的完全或几乎完全的补偿。能够生长出这样的层结构，其在室温冷却之后完全没有应力，或者几乎不存在应力，即，σ的值在任何情况下都明显小于0.2GPa/μm，但是一般来说小于0.1GPa/μm，此外，其只具有非常低的位错密度，只表现出很少的几个裂纹，甚至根本没有裂纹。
同时，根据本发明的工艺还适用于具有非常高的乃至无穷大的曲率半径的层结构，尤其是在诸如LED的薄膜部件的制造当中，这具有极大优势。
通过这种方式，还能够实现在大号硅晶片或SOI(绝缘体上硅)晶片上以廉价的方式生长基于氮化物半导体的薄膜部件。
可以推测，这些优点归因于在优选由SiN构成的适当淀积的掩模层之上交互生长的微晶能够因其聚合而在其生长期间产生充分强的压应力，并且在所述氮化物半导体层内达到大于和等于0.16μm2的平均微晶表面积。这一相对较强的压应力能够更好地补偿将在以后出现的仍然未知的张应力。
可以利用诸如平面图透射电子显微镜(TEM)图像分析的图像辅助分析处理确定在所述氮化物半导体层内处于聚合层厚度之上的层平面内的微晶的平均微晶表面积，在下文中将通过两个例子对其予以更为详细的说明。所述分析显然应当以微晶的充分大的随机样本为基础。
根据现有技术，基于在采用SiN掩模层(Dadgar等)时所观察到的上述饱和效应以及与上文所述类似的在采用GaN缓冲层(Mo等)时仅局部应力的降低，将不能预期发生这一几乎完全补偿了应力的效果和可能性。根据本发明，将这一惊人的效果用于在硅表面上制造具有尤其微弱的应力或者完全没有应力的氮化物半导体层结构，接下来能够由所述氮化物半导体层结构制造尤为有利的氮化物半导体部件。
在权利要求涉及具有相应的功能的含有铝的氮化物层(成核层、缓冲层、中间层等)时，应当理解，其是指含有作为单一的III族金属的铝或者与其他III族金属结合的铝的具有相应功能的层。出于清晰的目的，忽略了采用元素周期表的其他族内的元素例如采用硅或镁的掺杂。然而显然，也可以包括这样的掺杂物质。
成核层只有几纳米厚，并且未必是闭合层，尽管其可能具有较差的结晶和/或化学计量属性，但是该成核层还是能够为接下来将在其上生长的层的生长提供基础，或者由所述成核层开始进一步的层生长。
掩模层起着对表面的完全或局部覆盖的作用，其经常只有几个单层的厚度，甚至小于一个单层(monolayer)的厚度。
本发明的第二方面涉及一种用于制造氮化物半导体部件的工艺，其包括下述步骤：
-根据作为本发明的第一方面的工艺或者根据将在本申请的下文中或在相关的权利要求之一中描述的实施例之一，在硅表面上制造氮化物半导体部件的层结构；
-通过这样的方式将所述层结构接合到载体上，即使得使所述层结构的生长上侧面对所述载体；
-去除所述衬底；
-制造接触结构。
根据本发明的第二方面的工艺是作为本发明的第一方面的工艺的有利发展，其允许对氮化物半导体部件进行尤为简单、廉价的处理。
根据本发明的第三方面，通过一种氮化物半导体部件解决上述技术问题，所述氮化物半导体部件具有
-含有镓的第一氮化物半导体层，其具有共生微晶的结构，所述共生微晶在垂直于生长方向的层平面内至少占据0.16μm2的平均表面积，
-邻接所述第一氮化物半导体层的含有铝的氮化物中间层，以及
-邻接最后一层的含有镓的额外的第二氮化物半导体层。
这样的包括以制造于硅表面上为特征的氮化物半导体层结构的部件具有长使用寿命和对于商业应用不可或缺的有利工作参数，并且制造成本低。
根据本发明的第三方面的氮化物半导体部件所具有的结构特征以根据本发明的处理工序为特征，并且能够使通过这一工艺制造的氮化物半导体部件与其他氮化物半导体部件区分开。
因而，当然，原则上也可采用蓝宝石衬底制造具有大平均表面积的微晶，并且其本身就是已知的。但是，在蓝宝石衬底上制造的并且不含有超过100nm厚的AlGaN层的氮化物半导体部件不具有含有铝的氮化物半导体中间层，尤其是不具有氮化铝中间层。半导体层在蓝宝石衬底上的生长与在硅衬底上的生长受到完全不同的边界条件的限制，如本发明中所述。事实是，蓝宝石衬底上的层生长总是导致在冷却后产生二轴压应力的层。借助将在生长期间导致GaN层的压应力的含有铝的氮化物中间层的应变工程在LED结构中是没有必要的，事实上所述应变工程甚至是不利的，因为，其将在大约800℃的InGaN层的生长中以及该工艺的末尾导致非常显著的衬底曲率。如在介绍中所述，在硅上生长氮化物半导体层时，采用含有铝的氮化物半导体中间层以用于应变工程设身也是已知的。
但是，到目前为止，在技术上无法实现这两种特征的组合。只有在根据本发明的第一方面的处理工序下，才变得有可能在硅衬底上制造具有表面积充分大的微晶的层。在用于制造厚度超过1300nm的较厚氮化物半导体层的这些氮化物半导体层的连续生长期间，只有基于带有硅表面的衬底的生长有必要采用应变工程中间层，从而在生长期间建立充分大的压应力，其能够完全或几乎完全抵消将在接下来的冷却工艺中产生的张应力。在专家的圈子里，以前一直未能制造出根据本发明的第三方面的氮化物半导体部件。
在进一步处理的框架内，通常在剥离所生长的层之后，使在硅表面上的淀积中首先制造的层，即，含有铝的氮化物成核层和掩模层从硅表面上去除，从而制造诸如薄膜LED的薄膜部件。相应地，能够通过根据本发明的工艺制造氮化物半导体部件，尽管根据本发明的处理工序不能演示成核层和掩模层的存在，但是所述层结构中的含有铝的氮化物半导体中间层的存在提供了在生长期间采用硅衬底的明确指示。
根据本发明的第四方面，通过一种氮化物半导体产品解决上述技术问题，所述氮化物半导体产品具有
-具有硅表面的衬底，
-邻接所述硅表面的含有铝的氮化物成核层，
-可选的：邻接所述氮化物成核层的含有铝的氮化物缓冲层，
-位于所述氮化物成核层上，或者位于如果存在的所述氮化物缓冲层上的掩模层，并且具有
-邻接所述掩模层布置并且具有由聚合微晶构成的结构的含有镓的第一氮化物半导体层，其中，所述微晶在聚合层厚度之上并且在垂直于所述生长方向的层平面内占据至少0.16μm2的平均表面积。
本发明的氮化物半导体产品通常是可以独立获得的部件制造的中间产品。可以将其用于在现有的具有硅表面的衬底上制造部件以及在衬底剥离之后在另一载体上制造部件，或者可以将其用于制造大面积的无支撑的层、大面积氮化物半导体衬底或无支撑部件。
在下文中将说明本发明的各个工艺和器件方面的实施例。除非明确排除，否则可以使所述实施例相互结合。
首先将说明根据本发明的第一方面的用于在硅表面上制造氮化物半导体部件的层结构的工艺的实施例。
通过尤其大的微晶表面提高了层质量。因此，在优选实施例中，通过这样一种方式淀积所述掩模层，即使得在第一氮化物半导体层的淀积步骤中首先生长分离的微晶，所述微晶在一定的聚合层厚度之上聚合，并且在垂直于生长方向的聚合氮化物半导体层的层平面内占据至少0.36μm2的平均表面积。
在另一实施例中，以一定的层厚度淀积所述掩模层，就首先以生长岛的形式生长的第一氮化物半导体层而言，从至少与所述掩模层相距600nm的距离处开始，使得能够形成至少80％闭合的层表面。这一实施例的处理工序具有良好的可再现性，其在研究中产生这样的含有镓的氮化物半导体层，其在600nm的层厚度之上基本上聚合，并且在与所述成核层相距超过这一距离的层平面内具有大面积微晶，所述微晶的平均表面积高于0.16μm2。
在根据本发明的处理工序中，尤其是在上述实施例的处理工序中，优选采用掩模层作为起始点，其提供了对下层氮化物成核层或者当存在时对第一氮化物缓冲层的至少95％的覆盖率。就这一覆盖度而言，在掩模层之上形成了相对较少的生长核，在进一步的层淀积工艺中，所述核将通过三维生长(岛生长)而发展，从而形成大的微晶。
采用由氮化硅构成的掩模层获得了到目前为止的最佳结果。但是，原则上，也可以设想将诸如抗表面活性剂的其他适当材料用于掩模层，从而避免成核层的润湿。在这种情况下，原则上，例如，在氮化物半导体淀积的高生长温度下采用的所有金属氮化物都可能是合适的。但是，非晶生长的物质可能更合适，因为在这样的表面上往往不产生成核现象或者只产生延迟的成核现象。
在优选实施例中，所述处理工序伴随着对生长表面的反射强度的伴生测量(反射计)。这一本身已知的用于监测层生长的处理允许对掩模层的淀积持续时间进行控制和预定调整，优选通过选择所述持续时间使得在第一氮化物半导体层的淀积步骤中，在大约600nm的光波长对生长表面的反射强度的伴生测量表现出具有逐渐增大的振荡幅度的振荡强度特性，所述振荡幅度最早在五个振荡周期之后达到基本恒定的最大值。所述掩模层的淀积的持续时间的确切值取决于各种参数，所述参数可能随着生长反应器的不同而不同。采用本实施例的经验，能够通过几个实验为各个生长反应器确定适当的掩模层淀积持续时间。
根据本发明的工艺生成出了具有压应力的第一氮化物半导体层。优选地，不调整促进聚合的生长参数中的任何一个(例如，提高的生长温度或高V/III比)。在这些条件下，获得了特别具有压应力的层生长，由此降低了冷却之后的张应力，因而能够制造应力均匀的或者无应力的氮化物半导体层结构。
如果要淀积具有更大的层厚度的氮化物半导体，那么优选在如下文所述生长额外的层之前淀积具有800-1600nm的层厚度的第一氮化物半导体层，其中，所述额外的层将导致更大的层厚度。实际上，在这种情况下，优选在第一氮化物半导体层上淀积含有铝的氮化物中间层，之后在最后一层上淀积被称为第二氮化物半导体层的含有镓的额外的氮化物半导体层。通过含有铝的氮化物中间层，能够进一步提高层结构内的压应力，其中，就作为第一氮化物半导体层的GaN的生长而言，所述含有铝的中间层优选是低温AlN层。因而，含有铝的氮化物中间层的功能在于应变过程(strain engineering)。
可以重复执行淀积含有铝的氮化物中间层和含有镓的额外氮化物半导体层的淀积序列。通过这种方式，可以在第一氮化物半导体层之后继之以第二、第三、第四氮化物半导体层等，在每种情况下，都具有前面淀积的含铝的中间层。除了氮化物中间层外，这产生了由第一、第二以及可能的第三氮化物半导体层等构成的厚氮化物半导体层。这里，如有必要，显然能够包括具有其他功能的额外中间层。
例如，在采用了低温AlN中间层的情况下，含有铝的氮化物中间层的厚度为8到15nm。也可以设想采用AlGaN中间层，在这种情况下，基本相同的层厚度是合适的。从申请人的DE 102004038573 A1已知将在高温下生长的较厚AlN中间层用于应变过程这一目的。应当注意，在这种情况下，根据经验发现，从这一层的大约30nm的厚度开始，存在形成高电阻层结构的趋势，其对于制造光发射器是不利的。此外，还存在着增强的裂纹形成趋势。
如果省略了含有铝的氮化物中间层的使用，那么优选按照1300nm的厚度淀积第一氮化物半导体层(就GaN而言)。如果超过这一层厚度，那么在冷却时，由于将产生的张应力分量，将可能产生裂纹。
对于发光氮化物半导体部件的制造而言，优选在第二氮化物半导体层上，或者根据上文所述的借助重复的层淀积的处理工序在另一额外的氮化物半导体层上淀积氮化物半导体材料的多量子阱结构。用于发光的氮化物半导体部件的多量子阱结构本身是已知的，这里没有必要对其作更详细的说明。
已经发现，恰好在淀积将在其上淀积所述多量子阱结构的这些额外的氮化物半导体层之前至少淀积由硅构成的第二掩模层在对光发射起着决定性作用的层结构区域内产生了非常好的层质量。
为了制造光电子部件，优选在所述第一氮化物半导体层内以及在淀积多量子阱结构之前淀积的这些额外的氮化物半导体层内(当存在时)，引入n掺杂。为了形成p掺杂带，优选在所述多量子阱结构上淀积p掺杂的含有镓的氮化物半导体覆盖层。
具体而言，就厚层结构的生长而言，必须考虑这样的问题，即，在氮化物半导体层结构内产生的应力还将作用于衬底上，并且可能导致衬底弯曲。从诸如蓝宝石的其他异质衬底也可以了解这样的弯曲。在优选实施例中，这一弯曲的降低包括提供衬底，尤其是厚度至少为DGaN×x的导电硅衬底的步骤，其中，所述DGaN表示要在所述衬底上淀积的氮化物半导体层的层厚度，或者在将要淀积多于一个的氮化物半导体层的情况下，其表示将要在所述衬底上淀积的氮化物半导体层的层厚度以及所存在的氮化物中间层的层厚度之和，并且其中，在采用掺杂硅衬底的情况下，x为至少110，在采用未掺杂衬底的情况下，x为至少200。凭借这些层厚度的值，在每种情况下，都能够成功地避免可能由Si衬底中的压缩预应力而导致的塑性形变。这是有利的，因为通过这种方式变形的晶体可能不再是平面的。
本实施例的这一额外的特征表示值得独立保护的本发明的原理。用于在硅表面上制造氮化物半导体部件的层结构的值得独立保护的工艺包括提供对应于上述实施例的额外特征的硅衬底的步骤。作为本发明的第一方面的工艺的额外步骤以及文中描述的作为本发明的第一方面的工艺的实施例形成了这一值得独立保护的工艺的实施例。具体而言，就具有相对较高的应力的层结构而言，本发明的这一值得独立保护的工艺能够避免衬底演变成具有大曲率。
如果此外硅衬底大于或等于的厚度，那么将使前述实施例得到进一步改进，其中
Figure BSA00000313186400102
在具有InGaN或AlGaN层的LED中，这一额外的条件尤为有利。
在下文中将说明涉及氮化物半导体部件的制造的根据本发明的第二方面的工艺的实施例。这一工艺包括所有作为本发明的第一方面的工艺的步骤，因而也共享其优点。
在根据本发明的第二方面的这一工艺的优选实施例中，在通过根据本发明的第一方面的工艺制造的层结构的生长上侧上淀积导电接触层。
在下文将要描述的两个备选实施例的第一个中，所述接触层具有比p掺杂氮化物半导体覆盖层高的折射率。此外，可以对所述接触层金属化，正如氮化物半导体层结构的生长上侧，如果不存在接触层的话。通过这种方式，提高了氮化物半导体部件的光输出。在这一具有折射率大于p掺杂的氮化物半导体覆盖层的接触层的第一备选实施例中，优选按照
Figure BSA00000313186400103
的厚度淀积这一氮化物半导体层，其中，m＝0，1，2，3，...，λ是所述氮化物半导体部件的工作期间，所述多量子阱结构的光发射波长，nnitride是所述氮化物在波长λ的折射率，dMQW表示多量子阱结构的厚度。如果将所完成的部件中的氮化物半导体覆盖层嵌入到具有n＞n(nitride)的材料当中，那么这将提高光输出。这些包括金属或具有较高折射率的材料，例如，具有较高折射率的半导体。
在两个备选实施例的第二个当中，所述接触层具有小于p掺杂氮化物半导体覆盖层的折射率。在这一实施例中，优选按照
Figure BSA00000313186400104
的厚度淀积所述氮化物半导体覆盖层，其中，m＝1，2，3，4，...，λ是所述氮化物半导体部件的工作期间所述多量子阱结构的光发射波长，nnitride表示所述氮化物在波长λ的折射率，dMQW表示多量子阱结构的厚度。该公式适用于氮化物半导体覆盖层覆盖有诸如各种塑料材料、空气等的较小折射率的材料的情况。这一点对于标准LED更为普遍，但对于剥离(stripped)LED则并非如此。
已经证明，一种尤为有利的做法是采用载体(carrier)，所述载体的用于接合的表面是导电的、反射的或金属的。如所已知的，大多数金属有利地结合了这些特性。通过这种方式，改善了部件的热散逸。所述金属性表面或整个载体优选由铜、铝、氮化铝、硅或者铝-硅和/或铝-硅-碳形成。
尤为有利的其他载体材料是具有高硅含量的铝-硅(Al/Si)，在理想情况下，硅含量至少高于70％，这种材料是除了铜或铝之外的另一种具有高导电性和高导热性的化合物，其几乎与GaN具有相同的膨胀系数，而且在较高的硅含量下其甚至具有等同的膨胀系数。这避免了在LED的安装和操作当中产生问题，因为就此而言产生的应力可能导致部件的分离或剥离或者导致在层内产生裂纹。因此，目前通过弹性粘合剂将LED接合至(例如)Al载体，因为只能通过这种方式控制大范围变化的热膨胀系数(GaN～5.6ppmK-1，Al＞20ppmK-1)。但是，弹性粘合剂的使用具有缺点。相应地，本发明的进一步的值得独立保护之处在于将Al/Si载体用于制造发光薄膜氮化物半导体部件以及具有这样的Al/Si载体的发光薄膜氮化物半导体部件，其中，根据本发明选择Al/Si载体的成分，使得使其具有与所述部件的氮化物半导体材料相等或几乎相等的热膨胀系数。采用Al/Si载体(例如，AlSi(30/70)的膨胀系数为7.5ppmK-1)可以完全避免弹性粘合剂的缺点。这一载体材料的导热性几乎是铝的一半，因此其幅度比Si优一个量级。
优选在处于280和500℃之间的范围内的低温上执行所述接合。这时，尤其优选采用280℃的温度。通过这种方式，在接合之后的冷却中将不会产生额外的应力或者只产生微小的额外应力。在280℃以下，所述金属不是液体。对于很多载体而言，由于可能产生的应力，500℃的温度已经趋近于临界上限了，尽管这样的温度对于其他载体可能仍然是可行的。在高于500℃的温度上，根据所采用的材料，所述接触金属也可能受到严重的影响。
优选通过磨蚀执行在根据本发明的第二方面的工艺中的衬底的去除。此外，也可以采用湿法化学蚀刻或者干法化学蚀刻。
在另一实施例中，对通过去除衬底而暴露的生长后侧进行结构化，从而形成抗反射层。可以通过采用KOH(氢氧化钾)和适当的处理工序蚀刻N面，即，所述材料的氮面(000-1)来非常容易地执行这一结构化，从而提供在形状上类似于锥形的高度合适的结构。
根据形成了本发明的值得独立保护的第四方面的供选处理工序，并不是象根据本发明的第二方面或其实施例之一那样将衬底彻底减薄，之后使其氧化，而是将衬底减薄且然后氧化至3-10μm的剩余层厚度。将由此形成的氧化硅层粗糙结构化成透明层。因而，所述工艺包括下述步骤
-在硅表面上制造氮化物半导体部件的层结构；
-通过下面方式将所述层结构接合到载体上，即使得所述层结构的生长上侧面对所述载体；
-去除所述衬底直至优选为5到10μm厚的薄硅层；
-对所述硅层氧化，以形成二氧化硅层；
-制造接触结构。
这一处理工序的优点在于，可以采用其改善光解耦。除此之外，对硅衬底的氧化导致了先前的衬底的延长，因而将导致氮化物半导体(例如GaN)层具有微弱的压应力。如果这一GaN层受到了微弱的张应力，那么这一点尤为有利。因而，由于该压应力，可靠地避免了GaN层的裂纹和弯曲。特别地，由于处于6-20μm的范围内的厚度的仍然保留的受到氧化的硅衬底，较厚的层叠置体具有较高的机械强度，其简化了部件的制造。
在下文中将说明根据本发明的第三方面的根据本发明的氮化物半导体部件的实施例，在所述半导体部件还没有直接由根据本发明的工艺的上述实施例直接得出的情况下。优选地，所述氮化物半导体部件所含有的氮化物半导体层结构的载体不同于其上生长了层结构的衬底。一种尤为合适的载体基本上由铜、铝或Al/Si构成。通过这种方式，改善了氮化物半导体部件的操作中产生的热的散逸。
具有p掺杂和n掺杂区域的实施例，例如在发光半导体部件(LED、激光二极管)、以及在电子部件(晶体管等)中是常见的，在每一情况下的优选实施例中提供有电接触元件。
另一优选实施例含有至少一个额外的由氮化硅构成的掩模层，该掩模层紧邻额外的氮化物半导体层布置，该额外的氮化物半导体层上淀积了多量子阱结构，但是其位于这一额外的氮化物半导体层的背离所述多量子阱结构的一侧。通过这种方式，在最接近于所述多量子阱结构并因此对载流子工作寿命具有极大影响的部件区域内提高了层质量。通过提高层质量，能够实现更长的载流子工作寿命，其归因于抑制了缺陷处不希望出现的复合。
在根据本发明的氮化物半导体部件的制造中形成的中间产品是其上布置了大量根据本发明的氮化物半导体部件的载体晶片。所述载体晶片形成了可以与硅技术中的经过处理的晶片相比较的中间产品。布置在载体晶片上的氮化物半导体部件的分离能够由经处理的载体晶片本身的制造商完成，或者可以在运送给部件制造商之后完成。
就这一方面而言，本发明的优点在于，能够采用非常大的载体晶片，因为能够在大的广泛使用的商业硅晶片上执行根据本发明的工艺。在去除了在硅晶片上生长的氮化物半导体层结构之后，能够将所述结构接合至具有对应尺寸的载体晶片。因而，本发明允许以相当廉价的方式制造部件。在所述载体上，所述氮化物半导体部件总共可以具有(例如)至少24cm的横向尺寸。
在下文中将说明根据本发明的第四方面的氮化物半导体产品的实施例，在它们并非是直接由前述的根据本发明的其他方面的实施例得到的情况下。
在优选实施例中，所述氮化物半导体产品具有可以在衬底上沿垂直于后侧衬底表面的方向测量的曲率，其对应于至少10m到无穷大的曲率半径的曲率半径。如果因插入了低温应变工程中间层而在生长期间产生了充分高的压应力，在接下来执行的冷却处理中由于这时产生的张应力，该压应力被尽可能接近地补偿，那么通过根据本发明的处理工序就可能产生这样的大曲率半径。
附图说明
通过下文结合附图的说明给出了本发明的其他实施例和优点，其中：
图1示出了在根据本发明的氮化物半导体部件的制造中形成了中间产品的氮化物半导体产品的实施例；
图2是示出了图1的半导体产品在其制造中的曲率半径的发展，并且还将其与根据现有技术的氮化物半导体产品在其制造中的曲率半径进行了比较的图示；
图3是示出了在氮化物半导体产品的制造中，从氮化物半导体产品的生长表面反射的光随时间的发展情况的图示；
图4a和4b是根据现有技术的工艺制造的GaN层的差分干涉对比显微(DIC)图像；
图4c是通过根据本发明的工艺制造的GaN层的DIC图像；
图5a是通过根据现有技术的工艺制造的GaN层的平面内透射电子显微镜图像；
图5b是通过根据本发明的工艺制造的GaN层的平面内透射电子显微镜图像；以及
图6a-6f示出了在由图1所示的氮化物半导体产品制造LED时的不同处理阶段。
具体实施方式
图1示出了氮化物半导体产品100的层结构的示意图。氮化物半导体产品100形成了氮化物半导体部件的制造中的中间产品，在下文中将参考图6a-6f对其予以更为详细的说明。
图1的图示并不是按比例绘制的。具体而言，不能通过该图推断所示的各个层的层厚度相对于彼此的确切比值。因而，该图所示的层厚度关系只是提供了相当粗略的出发点。由于图示的细节不够，因而将联系器件方面同时讨论工艺方面。
氮化物半导体产品100含有位于硅晶片104上的层结构102。所采用的所述晶片的生长表面为(111)硅表面，其垂直于图1的纸面。除了硅晶片之外，还可以采用SOI衬底或者其他优选具有(111)硅表面的适当衬底。
为了对各个层进行标识，并且出于清楚的原因，除了附图标记106到122之外，还在图1的左侧紧挨着各个层示出了字母A到F。就此而言，采用相同的字母表示相同类型的层。具体而言
A是与缓冲层结合的氮化物成核层，
B是掩模层，
C是氮化物半导体层，这里具体为n型导电GaN层，
D是多量子阱结构，
E是p掺杂氮化物半导体覆盖层，这里具体为p-GaN，以及
F是用于应变工程的低温AlN或AlGaN中间层。
在下文中将说明所述层结构的进一步细节及其制造。
在淀积所述层之前，使晶片104的生长钝化。该操作是指，通过湿法化学处理或者通过在1000℃以上的温度下在真空中或在氢气中加热而脱氧，并生成了氢封端(hydrogen-terminated)的表面。
成核层106具有处于10和50nm之间的厚度。在所述复合体中至多形成400nm的层厚度，在当前的例子中，所述复合体具有淀积于其上的缓冲层，但是在所述处理工序中，所述缓冲层原则上是可选的。
AlN成核层是合适的，其或者在低温下，即低于1000℃的温度下生长，例如，在600-800℃的温度下生长，或者在高温下生长，即，在对于AlN而言高于1000℃的正常生长温度下生长。所述可选的缓冲层也优选由AlN构成，并且在高生长温度下施加所述可选的缓冲层。但是，所述缓冲层也可以由AlGaN构成。在采用AlGaN时，所述成核层还可以具有相对较大的厚度，例如大约600nm的厚度。
在生长成核层时，有利地，在添加氮前体之前开始向反应器添加铝前体，由此避免衬底的氮化。衬底的氮化可能导致不利的AlN的多晶生长。
在由成核层和缓冲层106构成的复合体上淀积由氮化硅构成的掩模层。通过同时引入诸如硅烷或乙硅烷或者有机硅化合物的硅前体以及诸如氨或二甲基肼(dimethylhydrazine)的氮前体执行这一淀积。这两种前体在生长面上发生反应，从而形成氮化硅。
选择SiN掩模层的厚度，使得在第一氮化物半导体层110的下述生长中，在同时以630nm的波长执行的反射计测量当中，只有在四次以上的振荡之后获得完全的振荡强度。其对应于大约600nm的层厚度。通常，其将导致只具有小于5％的微小的孔密度的表面，即，最初的岛之间尚未平面化的区域，其通常不能被反射计分辩。服从这一条件，能够通过简单的实验确定适当的SiN层厚度。对于本领域技术人员而言，将这一技术教导转移到反射计中采用的其他波长上不存在任何问题。
在当前实施例中，在第一氮化物半导体层110的生长中，未调整任何聚合促进生长参数，在图1的当前例子中，所述第一氮化物半导体层110基本由GaN构成，因此也称为GaN层110。这意味着，未提高温度以及氮前体与镓前体的比率。采用这样的参数将获得GaN层110的具有充分的压应力的生长，并由此在冷却后获得小得多的张应力，进而获得充分降低了弯曲程度的均匀的去应力的部件结构。
前述生长条件导致了较大的岛生长，其又将提高层质量，以及表现出更低的裂纹形成趋势。
GaN层110的层厚度处于800和1600nm之间。在所述GaN层上淀积具有低温AlN中间层112的形式的含有铝的氮化物半导体中间层，以用于应变工程。在这种情况下，低温AlN中间层具有8到15nm的厚度。
低温AlN中间层提高了压应力分量。如果省略了这一层，那么由于SiN掩模层108，则能够生长出1300nm厚的无裂纹GaN层，因为这种情况下在冷却时张应力分量将在这一厚度之上导致裂纹。
因而，低温AlN中间层112的插入允许通过继续生长一系列的额外的GaN层和低温AlN中间层而获得具有更大的总层厚的GaN层。因而，低温AlN中间层112跟随同样具有大约800到1600nm的厚度的GaN层114，所述GaN层114又跟随有另一低温AlN中间层115。在其上淀积第三GaN层116。接下来在这一第三层上淀积由SiN构成的第二掩模层117。第二SiN掩模层117将使得随后的第四GaN层118中的位错密度降低。四个GaN层110、114、116和118是n掺杂的。通过添加适当的掺杂物质前体，在生长中执行掺杂。
因而，到现在为止所描述的处理工序在对应于上述说明中的第一氮化物半导体层的第一GaN层110内实现了具有压应力的生长。通过这种方式获得的降低的张应力促进了接下来的晶片104的去除以及与载体的接合。作用于粘合剂上的力更小。因此，整个层结构102更易于附着至所述载体。此外，第一GaN层110中改善的微晶体结构和降低的张应力降低了层结构102的剥离期间及之后的裂纹形成趋势。
在第四GaN层118上淀积多量子阱结构。对应于预期的发光波长调整这一多量子阱结构120的材料的选择和确切的层结构。对于本领域技术人员而言，为了实现这一目的所要调整的参数是已知的，例如，其可以是层化学计量(stoichiometry)和层厚度。如所公知的，通过(例如)添加铟，从纯GaN开始，氮化物半导体的带隙将朝铟氮化物的方向降低。通过添加铝，能够使所述带隙朝向AlN的值增大。通过这种方式，能够调整发光，使之具有处于光谱的红和紫外区之间的所需波长。
尽管在图1中未示出，但是可以可选地在多量子阱结构120上提供注入阻挡层，例如所述阻挡层具有10到30nm的厚度。
相反，该图示出了直接邻接多量子阱结构120的由p-GaN构成的覆盖层122。
上述说明涉及根据本发明的氮化物半导体部件的实施例。当然，应当理解，就其他部件而言，例如，就场效应晶体管而言，必须通过本身已知的方式调整层结构和层掺杂的具体细节。
图2是示出了氮化物半导体产品在其通过根据本发明的工艺实施的制造中表现出的曲率的发展，并且还将其与根据现有技术的氮化物半导体产品在其制造中的曲率进行了比较的图示。该图的x轴是以分钟表示的时间，所述时间从在(111)硅衬底上进行层淀积开始到所生长的层结构的冷却结束之间延续。在Y轴上绘制曲率，即，所述氮化物半导体产品的曲率半径的倒数。采用先进的测量方法有可能以高精确度实现曲率的测量。从A.Krost等人的文献phys.stat.sol.(b)242，2570-2574(2005)和A.Krost等人的文献phys.stat.sol.(A)200，26-35(2003)中能够获得有关曲率测量的细节。Y轴上的-0.2和0.2之间的曲率值对应于具有5m到无穷大的曲率半径的曲率。
在图2的示意图上绘出了两个不同的测量曲线。虚线示出了在根据现有技术的常规氮化物半导体生长中曲率的测量曲线。实线示出了根据本发明的氮化物半导体产品的曲率的时间发展。
在根据本发明的处理工序中可以划分出四个不同的生长阶段，在图2中通过竖直的虚线将所述阶段相互隔开。通过阿拉伯数字1到4表示由此界定的时间间隔。AlN成核层106的生长以及加热至适于淀积GaN的1000℃以上的生长温度发生于时间间隔1内。在这两种不同的结构当中都在这一时间间隔内从最初等于零的曲率(对应于无穷大的曲率半径)建立起了微小的正曲率。在接下来的时间间隔2内，生长SiN掩模层(图1的例子中的108)和第一GaN层(图1中的110)，其中，所述时间间隔2在30分钟之后开始并且持续开始生长之后的大约45分钟。在这一时间间隔内GaN生长岛开始聚合。可以清楚地看到，在这一阶段内，由根据本发明的工艺制造的层结构的曲率值高于通过未采用SiN掩模层的常规方法生长的对比结构的曲率值。
在接下来的时间间隔3内生长了第一GaN层(图1中的110)。在根据常规处理工序的对比实例中，该工序的不同之处在于缺少中间层，时间间隔3在从开始生长之后的30分钟到略微超过80分钟之间持续。在当前情况下，未引入用于形成AlN中间层112的低温AlN生长阶段。
在完成层淀积之后，使两结构进行冷却(时间间隔4)。在根据现有技术制造的对比样本中，与根据本发明制造的样本的情况一样，冷却发生在开始处理之后的大约90分钟，其在对比样本中导致了大约0.17m-1的相对显著的曲率，其对应于大约5.8m的曲率半径。在根据本发明制造的层结构内，完成冷却工艺后的曲率大约为0.12m-1，其对应于大约8.3m的曲率半径。可以象图1所示的层结构中一样通过进一步插入低温AlN层进一步优化这一值，因而能够制作出具有小到趋于零的曲率的氮化物半导体产品。
图3是示出了在用于基于图2说明的比较实例(虚曲线)及用于根据本发明制造的样本的处理工序期间，氮化物半导体产品在其制造中由其生长表面反射的光随着时间的发展的图示。因而，该图示出了在对应于图2中解释的处理工序的层结构生长期间，在大约600nm的光波长的反射计测量的结果。其相对于时间绘制了反射光强度。按照与图2中相同的方式将该图划分为时间部分1、2、3、4。在部分2中通过箭头标出了在层生长期间振荡(这是公知的)的反射光强度的初始最大强度。可以看出，与对比实例相比较而言，在根据本发明制造的样本中，在5到6次振荡之后，达到了最小强度和最大强度之间的满量程。如果调整掩模层的生长持续时间，从而在反射计测量中出现这样的图案，那么凭经验可以发现，在GaN层的淀积步骤中出现了最初独立的微晶，其在聚合层厚度之上生长到一起，并且在垂直于生长方向的共生(intergrowing)氮化物半导体层的层平面内至少占据0.16μm2到0.36μm2的平均表面面积。可以预期能够通过进一步优化生长参数而获得甚至更大的平均表面面积。
图4a和4b示出了根据现有技术的工艺制造的GaN层的差分干涉对比显微(DIC)图像。图4c示出了通过根据现有技术的工艺制造的GaN层的DIC图像。
图4a到4c的扫描电子显微镜图像以相同的标度示出了通过不同的方式制造的GaN层的表面。图4a所示的样本是在不采用SiN掩模层的情况下制造的，其具有大约2.5μm的厚度。可以清楚地看到，所述表面具有大量的裂纹。图4b所示的表面属于2.4μm厚的样本，尽管其是采用SiN掩模层制造的，但是其不包括用于应变工程的中间层。与前面讨论的样本相比，该层示出了只具有几条裂纹的显著改善的结构。
另一方面，图4c所示的样本的表面则表现出了极大提高的质量，在图像截面内不存在任何裂纹的形成，其中，所述样本根据本发明，即，采用合适的SiN掩模层并借助低温AlN中间层生长到了2.8μm的厚度。
图5a示出了通过根据现有技术的工艺制造的GaN层的平面内透射电子显微镜图像。图5b示出了通过根据本发明的工艺制造的GaN层的平面内透射电子显微镜图像。所述图像以基本相同的比例示出了通过不同方式生长的GaN层。在生长图5a所示的层时，未采用任何SiN掩模层。但是在生长图5b所示的层时采用了根据本发明的处理工序。
为了对图像进行评估，将估算图示的层平面内可见的微晶的尺寸，出于这一目的，使大致遵循聚合微晶的可识别等高线的圆形或椭圆形环叠加到图像上。
作为说明，应当补充，异质外延位错一方面在界面处产生为失配位错，另一方面由通常发生的岛生长形成。在岛强烈地适应于微晶结构内的缺陷时，其将总是略微倾斜或扭曲地生长。同时，在两个微晶的界面处发生倾斜将导致螺旋位错(screw dislocation)的生成。扭曲(twisting)将导致在两微晶之间的界面上产生刃位错。相应地，随着层厚度的增加而产生的聚合过程将导致恰好在两微晶的边界上形成这些位错。只有几个位错独立于这些作用而生成于例如与衬底之间的界面上。相应地，可识别的刃位错和螺旋位错近似指示了聚合微晶的边界，因为假设相邻微晶只是稍微具有不完善的取向，那么这些位错“装饰”聚合的微晶。为了检查微晶的平面表面面积，应当采用与掩模层相隔700±50nm的距离的层平面。
由图示的表面面积和由此标识出的微晶的数量的比率计算微晶在相交(intersection)平面内占据的平均表面积。在所研究的这两个样本中，这一相交平面均位于聚合层厚度之上。在图5a所示的样本中，在894nm×1195nm＝1.0681μm2的面积上数出了38个微晶。其表明每一微晶的平均表面积为0.0281μm2。
另一方面，在图5b所示的根据本发明的氮化物半导体产品的样本中，在2982nm×2238nm＝6.67μm2的表面积上数出了35个微晶。其表明每一微晶的平均表面积为0.19μm2。
应当指出，就其质量而言，所研究的图5b的样本处于借助根据本发明的工艺所能获得的值的下限。优选地，执行所述处理工序使所述平均表面积至少为0.36μm2。通过这种方式，能够显著提高GaN层内的压应力，其将使所完成的部件具有更好的曲率半径和张应力结果。
图6a-6f示出在由图1所示的氮化物半导体制造LED的工艺中的不同处理阶段。这里描述的处理工序跟随在图1的氮化物半导体部件的制造之后。
就此而言，首先在氮化物半导体产品100上提供上方金属化。其一方面用于随后接合至载体126，另一方面用于改善与所形成的部件的光解耦。
载体126由铜或AlSi制成，并且在用于接合的一侧128受到金属化130。图6b示出了接合之后的工艺阶段。在280℃的温度上执行接合。采用这样的低温的优点在于不会在接合工艺中由热循环导致额外的应力。
在接下来的步骤中去除Si晶片104。在图6c中对其给出了示意性的图示。利用研磨和蚀刻去除Si晶片104。所述蚀刻可以是湿法化学蚀刻或干法化学蚀刻。由此生成了图6d所示的结构，其中，先前接合至Si晶片的成核层106现在形成了上侧，并且p覆盖层122与金属化124/130直接接触。在接下来的步骤中，通过蚀刻使上侧结构化。采用(例如)KOH或H3PO4通过蚀刻形成了用于改善与所述部件的光解耦的锥形结构。最后，形成接触结构。为了定义LED的流动极性，将负极性施加于表面上的极(pole)端接触136，将正极性施加于载体上的极端接触。
根据本发明，可以在大衬底上进行层生长，从而实现大部件的制造或者大量小部件的节省成本的制造。进行所描述的处理工序而没有在蓝宝石衬底的情况下通常采用的激光剥离，因此更加简单而廉价。仅后侧接触的制造以及部件分离之前的结构化才需要光刻程序。
上述说明表明，在用于实现无内应力氮化物半导体层结构的根据本发明的生长工艺的基础上，可以在部件的进一步的制造阶段内实施尤为简单的处理。通过这种方式能够制造出高质量的廉价部件。
所述处理工序可存在各种变型。例如，在至少20nm的p-GaN生长之后，可为p导电覆盖层122提供SiN掩模。接下来按照岛状方式实施接下来的p-GaN的进一步的生长，并不导致完全的聚合。这生成了粗糙的表面，并且使得所完成的图6f的半导体部件具有更均一的向上的光发射。即使向上侧施加了有效性较差的抗反射层，也能够更为有效地使光解耦。

Claims (12)

1.一种用于在硅表面上制造氮化物半导体部件的层结构的工艺，包括步骤：
-提供具有硅表面的衬底；
-其中所述提供衬底的步骤包括提供厚度至少为DGaN×x的硅衬底，其中，DGaN表示要在所述衬底上淀积的氮化物半导体层的层厚度，或者如果将要淀积多于一个氮化物半导体层，其表示将要在所述衬底上淀积的氮化物半导体层的层厚度以及所存在的氮化物中间层的层厚度之和，并且其中，在采用掺杂硅衬底的情况下，x是110，在采用未掺杂衬底的情况下，x是200。
2.根据权利要求1所述的工艺，其中所述提供衬底的步骤包括提供硅衬底，其厚度还大于或等于
100 × D GaN × y ,
其中，
Figure FSB00000986256400012
3.根据权利要求1所述的工艺，包括额外的步骤：
-在所述衬底的硅表面上淀积含有铝的氮化物成核层；
-所述氮化物成核层上淀积掩模层，或者在所述氮化物成核层上淀积含有铝的氮化物缓冲层然后在该氮化物缓冲层上淀积掩模层；
-在所述掩模层上淀积压应力的含有镓的第一氮化物半导体层，
其中，通过这样一种方式淀积所述掩模层，使得在淀积所述第一氮化物半导体层的步骤中，分离的微晶生长，所述微晶在一定的聚合层厚度之上聚合，并且在垂直于所述聚合的氮化物半导体层的生长方向的层平面内占据至少0.16μm2的平均面积。
4.根据权利要求3所述的工艺，其中，以800nm与1600nm之间的层厚度淀积所述第一氮化物半导体层。
5.根据权利要求4所述的工艺，其中含有铝的氮化物中间层淀积在所述第一氮化物半导体层上，且其中额外的含镓氮化物半导体层淀积在前一层上。
6.根据权利要求5所述的工艺，其中，重复执行淀积含有铝的氮化物中间层和额外的含镓氮化物半导体层的步骤。
7.根据权利要求5所述的工艺，其中，在所述额外的氮化物半导体层上淀积氮化物半导体材料的多量子阱结构。
8.一种用于制造氮化物半导体部件的工艺，包括步骤：
-根据前述权利要求之一在硅表面上制造氮化物半导体部件的层结构；
-通过这样的方式将所述层结构接合到载体上，即，使所述层结构的上生长表面面对所述载体；
-全部或者部分去除所述衬底；
-制造接触结构。
9.一种氮化物半导体产品，包括：
-硅衬底，所述硅衬底的厚度至少为DGaN×x，其中，DGaN表示要在所述衬底上淀积的氮化物半导体层的层厚度，或者如果将要淀积多于一个的氮化物半导体层，其表示将要在所述衬底上淀积的氮化物半导体层的层厚度以及所存在的氮化物中间层的层厚度之和，并且其中，在采用掺杂硅衬底的情况下，x是110，在采用未掺杂衬底的情况下，x是200。
10.根据权利要求9所述的氮化物半导体产品，其中以微米为单位的所述硅衬底的厚度还大于或等于
100 × D GaN × y ,
其中，
11.根据权利要求9或10所述的氮化物半导体产品，其中，所述衬底在垂直于后侧衬底表面的方向内无曲率或者具有至少10m的曲率半径。
12.根据权利要求11所述的氮化物半导体产品，其中所述衬底具有至少24cm的横向尺寸。
CN2010105147625A 2006-02-23 2007-02-22 氮化物半导体部件及其制造工艺 Active CN102064091B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US77645706P 2006-02-23 2006-02-23
US60/776,457 2006-02-23
DE200610008929 DE102006008929A1 (de) 2006-02-23 2006-02-23 Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102006008929.4 2006-02-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007800146336A Division CN101427391B (zh) 2006-02-23 2007-02-22 氮化物半导体部件及其制造工艺

Publications (2)

Publication Number Publication Date
CN102064091A CN102064091A (zh) 2011-05-18
CN102064091B true CN102064091B (zh) 2013-03-20

Family

ID=38020245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105147625A Active CN102064091B (zh) 2006-02-23 2007-02-22 氮化物半导体部件及其制造工艺

Country Status (10)

Country Link
EP (4) EP3731283A1 (zh)
JP (4) JP5393158B2 (zh)
KR (4) KR20100017895A (zh)
CN (1) CN102064091B (zh)
AT (1) ATE483249T1 (zh)
DE (1) DE502007005172D1 (zh)
HK (1) HK1116922A1 (zh)
MY (1) MY149325A (zh)
SG (2) SG170031A1 (zh)
WO (1) WO2007096405A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1620903B1 (en) 2003-04-30 2017-08-16 Cree, Inc. High-power solid state light emitter package
US9406505B2 (en) 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
EP2031641B1 (de) * 2007-08-31 2012-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement und dessen Verwendung
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
WO2011044554A1 (en) 2009-10-09 2011-04-14 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
KR101004858B1 (ko) * 2008-11-06 2010-12-28 삼성엘이디 주식회사 화합물 반도체 발광 소자 및 그 제조방법
US8188496B2 (en) 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8878230B2 (en) * 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
DE102009036843A1 (de) 2009-08-10 2011-02-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
KR101081169B1 (ko) * 2010-04-05 2011-11-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법, 발광 소자 패키지, 조명 시스템
US8692261B2 (en) 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
CN103098216A (zh) 2010-06-24 2013-05-08 Glo公司 具有用于定向纳米线生长的缓冲层的衬底
WO2012035135A1 (de) * 2010-09-19 2012-03-22 Osram Opto Semiconductors Gmbh Halbleiterchip und verfahren zu dessen herstellung
KR20120032329A (ko) 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
DE102010048617A1 (de) * 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
US20120119184A1 (en) * 2010-11-12 2012-05-17 Kung-Hsieh Hsu Vertical Light Emitting Diode (VLED) Die Having N-Type Confinement Structure With Etch Stop Layer And Method Of Fabrication
US20120292648A1 (en) * 2011-05-16 2012-11-22 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US9312436B2 (en) 2011-05-16 2016-04-12 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9012921B2 (en) * 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
CN104364879B (zh) * 2012-03-21 2017-06-06 弗赖贝格化合物原料有限公司 用于制备iii‑n模板及其继续加工的方法和iii‑n模板
DE102012103686B4 (de) 2012-04-26 2021-07-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
EP2696365B1 (en) * 2012-08-09 2021-06-23 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device using a semiconductor buffer structure
US8946773B2 (en) 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
JP5421442B1 (ja) 2012-09-26 2014-02-19 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
DE102012217631B4 (de) 2012-09-27 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement mit einer Schichtstruktur
JP5944301B2 (ja) * 2012-11-19 2016-07-05 株式会社東芝 半導体発光素子の製造方法
JP5296255B1 (ja) 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5460831B1 (ja) * 2012-11-22 2014-04-02 株式会社東芝 半導体発光素子
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置
JP6270536B2 (ja) 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2014068018A (ja) * 2013-10-07 2014-04-17 Toshiba Corp 半導体発光素子及び半導体発光素子の製造方法
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
CN103985799B (zh) * 2014-06-05 2017-03-22 天津三安光电有限公司 发光二极管及其制作方法
JP6264628B2 (ja) * 2017-01-13 2018-01-24 アルパッド株式会社 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
US10242866B2 (en) * 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
JP6437083B2 (ja) * 2017-12-06 2018-12-12 アルパッド株式会社 半導体ウェーハ及び半導体素子
US11410937B2 (en) 2020-03-06 2022-08-09 Raytheon Company Semiconductor device with aluminum nitride anti-deflection layer
US12002773B2 (en) 2021-03-03 2024-06-04 Raytheon Company Hybrid pocket post and tailored via dielectric for 3D-integrated electrical device
US11894477B2 (en) 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
US11851785B2 (en) 2021-05-21 2023-12-26 Raytheon Company Aluminum nitride passivation layer for mercury cadmium telluride in an electrical device
TWI785864B (zh) 2021-10-27 2022-12-01 財團法人工業技術研究院 半導體基板以及電晶體
EP4345922A1 (en) 2022-09-30 2024-04-03 ALLOS Semiconductors GmbH Gan-on-si epiwafer comprising a strain-decoupling sub-stack

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1500919A (zh) * 2002-11-13 2004-06-02 中国科学院物理研究所 制备氮化镓单晶薄膜的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135832A (ja) * 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
JP3603713B2 (ja) * 1999-12-27 2004-12-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体膜の成長方法及びｉｉｉ族窒化物系化合物半導体素子
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
DE10151092B4 (de) 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
JP4041908B2 (ja) * 2001-12-19 2008-02-06 サンケン電気株式会社 半導体発光素子の製造方法
JP4118061B2 (ja) * 2002-02-07 2008-07-16 三洋電機株式会社 半導体の形成方法および半導体素子
JP2003249642A (ja) * 2002-02-22 2003-09-05 Fuji Xerox Co Ltd ヘテロ接合半導体素子及びその製造方法
JP4100013B2 (ja) * 2002-03-14 2008-06-11 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
JP4233268B2 (ja) * 2002-04-23 2009-03-04 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
JP2004200347A (ja) * 2002-12-18 2004-07-15 Sumitomo Electric Ind Ltd 高放熱性能を持つ発光ダイオード
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
KR101247727B1 (ko) * 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
JP3760997B2 (ja) * 2003-05-21 2006-03-29 サンケン電気株式会社 半導体基体
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
TWI385816B (zh) * 2004-04-28 2013-02-11 Verticle Inc 垂直結構的半導體裝置
DE102004038573A1 (de) 2004-08-06 2006-03-16 Azzurro Semiconductors Ag Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1500919A (zh) * 2002-11-13 2004-06-02 中国科学院物理研究所 制备氮化镓单晶薄膜的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.Dadgar, A. Alam et.al.Crack-free InGaN/GaN Light Emitters on Si(111).《Phys. Stat. Sol. (a)》.2001,第188卷(第1期),155-158. *
A.Dadger, M.Poschenrieder, et.al.Reduction of stress at the initial stages of GaN growth on Si(111).《Applied Physics Letters》.2003,(第82(1)期),28-30. *

Also Published As

Publication number Publication date
JP5393158B2 (ja) 2014-01-22
SG10201405004WA (en) 2014-10-30
EP3731283A1 (de) 2020-10-28
HK1116922A1 (en) 2009-01-02
KR101693849B1 (ko) 2017-01-06
EP3731284A1 (de) 2020-10-28
JP2011233936A (ja) 2011-11-17
ATE483249T1 (de) 2010-10-15
EP2112699A2 (de) 2009-10-28
EP1875523B1 (de) 2010-09-29
EP1875523A1 (de) 2008-01-09
KR20080104014A (ko) 2008-11-28
JP2009527913A (ja) 2009-07-30
KR20150123294A (ko) 2015-11-03
SG170031A1 (en) 2011-04-29
EP2112699B1 (de) 2020-05-06
JP2015216378A (ja) 2015-12-03
KR20100017895A (ko) 2010-02-16
MY149325A (en) 2013-08-30
KR20150123293A (ko) 2015-11-03
CN102064091A (zh) 2011-05-18
EP2112699A3 (de) 2009-12-30
WO2007096405A1 (de) 2007-08-30
JP2013219391A (ja) 2013-10-24
DE502007005172D1 (de) 2010-11-11

Similar Documents

Publication Publication Date Title
CN102064091B (zh) 氮化物半导体部件及其制造工艺
CN101427391B (zh) 氮化物半导体部件及其制造工艺
US20230028392A1 (en) Nitride semiconductor component and process for its production
JP2009527913A5 (zh)
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
EP2641267B1 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
US20070176199A1 (en) Nitride-based group III-V semiconductor substrate and fabrication method therefor, and nitride-based group III-V light-emitting device
US20080200013A1 (en) Gallium nitride materials and methods associated with the same
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
EP2904630B1 (en) Semiconductor material
EP3251147B1 (en) Semiconductor wafer comprising a monocrystalline group-iiia nitride layer
EP2634294A1 (en) Method for manufacturing optical element
US6906351B2 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
JP2016511537A (ja) 半導体積層体および半導体積層体の製造方法
US20080251802A1 (en) METHOD FOR DEPOSITION OF (Al,In,Ga,B)N
Dadgar New technology approaches

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160617

Address after: Dresden

Patentee after: Ahlas Semiconductor Co. Ltd.

Address before: Magdeburg

Patentee before: Azzurro Semiconductors AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200616

Address after: Heilbronn

Patentee after: Blue Space Solar Co., Ltd

Address before: Dresden

Patentee before: Ahlas Semiconductor Co.,Ltd.