JP2016511537A - 半導体積層体および半導体積層体の製造方法 - Google Patents

半導体積層体および半導体積層体の製造方法 Download PDF

Info

Publication number
JP2016511537A
JP2016511537A JP2015555676A JP2015555676A JP2016511537A JP 2016511537 A JP2016511537 A JP 2016511537A JP 2015555676 A JP2015555676 A JP 2015555676A JP 2015555676 A JP2015555676 A JP 2015555676A JP 2016511537 A JP2016511537 A JP 2016511537A
Authority
JP
Japan
Prior art keywords
nitride compound
compound semiconductor
layer
semiconductor layer
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015555676A
Other languages
English (en)
Other versions
JP6165884B2 (ja
Inventor
ウェルナー ベルグバウアー
ウェルナー ベルグバウアー
フィリップ ドレクセル
フィリップ ドレクセル
ペーター スタウス
ペーター スタウス
パトリック ローデ
パトリック ローデ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016511537A publication Critical patent/JP2016511537A/ja
Application granted granted Critical
Publication of JP6165884B2 publication Critical patent/JP6165884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Abstract

本発明は、第1の窒化物化合物半導体層と、第2の窒化物化合物半導体層と、当該第1のおよび第2の窒化物化合物半導体層の間に配置された中間層と、を含む半導体積層体であって、中間層および第2の窒化物化合物半導体層は、第1の窒化物化合物半導体層を起点に、半導体積層体の成長方向に連続的に配置され、かつ、互いに連続して直接隣接し、中間層の少なくとも一部の格子定数は、第1の窒化物化合物半導体層の格子定数と異なり、第2の窒化物化合物半導体層の少なくとも一部は、中間層に格子整合している、半導体積層体に関する。【選択図】図3c

Description

半導体積層体およびその製造方法を特定する。半導体積層体は、エレクトロニクス半導体積層体、特に、オプトエレクトロニクス半導体積層体であり得る。
非特許文献1は、半導体積層体の製造方法に関する。
Physica Status Solidi c, No. 6, 1583-1606 (2003)/DOI 10.1002/pssc.200303122
達成しようとする目的の1つは、高い費用効率で、材料を無駄にせずに製造可能な半導体積層体を特定することである。
本半導体積層体の少なくとも1つの実施形態によれば、半導体積層体は、第1の窒化物化合物半導体層と、第2の窒化物化合物半導体層と、当該第1のおよび第2の窒化物化合物半導体層の間に配置された中間層とを含む。本明細書において、「窒化物化合物半導体層」および/または「中間層」は、半導体層であって、少なくともその一部が窒化物化合物半導体材料を含むかまたは窒化物化合物半導体材料からなる半導体層を意味するものと理解されたい。
「窒化物化合物半導体材料」は、AlnGamIn1−n−mN(0≦n≦1、0≦m≦1、n+m≦1)を含むかまたはAlnGamIn1−n−mN(0≦n≦1、0≦m≦1、n+m≦1)からなる半導体材料を意味するものと理解されたい。この場合、この材料は、必ずしも上記化学式に従った数学的に正確な組成を有する必要はない。むしろ、この材料は、例えば、1種以上のドーパントおよび追加の構成元素を含むことができる。しかしながら、結晶格子の本質的な構成成分(Al、Ga、In、N)の一部分を微量のさらなる物質によって置換しかつ/または補うことができるとしても、簡潔にするために、上記化学式は、結晶格子の本質的な構成成分(Al、Ga、In、N)のみを含む。
第1の窒化物化合物半導体層および第2の窒化物化合物半導体層は、少なくとも一部において、互いに直接隣接しておらず、中間層によって互いに離間されている。すなわち、第1の窒化物化合物半導体層および第2の窒化物化合物半導体層は、それぞれ、特に、中間層と対向する面で中間層に直接隣接している。さらに、中間層にマイクロクラックを形成し、中間層のマイクロクラックを介して、第2の窒化物化合物半導体層を、少なくとも部分的に第1の窒化物化合物半導体層の少なくとも一部に接続することが考えられる。
本半導体積層体の少なくとも一実施形態によれば、中間層および第2の窒化物化合物半導体層は、第1の窒化物化合物半導体層を起点に、半導体積層体の成長方向に連続的に配置され、かつ、互いに連続して直接隣接する。本明細書において、「成長方向」は、半導体積層体の成長方向を意味するものと理解されたい。
本半導体積層体の少なくとも一実施形態によれば、中間層の少なくとも一部の格子定数は、第1の窒化物化合物半導体層の格子定数と異なる。本明細書において、「格子定数」はまた、平均格子定数を意味するものと理解することもできる。
すなわち、中間層の格子定数は、第1の窒化物化合物半導体層の格子定数に一致しない。中間層は、最初に、製造公差の範囲内で第1の窒化物化合物半導体層上に成長する。中間層は、成長中に特にマイクロクラックの形成を伴って緩和(relax)し、また、中間層の少なくとも一部は、中間層の特定の格子定数を有する。かかる特定の格子定数は、第1の窒化物化合物半導体層の格子定数と異なる。換言すれば、中間層は、第1の窒化物化合物半導体層の所定の格子定数の影響を最大限受けずに成長する。第1の窒化物化合物半導体層上の中間層の格子不整合成長は、特に中間層の成長工程中の工程パラメータによって、制御、影響、かつ/または、決定されることができる。
本明細書において、「成長」は、特に、化学蒸着(CVD)、または、分子線エピタキシ(MBE)等の物理蒸着によるエピタキシャル成長を意味するものと理解されたい。さらに、液相エピタキシ(LPE)またはハイドライド気相エピタキシ(HVPE)も考えられる。成膜法、コーティング法、および/または成長法が半導体積層体の成長のために使用可能である。特に、MOCVD(有機金属CVD)、PECVD(プラズマCVD)、HFCVD(熱フィラメントCVD)、LPCVD(減圧CVD)、およびAPCVD(常圧CVD)等の有利な別法を適宜含む化学蒸着(CVD)が特に用いられる。本明細書において、「化学蒸着(CVD)」または「物理蒸着」は、それぞれ、半導体積層体の成長のための基本原理として理解されるべきであり、したがって、これらの用語は、上記基本原理に基づくさらなる別法を含む。
本半導体積層体の少なくとも一実施形態によれば、第2の窒化物化合物半導体層は、少なくとも一部において、中間層と格子整合する。かかる文脈おいて、「格子整合」は、中間層の特定の格子定数の、第2の窒化物化合物半導体層の特定の格子定数に対する偏差が横方向の少なくとも一部において1%以下であることを意味するものと理解されたい。すなわち、第2の窒化物化合物半導体層は、製造公差の範囲内で、中間層の格子定数に基づき成長する。第2の窒化物化合物半導体層の中間層上での格子整合成長は、特に中間層上での成長工程中の工程パラメータによって、制御、影響、かつ/または、これを調整されることができる。
格子不整合成長とは、本明細書に記載の中間層の非擬似格子整合(non-pseudomorphic)成長を意味するものと理解されたい。格子整合成長とは、特に、本明細書に記載の第2の窒化物化合物半導体層の擬似格子整合(pseudomorphic)成長を意味するものと理解されたい。格子定数の横方向の拡大は、擬似格子整合成長中は維持される。格子定数の横方向に対する垂直方向の拡大は、特に、結晶中の原子結合および合力のために変化してもよく、この場合、ポアソン比で上記拡大を表すことができる。
本半導体積層体の少なくとも一実施形態によれば、半導体積層体は、第1の窒化物化合物半導体層と、第2の窒化物化合物半導体層と、当該第1の窒化物化合物半導体層および当該第2の窒化物化合物半導体層の間に配置された中間層とを含み、この場合、中間層および第2の窒化物化合物半導体層は、第1の窒化物化合物半導体層を起点に、半導体積層の成長方向に連続的に配置され、かつ、互いに連続して直接隣接する。中間層の少なくとも一部の格子定数は、第1の窒化物化合物半導体層の格子定数と異なり、また、第2の窒化物化合物半導体層の少なくとも一部は、中間層と格子整合する。
窒化物化合物半導体材料を含むかまたは窒化物化合物半導体材料からなる窒化物化合物半導体層には、特に、成長中および特にシリコン成長基板等の市販の基板上での冷却中に高い応力がかかる。この応力は、特に、窒化物化合物半導体層にダメージを与え得る。特に、基板の格子の不一致、および、窒化物化合物半導体層の成長中(特に冷却中)の異なる熱膨張係数によって、窒化物化合物半導体層内にマクロクラックが生じる。特に、費用効率の高いシリコン成長基板上で窒化物化合物半導体材料をエピタキシャル成長させ、冷却することは、形成される積層体へのダメージなしには、容易に可能とはならない。一例として、かかるダメージは、マクロクラックとして現れ得る。シリコン成長基板には、サファイア基板等よりもずっと安価であるという利点がある。
本明細書において、「マクロクラック」は、半導体積層体を貫通して延在し、それにより、特に光生成LED構造を破壊するクラックを意味するものと理解されたい。本明細書において、「マイクロクラック」は、層または積層体、例えば、中間層内に形成され得るクラックを意味するものと理解されたい。換言すれば、マイクロクラックとマクロクラックとの主な違いは、本明細書に記載のマイクロクラックは、中間層内に生じ、中間層の周囲の窒化物化合物半導体層には、マイクロクラックが存在しないことである。中間層内に形成されるマイクロクラックは、マクロクラックと比べ、非常に密集して配置されている。
本明細書に記載の半導体積層体の場合、驚くべきことに、第2の窒化物化合物半導体層の成長のために設けられた中間層上に、第2の窒化物化合物半導体層が格子整合状態で成長する間、第2の窒化物化合物半導体層は、圧縮歪を伴って成長することが確認された。半導体積層体の完成後(特に冷却後)、圧縮歪は、生じる引張り歪を相殺する。マクロクラックは、半導体積層体内に生じない。特に、中間層内の検出可能なマイクロクラックは、かかる驚くべき結果の基礎となることができる。このマイクロクラックは、第1の窒化物化合物半導体層上での中間層の格子不整合成長または非擬似格子整合成長に基づく。中間層の格子不整合成長の結果、中間層内に本明細書に記載のマイクロクラックが形成される場合に、成長中、中間層は緩和する。
換言すれば、本明細書に記載の半導体積層体をシリコン成長基板上に非破壊的にエピタキシャル成長させることが可能である。すなわち、特に、本明細書に記載の半導体積層体を用いることによって、シリコン成長基板が使用可能である。この場合、エピタキシャル成長させた本半導体積層体は、サファイアまたは炭化ケイ素上に成長させた半導体積層体と同等である。
本半導体積層体の少なくとも一実施形態によれば、第1の窒化物化合物半導体層は、窒化物化合物半導体材料を含み、この窒化物化合物半導体材料は、AlnGamIn1−n−mN(0≦n≦1、0≦m≦1、n+m≦1)を含むかまたはAlnGamIn1−n−mN(0≦n≦1、0≦m≦1、n+m≦1)からなり、第2の窒化物化合物半導体層は、さらなる窒化物化合物半導体材料を含み、このさらなる窒化物化合物半導体材料は、AlxInyGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)を含むかまたはAlxInyGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)からなり、また、中間層は、窒化物化合物半導体材料を含み、この窒化物化合物半導体材料は、AlrInsGa1−r−sN(0<r≦1、0≦s≦1、r+s≦1)を含むかまたはAlrInsGa1−r−sN(0<r≦1、0≦s≦1、r+s≦1)からなる。
インデックスn,mは、特に、インデックスx,yと異なってもよい。一例として、インデックスn,mは、それぞれ、インデックスx,yに対して互いに10%異なる。アルミニウム含有量は、第1および第2の窒化物化合物半導体層内よりも中間層内において高い。さらに、本明細書に記載の窒化物化合物半導体材料は、例えば、活性層を形成するためにドープされていてもよい。一例として、第2の窒化物化合物半導体層は、n型ドープ領域およびp型ドープ領域を有することができ、この場合、活性層は、n型ドープ領域とp型ドープ領域との間に形成される。
中間層は、完全に、例えば、AlNからなることができる。さらに、中間層は、特に、成長方向において「r」が増加するAlrGa1−rN(0<r≦1)の材料からなることができる。この場合、「r」は、特に、0.1〜0.95の間の値をとることができる。アルミニウム含有量の増加は、中間層の成長期間の増大に比例してもよく、または、中間層の厚みのアルミニウム含有量がより大きくなってもよい。換言すれば、中間層内のアルミニウム含有量に関して、アルミニウム含有量が成長期間の増大に伴って積層体の成長方向において増加する材料勾配(material gradient)が形成される。この成長パラメータは、中間層の緩和を誘発し、かつ、マイクロクラックが中間層内に形成される。このマイクロクラックは、特に、材料勾配に基づいていてもよい。
本半導体積層体の少なくとも一実施形態によれば、第2の窒化物化合物半導体層のシリコンドーピングの濃度は、例えば半導体積層体の成長方向において増加していてもよくかつ/または一定であってもよい。シリコンドーピングの結果として、特に、第2の窒化物化合物半導体層の電流分布を改善することができる。
本半導体積層体の少なくとも一実施形態によれば、第1の窒化物化合物半導体層の窒化物化合物半導体材料、および、第2の窒化物化合物半導体層のさらなる窒化物化合物半導体材料は、同一である。換言すれば、第1の窒化物化合物半導体層のインデックスn,mは、第2の窒化物化合物半導体層のインデックスx,yと同じ値をとる。第1および第2の窒化物化合物半導体層に関して、「同一」は、製造公差の範囲内で同一の化学組成を意味するものと理解されたい。一例として、本明細書に記載の半導体積層体の構成をGaN/AlN/GaNとすることができる(構成中のGaNは第1の窒化物化合物半導体層、AlNは中間層、GaNは第2の窒化物化合物半導体層を示す)。
しかしながら、「同一」は、第1および第2の窒化物化合物半導体層の格子定数が、製造公差の範囲内で同一であることを意味しない。製造公差の範囲内で、擬似格子整合状態で成長した第1の窒化物化合物半導体層と非擬似格子整合状態で成長した第2の窒化物化合物半導体層とを原子組成の点で同一とすることができ、この場合、格子定数は異なる。
本半導体積層体の少なくとも一実施形態によれば、中間層は、マイクロクラックを含み、第2の窒化物化合物半導体層は、少なくとも一部のマイクロクラック内に存在する。中間層の格子定数は、第1の窒化物化合物半導体層の格子定数と異なる。すなわち、中間層は、格子不整合状態または非擬似格子整合状態で第1の窒化物化合物半導体層上に成長する。その結果、マイクロクラックは、層厚さの増加に伴い中間層内に形成され、このマイクロクラックは、中間層を少なくとも部分的に完全に貫通する。さらに、第2の窒化物化合物半導体層は、中間層内に形成されたマイクロクラックを介して、第1の窒化物化合物半導体層と接触していてもよい。
換言すれば、中間層は、少なくとも部分的に個別の中間層ブロック部および/または中間層島部を含み、これらは全体として中間層を表し、また、これらの少なくとも一部は、互いに直接接触していない。すなわち、第1の窒化物化合物半導体層は、中間層のマイクロクラックによって中間層を通過するプロセスガス等と直接接触することができる。
中間層上に格子整合状態で成長した第2の窒化物化合物半導体層は、マイクロクラック内、ならびに、中間層のマイクロクラックによって形成される個別の中間層ブロック部および/または中間層島部上に島部状に成長する。第2の窒化物化合物半導体層の成長期間の増加に伴い、第2の窒化物化合物半導体層の窒化物化合物半導体材料は、融合、結合、および/または、合一し、横方向に均質に形成された第2の窒化物化合物半導体層を形成する。第2の窒化物化合物半導体層の成長は、中間層のクラック内と中間層ブロック部および/または中間層島部上とで同時に開始される。
本半導体積層体の少なくとも一実施形態によれば、中間層のアルミニウム含有量は、第1の窒化物化合物半導体層および第2の窒化物化合物半導体層のアルミニウム含有量よりも大きい。一例として、中間層のアルミニウム含有量は、少なくとも85%である。100%のアルミニウム含有量も考え得る。すなわち、窒化物化合物半導体層は、製造公差の範囲内でガリウム元素を含まない。中間層内のアルミニウム含有量が高い結果、緩和状態の中間層の格子定数は、緩和状態の中間層に隣接する窒化物化合物半導体層の格子定数よりも小さい。すなわち、例えば、第1および第2の窒化物化合物半導体層にアルミニウムが存在しない場合、これらの層の格子定数は、緩和状態で、アルミニウムを含有する中間層の格子定数よりも大きい。
本明細書において、「緩和状態」は、本明細書に記載の各層の歪の無い状態を意味するものと理解されたい。
本半導体積層体の少なくとも一実施形態によれば、中間層の格子定数は、第1の窒化物化合物半導体層および第2の窒化物化合物半導体層の格子定数よりも小さい。本明細書に記載の中間層のアルミニウム含有量が非常に高い結果、当該中間層の格子定数は、第1および第2の窒化物化合物半導体層の格子定数と比較して小さい。すなわち、中間層は、第1の窒化物化合物半導体層上での成長中、中間層のより小さい格子定数を維持する。しかしながら、第2の窒化物化合物半導体層の成長中、第2の窒化物化合物半導体層の少なくとも一部は、中間層の格子定数をとり、この格子定数は、第2の窒化物化合物半導体層の材料の通常の格子定数よりも小さい。その結果、第2の窒化物化合物半導体層は、中間層上に、圧縮歪を伴って(in a compressively strained fashion)成長する。
本半導体積層体の少なくとも一実施形態によれば、第1の窒化物化合物半導体層は、マスキング層を含む。かかる文脈において「含む」は、マスキング層が第1の窒化物化合物半導体層内に形成される(一例として、マスキング層が第1の窒化物化合物半導体層内に一体化されるかもしくは埋設され、かつ/または、第1の窒化物化合物半導体層の2つの連続する層領域の間に成長する)ことを意味するものと理解されたい。
マスキング層は、特に、窒化ケイ素を含むかまたは窒化ケイ素からなる。マスキング層は、第1の窒化物化合物半導体層内の転位密度を低減することができる。さらに、マスキング層は、第1の窒化物化合物半導体層内の欠陥(ミスフィット)を減少させることができる。第1の窒化物化合物半導体層のマスキング層は、本半導体積層体の任意の構成要素であり、マスキング層の存在は、本明細書に記載の、圧縮歪を伴って成長した第2の窒化物化合物半導体層の驚くべき観測結果をもたらさない。
本半導体積層体の少なくとも一実施形態によれば、中間層の層厚さは、5nm〜100nmの間である。中間層の層厚さに関して本明細書中で示す範囲は、好ましくは、特に大きな圧縮歪を有する半導体積層体の製造に影響する。
本半導体積層体の少なくとも一実施形態によれば、第2の窒化物化合物半導体層には、第2の窒化物化合物半導体層の成長後、圧縮歪が生じる。第2の窒化物化合物半導体層の圧縮歪は、非擬似格子整合状態または格子不整合状態で成長した中間層、および、中間層のマイクロクラックによって誘発される。すなわち、第2の窒化物化合物半導体層の圧縮歪は、中間層上での第2の窒化物化合物半導体層の擬似格子整合成長または格子整合成長に基づく。第2の窒化物化合物半導体層の格子定数は、第2の窒化物化合物半導体層が圧縮歪を伴って成長するように、工程パラメータの結果として、成長時に中間層の格子定数に一致する。
本明細書において、「工程パラメータ」は、半導体層の成長前、成長中、または成長後に調整、変更、および/または制御可能な工程パラメータを意味するものと理解されたい。一例として、圧力、温度、使用される窒化物化合物半導体材料の個々の元素のガス流量、流速、および/または、成長率もしくは成長速度が、特に、本明細書に記載の窒化物化合物半導体層および中間層の格子整合成長または格子不整合成長に影響を及ぼすことができる工程パラメータであり得る。
第1および第2の窒化物化合物半導体層を形成するための成長工程は、トリメチルガリウムと、特に、反応炉中のNH3流量によって決まるV/III比とに基づくGaN成長工程等によって説明可能である。
本半導体積層体の少なくとも一実施形態によれば、中間層の非擬似格子整合成長のために、温度範囲を約800℃〜約1100℃に設定する。さらに、圧力を50mbar〜150mbarに設定し、また、50〜5000、特に好ましくは50〜500の範囲内の低V/III比を設定する。トリメチルガリウム(TMGa)のトリメチルアルミニウム(TNAl)に対する比が、中間層のアルミニウム含有量に関し、本明細書に記載の材料勾配を形成する。キャリアガス中の水素の割合は、中間層内の本明細書に記載のキャビティの所望の大きさに応じて変更することができる。次いで、第2の窒化物化合物半導体層を中間層上に、特に非ドープで成長させ、また、リアクタ動作ポイント(reactor operating point)は、GaN成長条件等に対応する。
特に、本明細書に記載の半導体層は、中間層に隣接する第2の窒化物化合物半導体層がドープされていない場合、大きな圧縮歪を構築することができる。その結果、半導体積層体の冷却中における、半導体積層体の補償作用を高めることができる。特に、第2の窒化物化合物半導体層の最初の堆積層であって、中間層内に直接成長する最初の堆積層が、非ドープで形成される場合であっても、本明細書に記載の圧縮歪は実現可能である。
本半導体積層体の少なくとも一実施形態によれば、第1の窒化物化合物半導体層は、おける中間層のマイクロクラックと平面視で重なるキャビティを有する。中間層内に形成されるマイクロクラックは、中間層の少なくとも一部を途切れずに貫通して中間層内に形成される。このように、最初の中間層は、中間層の少なくとも一部の成長中にマイクロクラックの領域においてプロセスガスに直接接触している。中間層の成長中の水素等の対応するプロセスガスを選択するため、第1の窒化物化合物半導体層は、中間層の成長中に少なくとも1種のプロセスガスと反応することができる。一例として、第1の窒化物化合物半導体層は、水素と反応し、キャビティまたは空洞が形成される。
本明細書において、「平面視」は、半導体積層体の最大の横方向の広がりに平行な視野を意味するものと理解されたい。視野方向は、例えば、成長方向と反対方向である。
キャビティは、中間層の成長中および/または成長直後に形成される。第2の窒化物化合物半導体層が連続層を形成する場合、中間層のマイクロクラックは、第2の窒化物化合物半導体層に被覆され、プロセスガスは、マイクロクラックを通過して第1の窒化物化合物半導体層内に進入できない。
本半導体積層体の少なくとも一実施形態によれば、半導体積層体は、電磁放射を受け取りかつ/または生成し、かつ、半導体積層体の成長方向において第2の窒化物化合物半導体層の下流に配設された活性層を含む。半導体積層体の活性層は、第2の窒化物化合物半導体層によって形成可能である。一例として、第2の窒化物化合物半導体層は、n型ドープ領域およびp型ドープ領域を有することができ、活性層を、n型ドープ領域とp型ドープ領域との間に形成することができる。
以降、用語「電磁放射」は、赤外線から紫外線までの波長範囲内の少なくとも1つの波長またはスペクトル成分を有する電磁放射を意味することができる。特に、この用語は、赤外線の、可視および/または紫外線の電磁放射を意味することができる。
本半導体積層体の少なくとも一実施形態によれば、第1の窒化物化合物半導体層のキャビティには、第1の窒化物化合物半導体層が存在しておらず、活性層において生成された電磁放射は、電磁放射がキャビティの界面に出入射する際に屈折するように、キャビティを通過する。動作中の半導体積層体の活性領域において生成された電磁放射は、外部に向かって、特に半導体積層体の成長方向の反対方向に、通過することができる。
電磁放射が本明細書に記載の半導体積層体を通過するとき、電磁放射は、キャビティの界面に少なくとも部分的に突き当たる。本明細書において、「キャビティの界面」は、第1の窒化物化合物半導体積層体の空洞の外面と第1の窒化物化合物半導体層の窒化物化合物半導体材料との間に形成される界面を意味するものと理解されたい。電磁放射は、少なくとも部分的に、出入射の際に空洞および/またはキャビティで屈折する。さらに、電磁放射は、少なくとも部分的に、キャビティの凹凸外面で広く拡散可能である。
さらに、本半導体積層体の製造方法を説明する。一例として、この方法によって、本明細書に記載の半導体積層体を製造することができる。すなわち、本明細書に記載した半導体積層体の製造方法のために示された特徴はまた、本明細書に記載の半導体積層体のためにも開示されており、その逆も同様である。
第1の窒化物化合物半導体層、中間層、および第2の窒化物化合物半導体層に関する下記の本方法の順序は、必須のものとして予め定められている。核形成層および/またはマスキング層等の任意の層は、本明細書に記載の半導体積層体の任意の要素である。
本方法の少なくとも一実施形態によれば、シリコンを含む成長面と成長面の反対側の基板面を有する成長基板を設ける。成長面は、特に、シリコンの[111]の結晶方位を有することができる。
本方法の少なくとも一実施形態によれば、成長基板の成長面上に核形成層を成長させる。核形成層を、例えば、後続の第1の窒化物化合物半導体層の成長と同じ温度で堆積および/または成長させたエピタキシャル層とすることができる。核形成層は、本明細書に記載の半導体積層体の任意の層である。核形成層は、AlNおよび/またはAlGaN等を含むことができる。核形成層は、次いで成膜および/または成長させる第1の窒化物化合物半導体層のための複数の結晶核を供給することができる。
本方法の少なくとも一実施形態によれば、核形成層の成長基板とは反対側の面上に第1の窒化物化合物半導体層を成長させる。
本方法の少なくとも一実施形態によれば、第1の窒化物化合物半導体層の成長基板とは反対側の面上に中間層を成長させる。この場合、中間層の少なくとも一部の格子定数は、第1の窒化物化合物半導体層の格子定数と異なる。すなわち、中間層は、第1の窒化物化合物半導体層の格子定数と異なる格子定数で成長する。中間層の格子不整合成長または非擬似格子整合成長を、適切に選択した成長中の工程パラメータによって制御、調整、かつ/または決定することができる。
本方法の少なくとも一実施形態によれば、中間層の成長工程中に中間層内にマイクロクラックを形成する。第1の窒化物化合物半導体層上の中間層の成長工程によって制御した非擬似格子整合成長または格子不整合成長の結果、中間層の厚さおよび/またはアルミニウム含有量の増加に伴い中間層内にマイクロクラックが形成される。一例として、中間層内のアルミニウム含有量に関して、材料勾配を形成することができ、この場合、アルミニウム含有量は、第1の窒化物化合物半導体層と反対方向における厚さの増加に伴い増加することができる。本明細書において、「厚さ」は、半導体積層体の成長方向における中間層の垂直の広がりを意味するものと理解されたい。
本方法の少なくとも一実施形態によれば、第2の窒化物化合物半導体層は、中間層の成長基板とは反対側の少なくとも一部の面上に格子整合状態で成長し、この場合、マイクロクラックの少なくとも一部は、第2の窒化物化合物半導体層によって充填され、また、第2の窒化物化合物半導体層は、中間層上に圧縮歪を伴って成長する。
第2の窒化物化合物半導体層の初期成長時、中間層内に形成されたマイクロクラックは、第2の窒化物化合物半導体層の第2の窒化物化合物半導体層材料によって充填されるか、または、第2の窒化物化合物半導体層がマイクロクラック内に成長する。同時に、第2の窒化物化合物半導体層は、個々の中間層ブロック部および/または形成された中間層島部上に島部上に成長する。
塗布時間および/または成長時間の増加に伴い、第2の窒化物化合物半導体層の島部は、中間層のマイクロクラックからの第2の窒化物化合物半導体層と融合し連続的な、横方向に均質な第2の窒化物化合物半導体層を形成し、また、この第2の窒化物化合物半導体層内に圧縮歪が形成される。
本方法の少なくとも一実施形態によれば、格子整合した第2の窒化物化合物半導体層の基板とは反対側の面上に、電磁放射の受取りおよび/または生成に適した活性層を成長させる。したがって、本明細書に記載の方法を用いて、動作中に放射を生成することができる半導体積層体が製造される。半導体積層体によって生成された出射波長は、少なくとも部分的に窒化物化合物半導体材料の組成に依存する。
本半導体積層体を製造するための本方法の少なくとも一実施形態によれば、成長基板は、化学的および/または機械的に除去され、また、第1の窒化物化合物半導体層、中間層、および第2の窒化物化合物半導体層の活性層と反対方向における少なくとも一部に側方粗面化部が形成される。基板の化学的除去には、湿式化学KOHエッチングまたは乾式化学エッチング等を用いることができる。さらに、湿式化学方式と乾式化学方式との組合せが考えられる。機械的除去は、特に研磨によって行なうことができる。さらに、化学的方式と機械的方式との組合せが考えられる。成長基板の除去の結果、特に、第1の窒化物化合物半導体層の任意の核形成層および/またはマスキング層の少なくとも一部が除去される。成長基板の除去後、電磁放射生成のために設けられた半導体積層体は、少なくとも一部において第1の窒化物化合物半導体層を含む。
本半導体積層体を製造するための本方法の少なくとも一実施形態によれば、水素の影響下で中間層を成長させる。この場合、水素は、形成されるマイクロクラックを通して第1の窒化物化合物半導体層と接触し、その結果、化学反応に基づき第1の窒化物化合物半導体層内にキャビティが形成されるように、第1の窒化物化合物半導体層は水素と反応する。マイクロクラックによって、プロセスガス、特に水素ガスは、マイクロクラックを通過して第1の窒化物化合物半導体層内に進入することがき、次いでこのマイクロクラックにより、空洞またはキャビティが形成される。
特に、水素を、プロセスガスとして理解することができ、この水素は、第1の窒化物化合物半導体層上での中間層の格子不整合成長または非擬似格子整合成長を追加的に助長する。水素は、任意のプロセスガスであり、また、特に補助プロセスガスまたはパージガスとして使用されるが、本明細書に記載の半導体積層体の形成にとって必須ではない。むしろ、第1の窒化物化合物半導体層内のキャビティの形成を、中間層内のマイクロクラックの形成の証拠としてみなすことができる。
本半導体積層体を製造するための本方法の少なくとも一実施形態によれば、半導体積層体の形成後、半導体積層体は冷却され、冷却中に半導体層内にマクロクラックは形成されない。
驚くべきことに、本明細書に記載の方法の結果、第2の窒化物化合物半導体層の、したがって半導体積層体の圧縮歪は、マクロクラックが形成されないように、冷却中に生じる引張り応力を相殺するのに十分である。
第2の窒化物化合物半導体層の圧縮歪は、特に、本明細書に記載の半導体積層体の圧縮歪をもたらす。
本方法の少なくとも一実施形態によれば、第1の窒化物化合物半導体層は、マスキング層を含む。
以下に、本明細書に記載の半導体積層体および半導体積層体の製造方法を、関連する図面と共に例示的実施形態に基づき説明する。
本明細書に記載の半導体積層体の概略側面図である。 本半導体積層体の一部の領域のさらなる概略側面図である。 本明細書に記載の中間層の異なる成長時間後のさまざまな例示的実施形態を示す図である。 本明細書に記載の中間層の異なる成長時間後のさまざまな例示的実施形態を示す図である。 本明細書に記載の中間層の異なる成長時間後のさまざまな例示的実施形態を示す図である。 厚さ10nmの第2の窒化物化合物半導体層の成長後の平面視における中間層のSEM(走査型電子顕微鏡)による顕微鏡写真である。 厚さ50nmの第2の窒化物化合物半導体層の成長後の図4aの例示的実施形態を示す顕微鏡写真である。 さまざまな厚さの中間層上に成長した厚さ250nmの第2の窒化物化合物半導体層の、エッジフィルタをかけたノルマルスキー(Normarski)顕微鏡による顕微鏡写真を示す。 さまざまな厚さの中間層上に成長した厚さ250nmの第2の窒化物化合物半導体層の、エッジフィルタをかけたノルマルスキー(Normarski)顕微鏡による顕微鏡写真を示す。 さまざまな厚さの中間層上に成長した厚さ250nmの第2の窒化物化合物半導体層の、エッジフィルタをかけたノルマルスキー(Normarski)顕微鏡による顕微鏡写真を示す。 成長時間の関数としての原位置のウェハ曲率(in-situ wafer curvature)に関する測定結果を伴うグラフである。 側面視における半導体積層体の模式図およびSEM顕微鏡写真である。 半導体積層体のTEM(透過電子顕微鏡)による顕微鏡写真である。 活性層を有する、成長基板除去後の半導体積層体の模式図および顕微鏡写真である。 単一の露光時間後およびその2倍の露光時間後の半導体積層体の放射出射面のPL(フォトルミネセンス)顕微鏡写真である。 単一の露光時間後およびその2倍の露光時間後の半導体積層体の放射出射面のPL(フォトルミネセンス)顕微鏡写真である。 成長基板除去後かつ粗面化工程実行後の半導体積層体のSEM顕微鏡写真である。
同一の要素、同種の要素、または同一の働きの要素には、図中において同一の参照符号を付してある。図面および図示された要素の互いのサイズの関係は、正しい縮尺ではないものとみなされたい。むしろ、より明確にしかつ/またはより深く理解できるように、個々の要素の大きさは、誇張して示され得る。
図1は、成長面6および成長面6とは反対側の基板面7を有する成長基板5;核形成層21;一体化されたマスキング層20を有する第1の窒化物化合物半導体層1;中間層10;および活性層4を有する第2の窒化物化合物半導体層2を含む半導体積層体100の一つの例示的実施形態を示す。半導体積層体100の個別の層は、成長方向Zに連続的に互いに隣接するように成長基板5の成長面6上にエピタキシャル成長される。成長面6の結晶方位は、例えば、[111]である。核形成層21およびマスキング層20は、特に、第1の窒化物化合物半導体層1の成長を促進することができる任意の層とみなされたい。
第1の窒化物化合物半導体層1の厚さを、例えば、30nm〜2000nmとすることができる。
第2の窒化物化合物半導体層2の厚さを、30nm〜5000nmとすることができる。
図1に示すように、中間層10は、第1の窒化物化合物半導体層1および第2の窒化物化合物半導体層2に隣接する。
図2は、第1の窒化物化合物半導体層1と共に後続の中間層10、および、中間層10に隣接する第2の窒化物化合物半導体層2を示す。中間層10は、第1の窒化物化合物半導体層1上に格子不整合状態で成長し、また、中間層10の厚さは、5nm〜100nmである。第2の窒化物化合物半導体層2は、中間層10上に格子整合状態で成長する。
中間層10の厚さおよび/またはアルミニウム含有量の増加に伴い、中間層10は、緩和し、マイクロクラック11が中間層10内に形成される(図3a〜図3c、図4a、図4b、および図8参照)。中間層10のアルミニウム含有量は、特に、85%〜100%であり、したがって、中間層10の格子定数は、緩和状態で、第1の窒化物化合物半導体層1および第2の窒化物化合物半導体層2の格子定数よりも小さい。図2に示される半導体積層体100は、窒化物化合物半導体材料を含む。第1の窒化物化合物半導体層1は、AlnGamIn1−n−mN(0≦n≦1、0≦m≦1、n+m≦1)を含むかまたはAlnGamIn1−n−mN(0≦n≦1、0≦m≦1、n+m≦1)からなる窒化物化合物半導体材料を含み、第2の窒化物化合物半導体層2は、AlxInyGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)を含むかまたはAlxInyGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)からなるさらなる窒化物化合物半導体材料を含み、中間層10は、AlrInsGa1−r−sN(0<r≦1、0≦s≦1、r+s≦1)を含むかまたはAlrInsGa1−r−sN(0<r≦1、0≦s≦1、r+s≦1)からなる窒化物化合物半導体材料を含む。
インデックスn,mは、特に、インデックスx,yと異なることができるかまたは同一であることができる。一例として、インデックスx,yに対するインデックスn,mは、それぞれ、互いに10%異なる。
中間層10内のマイクロクラック11の結果として、中間層10は、個別の中間層ブロック部および/または中間層島部を含み、これら中間層ブロック部および/または中間層島部は、少なくとも部分的に互いに直接隣接していない。個別の中間層ブロック部および/または中間層島部は、全体として中間層10を表す。形成されるマイクロクラック11は、特に中間層10の成長工程中の中間層10の緩和に基づいている。個別の中間層ブロック部および/または中間層島部同士の距離を1μm〜500μmの間とすることができる。第2の窒化物化合物半導体層2は、中間層10のマイクロクラック11内、および、マイクロクラック11によって形成された中間層ブロック部および/または中間層島部内に成長する。中間層10上に成長した第2の窒化物化合物半導体層2は、中間層10に格子整合している。
図3a〜図3cは、それぞれ、中間層10を示し、図3bに示される中間層10の厚さは、図3aに示される中間層10の厚さよりも大きい。図3bの中間層10がより厚いことは、中間層10の成長時間がより長いことによるものであり、この成長時間は、具体的に、1.67倍長い。同じことが同様に図3cの中間層10にも当てはまり、図3cの中間層は、図3aの中間層10と比較して、図3aの中間層10よりも2.67倍長く成長している。図3a〜図3cから明らかになるように、成長時間が増加するにつれ、マイクロクラック11の数が増加する。中間層10の成長時間に加え、マイクロクラック11の数の増加はまた、中間層10のアルミニウム含有量にも依存する。
換言すれば、第1の窒化物化合物半導体層1上に格子不整合状態で成長する中間層10は、中間層10の層厚さの増加および/または中間層10のアルミニウム含有量の増加に伴い、より良好に緩和する。図3a〜図3cから明らかなように、第2の窒化物化合物半導体層は、中間層10のマイクロクラック11内、および、形成される中間層10の中間層ブロック部および/または中間層島部内に成長する。この場合、驚くべきことに、第2の窒化物化合物半導体層2は、圧縮歪を伴って成長し、また、第2の窒化物化合物半導体層2のこの圧縮歪は、中間層10内のマイクロクラック11の数が増加するほど、大きくなる。換言すれば、第2の窒化物化合物半導体層2には、中間層10に基づいた大きな圧縮歪が生じる。
第2の窒化物化合物半導体層2の成長時間が増加するにつれ、マイクロクラックからの第2の窒化物化合物半導体層2のさらなる窒化物化合物半導体材料と、中間層ブロック部および/または中間層島部上に成長した第2の窒化物化合物半導体層2のさらなる窒化物化合物半導体材料とは、融合して、横方向に均質に形成された第2の窒化物化合物半導体層2を形成する。特に、第2の窒化物化合物半導体層2のさらなる窒化物化合物半導体材料の融合中の、第2の窒化物化合物半導体層2内の欠陥または不整合転位(faulty dislocation)を減少させることができる。
図4aでは、SEM顕微鏡写真が、マイクロクラック11が形成された中間層10の平面図を示しており、第2の窒化物化合物半導体層2は、中間層10上に厚さ10nmで形成されかつ/または成長されている。第2の窒化物化合物半導体層2は、薄い灰色の領域で表されている。濃い灰色の領域は、中間層10を示す。
図4aは、マイクロクラック11によって形成される中間層ブロック部および/または中間層島部を示しており、第2の窒化物化合物半導体層2がこれら中間層ブロック部および/または中間層島部の上に少なくとも部分的に成長している。図4aは、第2の窒化物化合物半導体層2が未だ存在しない中間層10の露出領域をさらに示す。
図4aは、形成されている中間層ブロック部および/または中間層島部上に成長した島部状の第2の窒化物化合物半導体層2を示す。
図4bは、図4aと比べて、第2の窒化物化合物半導体層2が50nmの厚さで中間層10上に形成されている点で異なる、顕微鏡写真を示す。図4bでは、マイクロクラック11内に成長した第2の窒化物化合物半導体層2の領域と、中間層ブロック部および/または中間層島部上に成長した第2の窒化物化合物半導体層2の領域とが融合している。
図5a〜図5cは、平面視における厚さ250nmの第2の窒化物化合物半導体層2の、エッジフィルタをかけたノルマルスキー顕微鏡による顕微鏡写真を示す。図5a〜図5cの3つの顕微鏡写真は、図3a〜図3cで示したような中間層の成長時間の点で互いに異なる。すなわち、図5bの中間層は、1.67倍長く成長した。図5cに関しては、したがって、図5aと比較して、中間層10は、2.67倍長く成長した。図5a〜図5cの顕微鏡写真は、中間層の成長時間増加に伴いマイクロクラックの数が増加し、また、中間層10の表面上の構造が第2の窒化物化合物半導体層2内に反映され得ることを明らかに示している。換言すれば、中間層10上に格子整合状態で成長した第2の窒化物化合物半導体層2における圧縮歪は、中間層10内のマイクロクラック11の数の増加に伴い大きくなる。
特に、図5a〜図5cの顕微鏡写真に示された観測結果は、図6において、[s]単位の成長時間の関数としての、[1/km]単位の原位置のウェハ曲率の測定曲線によって、計測学的に明らかとなる。
図6は、3つの測定曲線L1,L2,L3を示す。3つの測定曲線L1,L2,L3は、それぞれ、中間層10の成長時間の関数としての原位置のウェハ曲率を示す。成長時間は、X軸上に表されており、図6に示すX軸は、3つの時間間隔T1,T2,T3に下位区分されている。図6のグラフでは、時間間隔T1が、第2の窒化物化合物半導体層2を中間層10上に成長させる前の原位置のウェハ曲率を示す。次いで、本明細書に記載の中間層10での第2の窒化物化合物半導体層2の成長は、時間間隔T2中に行なわれる。本明細書に記載の半導体積層体100の冷却は、第3の時間間隔T3中に行なわれる。測定曲線L1は第1の半導体積層体101、L2は第2の半導体積層体102、L3は第3の半導体積層体L3を示す。
測定曲線は、半導体積層体101,102,103の構造に関し、中間層10がさまざまな時間の長さで第1の窒化物化合物半導体層1上に成長している点で異なる。すなわち、測定曲線L2は、第2の半導体積層体102に関連し、第2の半導体積層体102の中間層は、測定曲線L1の第1の半導体積層体101の場合よりも1.67倍長く第1の窒化物化合物半導体層1上で成長している。測定曲線L3は、第3の半導体積層体103の測定曲線を示し、測定曲線L3の中間層10は、測定曲線L1の場合よりも2.67倍長く第1の窒化物化合物半導体層1上で成長している。
測定曲線L1,L2,L3の測定曲線形状から、中間層の成長時間の増大に伴い、第2の窒化物化合物半導体層2の成長中の原位置でのウェハ曲率も大きくなることがわかる。換言すれば、図6のグラフは、中間層10内のマイクロクラック11の数が増加する結果、当該中間層10上に成長する第2の窒化物化合物半導体層2の圧縮歪が大きくなるということを計測学的に明らかにした。
図7は、図1に示す半導体積層体100の概略側面図を示し、図1の半導体積層体100とは、半導体積層体100の対応する顕微鏡写真において、中間層10内に形成されたマイクロクラックの下の第1の窒化物化合物半導体層内にキャビティ30が形成されている点で異なる。キャビティ30は、第2の窒化物化合物半導体層2の成長中、成長チャンバ内での成長中に水素40等が気体として利用可能でありかつ/または存在する場合、特に、第2の窒化物化合物半導体層2の成長中に形成される。この場合、水素は、中間層10のマイクロクラック11を通過し、半導体積層体100の第1の窒化物化合物半導体層1と化学反応を起こす。第1の窒化物化合物半導体層1内でのキャビティ30の形成は、特に、第2の窒化物化合物半導体層2の成長中のガスフローの調節および/または制御によって制御可能である。半導体積層体100の成長または製造の途中に任意で水素ガスを存在させることができるかまたは添加することができるが、これは、中間層10内にマイクロクラック11を形成するために必須のものではない。
図8は、側面視における半導体積層体100のTEM顕微鏡写真を示す。図8は、マイクロクラック11の下に形成されたキャビティ30を示す。この場合、キャビティ30は、第1の窒化物化合物半導体層1内に形成されている。活性層4において生成可能な電磁放射は、特に、キャビティ30の界面31で屈折し得る。キャビティ30には、第1の窒化物化合物半導体層1の材料が存在しない。すなわち、キャビティ30は、第1の窒化物化合物半導体層1内に位置する空洞である。電磁放射は、キャビティ30の界面31で屈折可能でありかつ/または広く拡散可能である。
図9は、本明細書に記載の半導体積層体100の模式図を、対応する顕微鏡写真と共に示す。成長基板5は、図10ではもはや存在しない。特に、成長基板除去のために、化学的方法および機械的方法が使用可能である。一例として、成長基板5は、KOHで除去可能である。さらに、活性層4が第2の窒化物化合物半導体層2内に形成される。活性層4において生成された電磁放射は、特に、キャビティ30を通過する際またはキャビティ30の界面31で、屈折されかつ/または広く拡散される。
図10aおよび図10bは、第1の露出時間およびその2倍の露出時間で記録された半導体積層体100の放射出射面のフォトルミネセンス顕微鏡写真を示す。明るいピクセルは、キャビティ30で屈折した電磁放射を示す。第1の窒化物化合物半導体層1内のキャビティ30は、明らかに、活性層4において生成された電磁放射をより良好に拡散する。
図11は、成長基板5除去後の半導体積層体100の構造の顕微鏡写真を示す。図11では、HFおよびHNO3等の化学エッチングによって除去されており、また、粗面化処理が行われている。図11中で特定されるキャビティ30は、成長基板5除去の際にまたは粗面化処理によって追加的に拡大されている。一例として、キャビティ30は、化学媒体と反応し、また、キャビティ30内の界面31が広いため反応が進み、それにより、キャビティは、より大きな空間的広がりを形成する。
本特許出願は、独国特許出願第102013101000.8号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
本発明は、例示的な実施形態に基づく記載によって、かかる例示的な実施形態に限定されない。むしろ、新規な特徴すべて、または特徴の任意の組合せすべて、特に請求項に特定された特徴の組合せすべてが、それら自体、請求項または例示的な実施形態に明示的に特定されていないとしても、本発明は、新規な特徴すべて、または特徴の任意の組合せすべて、特に請求項に特定された特徴の組合せすべてを含む。

Claims (18)

  1. 第1の窒化物化合物半導体層(1)と、第2の窒化物化合物半導体層(2)と、前記第1の窒化物化合物半導体層(1)および前記第2の窒化物化合物半導体層(2)の間に配置された中間層(10)と、を含む半導体積層体(100)であって、
    − 前記中間層(10)および前記第2の窒化物化合物半導体層(2)は、前記第1の窒化物化合物半導体層(1)を起点に、前記半導体積層体(100)の成長方向(Z)に連続的に配置され、かつ、互いに連続して直接隣接し、
    − 前記中間層(10)の少なくとも一部の格子定数は、前記第1の窒化物化合物半導体層(1)の格子定数と異なり、
    − 前記第2の窒化物化合物半導体層(2)の少なくとも一部は、前記中間層(10)に格子整合している、
    半導体積層体(100)。
  2. 前記第1の窒化物化合物半導体層(1)は、AlnInmGa1−n−mN(0≦n≦1、0≦m≦1、n+m≦1)を含むかまたはAlnInmGa1−n−mN(0≦n≦1、0≦m≦1、n+m≦1)からなる窒化物化合物半導体材料を含み、
    前記第2の窒化物化合物半導体層(2)は、AlxInyGa1−x−yNを含むかまたはAlxInyGa1−x−yNからなるさらなる窒化物化合物半導体材料を含み、前記中間層(10)は、AlrInsGa1−r−sN(0<r≦1、0≦s≦1、r+s≦1)を含むかまたはAlrInsGa1−r−sN(0<r≦1、0≦s≦1、r+s≦1)からなる窒化物化合物半導体材料を含む、
    請求項1に記載の半導体積層体(100)。
  3. 前記第1の窒化物化合物半導体層(1)の前記窒化物化合物半導体材料および前記第2の窒化物化合物半導体層(2)の前記さらなる窒化物化合物半導体材料は、同一である、
    請求項1または2に記載の半導体積層体(100)。
  4. 前記中間層(10)は、マイクロクラック(11)を含み、前記第2の窒化物化合物半導体層(2)は、少なくとも一部の前記マイクロクラック(11)内に存在する、
    請求項1〜3のいずれか一項に記載の半導体積層体(100)。
  5. 前記中間層(10)のアルミニウム含有量は、前記第1の窒化物化合物半導体層(1)および前記第2の窒化物化合物半導体層(2)のアルミニウム含有量よりも大きい、
    請求項1〜4のいずれか一項に記載の半導体積層体(100)。
  6. 前記中間層(10)の格子定数は、前記第1の窒化物化合物半導体層(1)および前記第2の窒化物化合物半導体層(2)の格子定数よりも小さい、
    請求項1〜5のいずれか一項に記載の半導体積層体(100)。
  7. 前記第1の窒化物化合物半導体層(1)は、マスキング層(20)を含む、
    請求項1〜6のいずれか一項に記載の半導体積層体(100)。
  8. 前記中間層(10)の層厚さは、少なくとも5nm〜最大で100nmの間である、
    請求項1〜7のいずれか一項に記載の半導体積層体(100)。
  9. 前記第2の窒化物化合物半導体層(2)は、成長後、圧縮歪を有する、
    請求項1〜8のいずれか一項に記載の半導体積層体(100)。
  10. 前記第1の窒化物化合物半導体層(1)は、平面視における前記中間層(10)の前記マイクロクラック(11)と重なるキャビティ(30)を有する、
    請求項1〜9のいずれか一項に記載の半導体積層体(100)。
  11. 前記半導体積層体(100)は、電磁放射の受取りおよび/または生成に適し、また、前記半導体積層体(100)の成長方向(Z)において前記第2の窒化物化合物半導体層(2)の下流に配設された活性層(4)を含む、
    請求項1〜10のいずれか一項に記載の半導体積層体(100)。
  12. 前記第1の窒化物化合物半導体層(1)の前記キャビティ(30)には、前記第1の窒化物化合物半導体層(1)が存在せず、また、前記活性層(4)において発生した電磁放射は、前記電磁放射が前記キャビティ(30)の界面(31)に出入射する際に屈折するように、前記キャビティ(30)を通過する、
    請求項10または11に記載の半導体積層体(100)。
  13. − 成長面(6)、および、前記成長面(6)の反対側の基板面(7)を有する成長基板(5)を設けるステップであって、前記成長面(6)は、シリコンを含む、ステップと、
    − 前記成長基板(5)の前記成長面(6)上に核形成層(21)を成長させるステップと、
    − 前記核形成層(21)の前記成長基板(5)とは反対側の面上に前記第1の窒化物化合物半導体層(1)を成長させるステップと、
    − 前記第1の窒化物化合物半導体層(1)の前記成長基板(5)とは反対側の面上に前記中間層(10)を成長させるステップであって、前記中間層(10)の少なくとも一部の前記格子定数は、前記第1の窒化物化合物半導体層(1)の前記格子定数と異なる、ステップと、
    − 前記中間層(10)を成長させる前記ステップ中に前記中間層(10)内に前記マイクロクラック(11)を形成するステップと、
    − 前記中間層(10)の前記成長基板(5)とは反対側の面上の少なくとも一部に格子整合状態で前記第2の窒化物化合物半導体層(2)を成長させるステップであって、前記マイクロクラック(11)の少なくとも一部は、前記第2の窒化物化合物半導体層(2)によって充填され、前記第2の窒化物化合物半導体層(2)は、前記中間層(10)上に圧縮歪を伴うように成長する、ステップと、を含む、
    請求項1〜12のいずれか一項に記載の半導体積層体(100)の製造方法。
  14. − 前記格子整合した第2の窒化物化合物半導体層(2)の前記成長基板(5)とは反対側の面上に活性層(4)を成長させるさらなる方法ステップであって、前記活性層(4)は、前記電磁放射の受取りおよび/または生成に適している、ステップを含む、
    請求項13に記載の前記半導体積層体(100)の製造方法。
  15. 前記成長基板(5)は、化学的および/または機械的に除去され、また、前記第1の窒化物化合物半導体層(1)、前記中間層(10)、前記第2の窒化物化合物半導体層(2)の前記活性層(4)の反対方向における少なくとも一部に側方粗面化部が形成される、
    請求項14に記載の前記半導体積層体(100)の製造方法。
  16. 前記中間層(10)は、水素の影響(10)下で成長し、前記水素(40)は、形成される前記マイクロクラック(11)を通して前記第1の窒化物化合物半導体層(1)と接触し、その結果、化学反応に基づき前記第1の窒化物化合物半導体層(1)内に前記キャビティ(30)が形成されるように、前記第1の窒化物化合物半導体層(1)は前記水素(40)と反応する、
    請求項13〜15に記載の前記半導体積層体(100)の製造方法。
  17. 前記半導体積層体(100)の形成後、前記半導体積層体(100)は、冷却され、冷却中に前記半導体積層体(100)内にマクロクラックが形成されない、
    請求項13〜16に記載の前記半導体積層体(100)の製造方法。
  18. 前記第1の窒化物化合物半導体層(1)は、前記マスキング層(20)を含む、
    請求項13〜17に記載の前記半導体積層体(100)の製造方法。
JP2015555676A 2013-01-31 2014-01-28 半導体積層体および半導体積層体の製造方法 Active JP6165884B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013101000 2013-01-31
DE102013101000.8 2013-01-31
PCT/EP2014/051607 WO2014118162A1 (de) 2013-01-31 2014-01-28 Halbleiterschichtenfolge und verfahren zur herstellung einer halbleiterschichtenfolge

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017121165A Division JP2017208554A (ja) 2013-01-31 2017-06-21 半導体積層体

Publications (2)

Publication Number Publication Date
JP2016511537A true JP2016511537A (ja) 2016-04-14
JP6165884B2 JP6165884B2 (ja) 2017-07-19

Family

ID=50030284

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015555676A Active JP6165884B2 (ja) 2013-01-31 2014-01-28 半導体積層体および半導体積層体の製造方法
JP2017121165A Pending JP2017208554A (ja) 2013-01-31 2017-06-21 半導体積層体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017121165A Pending JP2017208554A (ja) 2013-01-31 2017-06-21 半導体積層体

Country Status (6)

Country Link
US (1) US9806224B2 (ja)
JP (2) JP6165884B2 (ja)
KR (1) KR20150113137A (ja)
CN (2) CN104956498B (ja)
DE (1) DE112014000633B4 (ja)
WO (1) WO2014118162A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806224B2 (en) * 2013-01-31 2017-10-31 Osram Opto Semiconductors Gmbh Semiconductor layer sequence and method for producing a semiconductor layer sequence
DE102014105303A1 (de) 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
DE102016110041A1 (de) * 2016-05-31 2017-11-30 Osram Opto Semiconductors Gmbh Bauelement zum Detektieren von UV-Strahlung und Verfahren zur Herstellung eines Bauelements
DE102016120335A1 (de) 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102016120419A1 (de) * 2016-10-26 2018-04-26 Osram Opto Semiconductors Gmbh Halbleiterkörper

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121799A (ja) * 1997-10-10 1999-04-30 Toyoda Gosei Co Ltd GaN系半導体素子及びその製造方法
WO1999030373A1 (fr) * 1997-12-08 1999-06-17 Mitsubishi Cable Industries, Ltd. DISPOSITIF LUMINEUX SEMI-CONDUCTEUR A BASE DE GaN ET PROCEDE DE PRODUCTION D'UN CRISTAL A BASE DE GaN
JP2003264314A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20050118752A1 (en) * 2003-11-28 2005-06-02 Koji Otsuka Method of making substrates for nitride semiconductor devices
JP2008060331A (ja) * 2006-08-31 2008-03-13 Rohm Co Ltd 半導体発光素子
US20080217645A1 (en) * 2007-03-09 2008-09-11 Adam William Saxler Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
US20080220555A1 (en) * 2007-03-09 2008-09-11 Adam William Saxler Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
US20110266552A1 (en) * 2010-04-29 2011-11-03 Advanced Optoelectronic Technology, Inc. Light emitting element and manufacturing method thereof
JP2012074665A (ja) * 2010-09-01 2012-04-12 Hitachi Cable Ltd 発光ダイオード
JP2012094752A (ja) * 2010-10-28 2012-05-17 Shogen Koden Kofun Yugenkoshi 光電素子及びその製造方法
US20120153439A1 (en) * 2010-12-21 2012-06-21 Kabushiki Kaisha Toshiba Stacked layers of nitride semiconductor and method for manufacturing the same
US20120292632A1 (en) * 2011-05-16 2012-11-22 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP2012256833A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03264314A (ja) 1990-03-15 1991-11-25 Mitsubishi Petrochem Co Ltd 繊維強化熱可塑性樹脂成形体の製造法
JP2000068598A (ja) * 1998-08-20 2000-03-03 Hitachi Ltd 半導体装置
CN1322597C (zh) * 1999-08-23 2007-06-20 日本板硝子株式会社 发光闸流晶体管及自扫描型发光装置
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6495894B2 (en) * 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
DE20122426U1 (de) * 2001-10-13 2005-11-10 Azzurro Semiconductors Ag Gruppe-III-Nitrid-basierte Lichtemitterstruktur auf Silizium Substrat
JP3960815B2 (ja) 2002-02-12 2007-08-15 シャープ株式会社 半導体発光素子
JP4182935B2 (ja) * 2004-08-25 2008-11-19 住友電気工業株式会社 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102007029370A1 (de) 2007-05-04 2008-11-06 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
CN101369620A (zh) * 2008-06-17 2009-02-18 华南师范大学 在硅衬底上实现氮化镓薄膜低温沉积的方法
KR101047617B1 (ko) * 2009-05-21 2011-07-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20110057213A1 (en) * 2009-09-08 2011-03-10 Koninklijke Philips Electronics N.V. Iii-nitride light emitting device with curvat1jre control layer
JP5689245B2 (ja) 2010-04-08 2015-03-25 パナソニック株式会社 窒化物半導体素子
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
US9806224B2 (en) * 2013-01-31 2017-10-31 Osram Opto Semiconductors Gmbh Semiconductor layer sequence and method for producing a semiconductor layer sequence

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121799A (ja) * 1997-10-10 1999-04-30 Toyoda Gosei Co Ltd GaN系半導体素子及びその製造方法
WO1999030373A1 (fr) * 1997-12-08 1999-06-17 Mitsubishi Cable Industries, Ltd. DISPOSITIF LUMINEUX SEMI-CONDUCTEUR A BASE DE GaN ET PROCEDE DE PRODUCTION D'UN CRISTAL A BASE DE GaN
JP2003264314A (ja) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20050118752A1 (en) * 2003-11-28 2005-06-02 Koji Otsuka Method of making substrates for nitride semiconductor devices
JP2005159207A (ja) * 2003-11-28 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体の製造方法
JP2008060331A (ja) * 2006-08-31 2008-03-13 Rohm Co Ltd 半導体発光素子
JP2010521065A (ja) * 2007-03-09 2010-06-17 クリー インコーポレイテッド 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
US20080220555A1 (en) * 2007-03-09 2008-09-11 Adam William Saxler Nitride semiconductor structures with interlayer structures and methods of fabricating nitride semiconductor structures with interlayer structures
US20080217645A1 (en) * 2007-03-09 2008-09-11 Adam William Saxler Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
JP2012094905A (ja) * 2007-03-09 2012-05-17 Cree Inc 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法
US20110266552A1 (en) * 2010-04-29 2011-11-03 Advanced Optoelectronic Technology, Inc. Light emitting element and manufacturing method thereof
JP2012074665A (ja) * 2010-09-01 2012-04-12 Hitachi Cable Ltd 発光ダイオード
JP2012094752A (ja) * 2010-10-28 2012-05-17 Shogen Koden Kofun Yugenkoshi 光電素子及びその製造方法
US20120153439A1 (en) * 2010-12-21 2012-06-21 Kabushiki Kaisha Toshiba Stacked layers of nitride semiconductor and method for manufacturing the same
JP2012134294A (ja) * 2010-12-21 2012-07-12 Toshiba Corp 窒化物半導体の積層体及びその製造方法
US20120292632A1 (en) * 2011-05-16 2012-11-22 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP2012256833A (ja) * 2011-05-16 2012-12-27 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5127978B1 (ja) * 2011-09-08 2013-01-23 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法

Also Published As

Publication number Publication date
CN107275425B (zh) 2019-10-15
JP6165884B2 (ja) 2017-07-19
CN104956498B (zh) 2017-06-13
DE112014000633A5 (de) 2015-10-08
CN104956498A (zh) 2015-09-30
JP2017208554A (ja) 2017-11-24
US20150364641A1 (en) 2015-12-17
CN107275425A (zh) 2017-10-20
DE112014000633B4 (de) 2020-03-26
US9806224B2 (en) 2017-10-31
WO2014118162A1 (de) 2014-08-07
KR20150113137A (ko) 2015-10-07

Similar Documents

Publication Publication Date Title
KR101384042B1 (ko) 질화물 반도체층의 제조 방법
JP2017208554A (ja) 半導体積層体
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
US8680537B2 (en) Nitride semiconductor element and nitride semiconductor wafer
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
JP2009535803A (ja) エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
EP2904630B1 (en) Semiconductor material
EP2634294B1 (en) Method for manufacturing optical element and optical element multilayer body
US20150221502A1 (en) Epitaxial wafer and method for producing same
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
US7960292B2 (en) Method of fabricating zinc oxide film having matching crystal orientation to silicon substrate
CN114361302A (zh) 一种发光二极管外延片、发光二极管缓冲层及其制备方法
US20080251802A1 (en) METHOD FOR DEPOSITION OF (Al,In,Ga,B)N
JP5892971B2 (ja) 窒化物半導体層の製造方法
JP5925708B2 (ja) 窒化物半導体素子及びウェーハ
WO2007078065A1 (en) Gallium nitride-based compound semiconductor
US9419081B2 (en) Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases
KR101309506B1 (ko) 질화물계 반도체 발광소자 및 제조 방법
KR100839224B1 (ko) GaN 후막의 제조방법
JP2013197571A (ja) 窒化物半導体積層体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170621

R150 Certificate of patent or registration of utility model

Ref document number: 6165884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250