JP2003264314A

JP2003264314A - 半導体装置及びその製造方法

Info

Publication number: JP2003264314A
Application number: JP2002064726A
Authority: JP
Inventors: Tetsuzo Ueda; 哲三上田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-03-11
Filing date: 2002-03-11
Publication date: 2003-09-19

Abstract

(57)【要約】【課題】 III-Ｖ族窒化物半導体からなるデバイス構造
の結晶性を損なうことなく、該デバイス構造を支持する
厚膜半導体層の膜厚を十分に大きくできるようにする。【解決手段】半導体装置におけるデバイス構造体２０
は、それぞれがIII-Ｖ族窒化物半導体からなり、第１半
導体層１１、発光層１２及び第２半導体層１３を有して
いる。第２半導体層１３における発光層１２の反対側の
面上には、厚さが約１００μｍと比較的に厚く、且つ結
晶欠陥密度がデバイス構造体２０を構成する各半導体層
１１、１２、１３よりも大きい、ｎ型窒化ガリウムから
なる第３半導体層１４が接合されて形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、短波長発光ダイオ
ード素子又は短波長半導体レーザ素子等の半導体装置及
びその製造方法に関する。

【０００２】

【従来の技術】III-Ｖ族窒化物半導体からなる半導体材
料は、広い禁制帯幅を持つという特徴を生かして、発光
デバイス、すなわち、青色、緑色又は白色という可視領
域光を発光可能な発光ダイオード素子や短波長半導体レ
ーザ素子に応用することができる。また、広い禁制帯幅
を有し且つ電子の飽和ドリフト速度が大きいという特徴
から、高周波デバイス又は高出力デバイス等の電子デバ
イス用材料としても期待されている。

【０００３】なかでも、発光ダイオード素子は、大型デ
ィスプレイ装置及び交通信号機等で既に実用化されてお
り、さらに、青色光又は紫外光により蛍光材料を励起す
ることで白色光を発光する白色発光ダイオード素子は、
電球又は蛍光灯と置き換わり、照明器具に応用が可能で
あるためその期待は大きい。また、半導体レーザ素子に
ついても、より大容量の光ディスク装置向けを中心に、
サンプル出荷及び少量生産のレベルにまで達している。

【０００４】窒化物半導体のうち窒化ガリウム（Ｇａ
Ｎ）を主な組成とする、いわゆる窒化ガリウム（Ｇａ
Ｎ）系半導体発光素子においては、窒化ガリウムからな
る基板の作製が困難であり、シリコン（Ｓｉ）又はヒ化
ガリウム（ＧａＡｓ）からなる半導体材料の場合のよう
に、エピタキシャル成長層と同一の組成を持つ基板上へ
の成長を行なうことができない。このため、一般には、
組成がエピタキシャル成長層と異なる基板を用いるヘテ
ロエピタキシャル成長が行なわれる。これまでに、ヘテ
ロエピタキシャル成長用の基板として、最も広く用いら
れ、最も優れたデバイス特性を示しているのはサファイ
アである。ところが、サファイアは絶縁性であるため、
サファイアからなる基板上にｐｎ接合又はｐｉｎ接合を
含む半導体発光素子を形成するには、エピタキシャル成
長後にｐ層又はｎ層のうちの基板側に成長した層を部分
的に露出して、ｐ側電極及びｎ側電極をいずれも基板の
素子領域側に形成する必要がある。このため、素子にお
ける直列抵抗の低減が困難である。また、半導体レーザ
素子に応用する場合は、共振器構造をへき開により形成
する必要があるが、サファイアはへき開が困難であり、
さらに窒化ガリウムのへき開面とサファイアのへき開面
とが面内で互いに３０°だけ回転しているため、良好な
へき開面を持つ共振器を得ることは困難である。

【０００５】直列抵抗を低減し且つへき開を容易にする
手法として、発光層と基板との間に、例えばハイドライ
ドＶＰＥ法により、厚さが１００μｍ以上の窒化ガリウ
ムからなる厚膜を設ける方法がある。このように、厚膜
を発光層と基板との間に設けることにより、直列抵抗の
低減とへき開の容易性とを実現できる。

【０００６】また、レーザ素子構造を形成した後に基板
を除去することにより、半導体レーザ素子の動作特性の
改善が図られている。

【０００７】以下、厚膜半導体層を備えた従来の半導体
装置とその製造方法について図面を参照しながら説明す
る。

【０００８】（第１の従来例）図１１は第１の従来例に
係る半導体装置の断面構成を示している。

【０００９】まず、図１１に示すように、厚さが３００
μｍのサファイアからなる基板１０１の上に、有機金属
気相成長法により、厚さが約０．５μｍのアンドープの
窒化ガリウムからなる下地層１０２を成長する。

【００１０】続いて、ハイドライド気相成長法により、
下地層１０２の上に、厚さが約１００μｍのｎ型窒化ガ
リウムからなる厚膜半導体層１０４を成長する。

【００１１】続いて、有機金属気相成長法により、厚膜
半導体層１０４の上に、ｎ型の窒化ガリウムからなる第
１半導体層１０５と、ＩｎＡｌＧａＮからなるダブルへ
テロ構造を持つ発光層１０６と、ｐ型の窒化ガリウムか
らなる第２半導体層１０７とを順次成長する。ここで、
発光層１０６は、電子及び正孔の閉じ込めとこれらの再
結合による生成光の閉じ込めとを同時に行なえる構造を
持つ。

【００１２】続いて、塩素ガスを用いたドライエッチン
グにより、第２半導体層１０７、発光層１０６及び第１
半導体層１０５に対してエッチングを行なって、第１半
導体層１０５を選択的に露出する。その後、第２半導体
層１０７の上にｐ側電極１０８を形成し、露出した第１
半導体層１０５の上にｎ側電極１０９を形成する。

【００１３】（第２の従来例）図１２は第２の従来例に
係る半導体装置の断面構成を示している。

【００１４】第２の従来例に係る半導体装置は、第１の
従来例と同様に、第２半導体層１０７までを形成した
後、基板１０１及び下地層１０２を、例えば研磨法によ
り順次除去されて形成されている。従って、ｎ側電極１
０９は、厚膜半導体層１０４のｐ側電極１０８に対して
反対側の面上に形成することができ、さらには、第１半
導体層１０５を露出するエッチングが不要となる。

【００１５】（第３の従来例）第３の従来例として、特
開平１０−６５２１４号公報には、ｐｎ接合を含むデバ
イス構造の上に、窒化ガリウムからなり補強層と呼ばれ
る厚膜半導体層を形成する半導体発光素子の製造方法が
開示されている。具体的には、サファイアからなる基板
上に酸化亜鉛からなるバッファ層を形成し、その後、有
機金属気相成長法により、ｐｎ接合を含むデバイス構造
を形成する。続いて、ハイドライド気相成長法により、
厚膜半導体層を形成した後、バッファ層及び基板をデバ
イス構造から分離する。

【００１６】

【発明が解決しようとする課題】前記第１の従来例に係
る半導体装置の製造方法は、厚膜半導体層１０４の上
に、発光層１０６を含む第１及び第２半導体層１０５、
１０７（デバイス構造）を成長する必要があるため、結
晶欠陥密度はできるだけ小さくすることが望ましい。と
ころが、結晶欠陥密度を小さくすると、サファイアから
なる基板１０１と窒化ガリウムからなる厚膜半導体層１
０４との間の格子不整合又は熱膨張係数の差によって生
じるストレスが十分に緩和されなくなる。その結果、厚
膜半導体層１０４におけるストレスが増加して、該厚膜
半導体層１０４にクラックが発生するという問題があ
る。

【００１７】厚膜半導体層１０４に生じるクラックを防
止するには、厚膜半導体層１０４の結晶欠陥密度を増大
させるか又はその厚さを小さくする必要がある。しかし
ながら、結晶欠陥密度を増大させると、デバイス構造の
欠陥密度も増大してしまい、発光強度及びしきい値電流
の電流値等のデバイスの動作特性が悪化する。また、厚
膜半導体層１０４の厚さを小さくした場合には、直列抵
抗値が増大する。その上、デバイス構造をチップ状にへ
き開する際には、周知のようにサファイアの結晶面と窒
化ガリウムの結晶面との間にはずれが生じており、厚膜
半導体層１０４を薄膜化してしまうと、基板１０１のへ
き開面に占める割合が大きくなることから、デバイス構
造に良好なへき開面を得られなくなるという問題があ
る。このように、厚膜半導体層１０４の厚膜化及び薄膜
化にはそのいずれにも限界がある。

【００１８】また、一般にハイドライド気相成長法によ
り、比較的に厚い半導体層を成長すると、その表面が凹
凸状となるため、その上に成長するデバイス構造にも凹
凸が生じる。その結果、半導体レーザ素子を作製する場
合には、活性層における利得が低下し、且つしきい値電
流の値が増大するという問題が生じる。従って、デバイ
ス構造を形成するよりも前に、例えば、平坦化が容易な
有機金属気相成長法を用いた再成長によって平坦化する
か、又は表面を研磨して平坦化するという工程が必要と
なる。しかしながら、有機金属気相成長法による再成長
で平坦化するには、比較的に厚い層を形成する必要があ
るため、この再成長によってデバイス構造にクラックが
生じやすくなる。また、研磨により平坦化を行なうと、
厚膜半導体層を成長した後に生じた基板の反りによっ
て、大面積を均一に研磨するのが困難となる。

【００１９】また、第３の従来例は、厚膜半導体層の欠
陥密度がデバイス構造のそれと同等か又はそれよりも少
ない場合には、厚膜半導体層と基板との熱膨張係数の差
によって、成長後の冷却時にクラックが入りやすく、補
強層として機能する例えば１００μｍ以上の厚膜を得る
ことは困難である。

【００２０】本発明は、前記従来の問題に鑑み、III-Ｖ
族窒化物半導体からなるデバイス構造の結晶性を損なう
ことなく、該デバイス構造を支持する厚膜半導体層の膜
厚を十分に大きくできるようにすることを目的とする。

【００２１】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、半導体装置及びその製造方法を、デバイ
ス構造を構成する半導体の結晶性と比べて、該デバイス
構造を支持する厚膜半導体層の結晶性を低くする構成と
する。

【００２２】具体的に、本発明に係る半導体装置は、活
性領域を含む第１導電型の第１半導体層及び第２導電型
の第２半導体層と、該第２半導体層側に形成され、結晶
欠陥密度が第１半導体層及び第２半導体層よりも大きい
第３半導体層とを備えている。

【００２３】本発明の半導体装置によると、結晶欠陥密
度が活性領域を含む第１導電型の第１半導体層及び第２
導電型の第２半導体層よりも大きい第３半導体層を備え
ているため、活性領域の結晶性が損なわれず、その上、
第１及び第２半導体層に生じるストレスが緩和される。
従って、第３の導体層は、クラックが生じることなく比
較的に厚く形成できるため、例えば、半導体レーザ素子
に適用した場合には、膜厚が比較的に大きい第３半導体
層により第１及び第２半導体層に良好なへき開面を得る
ことができる。これと同時に、第３半導体層を低抵抗と
することにより直列抵抗を低減できるので、しきい値電
流が低減する等のレーザ素子の動作特性を向上すること
ができる。

【００２４】本発明の半導体装置において、活性領域が
第１半導体層及び第２半導体層と異なるアンドープ又は
不純物がドープされた他の半導体層からなることが好ま
しい。

【００２５】本発明に係る半導体装置において、第１半
導体層及び第２半導体層が絶縁性基板の上に順次形成さ
れ、第３半導体層が第２半導体層の上に側形成され、第
１半導体層の一部は第２半導体層及び第３半導体層から
露出していることが好ましい。

【００２６】この場合に、絶縁性基板が、サファイア
（単結晶酸化アルミニウム）、酸化マグネシウム、酸化
亜鉛、酸化リチウムガリウム又は酸化リチウムアルミニ
ウムからなることが好ましい。

【００２７】本発明に係る半導体装置において、第１半
導体層及び第２半導体層が導電性基板の上に順次形成さ
れ、第３半導体層が第２半導体層の上に形成されている
ことが好ましい。

【００２８】この場合に、導電性基板が、炭化シリコ
ン、シリコン、ヒ化ガリウム、リン化ガリウム、リン化
インジウム、酸化亜鉛又は金属からなることが好まし
い。

【００２９】本発明に係る半導体装置において、第１半
導体層、第２半導体層及び第３半導体層のうちの少なく
とも１つが、窒素を含む化合物半導体からなることが好
ましい。

【００３０】本発明に係る半導体装置の製造方法は、第
１導電型の第１半導体層と該第１半導体層の上に第２導
電型の第２半導体層を形成することにより、第１半導体
層及び第２半導体層の間に活性領域を形成する第１の工
程と、第２半導体層の上に、結晶欠陥密度が第２半導体
層よりも大きい第３半導体層を形成する第２の工程とを
備えている。

【００３１】本発明の半導体装置の製造方法によると、
活性領域を含む第２半導体層の上に、結晶欠陥密度が第
２半導体層よりも大きい第３半導体層を形成するため、
活性領域の結晶性を損なうことなく、第３半導体層を形
成することができる。その結果、第１及び第２半導体層
に生じるストレスが第３半導体層により緩和されるた
め、第３半導体層は、クラックが生じることなく比較的
に厚く形成することができる。その上、活性領域の平坦
性が損なわれることがない。

【００３２】本発明の半導体装置の製造方法において、
第１の工程が、第１半導体層と第２半導体層との間に、
アンドープ又は不純物がドープされた他の半導体層とし
て活性領域を形成する工程を含むことが好ましい。

【００３３】本発明の半導体装置の製造方法は、第１の
工程において、第１半導体層を基板の上に形成し、第２
の工程よりも後に、基板を第１半導体層から分離する第
３の工程をさらに備えていることが好ましい。

【００３４】この場合に、基板が、サファイア（単結晶
酸化アルミニウム）、炭化シリコン、シリコン、ヒ化ガ
リウム、リン化ガリウム、リン化インジウム、酸化マグ
ネシウム、酸化亜鉛、酸化リチウムガリウム又は酸化リ
チウムアルミニウムからなることが好ましい。

【００３５】この場合に、本発明の半導体装置の製造方
法が、第２の工程と第３の工程との間に、第３半導体層
の上面に該第３半導体層を支持する支持基板を貼り合わ
せる工程をさらに備えていることが好ましい。

【００３６】この場合の支持基板が、シリコン、ヒ化ガ
リウム、リン化ガリウム、リン化インジウム又は金属か
らなることが好ましい。

【００３７】また、第３の工程が、基板の第１半導体層
からの分離を研磨法によって行なうことが好ましい。

【００３８】また、基板は、その禁制帯幅が第１半導体
層の禁制帯幅よりも大きい材料からなり、第３の工程
は、基板における第１半導体層の反対側の面から第１半
導体層に対して照射光を照射する工程を含み、照射光の
エネルギーは、基板の禁制帯幅よりも小さく且つ第１半
導体層の禁制帯幅よりも大きいことが好ましい。

【００３９】この場合に、照射光がパルス状に発振する
レーザ光であることが好ましい。

【００４０】又は、照射光が水銀ランプの輝線であるこ
とが好ましい。

【００４１】また、第３の工程が基板を加熱する工程を
含むことが好ましい。

【００４２】また、第３の工程において、照射光を基板
の面内をスキャンするように照射することが好ましい。

【００４３】本発明の半導体装置の製造方法は、第２の
工程よりも後に、第２半導体層及び第３半導体層に対し
て、第１半導体層を選択的に露出するようにエッチング
する第３の工程をさらに備えていることが好ましい。

【００４４】本発明の半導体装置の製造方法において、
第１半導体層及び第２半導体層を、有機金属気相成長法
又は分子線エピタキシ法により形成することが好まし
い。

【００４５】また、本発明の半導体装置の製造方法にお
いて、第３半導体層を、ハイドライド気相成長法により
形成することが好ましい。

【００４６】この場合に、第３半導体層を第１半導体層
及び第２半導体層の形成温度と異なる温度で形成するこ
とが好ましい。

【００４７】さらに、この場合に、第３半導体層を第１
半導体層及び第２半導体層の形成温度よりも低い温度で
形成することが好ましい。

【００４８】本発明の半導体装置の製造方法において、
活性領域、第１半導体層及び第２半導体層が窒素を含む
化合物半導体からなることが好ましい。

【００４９】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。

【００５０】図１は本発明の第１の実施形態に係る半導
体装置の断面構成を示している。

【００５１】図１に示すように、第１の実施形態に係る
半導体装置は、発光ダイオード素子又は半導体レーザ素
子であって、ｐ型の窒化ガリウム（ＧａＮ）からなる第
１半導体層１１とｎ型の窒化ガリウム（ＧａＮ）からな
る第２半導体層１３との間に形成された、ＩｎＡｌＧａ
Ｎを含む活性領域としての発光層１２を有している。発
光層１２は、例えば、ｎ型の窒化アルミニウムガリウム
（ＡｌＧａＮ）、アンドープの窒化インジウムガリウム
（ＩｎＧａＮ）及びｐ型の窒化アルミニウムガリウム
（ＡｌＧａＮ）からなるダブルへテロ構造を持つ。ここ
での第１半導体層１１、発光層１２及び第２半導体層１
３を併せた３層の厚さは５μｍ程度である。以下、第１
半導体層１１、発光層１２及び第２半導体層１３をデバ
イス構造体２０と呼ぶ。また、半導体レーザ素子の場合
には、発光層１２を、ＩｎＧａＮからなる井戸層がＡｌ
ＧａＮからなる障壁層により挟まれてなる量子井戸構造
としてもよい。

【００５２】デバイス構造体２０の第２半導体層１３に
おける発光層１２の反対側の面上には、厚さが約１００
μｍと比較的に厚く、且つ結晶欠陥密度がデバイス構造
体２０を構成する第１半導体層１１及び第２半導体層１
３よりも大きい、ｎ型窒化ガリウム（ＧａＮ）からなる
第３半導体層１４が、デバイス構造体２０を支持する厚
膜半導体層として形成されている。

【００５３】第３半導体層１４の上には、チタン（Ｔ
ｉ）とアルミニウム（Ａｌ）との積層体からなるｎ側電
極１５が形成され、第１半導体層１１における発光層１
２の反対側の面上には、ニッケル（Ｎｉ）と金（Ａｕ）
との積層体からなるｐ側電極１６が形成されている。

【００５４】このように、第１の実施形態に係る半導体
装置によると、デバイス構造体２０を構成する第１半導
体層１１及び第２半導体層１３よりも結晶の欠陥密度が
大きい第３半導体層１４がデバイス構造体２０と接合す
るように形成されているため、デバイス構造体２０を形
成した後に、第３半導体層１４を形成すれば、デバイス
構造体２０の結晶性を損なうことなく且つクラックを生
じることなく、所望の厚さとなるまで厚膜化することが
できる。従って、デバイス構造体２０を半導体レーザ素
子に適用した場合には、該デバイス構造体２０がその厚
さと比べて２０倍程度も大きい第３半導体層１４と接合
されているため、デバイス構造体２０に良好なへき開面
を得ることができる。

【００５５】また、第３半導体層１４は、高密度の欠陥
又はドーピングにより低抵抗化が可能であり、結果とし
てデバイスの直列抵抗を大幅に低減することが可能であ
る。

【００５６】以下、前記のような構成を持つ半導体装置
の製造方法について図面を参照しながら説明する。

【００５７】図２（ａ）〜図２（ｅ）は本発明の第１の
実施形態に係る半導体装置の製造方法の工程順の断面構
成を示している。

【００５８】まず、図２（ａ）に示すように、有機金属
気相成長(Metal Organic ChemicalVapor Deposition：
ＭＯＣＶＤ）法により、例えばサファイア（単結晶Ａｌ
₂ Ｏ ₃ ）からなる基板３０の上に、ｐ型の窒化ガリウム
からなる第１半導体層１１、ＩｎＡｌＧａＮを含む発光
層１２及びｎ型の窒化ガリウムからなる第２半導体層１
３を順次成長して、第１半導体層１１、発光層１２及び
第２半導体層１３からなるデバイス構造体２０を形成す
る。なお、第１半導体層１１及び第２半導体層１３の成
長温度は、約１０５０℃に設定している。また、III 族
源には、例えば、トリメチルガリウム（ＴＭＧａ）、ト
リメチルアルミニウム（ＴＭＡｌ）及びトリメチルイン
ジウム（ＴＭＩｎ）を用い、窒素源には、例えばアンモ
ニア（ＮＨ₃ ）を用いている。また、ｎ型ドーパントに
は、例えばモノシラン（ＳｉＨ₄）ガスを用い、ｐ型ド
ーパントには、例えばビスシクロペンタジエニルマグネ
シウム（Ｃｐ₂ Ｍｇ）を用いている。

【００５９】前述したように、デバイス構造体２０の厚
さは５μｍ程度であり、その結晶欠陥密度は１０⁷ ｃｍ
^-2台と小さく且つその表面は平坦である。

【００６０】次に、図２（ｂ）に示すように、ハイドラ
イド気相成長(Hydride Vapor PhaseEpitaxy：ＨＶＰ
Ｅ）法により、デバイス構造体２０の上に、成長温度が
約１０００℃と第１半導体層１１及び第２半導体層１３
よりも低い温度で、厚さが約１００μｍのｎ型の窒化ガ
リウムからなる第３半導体層１４を成長する。ここで
は、ガリウム源には、例えば、金属ガリウム（Ｇａ）と
塩化水素（ＨＣｌ）とが反応してなる塩化ガリウム（Ｇ
ａＣｌ）を用い、窒素源には、例えばアンモニア（ＮＨ
₃ ）を用いている。また、ｎ型ドーパントにはモノシラ
ンガスを用いている。一般に、ＨＶＰＥ法による結晶成
長は、１００μｍ／ｈ以上の成長速度を得られるため、
比較的に厚い第３半導体層１４をＭＯＣＶＤ法を用いる
よりも短い時間で成膜することができる。その上、第３
半導体層１４の欠陥密度は、成長速度等の成長条件に大
きく左右されるため、その結晶表面は欠陥密度が大きい
程荒れた状態となる。これに対し、欠陥密度が小さくて
結晶表面が平坦となるような成長条件の場合は、比較的
に厚い第３半導体層１４にはストレスが蓄積されるた
め、クラックが入りやすくなる。

【００６１】第１の実施形態においては、デバイス構造
体２０をＭＯＣＶＤ法により形成し、その上の第３半導
体層１４を、ＨＶＰＥ法により結晶欠陥密度を比較的に
大きくして、クラックが生じないように成長させること
により、可能な限りその厚さを大きくする。

【００６２】具体的には、結晶欠陥密度は、デバイス構
造体２０においては１０⁷ ｃｍ^-2台であるが、第３半導
体層１４においては１０⁹ ｃｍ^-2台となるように設定し
ている。このように、第３半導体層１４は結晶欠陥密度
が大きいため、その表面は平坦とならず凹部（窪み）を
持つ荒れた状態となる。第１の実施形態においては、第
３半導体層１４を結晶欠陥密度が大きくなる成長条件と
することにより、平坦性が維持される成長条件の場合に
は２０μｍ程度の厚さでクラックが生じていたものが、
１００μｍ程度の厚さでもクラックが生じなくなる。

【００６３】なお、ＨＶＰＥ法によって成長した第３半
導体層１４は、ＭＯＣＶＤ法における高速成長が可能な
成長条件で成長してもよい。但し、この場合でもＨＶＰ
Ｅ法と比べればその成長速度は小さいため、実際には厚
膜化に限界がある。

【００６４】次に、図２（ｃ）に示すように、基板３０
におけるデバイス構造体２０の反対側の面（裏面）か
ら、波長が２４８ｎｍのフッ化クリプトン（ＫｒＦ）に
よるキシマレーザ光を基板３０の全面をスキャンしなが
ら照射する。このエキシマレーザ光の光エネルギーは、
基板３０を構成するサファイアの禁制帯幅が持つエネル
ギーよりも小さく且つ窒化ガリウムの禁制帯幅が持つエ
ネルギーよりも大きい。このため、照射されたレーザ光
は基板３０では吸収されず、デバイス構造体２０、特に
第１半導体層１１で吸収される。その結果、レーザ光が
局所的に吸収されることにより生じる発熱により、基板
３０と第１半導体層１１との界面及びその近傍におい
て、第１半導体層１１を構成する窒化ガリウムが分解す
る。これにより、図２（ｄ）に示すように、基板３０が
デバイス構造体２０から分離されて、第３半導体層１４
を接合した状態のデバイス構造体２０を得ることができ
る。このとき、エキシマレーザ光を基板３０の全面をス
キャンしながら照射するため、基板３０の面積が比較的
に大きい場合でも、レーザ光のビームサイズに依らず
に、デバイス構造体２０から確実に分離することができ
る。

【００６５】また、第３半導体層１４を結晶成長した後
の冷却時には、窒化ガリウムとサファイアとの互いの熱
膨張係数の差によって、ストレスが生じる。このストレ
スをを緩和するために、基板３０を５００℃程度に加熱
してもよい。さらには、基板３０を５００℃程度に加熱
しながらエキシマレーザ光を照射すると、基板３０のレ
ーザ光により加熱されて生じる熱ストレスに起因するク
ラックの発生をも防止することができる。

【００６６】また、照射するエキシマレーザ光は、パル
ス状に発振することが好ましい。このようにすると、レ
ーザ光の出力パワーを増大させることができるため、基
板３０のデバイス構造体２０からの分離が容易となる。

【００６７】また、照射光をエキシマレーザ光に代え
て、波長が３５５ｎｍ（禁制帯幅が３．５ｅＶに相当）
のＹＡＧ（イットリウム、アルミニウム、ガーネット）
レーザの第３高調波光を用いてもよい。さらには、波長
が３６５ｎｍ（禁制帯幅が３．４ｅＶに相当）の水銀
（Ｈｇ）ランプの輝線を用いた場合には、光の出力パワ
ーではレーザシステムに劣るものの、スポットサイズを
大きくできるため、基板３０の分離を短時間で行なうこ
とが可能となる。

【００６８】さらに、基板３０をデバイス構造体２０か
ら分離する他の方法として、レーザ光等を照射する代わ
りに、研磨法によって基板３０を除去してもよい。

【００６９】ここで、基板３０の分離法として、光照射
法を用いる場合には、分離の際にデバイス構造体２０に
与えるダメージを小さくできると共に、基板３０が反っ
た状態であっても、容易に分離を行なえる。これに対
し、研磨法を用いる場合には、光源が不要となるため、
製造コストを低減することができる。

【００７０】次に、図２（ｅ）に示すように、例えば電
子ビーム蒸着法により、第３半導体層１４の上に、チタ
ンとアルミニウムとを順次蒸着してその積層膜からなる
ｎ側電極１５を形成する。続いて、デバイス構造体２０
におけるｎ側電極１５の反対側の面上に、ニッケルと金
とを順次蒸着してその積層体からなるｐ側電極１６を形
成する。その後、デバイス構造体２０における所定の領
域に対して、ダイシングするか又は半導体レーザ素子の
場合にはへき開することにより、デバイス構造体２０か
らデバイスチップを得る。

【００７１】ところで、第３半導体層１４を設けずに、
デバイス構造体２０から基板３０を分離する場合には、
デバイス構造体２０の厚さでは、該デバイス構造体２０
をその後のプロセスで保持又は搬送するのが困難である
ため、例えばシリコン（Ｓｉ）からなる支持基板をデバ
イス構造体２０の上面に貼り合わせる工程が必要とな
る。その後、前述したように、電極を形成して、ダイシ
ング又はへき開を行なう。このとき、例えば半導体レー
ザ素子を作製する場合には、支持基板の貼り合わせは、
該支持基板のへき開面と窒化ガリウムのへき開面とが平
行となるようにして行なうが、実際の位置合わせの精度
は決して高くない。また、基板３０の上に成長したデバ
イス構造体２０は、たとえその厚さが５μｍ程度と薄い
場合であっても、基板３０との熱膨張係数の差により、
断面凸状に反っている。このため、表面が平坦な支持基
板との貼り合わせ自体が困難である。その結果、デバイ
スの歩留まりは低く、デバイスのコストは必然的に高く
なる。

【００７２】しかしながら、第１の実施形態において
は、デバイス構造体２０に、厚さが１００μｍ程度で、
しかもクラックを生じさせないように成長させた比較的
に厚い第３半導体層１４を接合しているため、支持基板
を貼り合わせる工程が不要となる。その結果、貼り合わ
せに関する問題が生じなくなるため、歩留まりが向上
し、ひいてはデバイスの低コスト化を実現できる。

【００７３】また、第３半導体層１４を含むデバイス構
造体２０に対するへき開は、窒化ガリウムの固有のへき
開面でのみ確実に行なうことができるため、デバイス構
造体２０に良好なへき開面を得られるようになる。その
結果、デバイス構造体２０をレーザ素子に適用する場合
には、ミラー特性が良好な共振器構造を形成することが
できるので、デバイスチップの高性能化を達成すること
ができる。

【００７４】さらには、成長用の基板３０をデバイス構
造体２０から分離し除去しているため、ｎ側電極１５及
びｐ側電極１６を発光層１２を挟んで対向するように形
成できるため、チップサイズを小さくできると共に直列
抵抗の低減を図ることができる。その上、ｐ側電極１６
のコンタクト領域を形成するための第１半導体層１１を
露出するドライエッチング工程が不要となる。これによ
っても、デバイスのコストを低減できる。

【００７５】また、基板３０がサファイアのような放熱
性が比較的に良好でない材料からなる場合には、該基板
３０を除去しているため、サファイアよりも放熱性が優
れたパッケージ材又はマウント材にデバイスチップを実
装すれば、該デバイスチップの放熱性が改善され、例え
ば半導体レーザ素子の場合にはその長寿命化を達成する
ことができる。

【００７６】なお、基板３０には、サファイアに代え
て、酸化マグネシウム（ＭｇＯ）、酸化リチウムガリウ
ム（ＬｉＧａＯ₂ ）、酸化リチウムアルミニウム（Ｌｉ
ＡｌＯ ₂ ）又は酸化亜鉛（ＺｎＯ）からなる単結晶基板
を用いてもよい。これらの単結晶基板は、格子定数の値
がIII-Ｖ族窒化物半導体と近似しているため、該単結晶
基板上に窒化物半導体結晶が良好に成長するので、高性
能な青色又は青紫色可視域発光素子、すなわち、発光ダ
イオード素子又は半導体レーザ素子を実現できる。

【００７７】なお、デバイス構造体２０の形成方法は、
ＭＯＣＶＤ法に限られず、分子線エピタキシ（molecula
r beam epitaxy：ＭＢＥ）法により形成してもよい。こ
のように、ＭＯＣＶＤ法又はＭＢＥ法によると、成長す
る半導体層を数原子層オーダーで制御できるため、多層
構造体を容易に且つ再現性良く形成することができる。
このため、例えば半導体レーザ素子に適用する場合に
は、その活性領域として好ましい量子井戸構造を確実に
形成できるので、半導体レーザ素子のしきい値電流を低
減することができる等の動作特性の向上を図ることがで
きる。

【００７８】また、デバイス構造体２０から分離された
基板３０は、損傷なく分離できた場合には、新たなデバ
イス構造体の成長用基板として再利用してもよく、資源
の有効利用及び半導体装置の製造コストの低減にも有効
である。

【００７９】（第１の実施形態の第１変形例）第１の実
施形態の第１変形例として、半導体装置の種類又は形態
によっては、図３（ａ）に示すように、基板分離工程の
前に、すなわち基板３０にエキシマレーザ光を照射する
前に、貼り合わせ法により、例えば、厚さが３００μｍ
のシリコン（Ｓｉ）からなる支持基板４０を第３半導体
層１４の上面に貼り合わせてもよい。具体的には、第３
半導体層１４の上面に、インジウム（Ｉｎ）からなる第
１の融着層４１とパラジウム（Ｐｄ）からなる第２の融
着層４２とを順次蒸着し、その後、６００℃程度の温度
で加熱することにより、第３半導体層１４と支持基板４
０との間で合金化（混晶化）を図る。このとき、支持基
板４０をデバイス構造２０のへき開面とシリコンのへき
開面とが互いに平行となるように貼り合わせれば、支持
基板４０を含めデバイス構造体２０のへき開を容易に且
つ確実に行なえるようになる。

【００８０】ここで、他の貼り合わせ法として、例えば
第３半導体層１４と支持基板４０との接合面に金（Ａ
ｕ）を蒸着した後、３８０℃程度の温度で加熱すること
により、第３半導体層１４と支持基板４０との間で金の
共晶化を図る方法もある。

【００８１】なお、支持基板４０にシリコンを用いる場
合には、ｎ側電極１７として、例えば０．１％のアンチ
モン（Ｓｂ）を含む金（Ａｕ）合金（Ａｕ−Ｓｂ合金
（０．１％Ｓｂ））を用いると良い。

【００８２】また、基板３０と比べて放熱性に優れた金
属、例えば銅（Ｃｕ）からなる支持基板４０を貼り合わ
せれば、デバイス構造体２０の放熱性がさらに向上す
る。

【００８３】なお、支持基板４０は、シリコン及び銅に
限られず、ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム
（ＧａＰ）又はリン化インジウム（ＩｎＰ）を用いても
よい。これにより、例えばデバイス構造体２０を半導体
レーザ素子とする場合には、しきい値電流の低減及び素
子の長寿命化を図ることができる。

【００８４】（第１の実施形態の第２変形例）以下、本
発明の第１の実施形態の第２変形例について図面を参照
しながら説明する。

【００８５】図４は本発明の第１の実施形態の第２変形
例に係る半導体装置の断面構成を示している。ここで、
図４において、図１に示す構成部材と同一の構成部材に
は同一の符号を付している。

【００８６】図４に示すように、第２変形例に係る半導
体装置は、デバイス構造体２０を構成するｐ型の窒化ガ
リウムからなる第１半導体層１１における発光層１２の
反対側の面上に、デバイス構造体２０よりも結晶欠陥密
度が大きく、且つその厚さが約１００μｍと比較的に厚
いｐ型の窒化ガリウムからなる第３半導体層２４が結晶
成長により形成されている。すなわち、図１に示す第１
の実施形態に係る半導体装置とは、対応する各半導体層
の導電型が互いに逆となっている。

【００８７】このように、第２変形例においても、第１
の実施形態と同様に、ＨＶＰＥ法により、厚膜半導体層
としてのｐ型の第３半導体層２４を、デバイス構造体２
０のｐ型の第１半導体層１１の上に、活性領域を含むデ
バイス構造体２０よりも欠陥密度を大きくしてクラック
が生じないように形成している。さらに、第３半導体層
２４の成膜後には、デバイス構造体２０の成長用の基板
を除去している。これにより、デバイス構造体２０を挟
んで対向するようにｎ側電極１５及びｐ側電極１６を形
成できるため、デバイス構造体２０の直列抵抗を低減で
きると共に、チップサイズを小さくすることができ、そ
の上、放熱性が良好となる。

【００８８】また、ｎ型の第２半導体層１３を発光層１
２側から露出するドライエッチング等のエッチング工程
が不要となるため、プロセスを簡略化できる。

【００８９】また、基板３０を除去しているため、デバ
イス構造体２０には良好なへき開面を得られるようにな
るため、デバイス構造体２０をレーザ素子に適用する場
合には、ミラー特性が良好な共振器構造を形成すること
ができる。

【００９０】また、第２変形例においても、第３半導体
層２４の上面に支持基板４０を貼り合わせてもよい。

【００９１】（第１の実施形態の第３変形例）以下、本
発明の第１の実施形態の第３変形例について図面を参照
しながら説明する。

【００９２】図５は本発明の第１の実施形態の第３変形
例に係る半導体装置の断面構成を示している。ここで、
図５において、図１に示す構成部材と同一の構成部材に
は同一の符号を付している。

【００９３】図５に示すように、第３変形例に係る半導
体装置は、サファイアからなる基板３０と、該基板３０
上に、ＭＯＣＶＤ法等により成膜されたデバイス構造体
２０と、該デバイス構造体２０の上に、ＨＶＰＥ法によ
り成膜され、デバイス構造体２０よりも結晶欠陥密度が
大きく、且つその厚さが約１００μｍと比較的に厚いｎ
型の窒化ガリウムからなる第３半導体層１４とを有して
いる。

【００９４】このように、第３変形例は、第１の実施形
態と同様に、第３半導体層１４をデバイス構造体２０の
第２半導体層１３の上に、ＨＶＰＥ法により、活性領域
を含むデバイス構造体２０よりも欠陥密度を大きくして
クラックが生じないように形成している。

【００９５】また、第３変形例は、デバイス構造体２０
の成長用の基板３０を除去しない構成であるため、ｐ型
窒化ガリウムからなる第１半導体層１１の一部にｐ側電
極１６を形成するためのコンタクト領域を設けている。

【００９６】この第１半導体層１１におけるコンタクト
領域の具体的な形成方法は、第３半導体層１４を成膜し
た後に、リソグラフィ法により、第３半導体層１４の上
に、コンタクト領域の上側に開口部を有するレジストパ
ターンを形成した後、形成ししたレジストパターンをマ
スクとし、例えば塩素（Ｃｌ₂ ）ガスをエッチングガス
として、第３半導体層１４、第２半導体層１３、発光層
１２に対して順次ドライエッチングを行なうことによ
り、第１半導体層１１のコンタクト領域を露出する。な
お、第３半導体層１４の表面は、前述したように、結晶
欠陥密度が比較的に大きいことから荒れているため、図
示はしていないが、露出した第１半導体層１１のコンタ
クト領域の表面も荒れている。従って、ドライエッチン
グに用いるガス種を変えて、発光層１２及び第１半導体
層１１の上部のみを選択的に除去するようにすると、露
出した第１半導体層１１のコンタクト領域の表面を平坦
化することも可能である。

【００９７】このように、第３変形例によると、基板３
０をデバイス構造体２０から除去しない構成であって
も、デバイス構造体２０よりもその厚さが２０倍程度も
大きい第３半導体層１４をデバイス構造体２０と接合し
て形成しているため、デバイスチップを得るためのへき
開は、第３半導体層１４である窒化ガリウム固有のへき
開面で行なえるので、所望のへき開面を得ることができ
る。これにより、半導体レーザ素子に適用する場合に
は、しきい値電流の低減を図ることができ、該半導体レ
ーザ素子の動作特性を向上することができる。

【００９８】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。

【００９９】図６は本発明の第２の実施形態に係る半導
体装置の断面構成を示している。ここで、図６におい
て、図１に示す構成部材と同一の構成部材には同一の符
号を付している。

【０１００】第２の実施形態は、デバイス構造体２０の
成長用の基板に、サファイアを用いる代わりに、ｐ型の
炭化シリコン（ＳｉＣ）からなる基板３１を用いてい
る。基板３１は導電性を有するため、該基板３１をデバ
イス構造体２０から分離せずに接合したままであって
も、基板３１におけるデバイス構造体２０の反対側の面
（裏面）上にｐ側電極１８を形成することができる。こ
こでは、ｐ側電極１８には、アルミニウム（Ａｌ）とシ
リコン（Ｓｉ）との合金を用いている。

【０１０１】第２の実施形態は、第１の実施形態と同様
に、ＨＶＰＥ法により、第３半導体層１４をデバイス構
造体２０の第２半導体層１３の上に、活性領域を含むデ
バイス構造体２０よりも欠陥密度を大きくしてクラック
が生じないように形成している。ここでも、デバイス構
造体の結晶欠陥密度は１×１０⁷ ｃｍ^-2程度であり、第
３半導体層１４の結晶欠陥密度は１×１０⁹ ｃｍ^-2程度
である。さらに、第３半導体層１４の成膜後には、基板
３１の裏面にｐ側電極１８を形成する。これにより、デ
バイス構造体２０を挟んで対向するようにｎ側電極１５
及びｐ側電極１８を形成できるため、チップサイズを小
さくすることができる。

【０１０２】また、第１半導体層１１を発光層１２側か
ら露出するエッチング工程が不要となるため、プロセス
を簡略化できる。その上、デバイス構造体２０の直列抵
抗値をも低減することができる。

【０１０３】通常、炭化シリコンを基板３１に用いた場
合には、窒化ガリウムに対する格子不整合が３．５％程
度だけ存在しており、へき開面は厳密には一致していな
いため、良好なへき開面を得るのが困難である。

【０１０４】第２の実施形態においては、例えば基板３
１の厚さを１００μｍ未満と第３半導体層１４の厚さよ
りも小さくすると、第３半導体層１４の方が基板３１よ
りも厚くなるため、第３半導体層１４による良好なへき
開面を得ることができるようになる。

【０１０５】その上、炭化シリコンは熱伝導率が大きく
放熱性に優れるため、例えば半導体レーザ素子に適用す
る場合には、該レーザ素子の長寿命化等の高性能化を図
ることができる。

【０１０６】なお、各半導体層の導電型を互いに入れ換
えた構成であってもよい。すなわち、基板３１のｎ型の
炭化シリコンを用い、該基板３１上に、ＭＯＣＶＤ法又
はＭＢＥ法により、第３半導体層１３、発光層１２及び
第１半導体層１１を順次成膜する。その後、ｐ型の第３
半導体層１４をＨＶＰＥ法により成膜する。

【０１０７】この場合には、ｎ側電極にはニッケル（Ｎ
ｉ）を用い、ｐ側電極にはニッケル（Ｎｉ）と金（Ａ
ｕ）との積層体を用いる。

【０１０８】また、基板３１には、炭化シリコンに代え
て、シリコン（Ｓｉ）、ヒ化ガリウム（ＧａＡｓ）、リ
ン化ガリウム（ＧａＰ）、リン化インジウム（Ｉｎ
Ｐ）、酸化亜鉛（ＺｎＯ）又は金属、例えば銅（Ｃｕ）
からなる基板を用いてもよい。ここで、例えば、酸化亜
鉛は、格子定数の値がIII-Ｖ族窒化物半導体と近似して
いるため、また、シリコン、ヒ化ガリウム、リン化ガリ
ウム及びリン化インジウムは、いずれも結晶性が優れて
いるため、その上に窒化物半導体結晶が良好に成長する
ので、高性能な青色又は青紫色可視域発光素子、すなわ
ち、発光ダイオード素子又は半導体レーザ素子を実現で
きる。

【０１０９】また、金属を用いた場合には、素子の放熱
性が改善されるため、例えば半導体レーザ素子に適用し
た場合には、高温下での動作が可能となり、また素子の
長寿命化を図ることができる。

【０１１０】また、基板３１とデバイス構造体２０との
間に、基板３１の導電型と同一の導電型、すなわち第３
半導体層１４と反対の導電型を有する、厚さが数十μｍ
程度の第４半導体層を形成してもよい。また、この場合
に第４半導体層をＨＶＰＥ法により成長してもよい。但
し、第４半導体層の結晶欠陥密度は、デバイス構造体２
０の結晶欠陥密度とほぼ同等かそれ以下とすることはい
うまでもない。

【０１１１】また、デバイス構造体２０は、ＭＯＣＶＤ
法に限らず、ＭＢＥ法を用いて形成してもよい。

【０１１２】（第３の実施形態）以下、本発明の第３の
実施形態について図面を参照しながら説明する。

【０１１３】図７は本発明の第３の実施形態に係る半導
体装置の断面構成を示している。ここで、図７におい
て、図１に示す構成部材と同一の構成部材には同一の符
号を付している。

【０１１４】図７に示すように、第３の実施形態に係る
半導体装置は、デバイス構造体２０における第３半導体
層１４の反対側の面上に、すなわち、ｐ型の第１半導体
層１１と接合するように、厚さが約１０μｍのｐ型の窒
化ガリウムからなる第４半導体層２５が形成されてい
る。従って、ニッケル及び金の積層体からなるｐ側電極
１６は、第４半導体層２５におけるデバイス構造体２０
の反対側の面上に形成されている。

【０１１５】以下、第３の実施形態に係る半導体装置の
製造方法の概略を説明する。

【０１１６】まず、サファイアからなる基板上に、例え
ばＨＶＰＥ法により、厚さが約１０μｍのｐ型の窒化ガ
リウムからなる第４半導体層２５を成長する。その後
は、第１の実施形態と同様にして、ＭＯＣＶＤ法によ
り、ｐ型の第１半導体層１１、発光層１２及びｎ型の第
２半導体層１３を順次成長する。

【０１１７】ＨＶＰＥ法による結晶成長は、結晶欠陥密
度が最も小さくなるような成長条件を選ぶことにより、
結晶表面の平坦化が可能である。このように、結晶表面
が平坦化される成長条件を選ぶことによって、第４半導
体層２５は、基板上に成長するに連れて、その結晶欠陥
密度は減少し、通常のＭＯＣＶＤ法による結晶成長と比
べてもさらに結晶欠陥密度を減少させることが可能とな
る。第３の実施形態においては、第４半導体層２５及び
デバイス構造体２０における結晶欠陥密度は１０⁶ ｃｍ
^-2台と小さい。

【０１１８】次に、第１の実施形態と同様に、デバイス
構造体２０の上に、厚さが約１００μｍのｎ型の第３半
導体層１４を、結晶欠陥密度が比較的に大きくなる成長
条件、例えば１０⁹ ｃｍ^-2程度となる成長条件のＨＶＰ
Ｅ法により、クラックが生じないように成長させる。

【０１１９】次に、ＫｒＦエキシマレーザ光、ＹＡＧレ
ーザの第３高調波光又は水銀ランプの輝線を照射する
か、又は研磨法により、基板を第４半導体層２５から分
離する。その後、第３半導体層１４の上にｎ側電極１５
を形成し、第４半導体層２５におけるｎ側電極１５と反
対側の面上にｐ電極１６を形成する。

【０１２０】その後は、第３半導体層１４及び第４半導
体層２５を含めデバイス構造体２０を所定の領域でダイ
シング又はへき開して、デバイスチップを得る。

【０１２１】以上説明したように、第３の実施形態によ
ると、第１の実施形態と同様の効果を得られる上に、基
板とデバイス構造体２０との間にＨＶＰＥ法による高品
質な第４半導体層２５を設けているため、デバイス構造
体２０の結晶欠陥密度を一層低減することができる。そ
の上、第４半導体層２５を設けたことにより、基板を分
離する際に、デバイス構造体２０が被る照射光によるダ
メージ又は研磨時の機械的なダメージを低減することが
できる。その結果、発光層１２に発光強度の低下を生じ
なくなるので、基板の分離の際に生じる素子の動作特性
の劣化を防止することができる。

【０１２２】また、デバイス構造体２０は、ＭＯＣＶＤ
法に限らず、ＭＢＥ法を用いて形成してもよい。

【０１２３】（第４の実施形態）以下、本発明の第４の
実施形態について図面を参照しながら説明する。

【０１２４】図８は本発明の第４の実施形態に係る半導
体装置の断面構成を示している。ここで、図８におい
て、図１に示す構成部材と同一の構成部材には同一の符
号を付している。

【０１２５】図８に示すように、第４の実施形態に係る
半導体装置は、そのデバイス構造体２０における第１半
導体層１１を、ｐ型窒化ガリウムからなる下地層３２の
上に、該下地層３２の上に形成されたマスク膜３３の露
出部分から選択的に横方向成長させる選択的横方向成長
(Epitaxial Lateral Overgrowth：ＥＬＯ)法により形成
されていることを特徴とする。

【０１２６】ところで、現在、最も有効な欠陥低減方法
はこのＥＬＯ法である。すなわち、窒化ガリウムからな
る下地層の上に、複数の開口部を有するマスク用の薄膜
を形成し、その開口部から窒化物半導体の再成長を行な
うと、該薄膜上において開口部からの成長を基点とする
横方向（基板面に平行な方向）成長が支配的となり、こ
の横方向成長を促進することにより、薄膜の上側に成長
する窒化物半導体層に生じる結晶欠陥を大幅に低減する
という結晶成長方法である。この方法によると、従来は
１×１０⁹ ｃｍ^-2程度であった転位密度が１０⁶ ｃｍ^-2
台にまで低減する。

【０１２７】ここで、ＥＬＯ法におけるマスク用の薄膜
であるマスク膜３３は、その上に窒化ガリウム等のIII-
Ｖ族窒化物半導体が実質的に成長しない材料であれば良
く、例えば、酸化シリコン（ＳｉＯ₂ ）、窒化シリコン
（ＳｉＮ）、酸化チタン（ＴｉＯ₂ ）、タングステン
（Ｗ）若しくはタングステンを含む金属、又はこれらの
積層体を用いることが好ましい。

【０１２８】また、マスク膜３３のマスクパターンはス
トライプ状でもよく、また、ドット（島）状でもよい。

【０１２９】以下、前記のような構成を持つ半導体装置
の製造方法について図面を参照しながら説明する。

【０１３０】図９（ａ）〜図９（ｄ）及び図１０（ａ）
〜図１０（ｃ）は本発明の第４の実施形態に係る半導体
装置の製造方法の工程順の断面構成を示している。

【０１３１】まず、図９（ａ）に示すように、ＭＯＣＶ
Ｄ法により、例えばサファイアからなる基板３０の上
に、厚さが０．５μｍ程度のｐ型の窒化ガリウムからな
る下地層３２を成長する。続いて、例えばシラン（Ｓｉ
Ｈ₄ ）ガスと酸素（Ｏ₂ ）ガスとを反応させるＣＶＤ法
により、下地層３２の上に、膜厚が約２００ｎｍの酸化
シリコンからなるマスク形成膜を堆積する。その後、フ
ォトリソグラフィ法及びフッ酸によるウエットエッチン
グ法を用いて、マスク形成膜から開口部３３ａを有する
ストライプ状のマスク膜３３を形成する。

【０１３２】次に、図９（ｂ）に示すように、ＭＯＣＶ
Ｄ法により、下地層３２上におけるマスク膜３３の開口
部３３ａから露出する部分に、マスク膜３３の上面を覆
い且つその表面が平坦化されるように、厚さが約０．５
μｍのｐ型の窒化ガリウムからなる第１半導体層１１を
ＥＬＯ成長する。このようにすると、厚さが約１μｍの
ｐ型の窒化ガリウムからなる半導体層中に、マスク膜３
３が基板面に沿って選択的に埋め込まれた構造を得られ
る。

【０１３３】第４実施形態に係る第１半導体層１１は、
下地層３２の結晶状態の影響を受けることなく、基板面
に平行な方向（横方向）に再成長している。このため、
第１半導体層１１の結晶性は、下地層３２の結晶性より
も向上する。例えば、下地層３２の結晶欠陥密度は１×
１０⁷ ｃｍ^-2程度であり、第１半導体層１１の結晶欠陥
密度は１０⁶ ｃｍ^-2台に低減される。

【０１３４】続いて、ＭＯＣＶＤ法により、第１半導体
層１１の上に、ＩｎＡｌＧａＮを含む発光層１２及びｎ
型の窒化ガリウムからなる第２半導体層１３を順次成長
して、第１半導体層１１、発光層１２及び第２半導体層
１３からなるデバイス構造体２０を形成する。なお、第
１半導体層１１及び第２半導体層１３の成長温度は、約
１０５０℃に設定しており、発光層１２及び第２半導体
層１３の表面は平坦である。

【０１３５】次に、図９（ｃ）に示すように、第１の実
施形態と同様に、ＨＶＰＥ法により、デバイス構造体２
０の上に、成長温度が約１０００℃と第１半導体層１１
及び第２半導体層１３よりも低い温度で、厚さが約１０
０μｍのｎ型の窒化ガリウムからなる第３半導体層１４
を成長する。このときの第３半導体層１４の結晶欠陥密
度は、デバイス構造体２０の１０⁶ ｃｍ^-2台に対して１
０⁹ ｃｍ^-2台である。第３半導体装置１４の結晶欠陥密
度がこのような比較的に大きい値となる場合には、前述
したように、第３半導体層１４の表面は平坦とはならず
凹部を有する荒れた状態となる。その結果、第３半導体
層１４には、ストレスが蓄積されず、従ってクラックが
生じないため、その厚さを１００μｍと比較的に厚く成
長させることができる。

【０１３６】次に、図９（ｄ）に示すように、基板３０
におけるデバイス構造体２０の反対側の面（裏面）か
ら、パルス状のＫｒＦエキシマレーザ光を基板３０の全
面をスキャンしながら照射して、図１０（ａ）に示すよ
うに、基板３０を下地層３２から分離して除去する。こ
のとき、基板３０を５００℃程度の温度に加熱してもよ
い。また、基板３０は研磨して除去してもよい。

【０１３７】次に、図１０（ｂ）に示すように、下地層
３２及びマスク膜３３を研磨して除去する。

【０１３８】次に、図１０（ｃ）に示すように、第３半
導体層１４の上にｎ側電極１５を形成し、デバイス構造
体２０におけるｎ側電極１５の反対側の面上に、ｐ側電
極１６を形成する。その後、デバイス構造体２０におけ
る所定の領域に対して、スクライブするか又は半導体レ
ーザ素子の場合にはへき開することにより、デバイス構
造体２０からデバイスチップを得る。

【０１３９】なお、図１０（ｂ）に示した下地層３２及
びマスク膜３３を除去する工程、いわゆる裏面研磨工程
は必ずしも行なわなくてもよい。

【０１４０】以上説明したように、第４の実施形態によ
ると、第１の実施形態と同様の効果を得られる上に、デ
バイス構造体２０における第１半導体層１１にＥＬＯ法
を用いているため、デバイス構造体２０の結晶性が向上
する。

【０１４１】なお、基板３０には、サファイアに代え
て、酸化マグネシウム、酸化リチウムガリウム又は酸化
リチウムアルミニウムからなる単結晶基板を用いてもよ
い。

【０１４２】また、半導体装置の形態によっては、図９
（ｄ）の基板分離工程の前に、例えばシリコン、ヒ化ガ
リウム、リン化ガリウム、リン化インジウム、又は金属
からなる支持基板を第３半導体層１４の上面に貼り合わ
せてもよい。

【０１４３】また、デバイス構造体２０から分離された
基板３０は、新たなデバイス構造体の成長用基板として
再利用してもよい。

【０１４４】また、これまでに説明した各実施形態及び
その変形例に用いた基板３０、３１の主面の面方位は、
特定の面に限られない。例えば、サファイアや炭化シリ
コンの典型的な面方位である（０００１）面はいうまで
もなく、該（０００１）面からわずかにオフセットし
た、いわゆるオフアングルを持つ主面でもよい。

【０１４５】また、各実施形態における発光層１２は、
ｐ型又はｎ型にドープされていてもよい。

【０１４６】

【発明の効果】本発明に係る半導体装置及びその製造方
法によると、結晶欠陥密度が活性領域を含む第１導電型
の第１半導体層及び第２導電型の第２半導体層よりも大
きい第３半導体層を、クラックが生じることなく比較的
に厚く形成するため、半導体レーザ素子の場合には、膜
厚が比較的に大きい第３半導体層により第１及び第２半
導体層に良好なへき開面を得られると共に直列抵抗を低
減できる。その結果、しきい値電流を低減できる等の動
作特性の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置を示
す構成断面図である。

【図２】（ａ）〜（ｅ）は本発明の第１の実施形態に係
る半導体装置の製造方法を示す工程順の構成断面図であ
る。

【図３】（ａ）〜（ｃ）は本発明の第１の実施形態の第
１変形例に係る半導体装置の製造方法を示す部分的な工
程順の構成断面図である。

【図４】本発明の第１の実施形態の第２形例に係る半導
体装置を示す構成断面図である。

【図５】本発明の第１の実施形態の第３変形例に係る半
導体装置を示す構成断面図である。

【図６】本発明の第２の実施形態に係る半導体装置を示
す構成断面図である。

【図７】本発明の第３の実施形態に係る半導体装置を示
す構成断面図である

【図８】本発明の第４の実施形態に係る半導体装置を示
す構成断面図である

【図９】（ａ）〜（ｄ）は本発明の第４の実施形態に係
る半導体装置の製造方法を示す工程順の構成断面図であ
る。

【図１０】（ａ）〜（ｃ）は本発明の第４の実施形態に
係る半導体装置の製造方法を示す工程順の構成断面図で
ある。

【図１１】第１の従来例に係る半導体装置を示す構成断
面図である

【図１２】第２の従来例に係る半導体装置を示す構成断
面図である

【符号の説明】

１１第１半導体層１２発光層（活性領域）１３第２半導体層１４第３半導体層（厚膜半導体層）１５ｎ側電極１６ｐ側電極１７ｎ側電極１８ｐ側電極２０デバイス構造体２４第３半導体層（厚膜半導体層）２５第４半導体層（厚膜半導体層）３０基板３１基板３２下地層３３マスク層３３ａ開口部４０支持基板４１第１の融着層４２第２の融着層

Claims

【特許請求の範囲】

【請求項１】活性領域を含む第１導電型の第１半導体
層及び第２導電型の第２半導体層と、前記第２半導体層側に形成され、結晶欠陥密度が前記第
１半導体層及び第２半導体層よりも大きい第３半導体層
とを備えていることを特徴とする半導体装置。
【請求項２】前記活性領域は、前記第１半導体層及び
第２半導体層と異なるアンドープ又は不純物がドープさ
れた他の半導体層からなることを特徴とする請求項１に
記載の半導体装置。
【請求項３】前記第１半導体層及び第２半導体層は絶
縁性基板の上に順次形成され、前記第３半導体層は前記第２半導体層の上に形成され、前記第１半導体層の一部は、前記第２半導体層及び第３
半導体層から露出していることを特徴とする請求項１又
は２に記載の半導体装置。
【請求項４】前記絶縁性基板は、サファイア、酸化マ
グネシウム、酸化亜鉛、酸化リチウムガリウム又は酸化
リチウムアルミニウムからなることを特徴とする請求項
３に記載の半導体装置。
【請求項５】前記第１半導体層及び第２半導体層は導
電性基板の上に順次形成され、前記第３半導体層は前記第２半導体層の上に形成されて
いることを特徴とする請求項１又は２に記載の半導体装
置。
【請求項６】前記導電性基板は、炭化シリコン、シリ
コン、ヒ化ガリウム、リン化ガリウム、リン化インジウ
ム、酸化亜鉛又は金属からなることを特徴とする請求項
５に記載の半導体装置。
【請求項７】前記第１半導体層、第２半導体層及び第
３半導体層のうちの少なくとも１つは、窒素を含む化合
物半導体からなることを特徴とする請求項１〜６のうち
のいずれか１項に記載の半導体装置。
【請求項８】第１導電型の第１半導体層と該第１半導
体層の上に第２導電型の第２半導体層を形成することに
より、前記第１半導体層及び第２半導体層の間に活性領
域を形成する第１の工程と、前記第２半導体層の上に、結晶欠陥密度が前記第２半導
体層よりも大きい第３半導体層を形成する第２の工程と
を備えていることを特徴する半導体装置の製造方法。
【請求項９】前記第１の工程は、前記第１半導体層と
第２半導体層との間に、アンドープ又は不純物がドープ
された他の半導体層として前記活性領域を形成する工程
を含むことを特徴とする請求項８に記載の半導体装置の
製造方法。
【請求項１０】前記第１の工程において、前記第１半
導体層を基板の上に形成し、前記第２の工程よりも後に、前記基板を前記第１半導体
層から分離する第３の工程をさらに備えていることを特
徴とする請求項８又は９に記載の半導体装置の製造方
法。
【請求項１１】前記基板は、サファイア、炭化シリコ
ン、シリコン、ヒ化ガリウム、リン化ガリウム、リン化
インジウム、酸化マグネシウム、酸化亜鉛、酸化リチウ
ムガリウム又は酸化リチウムアルミニウムからなること
を特徴とする請求項１０に記載の半導体装置の製造方
法。
【請求項１２】前記第２の工程と前記第３の工程との
間に、前記第３半導体層の上面に該第３半導体層を支持
する支持基板を貼り合わせる工程をさらに備えているこ
とを特徴とする請求項１０に記載の半導体装置の製造方
法。
【請求項１３】前記支持基板は、シリコン、ヒ化ガリ
ウム、リン化ガリウム、リン化インジウム又は金属から
なることを特徴とする請求項１２に記載の半導体装置の
製造方法。
【請求項１４】前記第３の工程は、前記基板の前記第
１半導体層からの分離を研磨法によって行なうことを特
徴とする請求項１０又は１１に記載の半導体装置の製造
方法。
【請求項１５】前記基板は、その禁制帯幅が前記第１
半導体層の禁制帯幅よりも大きい材料からなり、前記第３の工程は、前記基板における前記第１半導体層
の反対側の面から前記第１半導体層に対して照射光を照
射する工程を含み、前記照射光のエネルギーは、前記基板の禁制帯幅よりも
小さく且つ前記第１半導体層の禁制帯幅よりも大きいこ
とを特徴とする請求項１０又は１１に記載の半導体装置
の製造方法。
【請求項１６】前記照射光は、パルス状に発振するレ
ーザ光であることを特徴とする請求項１５に記載の半導
体装置の製造方法。
【請求項１７】前記照射光は、水銀ランプの輝線であ
ることを特徴とする請求項１５に記載の半導体装置の製
造方法。
【請求項１８】前記第３の工程は、前記基板を加熱す
る工程を含むことを特徴とする請求項１５〜１７のうち
のいずれか１項に記載の半導体装置の製造方法。
【請求項１９】前記第３の工程において、前記照射光
は、前記基板の面内をスキャンするように照射すること
を特徴とする請求項１５〜１８のうちのいずれか１項に
記載の半導体装置の製造方法。
【請求項２０】前記第２の工程よりも後に、前記第２半導体層及び第３半導体層に対して、前記第１
半導体層を選択的に露出するようにエッチングする第３
の工程をさらに備えていることを特徴とする請求項８に
記載の半導体装置の製造方法。
【請求項２１】前記第１半導体層及び第２半導体層
は、有機金属気相成長法又は分子線エピタキシ法により
形成することを特徴とする請求項８〜２０のうちのいず
れか１項に記載の半導体装置の製造方法。
【請求項２２】前記第３半導体層は、ハイドライド気
相成長法により形成することを特徴とする請求項８〜２
０のうちのいずれか１項に記載の半導体装置の製造方
法。
【請求項２３】前記第３半導体層は、前記第１半導体
層及び第２半導体層の形成温度と異なる温度で形成する
ことを特徴とする請求項２２に記載の半導体装置の製造
方法。
【請求項２４】前記第３半導体層は、前記第１半導体
層及び第２半導体層の形成温度よりも低い温度で形成す
ることを特徴とする請求項２３に記載の半導体装置の製
造方法。
【請求項２５】前記活性領域、第１半導体層及び第２
半導体層は窒素を含む化合物半導体からなることを特徴
とする請求項８〜２４のうちのいずれか１項に記載の半
導体装置の製造方法。