JP4204163B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4204163B2 JP4204163B2 JP2000032694A JP2000032694A JP4204163B2 JP 4204163 B2 JP4204163 B2 JP 4204163B2 JP 2000032694 A JP2000032694 A JP 2000032694A JP 2000032694 A JP2000032694 A JP 2000032694A JP 4204163 B2 JP4204163 B2 JP 4204163B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- group iii
- iii nitride
- nitride semiconductor
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の製造方法に関する。
【０００２】
【従来の技術】
従来、青色のＬＥＤは、赤色や緑色のＬＥＤに比べて輝度が小さく実用化に難点があったが、近年、一般式ＩｎＡｌＧａＮで表されるＧａＮ系化合物半導体において、低温ＡｌＮバッファー層、あるいは低温ＧａＮバッファー層を用いることによる結晶成長技術の向上と、Ｍｇをドープした低抵抗のｐ型半導体層が得られたことにより、高輝度青色ＬＥＤが実用化され、さらには、実用化には至らないが室温で連続発振する半導体レーザが実現された。
【０００３】
一般に、高品質の半導体層を基板上にエピタキシャル成長させる場合には、基板と半導体層の格子定数や熱膨張係数が同程度である必要がある。しかしながら、ＧａＮ系半導体については、これらを同時に満足する基板が現在世の中には存在しない。
【０００４】
現在、ＧａＮバルク単結晶を作製する試みがなされているが、いまだに数ミリ程度のものしか得られていないのが実状であり、実用化には程遠い状態である。
【０００５】
従って、ＧａＮ系では、一般に、サファイア，ＭｇＡｌ2Ｏ4スピネル，ＳｉＣのようなＧａＮ系半導体と格子定数や熱膨張係数の大きく異なる異種基板を用い、結晶成長を行い、レーザ素子を作製している。
【０００６】
しかるに、異種基板を用いる場合には、結晶欠陥，光共振器端面形成，電極形成，放熱性という問題が有り、実用的なレーザ素子を作製することは未だ実現されていない。
【０００７】
以下、これらの問題を簡単に説明する。結晶欠陥に関しては、サファイア，ＭｇＡｌ2Ｏ4スピネル，ＳｉＣのようなＧａＮ系半導体とは格子定数や熱膨張係数の大きく異なる異種基板を用いて結晶成長を行なうと、格子不整合により導入される転位密度が１０8〜１０10ｃｍ-2と非常に大きく、また、異種基板とＧａＮ系半導体との熱膨張係数との違いにより、歪みやクラックが発生するなど、実用的な半導体レーザを作製するのに必要な品質を有する結晶成長は困難であった。
【０００８】
また、光共振器端面形成に関しては、異種基板とＧａＮ系化合物半導体のへき開面は必ずしも一致しているわけではないので、従来のＡｌＧａＡｓ系等のレーザのように、へき開法で平行かつ平滑な光共振器端面を形成することが困難であった。
【０００９】
従って、ＧａＮ系では、ドライエッチングや、サファイア等の基板を薄く研磨し、基板をへき開することで、ＧａＮ系結晶を割るなどの方法で、光共振器端面を作製している。
【００１０】
ここで、ドライエッチングを使用する方法では、作製プロセスにおいて、ドライエッチング用マスクの形成，ドライエッチング，マスク除去等の工程が必要とされ、複雑化していた。さらには、ＧａＮ系化合物半導体のドライエッチング技術は未だ確立されていないため、形成された共振器ミラーには、縦筋状の凹凸が生じ、また、テーパー状に形成されるなど、その平滑性，平行性，垂直性は未だ十分ではなかった。また、ドライエッチングで共振器ミラーを形成した場合には、共振器ミラー端面の前方に基板がテラスとして残るため、このテラスによって光が反射され、ビーム形状が単峰にならなかった。
【００１１】
また、サファイア等の基板を薄く研磨し、基板をへき開することで、ＧａＮ系結晶を割るなどの方法で、光共振器端面を形成する方法では、ＧａＮ系結晶と基板とのへき開面のずれから、光共振器端面は凹凸が大きく平滑にはならないので、レーザーのしきい値電流の増加を招いていた。
【００１２】
また、電極形成に関しては、一般的に使用されているサファイア基板が絶縁性であるため、基板裏面から電極をとることができなかった。そのため、電極は素子表面に形成されることになり、従来のＡｌＧａＡｓ系等のレーザーのように基板裏面に電極を形成しダイボンディングするような実装ができず、さらには、電極のスペースの分だけチップ面積が大きくなるといった問題もあった。また、ｎ側の電極形成のために、ｎ型層を露出するためのドライエッチングが必要とされるので、レーザ素子の作製工程が複雑化していた。
【００１３】
また、放熱性に関しては、一般的に使用されているサファイア基板の熱伝導性の悪さから、高温動作あるいは大出力動作では、寿命は極端に短かった。
【００１４】
以上の問題点を解決するため、低欠陥密度の高品質ＧａＮ厚膜によってＧａＮ基板を作製する技術が開発されている。
【００１５】
例えば、特開平１０−３２６９１２号公報，特開平１０−３２６７５１号公報，特開平１０−３１２９７１号公報，特開平１１−４０４８号公報には、異種基板上にマスクを用いてＧａＮを選択成長し、さらに結晶成長を続けることで、マスクを埋め込み、基板全面に平坦なＧａＮ厚膜を形成する技術が開示されている。
【００１６】
図１１は特開平１０−３１２９７１号公報に示されているＧａＮ厚膜基板の作製方法を説明するための図である。
【００１７】
図１１を参照すると、先ず、サファイア等の異種基板１１に、ＧａＮ等のIII−Ｖ族化合物半導体膜１２を積層し、その上に、ＳｉＯ2等からなる数μｍ幅のマスク１４を作製し、ＧａＮ等のIII−Ｖ族化合物半導体を選択成長させる成長領域１３を形成する（図１１（ａ））。
【００１８】
次いで、成長領域１３にＧａＮ等のIII−Ｖ族化合物半導体を選択成長させファセット構造１５を作製する（図１１（ｂ））。
【００１９】
III−Ｖ族化合物半導体の成長をさらに続けると、ファセット１５は横方向に成長し、マスク１４上を覆う（図１１（ｃ））。
【００２０】
さらに成長を続けると、隣接するIII−Ｖ族化合物半導体１５は合体し、溝が埋まる（図１１（ｄ））。
【００２１】
さらに成長を続けると、III−Ｖ族化合物半導体１５の表面は平坦化し、基板全面に平坦なIII−Ｖ族化合物半導体厚膜が形成される（図１１（ｅ））。
【００２２】
上述の各公報に示されている技術によれば、異種基板上に選択成長した部分の結晶層には、基板界面で発生した貫通転位の密度が高いが、マスク上を横方向にラテラル成長した部分では貫通転位の密度は激減し高品質の結晶となっている。さらに、この上に選択成長とラテラル成長を繰り返すことで、ウエハー全面で、転位の少ない高品質のＧａＮ厚膜が形成することが出来る。また、この技術によれば、１００μｍ以上の厚いＧａＮを成長しても、熱膨張係数差に起因するクラックが入らないので、異種基板を除去しても基板として利用できる厚さのＧａＮ厚膜を成長することが出来る。
【００２３】
そして、上述の各公報の技術では、光共振器端面，電極形成，放熱性の問題の解決のため、最終的に、異種基板とマスクを除去し、ＧａＮ基板を形成している。異種基板とマスク材料の除去は、研磨あるいは熱衝撃を利用する方法によっている。
【００２４】
特開平１０−３１２９７１号公報，特開平１１−４０４８号公報には、異種基板とマスク材料を除去したＧａＮ基板上に、レーザ構造を積層して作製したＧａＮ系半導体レーザが開示されている。
【００２５】
図１２は特開平１１−４０４８号公報に示されている半導体レーザを示す図である。図１２において、窒化物半導体基板（ＧａＮ基板）４０は、図１１に示した工程と同様に、サファイア基板上に、選択成長マスクを介して、ＳｉをドープしたＧａＮを厚く成長した後、サファイア基板，選択成長マスクを研磨して除去し、ＳｉドープＧａＮ基板のみとし、作製している。
【００２６】
そして、図１２の半導体レーザでは、このＧａＮ基板４０の上に、レーザ構造となる窒化物半導体層を成長させている。レーザの積層構造は、ｎ型ＧａＮからなる第２のバッファー層４１、ｎ型Ｉｎ0.1Ｇａ0.9Ｎからなるクラック防止層４２、ｎ型Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮ超格子からなるｎ側クラッド層４３、ｎ型ＧａＮからなるｎ側光ガイド層４４、Ｉｎ0.05Ｇａ0.95Ｎ／Ｉｎ0.2Ｇａ0.8Ｎ多重量子井戸構造の活性層４５、ｐ型Ａｌ0.3Ｇａ0.7Ｎからなるｐ側キャップ層４６、ｐ型ＧａＮからなるｐ側光ガイド層４７、ｐ型Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮ超格子からなるｐ側クラッド層４８、ｐ型ＧａＮからなるｐ側コンタクト層４９を順次積層して形成されている。
【００２７】
そして、ｐ側コンタクト層４９，ｐ側クラッド層４８の一部をドライエッチングして、幅４μｍのリッジストライプを形成する。リッジストライプを形成する位置は、選択成長マスクがあった直上の結晶部分である。この位置合わせは、サファイア基板と選択成長マスクが除去されているため、窒化物半導体素子成長前に起点となる目印をＧａＮ基板側に入れて行っている。リッジストライプ上にはＮｉ／Ａｕからなるｐ側電極５１が形成され、ｎ型ＧａＮ基板の裏面には、Ｔｉ／Ａｌからなるｎ側電極５３が形成されている。そして、レーザー共振器端面は、ｎ型ＧａＮ基板のＭ面をへき開することで形成されている。
【００２８】
その他のＧａＮ厚膜基板の作製技術としては、例えば特開平７−２０２２６５号公報、特開平７−１６５４９８号公報に示されている技術が知られており、この技術は、サファイア基板の上にＺｎＯよりなるバッファ層を形成し、その上にＧａＮ系半導体を成長させた後、バッファ層を溶解除去し、基板とＧａＮ系半導体を分離して作製するものである。
【００２９】
また、特開平１０−２２９２１８号公報には、第１の基板上にＧａＮ系半導体が形成された第１のウエハーと第２の基板上にＧａＮ系半導体が形成された第２のウエハーとを用意し、前記第１と第２のウエハーとをそれぞれのＧａＮ系半導体同士が密着するようにして接着した後、第１の基板と第２の基板とを研磨除去する方法が示されている。
【００３０】
【発明が解決しようとする課題】
上述したように、低温バッファー層の技術や、選択成長とラテラル成長の組み合わせによる低欠陥基板の作製技術により、サファイア等の異種基板上への高品質ＧａＮ系化合物半導体の結晶成長が可能となり、ＧａＮ系半導体レーザの室温近傍での低出力動作時の長寿命化が図られている。さらには、ＧａＮ基板が作製され、この基板を用いることによりＧａＮ系半導体レーザの特性の改善が見込まれつつある。
【００３１】
しかしながら、工業的に実用できる大面積，高品質のＧａＮ基板は、未だ実現されていないのが実状である。その結果、高出力動作する実用的なレーザーも未だ実現されていない。
【００３２】
また、特開平１０−３２６９１２号公報、特開平１０−３２６７５１号公報、特開平１０−３１２９７１号公報、特開平１１−４０４８号公報に示されているＧａＮ基板の作製方法では、厚いＧａＮを成長してもクラックは発生しないが、ＧａＮと異種基板との熱膨張係数差により、ウエハーに反りが生じる。このため、直径２インチ程度の異種基板を全面均一に研磨することは困難であり、たとえ、直径２インチ程度の基板上に高品質のＧａＮ厚膜を成長しても、異種基板研磨のためには、１０ｍｍ程度に分割する必要が有り、大型のＧａＮ基板は作製できなかった。すなわち、従来のような基板の研磨除去の方法では、大面積のＧａＮ基板を作製することは困難である。また、この反りのために、異種基板研磨の過程でＧａＮ層に欠陥が導入されるなどして、結晶性が悪くなり、その上に作製した半導体レーザのしきい電流密度が増加するなど、半導体レーザの特性は必ずしも良いものではない。
【００３３】
また、第１と第２のウエハーとをそれぞれのＧａＮ系半導体同士が密着するようにして接着した後、第１の基板と第２の基板とを除去する特開平１０−２２９２１８号公報に示されている方法では、基板とＧａＮ系半導体との熱膨張係数の違いによって、ＧａＮを厚く成長するとウエハーが反るため、大面積のウエハーでは、ウエハー全面でＧａＮ系半導体同士が完全に密着しないこともある。また、密着の過程でクラックが入る場合もある。さらに、第１の基板と第２の基板を研磨除去するため、１枚のＧａＮ基板を作製するのに２枚の高価な基板を使うことになり高コストになるなどの問題もある。
【００３４】
また、基板の研磨除去を要しないＧａＮ基板を作製する特開平７−２０２２６５号公報、特開平７−１６５４９８号公報に示されている技術では、薄膜のＺｎＯよりなるバッファ層を溶解除去するのに非常に長時間を要し、実用化は難しい。
【００３５】
一方、熱衝撃を利用して異種基板を分離する方法においても、熱衝撃による欠陥の導入の問題は研磨の場合と同様であり、高品質のＧａＮ基板を作製することは困難である。
【００３６】
本発明は、これら従来のＧａＮ系半導体基板の作製方法の問題点を解決し、結晶欠陥の少ない高品質かつ大面積のIII族窒化物の半導体基板の製造方法を提供することを目的としている。
【００３７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、単体、あるいは積層構造を有する第一の基板上に、少なくともその上面が、結晶方位がそろった単結晶である複数の柱状構造体あるいは板状構造体を分散して形成する工程と、
個々の柱状構造体あるいは板状構造体の上部から成長した層が前記複数の柱状構造体あるいは板状構造体の間で連結され、少なくとも１層のIII族窒化物半導体層を形成する工程と、
前記 III 族窒化物半導体層の結晶成長後の冷却過程で、前記第一の基板と該 III 族窒化物半導体層との熱膨張係数差によって生じる応力により、前記複数の柱状構造体あるいは板状構造体を破断しIII族窒化物半導体層を第一の基板から分離して半導体基板とする工程と
を有していることを特徴としている。
【００３８】
また、請求項２記載の発明は、請求項１記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、第一の基板上のIII族窒化物半導体が直接成長しない領域で囲まれた複数の領域に形成されており、III族窒化物半導体層は、柱状構造体あるいは板状構造体上に選択的に成長したIII族窒化物半導体の結晶成長が続けられることによって、III族窒化物が直接成長しない領域を覆うように成長し、最終的に基板全面にわたって形成されることを特徴としている。
【００３９】
また、請求項３記載の発明は、請求項１または請求項２記載の半導体基板の製造方法において、前記III族窒化物半導体層は、単結晶層として形成されることを特徴としている。
【００４０】
また、請求項４記載の発明は、請求項１または請求項２記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、オーバーハング形状であることを特徴としている。
【００４１】
また、請求項５記載の発明は、請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、その側面よりも、上面にIII族窒化物半導体が優先的に結晶成長する材料からなることを特徴としている。
【００４２】
また、請求項６記載の発明は、請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体の上面は、第一の基板表面よりも優先的にIII族窒化物半導体が結晶成長する材料からなることを特徴としている。
【００４６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は本発明に係るIII族窒化物の半導体基板の作製工程例を示す図である。図１を参照すると、この作製工程例では、単体、あるいは積層構造を有する第一の基板１０００上に、少なくともその上面が、結晶方位がそろった単結晶である複数の柱状構造体あるいは板状構造体１２００を分散して形成する第１の工程（図１(ａ)）と、個々の柱状構造体あるいは板状構造体１２００の上部で連結された少なくとも１層のIII族窒化物半導体層１０４０を形成する第２の工程（図１(ｂ)）と、柱状構造体あるいは板状構造体１２００が分散して成る領域を分離領域として、III族窒化物半導体層１０４０を第一の基板１０００から分離し、分離されたIII族窒化物半導体層１０４０をIII族窒化物の半導体基板として得る第３の工程（図１(ｃ)）とを有している。
【００４７】
ここで、第一の基板１０００は、単結晶、多結晶、非晶質のいずれでも良い。また、その材質は、III族窒化物半導体を結晶成長する条件で安定であるものであれば、酸化物，化合物半導体，金属，窒化物などの任意のもので良い。
【００４８】
また、柱状構造体あるいは板状構造体１２００は、少なくともその上面が、第一の基板１０００上に形成された柱状構造体あるいは板状構造体で結晶方位がそろった単結晶であれば良く、上面以外の部分は、単結晶、多結晶、非晶質であっても差し支えない。また、上面およびその他の部分の材質もIII族窒化物半導体を結晶成長する条件で安定であり、結晶成長に使用可能なものであれば、酸化物，化合物半導体，金属，窒化物などの任意のもので良い。
【００４９】
また、柱状構造体あるいは板状構造体１２００の寸法、および基板１０００内での柱状構造体あるいは板状構造体１２００の面内密度は、後の工程でこの上に形成されるIII族窒化物半導体層１０４０と第一の基板１０００とをこの領域で分離できる程度のものに適宜選ばれる。
【００５０】
柱状構造体あるいは板状構造体１２００の作製方法に関しては特に限定されるものではなく、使用する基板や材料によって適宜決めることができる。柱状構造体あるいは板状構造体１２００は、例えば次のような方法で容易に形成することができる。
【００５１】
すなわち、第１の例として、単結晶基板上にエピタキシャル成長させたIII族窒化物半導体層をエッチングでパターニングして作製することができる。また、第２の例として、III族窒化物半導体層表面に選択成長用のマスクを形成して選択成長によって作製することができる。また、第３の例として、単結晶基板上に島状に柱状構造をエピタキシャル成長させて形成することができる。また、第４の例として、単結晶基板をエッチングでパターニングして作製することができる。
【００５２】
また、柱状構造体あるいは板状構造体１２００の上部で連結され形成されるIII族窒化物半導体層１０４０は、Ｇａ，Ａｌ，Ｉｎのうち少なくとも一つの元素を含む窒化物半導体の単結晶層として形成される。III族窒化物半導体層１０４０の電気伝導型は、ｎ型、ｐ型、絶縁型のいずれであっても良い。また、III族窒化物半導体層１０４０は、複数のIII族窒化物半導体層の積層構造であっても良く、各層の組成や、電気伝導型、層厚は特に限定されるものではない。例えば、III族窒化物半導体層の積層構造として、ｐ−ｎ接合を有する発光素子の構造を形成しても良い。
【００５３】
III族窒化物半導体層１０４０の形成は、柱状構造体あるいは板状構造体１２００の上にIII族窒化物半導体を結晶成長することで行う。
【００５４】
この結晶成長では、まず個々の柱状構造体あるいは板状構造体１２００の単結晶表面上に、III族窒化物半導体が結晶成長する。そして、さらに結晶成長を続けると、結晶が大きくなり、隣接するIII族窒化物半導体結晶同士が合体し、最終的に、基板全面に柱状構造体あるいは板状構造体１２００の上部で連結された単結晶のIII族窒化物半導体層１０４０が形成される。そして、III族窒化物半導体層１０４０の下には、柱状構造体あるいは板状構造体１２００が分散して形成された空洞層が形成される。
【００５５】
III族窒化物半導体層１０４０の結晶成長の方法は限定されるものではないが、厚い結晶層を成長するためには、結晶成長速度の速いＨＶＰＥ法やＭＯＣＶＤ法が望ましい。また、III族窒化物半導体層１０４０の結晶構造や主面の面方位は、柱状構造体あるいは板状構造体１２００の上面の単結晶部の材質や結晶構造，面方位に依存しており、これを制御することによって、所望の結晶構造や面方位のIII族窒化物半導体層１０４０を作製できる。
【００５６】
例えば、柱状構造体あるいは板状構造体１２００の上面の単結晶部の結晶構造を立方晶にし、主面を（１００）面等にすることで、立方晶のIII族窒化物半導体を作製できる。また、立方晶の（１１１）面や六方晶にすれば、六方晶のIII族窒化物半導体を作製できる。
【００５７】
また、III族窒化物半導体層１０４０の面方位は、柱状構造体あるいは板状構造体１２００の上面を、例えば、６Ｈ−ＳｉＣのＣ面，ＺｎＯのＣ面，III族窒化物のＣ面，サファイアのＣ面，あるいはサファイアのａ面とすれば、Ｃ面のIII族窒化物半導体層が形成され、また、柱状構造体あるいは板状構造体１２００の上面を、６Ｈ−ＳｉＣのｍ面とすれば、ｍ面のIII族窒化物半導体層が形成され、また、柱状構造体あるいは板状構造体１２００の上面を、サファイアＲ面とすれば、ａ面が主面となるIII族窒化物半導体層が形成される。
【００５８】
また、柱状構造体あるいは板状構造体１２００が分散してなる領域を分離領域として、III族窒化物半導体層１０４０を第一の基板１０００から分離する分離方法は特に限定されないが、最も簡便なのは、構造体基板に外力を加えて分離する方法である。すなわち、III族窒化物半導体層１０４０と第一の基板１０００とは柱状構造体あるいは板状構造体１２００の上部で連結されているだけで、その他の部分は、空洞である。そのため、所定の外力を加えることで、柱状構造体あるいは板状構造体１２００を破砕することができる。この外力としては、結晶成長後の冷却過程で、第一の基板１０００とIII族窒化物半導体層１０４０との熱膨張係数差によって生じる応力を利用することもできる。この場合、結晶成長後の冷却過程で生ずる第一の基板１０００とIII族窒化物半導体層１０４０との熱膨張係数差によって発生する応力で、III族窒化物半導体層１０４０や第一の基板１０００にクラックが発生する前に、柱状構造体あるいは板状構造体１２００が容易に破壊され、その結果、結晶成長されたIII族窒化物半導体層１０４０はクラックが発生することなく、冷却段階で第一の基板１０００から容易に分離される。
【００５９】
その他の分離方法としては、柱状構造体あるいは板状構造体１２００をエッチングすることによるリフトオフがある。このリフトオフの方法では、第一の基板１０００とIII族窒化物半導体層１０４０との間には空洞があるので、エッチング溶液やエッチングガスが容易に進入し、柱状構造体あるいは板状構造体１２００を容易にエッチングすることができ、これにより、III族窒化物半導体層１０４０を第一の基板１０００から分離することができる。
【００６０】
また、柱状構造体あるいは板状構造体１２００が熱分解するものであれば、熱処理によっても、柱状構造体あるいは板状構造体１２００を分解除去でき、これにより、III族窒化物半導体層１０４０を第一の基板１０００から分離することができる。
【００６１】
以上のように、本発明のIII族窒化物半導体基板の作製方法では、III族窒化物半導体層１０４０は第一の基板１０００とは柱状構造体あるいは板状構造体１２００で連結されているだけで、その他の部分は空洞であり、これにより、III族窒化物半導体層１０４０を第一の基板１０００から容易に分離することができる。
【００６２】
このように、本発明の作製方法を使用すれば、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層１０４０を第一の基板１０００から分離することが可能となり、クラックが無い、大面積のIII族窒化物半導体基板（すなわち、III族窒化物半導体層１０４０）を得ることができる。
【００６３】
なお、上述したIII族窒化物半導体基板の作製方法において、第一の基板１０００上のIII族窒化物半導体が直接成長しない領域で囲まれた複数の領域に柱状構造体あるいは板状構造体１２００を形成し、III族窒化物半導体層１０４０は、柱状構造体あるいは板状構造体１２００上に選択的に成長したIII族窒化物半導体の結晶成長が続けられることによって、III族窒化物が直接成長しない領域を覆うように成長し、最終的に基板全面にわたって形成されるように作製することもできる。
【００６４】
ここで、III族窒化物半導体が直接成長しない領域とは、III族窒化物半導体結晶の核発生が起らないか、核が発生してもすぐに再蒸発してしまい、結晶成長が進まない領域のことを意味する。
【００６５】
また、III族窒化物半導体が直接成長しない領域の形成は、柱状構造体あるいは板状構造体１２００を形成する前、あるいは、柱状構造体あるいは板状構造体１２００を形成した後のいずれで行っても良い。
【００６６】
III族窒化物半導体が直接成長しない領域の形成工程の例としては、例えば、Ｓｉ基板上に、ＡｌＮ単結晶，ＳｉＯ2を順次に堆積し、ＳｉＯ2をパターニングして、ＡｌＮが露出した領域とＳｉＯ2で覆われた領域を形成する。ＳｉＯ2上には、III族窒化物半導体（例えばＧａＮ）は直接成長しないので、この領域がIII族窒化物半導体（例えばＧａＮ）が直接成長しない領域になる。その後、ＳｉＯ2上をマスクで覆い、ＡｌＮが露出した領域には複数の微少な円形パターンのマスクを形成してドライエッチングを行い、ＡｌＮが露出した領域にのみ、柱状構造体あるいは板状構造体１２００を形成する。柱状構造体あるいは板状構造体１２００の上部は単結晶ＡｌＮとなる。最後にマスクを除去して、ＳｉＯ2で覆われた領域とＡｌＮが上面となる柱状構造体あるいは板状構造体１２００が形成された領域が形成される。このようにして、柱状構造体あるいは板状構造体１２００が形成された領域とＳｉＯ2で覆われたIII族窒化物半導体が直接成長しない領域とを形成することができる。
【００６７】
なお、柱状構造体あるいは板状構造体１２００が形成される領域とIII族窒化物半導体が直接成長しない領域の形状，面積比は特に限定するものではないが、高品質のIII族窒化物半導体の結晶成長と素子作製という本発明の目的から、選択成長する領域はできるだけ小さくし、III族窒化物半導体が直接成長しない領域を大きくすることが望ましい。
【００６８】
このような作製方法では、柱状構造体あるいは板状構造体１２００が形成された領域とIII族窒化物半導体が直接成長しない領域が形成された基板上にIII族窒化物半導体の結晶成長を行うと、III族窒化物半導体は、柱状構造体あるいは板状構造体１２００の上部に優先的に成長する。そして、個々の柱状構造体あるいは板状構造体１２００の単結晶表面上に、結晶成長したIII族窒化物半導体結晶が大きく成長して、隣接するIII族窒化物半導体結晶同士が合体し、柱状構造体あるいは板状構造体１２００が形成された領域で一つになる。この状態ではIII族窒化物半導体結晶は柱状構造体あるいは板状構造体１２００の上部で連結されており、従って、III族窒化物半導体結晶の下は柱状構造体あるいは板状構造体１２００が分散した空洞層となっている。
【００６９】
さらに、III族窒化物半導体の結晶成長を継続すると、周辺のIII族窒化物半導体が直接結晶成長しない領域上を、III族窒化物半導体の結晶が横方向にラテラル成長し、隣接したIII族窒化物半導体結晶同士が合体する。さらに結晶成長を継続すると、表面が平坦化し、単結晶のIII族窒化物半導体層１０４０が基板全面に積層する。このようにして、単結晶のIII族窒化物半導体層１０４０を基板全面に積層することができる。
【００７０】
なお、この工程で、隣接したIII族窒化物半導体結晶同士が合体した後、あるいは、表面を平坦化した後に、その上に別の組成のIII族窒化物半導体を結晶成長し、積層構造を形成しても良い。例えば、ＧａＮを選択成長し、結晶成長を継続し表面を平坦化した後に、その上にＡｌＧａＮを成長しても良い。これにより、積層構造として、例えば、ｐ−ｎ接合を有する発光素子の構造を形成することもできる。
【００７１】
すなわち、III族窒化物半導体が選択成長した領域は、従来の異種基板上に成長したＧａＮ結晶と同様に転位密度が高いが、そこから横方向に成長した結晶部分、すなわち、選択成長領域の周囲のIII族窒化物半導体が直接成長しない領域上に形成された結晶部分では、転位密度は著しく減少する。従って、この領域上に発光素子の積層構造を結晶成長することによって、転位の少ない高品質の結晶を例えば発光素子に使用することができる。
【００７２】
また、結晶成長されるIII族窒化物半導体層１０４０の厚さは、最終的に、III族窒化物半導体基板として利用できるだけの厚さであれば良い。また、III族窒化物半導体層１０４０の結晶成長の際に、ｎ型ドーパントやｐ型ドーパント材料をドーピングして、ｎ型あるいはｐ型あるいは絶縁型といった電気伝導型を制御することも可能である。
【００７３】
また、上述したIII族窒化物半導体基板の作製方法において、柱状構造体あるいは板状構造体１２００を、オーバーハング形状（その上面の面積が、これらの構造体のその他の部分の基板に平行な面での断面積よりも大きい形状）にすることもできる。
【００７４】
柱状構造体あるいは板状構造体１２００をオーバーハング形状にする場合には、上部がひさしとなり、原料ガスが下部に供給されにくくなる。その結果、結晶成長が上部で優先的に起るので、柱状構造体や板状構造体１２００が埋め込まれることなくIII族窒化物半導体層１０４０が成長し、III族窒化物半導体層１０４０の下に空洞領域が形成されやすくなる。そして、III族窒化物半導体層１０４０を第一の基板１０００から分離しやすくなる。
【００７５】
オーバーハング形状の柱状構造体あるいは板状構造体１２００は、例えば、次のようにして作製できる。すなわち、第１の例として、柱状構造体あるいは板状構造体１２００をエッチング速度の異なる２層構造で形成し、下部層をエッチング速度の速い層にすることで、アンダーカットを形成し、オーバーハング形状の柱状構造体あるいは板状構造体１２００を作製できる。また、第２の例として、ビームの発散角の大きなドライエッチング装置でエッチングを行い、エッチングによって構造体の上部の面積が大きくなるようにテーパーをつけることで、オーバーハング形状の柱状構造体あるいは板状構造体１２００を作製できる。また、第３の例として、選択成長マスクを使用して選択成長し、さらにそこから、選択成長マスク上にも横方向に成長させてオーバーハングさせた後、マスクを除去することで、オーバーハング形状の柱状構造体あるいは板状構造体１２００を作製できる。
【００７６】
また、上述したIII族窒化物半導体基板の作製方法において、柱状構造体あるいは板状構造体１２００を、その側面よりも上面にIII族窒化物半導体が優先的に結晶成長する材料により形成することができる。
【００７７】
柱状構造体あるいは板状構造体１２００を、その側面よりも上面にIII族窒化物半導体が優先的に結晶成長する材料とすることで、III族窒化物半導体の結晶成長が柱状構造体あるいは板状構造体１２００の上部で優先的に起こり、その結果、柱状構造体や板状構造体１２００が埋め込まれることなくIII族窒化物半導体層１０４０が成長し、III族窒化物半導体層１０４０の下に空洞領域が形成され易くなる。これにより、III族窒化物半導体層１０４０を第一の基板１０００から分離し易くなる。
【００７８】
このような柱状構造体あるいは板状構造体１２００は、例えば、次のような仕方で作製することができる。すなわち、第１の例として、柱状構造体あるいは板状構造体１２００をIII族窒化物半導体の結晶核発生密度の異なる２層構造で形成し、上層を結晶核発生が優先的に起る層とすることで、柱状構造体あるいは板状構造体１２００を作製できる。また、第２の例として、柱状構造体あるいは板状構造体１２００の側面をIII族窒化物半導体が核発生し難い材料で覆うことにより、柱状構造体あるいは板状構造体１２００を作製できる。
【００７９】
また、上述したIII族窒化物半導体基板の作製方法において、柱状構造体あるいは板状構造体１２００の上面を、第一の基板１０００の表面よりも、III族窒化物半導体が優先的に結晶成長する材料とすることもできる。
【００８０】
柱状構造体あるいは板状構造体１２００の上面を、第一の基板１０００の表面よりもIII族窒化物半導体が優先的に結晶成長する材料とすることで、III族窒化物半導体の結晶成長が柱状構造体あるいは板状構造体１２００の上部で優先的に起こり、その結果、柱状構造体や板状構造体１２００が埋め込まれることなくIII族窒化物半導体層１０４０が成長し、III族窒化物半導体層１０４０の下に空洞領域が形成され易くなる。これにより、III族窒化物半導体層１０４０を第一の基板１０００から分離し易くなる。
【００８１】
このような柱状構造体あるいは板状構造体１２００は、例えば、次のような仕方で作製することができる。すなわち、第１の例として、第一の基板１０００の表面を、III族窒化物半導体が核発生しにくい材料で形成し、その上にIII族窒化物半導体が核発生しやすい材料で、柱状構造体あるいは板状構造体１２００を形成することができる。また、第２の例として、第一の基板１０００の表面をIII族窒化物半導体が核発生し難い材料で覆うことによって、上記のような柱状構造体あるいは板状構造体１２００を形成することができる。
【００８２】
本発明のIII族窒化物の半導体基板は、上述した各作製方法のいずれかによって作製される。すなわち、III族窒化物半導体層１０４０を第一の基板１０００から分離して得ることができる。そして、本発明のIII族窒化物の半導体基板は、Ｇａ，Ａｌ，Ｉｎのうち少なくとも一つの元素を含む窒化物半導体の単結晶として形成される。
【００８３】
また、本発明のIII族窒化物の半導体基板の電気伝導型は、ｎ型，ｐ型，絶縁型のいずれであっても良い。また、複数のIII族窒化物半導体層の積層構造であっても良く、この場合、積層構造の各層の組成や電気伝導型、層厚は、特に限定されるものではない。例えば、この積層構造として、ｐ−ｎ接合を有する発光素子の構造が形成されていても良い。
【００８４】
上述の例では、III族窒化物の半導体基板は、主面が、Ｃ面あるいはｍ面となっているが、本発明のIII族窒化物の半導体基板の主面の面方位も特に限定されるものではない。
【００８５】
また、第一の基板１０００上のIII族窒化物半導体が直接成長しない領域で囲まれた複数の領域に柱状構造体あるいは板状構造体１２００を形成し、柱状構造体あるいは板状構造体１２００上に選択的に成長したIII族窒化物半導体の結晶成長が続けられることによってIII族窒化物が直接成長しない領域を覆うように成長し最終的に基板全面にわたって形成されるように作製された本発明の半導体基板は、III族窒化物半導体結晶が直接成長しない領域上をラテラル成長した部分では柱状構造体や板状構造体１２００上に選択成長した領域に比べて転位密度が著しく減少しており、半導体基板内に低転位密度の結晶性の良い領域が含まれている。これにより、本発明のIII族窒化物半導体基板上に、III族窒化物半導体積層構造からなるIII族窒化物半導体発光素子を作製する場合、良質のIII族窒化物半導体発光素子を提供することができる。
【００８６】
なお、本発明の発光素子としては、発光ダイオード，半導体レーザ，スーパールミネッセントダイオード等、任意の発光素子を提供できる。すなわち、発光素子のｐ型，ｎ型層に対応した電極に電流が印加されるときに、ｐ−ｎ接合に電流が注入され、キャリアの再結合によって、発光するものであれば良い。また、発光素子の構造に関しても、特に限定するものではなく、発光素子を構成する積層構造が、III族窒化物半導体積層構造からなり、少なくとも１つのｐ−ｎ接合を有し、このｐ−ｎ接合に電流が注入され、キャリアの再結合によって発光する構造であれば、ホモ接合，シングルヘテロ接合，ダブルヘテロ接合，量子井戸構造，多重量子井戸構造等、任意の構造のものにすることができる。
【００８７】
【実施例】
以下、本発明の実施例について説明する。
【００８８】
実施例１
図２は実施例１のIII族窒化物半導体基板であるＧａＮ基板の作製方法を説明するための図である。
【００８９】
図２を参照すると、厚さ３００μｍ，直径２インチの（０００１）Ｃ面サファイア基板１００上に、ＭＯＣＶＤ法により、５５０℃の温度で低温ＧａＮバッファー層１０１を約５０ｎｍの厚さに堆積し、さらに、その上に、１０５０℃の温度で高温ＧａＮ層１０２を約１μｍの厚さに積層した。そして、レジストで基板全面にわたって、直径１μｍの円パターン１０３を２μｍピッチで形成した(図２(ａ))。
【００９０】
次いで、円パターン１０３をマスクとして、ドライエッチングを行い、サファイア基板１００に到達するまで、ＧａＮ層１０２と低温ＧａＮバッファー層１０１をエッチングした(図２(ｂ))。
【００９１】
次いで、硫酸と過酸化水素水の混合溶液で、レジストマスク１０３を溶解除去した(図２(ｃ))。これにより、サファイア基板１００上には、直径１μｍ，高さ約１μｍの柱状構造１１０が２μｍピッチで形成されている。
【００９２】
次いで、基板をＨＶＰＥ装置にセットし、１０５０℃の温度でＧａＮ層１０４を約３００μｍの厚さに成長した(図２(ｄ))。サファイア表面とＧａＮ表面とでは、ＧａＮはＧａＮ表面に優先的に成長するので、ＧａＮ層１０４は柱状構造１１０の上に成長する。ＧａＮ層１０４の下の柱状構造１１０が形成されていた領域は、柱状構造体１１０が分散した空洞層１２０となっている。
【００９３】
このようにして、ＧａＮ層１０４を結晶成長後、室温まで冷却し、ウエハーを取り出すと、柱状構造１１０が破断しており、ＧａＮ層１０４はサファイア基板１００から剥離していた(図２(ｅ))。
【００９４】
以上の工程で作製されたＧａＮ層１０４は、Ｃ軸方向に成長しており、主面は（０００１）Ｃ面であった。このＧａＮ層１０４は、ＧａＮ基板として使用される。
【００９５】
実施例２
図３は実施例２のIII族窒化物半導体基板であるＧａＮ基板の作製方法を説明するための図である。
【００９６】
図３を参照すると、厚さ３００μｍ，直径２インチの（０００１）Ｃ面サファイア基板２００上に、Ｚｎ(Ｃ5Ｈ7Ｏ2)2を原料として５５０℃の温度で直径約１．５μｍのＺｎＯウィスカー２０１をエピタキシャル成長する(図３(ａ))。
【００９７】
次いで、サファイア基板２００をＨＶＰＥ装置にセットし、１０５０℃の温度でＧａＮ層２０２をＺｎＯウィスカー２０１上に約３００μｍの厚さに成長した(図３(ｂ))。ここで、ＧａＮ層２０２はＺｎＯウィスカー２０１上に成長し、ＧａＮ層２０２の下のＺｎＯウィスカー２０１が形成されていた領域は、空洞層２１０となっている。
【００９８】
このようにして、ＧａＮ層２０２を結晶成長後、室温まで冷却し、ウエハーを取り出すと、ＺｎＯウィスカー２０１は破断しており、ＧａＮ層２０２はサファイア基板２００から剥離していた(図３(ｃ))。
【００９９】
以上の工程で作製されたＧａＮ層２０２は、Ｃ軸方向に成長しており、主面は（０００１）Ｃ面であった。このＧａＮ層２０２は、ＧａＮ基板として使用される。
【０１００】
実施例３
【０１０１】
図４，図５は実施例３のIII族窒化物半導体基板であるｎ型ＧａＮ基板の作製方法を説明するための図である。
【０１０２】
図４，図５を参照すると、厚さ３００μｍ，直径２インチの（０００１）Ｃ面サファイア基板３００をＭＯＣＶＤ装置にセットし、５５０℃の温度で低温ＧａＮバッファー層３０１を約５０ｎｍの厚さに堆積し、さらにその上に、１０５０℃の温度でＧａＮ層３０２を約１μｍの厚さに積層し、その後、ＣＶＤ装置で、ＳｉＯ2膜３０３を約２００ｎｍの厚さに堆積した(図４(ａ))。
【０１０３】
次いで、ＳｉＯ2膜３０３表面にレジストを塗布し、フォトリソグラフィーで基板全面にわたって、開口部３０５の幅１０μｍ、繰り返しピッチ３０μｍのストライプパターン３０４を形成した(図４(ｂ))。
【０１０４】
次いで、ストライプパターン３０４をマスクとして、バッファーフッ酸溶液でストライプパターンの開口部３０５で露出したＳｉＯ2膜３０３をエッチングし、ＧａＮ層３０２表面を露出させた(図４(ｃ))。
【０１０５】
次いで、硫酸と過酸化水素水の混合溶液で、レジストマスク３０４を溶解除去した。ＧａＮ層３０２上には、ＳｉＯ2からなる開口部の幅１０μｍ、繰り返しピッチ３０μｍのストライプパターン３０６が形成された(図４(ｄ))。
【０１０６】
次いで、再度レジストを塗布し、フォトリソグラフィーで、露出したＧａＮ層３０２表面に直径が約１μｍの円形パターン３０７を繰り返しピッチ２μｍで複数形成し、ストライプパターン３０６の表面をレジストで覆った(図４(ｅ))。
【０１０７】
次いで、円パターン３０７をマスクとして、ドライエッチングを行い、サファイア基板３００に到達するまでＧａＮ層３０２と低温ＧａＮバッファー層３０１をエッチングした(図４(ｆ))。
【０１０８】
次いで、硫酸と過酸化水素水の混合溶液で、レジストマスク３０７を溶解除去した。これにより、開口部３０５の領域に、高さ約１μｍの柱状構造体３０８が作製された(図５(ｇ))。
【０１０９】
次いで、基板をＨＶＰＥ装置にセットし、１０５０℃の温度でＧａＮ層３０９を約３００μｍの厚さに成長した(図５(ｈ)，(ｉ)，(ｊ))。
【０１１０】
なお、結晶成長の際に、ｎ型ドーパントとして、Ｓｉをドーピングして成長を行い、ｎ型ＧａＮを成長した。結晶成長は、まず、柱状構造体３０８の上面のＧａＮ表面に選択成長が起り、次いで、柱状構造が形成されている領域表面がＧａＮ結晶３０９で覆われ（図５(ｈ)）、さらに結晶成長を続けると、ＧａＮ結晶３０９は横方向にも成長し、ＳｉＯ2上に広がりはじめる。そして、柱状構造体３０８が形成されている領域から成長した隣接したＧａＮ結晶３０９同士が合体し、基板表面をＧａＮ結晶３０９が覆い（図５(ｉ)）、最終的に厚さ約３００μｍのＧａＮ単結晶厚膜３０９が成長した（図５(ｊ)）。なお、ＧａＮ単結晶厚膜３０９の下の柱状構造体３０８が形成されていた領域は、柱状構造体３０８が分散した空洞層３１０となっている。
【０１１１】
しかる後、結晶成長温度から室温まで冷却し、ウエハーを取り出すと、柱状構造３０８が破断しており、ＧａＮ層３０９はサファイア基板３００から剥離していた（図５(ｋ)）。
【０１１２】
以上の工程で作製されたＧａＮ層３０９は、Ｃ軸方向に成長しており、主面は（０００１）Ｃ面であった。また、電気伝導型はｎ型であった。このＧａＮ層３０９はｎ型ＧａＮ基板として使用される。
【０１１３】
実施例４
図６は実施例４のIII族窒化物半導体基板であるＧａＮ基板の作製方法を説明するための図である。
【０１１４】
図６を参照すると、厚さ４５０μｍ，直径２インチの（１１１）Ｓｉ基板４００上に、ＭＯＣＶＤ法で約０．１μｍの厚さのＡｌＮ層４０１を積層して第一の基板とし、そして、その上に、レジストを塗布し、フォトリソグラフィーで基板全面にわたって、直径２μｍの円パターン４０２を３μｍピッチで形成した（図６(ａ)）。
【０１１５】
次いで、円パターン４０２をマスクとして、ドライエッチングを行い、ＡｌＮ層４０１とＳｉ基板４００を約１．５μｍエッチングした（図６(ｂ)）。Ｓｉ部分４０３にはサイドエッチが生じており、表面のＡｌＮ層４０１の直径が約２μｍであるのに対して、Ｓｉ部分４０３の直径は約１μｍであった。
【０１１６】
次いで、硫酸と過酸化水素水の混合溶液で、レジスト円パターン４０２を溶解除去した。基板表面には、直径約２μｍのオーバーハングのついたＡｌＮ層４０１とＳｉ部分４０３からなる高さ約１．５μｍの柱状構造体４０４が形成された（図６(ｃ)）。
【０１１７】
次いで、基板をＨＶＰＥ装置にセットし、１０５０℃の温度でＧａＮ層４０５を約３００μｍの厚さに成長した（図６(ｄ)）。なお、Ｓｉ表面には、ＧａＮは直接成長しないので、ＧａＮ層４０５の下の柱状構造体４０４が形成されていた領域は、柱状構造体４０４が分散した空洞層４０６となっている。
【０１１８】
次いで、結晶成長温度から室温まで冷却し、ウエハーを取り出すと、柱状構造４０４が破断しており、ＧａＮ層４０５はＳｉ基板４００から剥離していた（図６(ｅ)）。
【０１１９】
以上の工程で作製されたＧａＮ層４０５はＣ軸方向に成長しており、主面は（０００１）Ｃ面であった。このＧａＮ層４０５はＧａＮ基板として使用される。
【０１２０】
実施例５
図７，図８は実施例５のIII族窒化物半導体基板であるｎ型ＧａＮ基板の作製方法を説明するための図である。
【０１２１】
図７，図８を参照すると、厚さ３００μｍ，直径２インチの（０００１）Ｃ面サファイア基板５００をＭＯＣＶＤ装置にセットし、５５０℃の温度で低温ＧａＮバッファー層５０１を約５０ｎｍの厚さに堆積し、その後、１０５０℃の温度でＧａＮ層５０２を約１μｍの厚さに積層した（図７(ａ)）。
【０１２２】
次いで、ＣＶＤ装置で、ＳｉＯ2膜５０３を約１μｍ堆積した（図７(ｂ)）。しかる後、ＳｉＯ2膜５０３表面にレジストを塗布し、フォトリソグラフィーで基板全面にわたって、開口部５０５の幅１μｍ、繰り返しピッチ４μｍのストライプパターン５０４を形成した（図７(ｃ)）。
【０１２３】
次いで、ストライプパターン５０４をマスクとして、バッファーフッ酸溶液でレジストパターン開口部５０５で露出したＳｉＯ2膜５０３をエッチングし、ＧａＮ層５０２表面を露出させた（図７(ｄ)）。
【０１２４】
次いで、硫酸と過酸化水素水の混合溶液で、レジストパターン５０４を溶解除去した。基板表面には、ＳｉＯ2からなる開口部５０５の幅１μｍ、繰り返しピッチ４μｍのストライプパターンが形成された（図７(ｅ)）。
【０１２５】
次いで、再び基板をＭＯＣＶＤ装置にセットして、露出したＧａＮ層５０２表面にＧａＮ結晶５０６を選択成長し、さらに成長を継続し横方向にも結晶を成長させ、ＳｉＯ2膜５０３上にＧａＮ結晶５０６を広げ、隣接するＧａＮ結晶５０６が合体する前に成長を中断して、基板をＭＯＣＶＤ装置から取り出した（図８(ｆ)）。
【０１２６】
次いで、フッ酸水溶液で、ＳｉＯ2パターン５０３をエッチングした。これにより、サファイア基板５００上のＧａＮ層５０２上には、上部の両側に約１．３μｍのオーバーハングが形成された幅約１μｍのＧａＮの板状構造体５０６が形成された（図８(ｇ)）。
【０１２７】
次いで、基板をＨＶＰＥ装置にセットし、１０５０℃でＧａＮ層５０８を約３００μｍ成長した（図８(ｈ)，(ｉ)）。なお、結晶成長の際に、ｎ型ドーパントとして、Ｓｉをドーピングして成長を行い、ｎ型ＧａＮを成長した。なお、オーバーハングの下のＧａＮ結晶には、原料がガスが供給されにくいので、ＧａＮは成長し難く、板状構造体５０６が形成されていた領域は、空洞５０７が残り、空洞層５０９となっている。
【０１２８】
次いで、結晶成長温度から室温まで冷却し、ウエハーを取り出すと、サファイア基板５００上のＧａＮ層５０２に幅約１μｍのＧａＮの板状構造体５０６が４μｍピッチで形成されている空洞層５０９とその上に約３００μｍのＧａＮ層５０８が形成されていた。このウエハーに外力を加え板状構造体５０６を破断し、ＧａＮ層５０８が基板から分離した（図８(ｊ)）。
【０１２９】
以上の工程で作製したＧａＮ層５０８は、Ｃ軸方向に成長しており、主面は（０００１）Ｃ面であった。また、電気伝導型はｎ型であった。このＧａＮ層５０８はｎ型ＧａＮ基板として使用される。
【０１３０】
実施例６
図９，図１０は本発明の実施例６の半導体レーザを示す図である。なお、図９は斜視図であり、図１０は光出射方向に垂直な面での断面図である。
【０１３１】
図９，図１０に示す実施例６の半導体レーザは、実施例３で作製したｎ型ＧａＮ基板３０９上に積層したIII族窒化物半導体積層構造で作製されている。
【０１３２】
半導体レーザ構造は、Ｓｉをドーピングして低抵抗にしたｎ型ＧａＮ層６１０上に、ｎ型Ａｌ0.2Ｇａ0.8Ｎクラッド層６１１、ｎ型ＧａＮ光ガイド層６１２、Ｉｎ0.05Ｇａ0.95Ｎ／Ｉｎ0.15Ｇａ0.85Ｎ量子井戸活性層６１３、ｐ型ＧａＮ光ガイド層６１４、ｐ型Ａｌ0.2Ｇａ0.8Ｎクラッド層６１５、ｐ型ＧａＮキャップ層６１６から成る積層構造６０００を、ｐ型ＧａＮキャップ層６１６からｐ型Ａｌ0.2Ｇａ0.8Ｎクラッド層６１５の途中までをストライプ状に残してエッチングし、電流狭窄リッジ導波路構造６２０を作製している。この電流狭窄リッジ導波路構造６２０は、ＧａＮ基板の＜１−１００＞方向に沿って形成されている。
【０１３３】
積層構造６０００の表面には、ＳｉＯ2からなる絶縁膜６１７が形成されており、リッジ６２０上の絶縁膜６１７には、開口部が形成されている。この開口部で露出したｐ型ＧａＮキャップ層６１６表面には、ｐ側のオーミック電極６１８が形成されている。また、ｎ型ＧａＮ基板３０９の裏面には、ｎ側のオーミック電極６１９が形成されている。
【０１３４】
また、リッジ６２０と活性層６１３に垂直に光共振器面６００１，６００２が形成されている。ここで、光共振器面６００１，６００２は、ＧａＮ基板の＜１−１００＞方向に沿った電流狭窄リッジ導波路構造６２０に垂直な（１−１００）面をへき開することにより形成されている。
【０１３５】
なお、レーザ構造となる積層構造６０００はＭＯＣＶＤ法によって結晶成長した。また、ｎ側オーミック電極６１９としては、Ｔｉ／Ａｌを蒸着して形成し、ｐ側オーミック電極６１８としては、Ｔａ／Ｔｉ／Ａｕを蒸着して形成した。
【０１３６】
ｐ側のオーミック電極６１８とｎ側のオーミック電極６１９に電流を注入することによって、活性層６１３にキャリアが注入され、発光，光の増幅が起り、光共振器面６００１，６００２からレーザー光６１０１，６１０２が出射される。
【０１３７】
【発明の効果】
以上に説明したように、請求項１乃至請求項６記載の発明によれば、単体、あるいは積層構造を有する第一の基板上に、少なくともその上面が、結晶方位がそろった単結晶である複数の柱状構造体あるいは板状構造体を分散して形成する工程と、個々の柱状構造体あるいは板状構造体の上部から成長した層が前記複数の柱状構造体あるいは板状構造体の間で連結され、少なくとも１層のIII族窒化物半導体層を形成する工程と、前記 III 族窒化物半導体層の結晶成長後の冷却過程で、前記第一の基板と該 III 族窒化物半導体層との熱膨張係数差によって生じる応力により、前記複数の柱状構造体あるいは板状構造体を破断しIII族窒化物半導体層を第一の基板から分離して半導体基板とする工程とを有しているので、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を第一の基板から分離することが可能となり、クラックが無い、大面積のIII族窒化物半導体基板を提供することができる。
【０１３８】
特に、請求項２記載の発明によれば、請求項１記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、第一の基板上のIII族窒化物半導体が直接成長しない領域で囲まれた複数の領域に形成されており、III族窒化物半導体層は、柱状構造体あるいは板状構造体上に選択的に成長したIII族窒化物半導体の結晶成長が続けられることによって、III族窒化物が直接成長しない領域を覆うように成長し、最終的に基板全面にわたって形成されるので（選択成長とIII族窒化物半導体が直接成長しない領域上への横方向の結晶成長とを組み合わせることで）、III族窒化物半導体が直接成長しない領域上に形成された結晶部分の転位密度を著しく減少させ、高品質のIII族窒化物半導体基板を提供することができる。また、選択成長する領域を、柱状構造体あるいは板状構造体が形成された領域としているので、III族窒化物半導体層を第一の基板から容易に分離することができる。従って、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を基板から分離することが可能となり、クラックが無い、低転位密度の大面積のIII族窒化物半導体基板を提供することができる。
【０１３９】
また、請求項４記載の発明によれば、請求項１または請求項２の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、オーバーハング形状（その上面の面積が、これらの構造体のその他の部分の基板に平行な面の断面積よりも大きい形状）であるので、柱状構造体あるいは板状構造体の上面部がひさしとなり、原料ガスが下部に供給されにくくなり、その結果、結晶成長が上部で優先的に起こり、III族窒化物半導体層を成長しても、その下の柱状構造や板状構造が埋め込まれることなく、空洞領域が形成されやすくなる。その結果、III族窒化物半導体層を第一の基板から歩留まり良く分離しやすくなる。従って、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を基板から分離することが可能となり、クラックが無い、低転位密度の大面積のIII族窒化物半導体基板を提供することができる。
【０１４０】
また、請求項５記載の発明によれば、請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、その側面よりも、上面にIII族窒化物半導体が優先的に結晶成長する材料からなり、この場合、結晶成長が柱状構造体あるいは板状構造体の上部で優先的に起るので、III族窒化物半導体層を成長しても、その下の柱状構造や板状構造が埋め込まれることなく、空洞領域が形成されやすくなる。その結果、III族窒化物半導体層を第一の基板から歩留まり良く分離しやすくなる。従って、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を基板から分離することが可能となり、クラックが無い、低転位密度の大面積のIII族窒化物半導体基板を提供することができる。
【０１４１】
また、請求項６記載の発明によれば、請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体の上面は、第一の基板表面よりも、III族窒化物半導体が優先的に結晶成長する材料からなり、この場合、結晶成長が柱状構造体あるいは板状構造体の上部で優先的に起こるので、III族窒化物半導体層を成長しても、その下の柱状構造や板状構造が埋め込まれることなく、空洞領域が形成されやすくなる。その結果、III族窒化物半導体層を第一の基板から歩留まり良く分離しやすくなる。従って、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を基板から分離することが可能となり、クラックが無い、低転位密度の大面積のIII族窒化物半導体基板を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るIII族窒化物の半導体基板の作製工程例を示す図である。
【図２】実施例１のIII族窒化物半導体基板の作製工程を示す図である。
【図３】実施例２のIII族窒化物半導体基板の作製工程を示す図である。
【図４】実施例３のIII族窒化物半導体基板の作製工程を示す図である。
【図５】実施例３のIII族窒化物半導体基板の作製工程を示す図である。
【図６】実施例４のIII族窒化物半導体基板の作製工程を示す図である。。
【図７】実施例５のIII族窒化物半導体基板の作製工程を示す図である。
【図８】実施例５のIII族窒化物半導体基板の作製工程を示す図である。
【図９】実施例６の半導体レーザを示す図（斜視図）である。
【図１０】図９の半導体レーザの光出射方向に垂直な面での断面図である。
【図１１】従来のＧａＮ厚膜基板の作製工程を示す図である。
【図１２】従来の半導体レーザを示す図である。
【符号の説明】
１００，２００，３００，５００ サファイア基板
１０１，３０１，５０１ 低温ＧａＮバッファー層
１０２，３０２，５０２ 高温ＧａＮ層
１０３，３０７，４０２ 円パターン
１０４，２０２，３０９，４０５，５０８ ＧａＮ層
１１０，３０８，４０４ 柱状構造
１２０，２１０，３１０，４０６，５０９ 空洞層
２０１ ＺｎＯウィスカー
３０３，５０３ ＳｉＯ2膜
３０４，５０４ レジストストライプパターン
３０５，５０５ 開口部
３０６ ＳｉＯ2ストライプパターン
４００ （１１１）Ｓｉ基板
４０１ ＡｌＮ層
５０６ ＧａＮの板状構造
５０７ 空洞
６０１，６０４ ＧａＮ層
６０２ 低温で積層したＧａＮ層
６０３ 高温で積層したＧａＮ層
６１０ ｎ型ＧａＮ厚膜
６１１ ｎ型Ａｌ0.2Ｇａ0.8Ｎクラッド層
６１２ ｎ型ＧａＮ光ガイド層
６１３ Ｉｎ0.05Ｇａ0.95Ｎ／Ｉｎ0.15Ｇａ0.85Ｎ量子井戸活性層
６１４ ｐ型ＧａＮ光ガイド層
６１５ ｐ型Ａｌ0.2Ｇａ0.8Ｎクラッド層
６１６ ｐ型ＧａＮキャップ層
６１７ 絶縁膜ＳｉＯ2
６１８ ｐ側のオーミック電極
６１９ ｎ側のオーミック電極
６２０ 電流狭窄リッジ導波路構造
６０００ 半導体レーザ積層構造
６００１，６００２ 光共振器面
６１０１，６１０２ レーザー光
１０００ 第一の基板
１２００ 柱状構造体あるいは板状構造体
１０４０ III族窒化物半導体層
【発明の属する技術分野】
本発明は、半導体基板の製造方法に関する。
【０００２】
【従来の技術】
従来、青色のＬＥＤは、赤色や緑色のＬＥＤに比べて輝度が小さく実用化に難点があったが、近年、一般式ＩｎＡｌＧａＮで表されるＧａＮ系化合物半導体において、低温ＡｌＮバッファー層、あるいは低温ＧａＮバッファー層を用いることによる結晶成長技術の向上と、Ｍｇをドープした低抵抗のｐ型半導体層が得られたことにより、高輝度青色ＬＥＤが実用化され、さらには、実用化には至らないが室温で連続発振する半導体レーザが実現された。
【０００３】
一般に、高品質の半導体層を基板上にエピタキシャル成長させる場合には、基板と半導体層の格子定数や熱膨張係数が同程度である必要がある。しかしながら、ＧａＮ系半導体については、これらを同時に満足する基板が現在世の中には存在しない。
【０００４】
現在、ＧａＮバルク単結晶を作製する試みがなされているが、いまだに数ミリ程度のものしか得られていないのが実状であり、実用化には程遠い状態である。
【０００５】
従って、ＧａＮ系では、一般に、サファイア，ＭｇＡｌ2Ｏ4スピネル，ＳｉＣのようなＧａＮ系半導体と格子定数や熱膨張係数の大きく異なる異種基板を用い、結晶成長を行い、レーザ素子を作製している。
【０００６】
しかるに、異種基板を用いる場合には、結晶欠陥，光共振器端面形成，電極形成，放熱性という問題が有り、実用的なレーザ素子を作製することは未だ実現されていない。
【０００７】
以下、これらの問題を簡単に説明する。結晶欠陥に関しては、サファイア，ＭｇＡｌ2Ｏ4スピネル，ＳｉＣのようなＧａＮ系半導体とは格子定数や熱膨張係数の大きく異なる異種基板を用いて結晶成長を行なうと、格子不整合により導入される転位密度が１０8〜１０10ｃｍ-2と非常に大きく、また、異種基板とＧａＮ系半導体との熱膨張係数との違いにより、歪みやクラックが発生するなど、実用的な半導体レーザを作製するのに必要な品質を有する結晶成長は困難であった。
【０００８】
また、光共振器端面形成に関しては、異種基板とＧａＮ系化合物半導体のへき開面は必ずしも一致しているわけではないので、従来のＡｌＧａＡｓ系等のレーザのように、へき開法で平行かつ平滑な光共振器端面を形成することが困難であった。
【０００９】
従って、ＧａＮ系では、ドライエッチングや、サファイア等の基板を薄く研磨し、基板をへき開することで、ＧａＮ系結晶を割るなどの方法で、光共振器端面を作製している。
【００１０】
ここで、ドライエッチングを使用する方法では、作製プロセスにおいて、ドライエッチング用マスクの形成，ドライエッチング，マスク除去等の工程が必要とされ、複雑化していた。さらには、ＧａＮ系化合物半導体のドライエッチング技術は未だ確立されていないため、形成された共振器ミラーには、縦筋状の凹凸が生じ、また、テーパー状に形成されるなど、その平滑性，平行性，垂直性は未だ十分ではなかった。また、ドライエッチングで共振器ミラーを形成した場合には、共振器ミラー端面の前方に基板がテラスとして残るため、このテラスによって光が反射され、ビーム形状が単峰にならなかった。
【００１１】
また、サファイア等の基板を薄く研磨し、基板をへき開することで、ＧａＮ系結晶を割るなどの方法で、光共振器端面を形成する方法では、ＧａＮ系結晶と基板とのへき開面のずれから、光共振器端面は凹凸が大きく平滑にはならないので、レーザーのしきい値電流の増加を招いていた。
【００１２】
また、電極形成に関しては、一般的に使用されているサファイア基板が絶縁性であるため、基板裏面から電極をとることができなかった。そのため、電極は素子表面に形成されることになり、従来のＡｌＧａＡｓ系等のレーザーのように基板裏面に電極を形成しダイボンディングするような実装ができず、さらには、電極のスペースの分だけチップ面積が大きくなるといった問題もあった。また、ｎ側の電極形成のために、ｎ型層を露出するためのドライエッチングが必要とされるので、レーザ素子の作製工程が複雑化していた。
【００１３】
また、放熱性に関しては、一般的に使用されているサファイア基板の熱伝導性の悪さから、高温動作あるいは大出力動作では、寿命は極端に短かった。
【００１４】
以上の問題点を解決するため、低欠陥密度の高品質ＧａＮ厚膜によってＧａＮ基板を作製する技術が開発されている。
【００１５】
例えば、特開平１０−３２６９１２号公報，特開平１０−３２６７５１号公報，特開平１０−３１２９７１号公報，特開平１１−４０４８号公報には、異種基板上にマスクを用いてＧａＮを選択成長し、さらに結晶成長を続けることで、マスクを埋め込み、基板全面に平坦なＧａＮ厚膜を形成する技術が開示されている。
【００１６】
図１１は特開平１０−３１２９７１号公報に示されているＧａＮ厚膜基板の作製方法を説明するための図である。
【００１７】
図１１を参照すると、先ず、サファイア等の異種基板１１に、ＧａＮ等のIII−Ｖ族化合物半導体膜１２を積層し、その上に、ＳｉＯ2等からなる数μｍ幅のマスク１４を作製し、ＧａＮ等のIII−Ｖ族化合物半導体を選択成長させる成長領域１３を形成する（図１１（ａ））。
【００１８】
次いで、成長領域１３にＧａＮ等のIII−Ｖ族化合物半導体を選択成長させファセット構造１５を作製する（図１１（ｂ））。
【００１９】
III−Ｖ族化合物半導体の成長をさらに続けると、ファセット１５は横方向に成長し、マスク１４上を覆う（図１１（ｃ））。
【００２０】
さらに成長を続けると、隣接するIII−Ｖ族化合物半導体１５は合体し、溝が埋まる（図１１（ｄ））。
【００２１】
さらに成長を続けると、III−Ｖ族化合物半導体１５の表面は平坦化し、基板全面に平坦なIII−Ｖ族化合物半導体厚膜が形成される（図１１（ｅ））。
【００２２】
上述の各公報に示されている技術によれば、異種基板上に選択成長した部分の結晶層には、基板界面で発生した貫通転位の密度が高いが、マスク上を横方向にラテラル成長した部分では貫通転位の密度は激減し高品質の結晶となっている。さらに、この上に選択成長とラテラル成長を繰り返すことで、ウエハー全面で、転位の少ない高品質のＧａＮ厚膜が形成することが出来る。また、この技術によれば、１００μｍ以上の厚いＧａＮを成長しても、熱膨張係数差に起因するクラックが入らないので、異種基板を除去しても基板として利用できる厚さのＧａＮ厚膜を成長することが出来る。
【００２３】
そして、上述の各公報の技術では、光共振器端面，電極形成，放熱性の問題の解決のため、最終的に、異種基板とマスクを除去し、ＧａＮ基板を形成している。異種基板とマスク材料の除去は、研磨あるいは熱衝撃を利用する方法によっている。
【００２４】
特開平１０−３１２９７１号公報，特開平１１−４０４８号公報には、異種基板とマスク材料を除去したＧａＮ基板上に、レーザ構造を積層して作製したＧａＮ系半導体レーザが開示されている。
【００２５】
図１２は特開平１１−４０４８号公報に示されている半導体レーザを示す図である。図１２において、窒化物半導体基板（ＧａＮ基板）４０は、図１１に示した工程と同様に、サファイア基板上に、選択成長マスクを介して、ＳｉをドープしたＧａＮを厚く成長した後、サファイア基板，選択成長マスクを研磨して除去し、ＳｉドープＧａＮ基板のみとし、作製している。
【００２６】
そして、図１２の半導体レーザでは、このＧａＮ基板４０の上に、レーザ構造となる窒化物半導体層を成長させている。レーザの積層構造は、ｎ型ＧａＮからなる第２のバッファー層４１、ｎ型Ｉｎ0.1Ｇａ0.9Ｎからなるクラック防止層４２、ｎ型Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮ超格子からなるｎ側クラッド層４３、ｎ型ＧａＮからなるｎ側光ガイド層４４、Ｉｎ0.05Ｇａ0.95Ｎ／Ｉｎ0.2Ｇａ0.8Ｎ多重量子井戸構造の活性層４５、ｐ型Ａｌ0.3Ｇａ0.7Ｎからなるｐ側キャップ層４６、ｐ型ＧａＮからなるｐ側光ガイド層４７、ｐ型Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮ超格子からなるｐ側クラッド層４８、ｐ型ＧａＮからなるｐ側コンタクト層４９を順次積層して形成されている。
【００２７】
そして、ｐ側コンタクト層４９，ｐ側クラッド層４８の一部をドライエッチングして、幅４μｍのリッジストライプを形成する。リッジストライプを形成する位置は、選択成長マスクがあった直上の結晶部分である。この位置合わせは、サファイア基板と選択成長マスクが除去されているため、窒化物半導体素子成長前に起点となる目印をＧａＮ基板側に入れて行っている。リッジストライプ上にはＮｉ／Ａｕからなるｐ側電極５１が形成され、ｎ型ＧａＮ基板の裏面には、Ｔｉ／Ａｌからなるｎ側電極５３が形成されている。そして、レーザー共振器端面は、ｎ型ＧａＮ基板のＭ面をへき開することで形成されている。
【００２８】
その他のＧａＮ厚膜基板の作製技術としては、例えば特開平７−２０２２６５号公報、特開平７−１６５４９８号公報に示されている技術が知られており、この技術は、サファイア基板の上にＺｎＯよりなるバッファ層を形成し、その上にＧａＮ系半導体を成長させた後、バッファ層を溶解除去し、基板とＧａＮ系半導体を分離して作製するものである。
【００２９】
また、特開平１０−２２９２１８号公報には、第１の基板上にＧａＮ系半導体が形成された第１のウエハーと第２の基板上にＧａＮ系半導体が形成された第２のウエハーとを用意し、前記第１と第２のウエハーとをそれぞれのＧａＮ系半導体同士が密着するようにして接着した後、第１の基板と第２の基板とを研磨除去する方法が示されている。
【００３０】
【発明が解決しようとする課題】
上述したように、低温バッファー層の技術や、選択成長とラテラル成長の組み合わせによる低欠陥基板の作製技術により、サファイア等の異種基板上への高品質ＧａＮ系化合物半導体の結晶成長が可能となり、ＧａＮ系半導体レーザの室温近傍での低出力動作時の長寿命化が図られている。さらには、ＧａＮ基板が作製され、この基板を用いることによりＧａＮ系半導体レーザの特性の改善が見込まれつつある。
【００３１】
しかしながら、工業的に実用できる大面積，高品質のＧａＮ基板は、未だ実現されていないのが実状である。その結果、高出力動作する実用的なレーザーも未だ実現されていない。
【００３２】
また、特開平１０−３２６９１２号公報、特開平１０−３２６７５１号公報、特開平１０−３１２９７１号公報、特開平１１−４０４８号公報に示されているＧａＮ基板の作製方法では、厚いＧａＮを成長してもクラックは発生しないが、ＧａＮと異種基板との熱膨張係数差により、ウエハーに反りが生じる。このため、直径２インチ程度の異種基板を全面均一に研磨することは困難であり、たとえ、直径２インチ程度の基板上に高品質のＧａＮ厚膜を成長しても、異種基板研磨のためには、１０ｍｍ程度に分割する必要が有り、大型のＧａＮ基板は作製できなかった。すなわち、従来のような基板の研磨除去の方法では、大面積のＧａＮ基板を作製することは困難である。また、この反りのために、異種基板研磨の過程でＧａＮ層に欠陥が導入されるなどして、結晶性が悪くなり、その上に作製した半導体レーザのしきい電流密度が増加するなど、半導体レーザの特性は必ずしも良いものではない。
【００３３】
また、第１と第２のウエハーとをそれぞれのＧａＮ系半導体同士が密着するようにして接着した後、第１の基板と第２の基板とを除去する特開平１０−２２９２１８号公報に示されている方法では、基板とＧａＮ系半導体との熱膨張係数の違いによって、ＧａＮを厚く成長するとウエハーが反るため、大面積のウエハーでは、ウエハー全面でＧａＮ系半導体同士が完全に密着しないこともある。また、密着の過程でクラックが入る場合もある。さらに、第１の基板と第２の基板を研磨除去するため、１枚のＧａＮ基板を作製するのに２枚の高価な基板を使うことになり高コストになるなどの問題もある。
【００３４】
また、基板の研磨除去を要しないＧａＮ基板を作製する特開平７−２０２２６５号公報、特開平７−１６５４９８号公報に示されている技術では、薄膜のＺｎＯよりなるバッファ層を溶解除去するのに非常に長時間を要し、実用化は難しい。
【００３５】
一方、熱衝撃を利用して異種基板を分離する方法においても、熱衝撃による欠陥の導入の問題は研磨の場合と同様であり、高品質のＧａＮ基板を作製することは困難である。
【００３６】
本発明は、これら従来のＧａＮ系半導体基板の作製方法の問題点を解決し、結晶欠陥の少ない高品質かつ大面積のIII族窒化物の半導体基板の製造方法を提供することを目的としている。
【００３７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、単体、あるいは積層構造を有する第一の基板上に、少なくともその上面が、結晶方位がそろった単結晶である複数の柱状構造体あるいは板状構造体を分散して形成する工程と、
個々の柱状構造体あるいは板状構造体の上部から成長した層が前記複数の柱状構造体あるいは板状構造体の間で連結され、少なくとも１層のIII族窒化物半導体層を形成する工程と、
前記 III 族窒化物半導体層の結晶成長後の冷却過程で、前記第一の基板と該 III 族窒化物半導体層との熱膨張係数差によって生じる応力により、前記複数の柱状構造体あるいは板状構造体を破断しIII族窒化物半導体層を第一の基板から分離して半導体基板とする工程と
を有していることを特徴としている。
【００３８】
また、請求項２記載の発明は、請求項１記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、第一の基板上のIII族窒化物半導体が直接成長しない領域で囲まれた複数の領域に形成されており、III族窒化物半導体層は、柱状構造体あるいは板状構造体上に選択的に成長したIII族窒化物半導体の結晶成長が続けられることによって、III族窒化物が直接成長しない領域を覆うように成長し、最終的に基板全面にわたって形成されることを特徴としている。
【００３９】
また、請求項３記載の発明は、請求項１または請求項２記載の半導体基板の製造方法において、前記III族窒化物半導体層は、単結晶層として形成されることを特徴としている。
【００４０】
また、請求項４記載の発明は、請求項１または請求項２記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、オーバーハング形状であることを特徴としている。
【００４１】
また、請求項５記載の発明は、請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、その側面よりも、上面にIII族窒化物半導体が優先的に結晶成長する材料からなることを特徴としている。
【００４２】
また、請求項６記載の発明は、請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体の上面は、第一の基板表面よりも優先的にIII族窒化物半導体が結晶成長する材料からなることを特徴としている。
【００４６】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は本発明に係るIII族窒化物の半導体基板の作製工程例を示す図である。図１を参照すると、この作製工程例では、単体、あるいは積層構造を有する第一の基板１０００上に、少なくともその上面が、結晶方位がそろった単結晶である複数の柱状構造体あるいは板状構造体１２００を分散して形成する第１の工程（図１(ａ)）と、個々の柱状構造体あるいは板状構造体１２００の上部で連結された少なくとも１層のIII族窒化物半導体層１０４０を形成する第２の工程（図１(ｂ)）と、柱状構造体あるいは板状構造体１２００が分散して成る領域を分離領域として、III族窒化物半導体層１０４０を第一の基板１０００から分離し、分離されたIII族窒化物半導体層１０４０をIII族窒化物の半導体基板として得る第３の工程（図１(ｃ)）とを有している。
【００４７】
ここで、第一の基板１０００は、単結晶、多結晶、非晶質のいずれでも良い。また、その材質は、III族窒化物半導体を結晶成長する条件で安定であるものであれば、酸化物，化合物半導体，金属，窒化物などの任意のもので良い。
【００４８】
また、柱状構造体あるいは板状構造体１２００は、少なくともその上面が、第一の基板１０００上に形成された柱状構造体あるいは板状構造体で結晶方位がそろった単結晶であれば良く、上面以外の部分は、単結晶、多結晶、非晶質であっても差し支えない。また、上面およびその他の部分の材質もIII族窒化物半導体を結晶成長する条件で安定であり、結晶成長に使用可能なものであれば、酸化物，化合物半導体，金属，窒化物などの任意のもので良い。
【００４９】
また、柱状構造体あるいは板状構造体１２００の寸法、および基板１０００内での柱状構造体あるいは板状構造体１２００の面内密度は、後の工程でこの上に形成されるIII族窒化物半導体層１０４０と第一の基板１０００とをこの領域で分離できる程度のものに適宜選ばれる。
【００５０】
柱状構造体あるいは板状構造体１２００の作製方法に関しては特に限定されるものではなく、使用する基板や材料によって適宜決めることができる。柱状構造体あるいは板状構造体１２００は、例えば次のような方法で容易に形成することができる。
【００５１】
すなわち、第１の例として、単結晶基板上にエピタキシャル成長させたIII族窒化物半導体層をエッチングでパターニングして作製することができる。また、第２の例として、III族窒化物半導体層表面に選択成長用のマスクを形成して選択成長によって作製することができる。また、第３の例として、単結晶基板上に島状に柱状構造をエピタキシャル成長させて形成することができる。また、第４の例として、単結晶基板をエッチングでパターニングして作製することができる。
【００５２】
また、柱状構造体あるいは板状構造体１２００の上部で連結され形成されるIII族窒化物半導体層１０４０は、Ｇａ，Ａｌ，Ｉｎのうち少なくとも一つの元素を含む窒化物半導体の単結晶層として形成される。III族窒化物半導体層１０４０の電気伝導型は、ｎ型、ｐ型、絶縁型のいずれであっても良い。また、III族窒化物半導体層１０４０は、複数のIII族窒化物半導体層の積層構造であっても良く、各層の組成や、電気伝導型、層厚は特に限定されるものではない。例えば、III族窒化物半導体層の積層構造として、ｐ−ｎ接合を有する発光素子の構造を形成しても良い。
【００５３】
III族窒化物半導体層１０４０の形成は、柱状構造体あるいは板状構造体１２００の上にIII族窒化物半導体を結晶成長することで行う。
【００５４】
この結晶成長では、まず個々の柱状構造体あるいは板状構造体１２００の単結晶表面上に、III族窒化物半導体が結晶成長する。そして、さらに結晶成長を続けると、結晶が大きくなり、隣接するIII族窒化物半導体結晶同士が合体し、最終的に、基板全面に柱状構造体あるいは板状構造体１２００の上部で連結された単結晶のIII族窒化物半導体層１０４０が形成される。そして、III族窒化物半導体層１０４０の下には、柱状構造体あるいは板状構造体１２００が分散して形成された空洞層が形成される。
【００５５】
III族窒化物半導体層１０４０の結晶成長の方法は限定されるものではないが、厚い結晶層を成長するためには、結晶成長速度の速いＨＶＰＥ法やＭＯＣＶＤ法が望ましい。また、III族窒化物半導体層１０４０の結晶構造や主面の面方位は、柱状構造体あるいは板状構造体１２００の上面の単結晶部の材質や結晶構造，面方位に依存しており、これを制御することによって、所望の結晶構造や面方位のIII族窒化物半導体層１０４０を作製できる。
【００５６】
例えば、柱状構造体あるいは板状構造体１２００の上面の単結晶部の結晶構造を立方晶にし、主面を（１００）面等にすることで、立方晶のIII族窒化物半導体を作製できる。また、立方晶の（１１１）面や六方晶にすれば、六方晶のIII族窒化物半導体を作製できる。
【００５７】
また、III族窒化物半導体層１０４０の面方位は、柱状構造体あるいは板状構造体１２００の上面を、例えば、６Ｈ−ＳｉＣのＣ面，ＺｎＯのＣ面，III族窒化物のＣ面，サファイアのＣ面，あるいはサファイアのａ面とすれば、Ｃ面のIII族窒化物半導体層が形成され、また、柱状構造体あるいは板状構造体１２００の上面を、６Ｈ−ＳｉＣのｍ面とすれば、ｍ面のIII族窒化物半導体層が形成され、また、柱状構造体あるいは板状構造体１２００の上面を、サファイアＲ面とすれば、ａ面が主面となるIII族窒化物半導体層が形成される。
【００５８】
また、柱状構造体あるいは板状構造体１２００が分散してなる領域を分離領域として、III族窒化物半導体層１０４０を第一の基板１０００から分離する分離方法は特に限定されないが、最も簡便なのは、構造体基板に外力を加えて分離する方法である。すなわち、III族窒化物半導体層１０４０と第一の基板１０００とは柱状構造体あるいは板状構造体１２００の上部で連結されているだけで、その他の部分は、空洞である。そのため、所定の外力を加えることで、柱状構造体あるいは板状構造体１２００を破砕することができる。この外力としては、結晶成長後の冷却過程で、第一の基板１０００とIII族窒化物半導体層１０４０との熱膨張係数差によって生じる応力を利用することもできる。この場合、結晶成長後の冷却過程で生ずる第一の基板１０００とIII族窒化物半導体層１０４０との熱膨張係数差によって発生する応力で、III族窒化物半導体層１０４０や第一の基板１０００にクラックが発生する前に、柱状構造体あるいは板状構造体１２００が容易に破壊され、その結果、結晶成長されたIII族窒化物半導体層１０４０はクラックが発生することなく、冷却段階で第一の基板１０００から容易に分離される。
【００５９】
その他の分離方法としては、柱状構造体あるいは板状構造体１２００をエッチングすることによるリフトオフがある。このリフトオフの方法では、第一の基板１０００とIII族窒化物半導体層１０４０との間には空洞があるので、エッチング溶液やエッチングガスが容易に進入し、柱状構造体あるいは板状構造体１２００を容易にエッチングすることができ、これにより、III族窒化物半導体層１０４０を第一の基板１０００から分離することができる。
【００６０】
また、柱状構造体あるいは板状構造体１２００が熱分解するものであれば、熱処理によっても、柱状構造体あるいは板状構造体１２００を分解除去でき、これにより、III族窒化物半導体層１０４０を第一の基板１０００から分離することができる。
【００６１】
以上のように、本発明のIII族窒化物半導体基板の作製方法では、III族窒化物半導体層１０４０は第一の基板１０００とは柱状構造体あるいは板状構造体１２００で連結されているだけで、その他の部分は空洞であり、これにより、III族窒化物半導体層１０４０を第一の基板１０００から容易に分離することができる。
【００６２】
このように、本発明の作製方法を使用すれば、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層１０４０を第一の基板１０００から分離することが可能となり、クラックが無い、大面積のIII族窒化物半導体基板（すなわち、III族窒化物半導体層１０４０）を得ることができる。
【００６３】
なお、上述したIII族窒化物半導体基板の作製方法において、第一の基板１０００上のIII族窒化物半導体が直接成長しない領域で囲まれた複数の領域に柱状構造体あるいは板状構造体１２００を形成し、III族窒化物半導体層１０４０は、柱状構造体あるいは板状構造体１２００上に選択的に成長したIII族窒化物半導体の結晶成長が続けられることによって、III族窒化物が直接成長しない領域を覆うように成長し、最終的に基板全面にわたって形成されるように作製することもできる。
【００６４】
ここで、III族窒化物半導体が直接成長しない領域とは、III族窒化物半導体結晶の核発生が起らないか、核が発生してもすぐに再蒸発してしまい、結晶成長が進まない領域のことを意味する。
【００６５】
また、III族窒化物半導体が直接成長しない領域の形成は、柱状構造体あるいは板状構造体１２００を形成する前、あるいは、柱状構造体あるいは板状構造体１２００を形成した後のいずれで行っても良い。
【００６６】
III族窒化物半導体が直接成長しない領域の形成工程の例としては、例えば、Ｓｉ基板上に、ＡｌＮ単結晶，ＳｉＯ2を順次に堆積し、ＳｉＯ2をパターニングして、ＡｌＮが露出した領域とＳｉＯ2で覆われた領域を形成する。ＳｉＯ2上には、III族窒化物半導体（例えばＧａＮ）は直接成長しないので、この領域がIII族窒化物半導体（例えばＧａＮ）が直接成長しない領域になる。その後、ＳｉＯ2上をマスクで覆い、ＡｌＮが露出した領域には複数の微少な円形パターンのマスクを形成してドライエッチングを行い、ＡｌＮが露出した領域にのみ、柱状構造体あるいは板状構造体１２００を形成する。柱状構造体あるいは板状構造体１２００の上部は単結晶ＡｌＮとなる。最後にマスクを除去して、ＳｉＯ2で覆われた領域とＡｌＮが上面となる柱状構造体あるいは板状構造体１２００が形成された領域が形成される。このようにして、柱状構造体あるいは板状構造体１２００が形成された領域とＳｉＯ2で覆われたIII族窒化物半導体が直接成長しない領域とを形成することができる。
【００６７】
なお、柱状構造体あるいは板状構造体１２００が形成される領域とIII族窒化物半導体が直接成長しない領域の形状，面積比は特に限定するものではないが、高品質のIII族窒化物半導体の結晶成長と素子作製という本発明の目的から、選択成長する領域はできるだけ小さくし、III族窒化物半導体が直接成長しない領域を大きくすることが望ましい。
【００６８】
このような作製方法では、柱状構造体あるいは板状構造体１２００が形成された領域とIII族窒化物半導体が直接成長しない領域が形成された基板上にIII族窒化物半導体の結晶成長を行うと、III族窒化物半導体は、柱状構造体あるいは板状構造体１２００の上部に優先的に成長する。そして、個々の柱状構造体あるいは板状構造体１２００の単結晶表面上に、結晶成長したIII族窒化物半導体結晶が大きく成長して、隣接するIII族窒化物半導体結晶同士が合体し、柱状構造体あるいは板状構造体１２００が形成された領域で一つになる。この状態ではIII族窒化物半導体結晶は柱状構造体あるいは板状構造体１２００の上部で連結されており、従って、III族窒化物半導体結晶の下は柱状構造体あるいは板状構造体１２００が分散した空洞層となっている。
【００６９】
さらに、III族窒化物半導体の結晶成長を継続すると、周辺のIII族窒化物半導体が直接結晶成長しない領域上を、III族窒化物半導体の結晶が横方向にラテラル成長し、隣接したIII族窒化物半導体結晶同士が合体する。さらに結晶成長を継続すると、表面が平坦化し、単結晶のIII族窒化物半導体層１０４０が基板全面に積層する。このようにして、単結晶のIII族窒化物半導体層１０４０を基板全面に積層することができる。
【００７０】
なお、この工程で、隣接したIII族窒化物半導体結晶同士が合体した後、あるいは、表面を平坦化した後に、その上に別の組成のIII族窒化物半導体を結晶成長し、積層構造を形成しても良い。例えば、ＧａＮを選択成長し、結晶成長を継続し表面を平坦化した後に、その上にＡｌＧａＮを成長しても良い。これにより、積層構造として、例えば、ｐ−ｎ接合を有する発光素子の構造を形成することもできる。
【００７１】
すなわち、III族窒化物半導体が選択成長した領域は、従来の異種基板上に成長したＧａＮ結晶と同様に転位密度が高いが、そこから横方向に成長した結晶部分、すなわち、選択成長領域の周囲のIII族窒化物半導体が直接成長しない領域上に形成された結晶部分では、転位密度は著しく減少する。従って、この領域上に発光素子の積層構造を結晶成長することによって、転位の少ない高品質の結晶を例えば発光素子に使用することができる。
【００７２】
また、結晶成長されるIII族窒化物半導体層１０４０の厚さは、最終的に、III族窒化物半導体基板として利用できるだけの厚さであれば良い。また、III族窒化物半導体層１０４０の結晶成長の際に、ｎ型ドーパントやｐ型ドーパント材料をドーピングして、ｎ型あるいはｐ型あるいは絶縁型といった電気伝導型を制御することも可能である。
【００７３】
また、上述したIII族窒化物半導体基板の作製方法において、柱状構造体あるいは板状構造体１２００を、オーバーハング形状（その上面の面積が、これらの構造体のその他の部分の基板に平行な面での断面積よりも大きい形状）にすることもできる。
【００７４】
柱状構造体あるいは板状構造体１２００をオーバーハング形状にする場合には、上部がひさしとなり、原料ガスが下部に供給されにくくなる。その結果、結晶成長が上部で優先的に起るので、柱状構造体や板状構造体１２００が埋め込まれることなくIII族窒化物半導体層１０４０が成長し、III族窒化物半導体層１０４０の下に空洞領域が形成されやすくなる。そして、III族窒化物半導体層１０４０を第一の基板１０００から分離しやすくなる。
【００７５】
オーバーハング形状の柱状構造体あるいは板状構造体１２００は、例えば、次のようにして作製できる。すなわち、第１の例として、柱状構造体あるいは板状構造体１２００をエッチング速度の異なる２層構造で形成し、下部層をエッチング速度の速い層にすることで、アンダーカットを形成し、オーバーハング形状の柱状構造体あるいは板状構造体１２００を作製できる。また、第２の例として、ビームの発散角の大きなドライエッチング装置でエッチングを行い、エッチングによって構造体の上部の面積が大きくなるようにテーパーをつけることで、オーバーハング形状の柱状構造体あるいは板状構造体１２００を作製できる。また、第３の例として、選択成長マスクを使用して選択成長し、さらにそこから、選択成長マスク上にも横方向に成長させてオーバーハングさせた後、マスクを除去することで、オーバーハング形状の柱状構造体あるいは板状構造体１２００を作製できる。
【００７６】
また、上述したIII族窒化物半導体基板の作製方法において、柱状構造体あるいは板状構造体１２００を、その側面よりも上面にIII族窒化物半導体が優先的に結晶成長する材料により形成することができる。
【００７７】
柱状構造体あるいは板状構造体１２００を、その側面よりも上面にIII族窒化物半導体が優先的に結晶成長する材料とすることで、III族窒化物半導体の結晶成長が柱状構造体あるいは板状構造体１２００の上部で優先的に起こり、その結果、柱状構造体や板状構造体１２００が埋め込まれることなくIII族窒化物半導体層１０４０が成長し、III族窒化物半導体層１０４０の下に空洞領域が形成され易くなる。これにより、III族窒化物半導体層１０４０を第一の基板１０００から分離し易くなる。
【００７８】
このような柱状構造体あるいは板状構造体１２００は、例えば、次のような仕方で作製することができる。すなわち、第１の例として、柱状構造体あるいは板状構造体１２００をIII族窒化物半導体の結晶核発生密度の異なる２層構造で形成し、上層を結晶核発生が優先的に起る層とすることで、柱状構造体あるいは板状構造体１２００を作製できる。また、第２の例として、柱状構造体あるいは板状構造体１２００の側面をIII族窒化物半導体が核発生し難い材料で覆うことにより、柱状構造体あるいは板状構造体１２００を作製できる。
【００７９】
また、上述したIII族窒化物半導体基板の作製方法において、柱状構造体あるいは板状構造体１２００の上面を、第一の基板１０００の表面よりも、III族窒化物半導体が優先的に結晶成長する材料とすることもできる。
【００８０】
柱状構造体あるいは板状構造体１２００の上面を、第一の基板１０００の表面よりもIII族窒化物半導体が優先的に結晶成長する材料とすることで、III族窒化物半導体の結晶成長が柱状構造体あるいは板状構造体１２００の上部で優先的に起こり、その結果、柱状構造体や板状構造体１２００が埋め込まれることなくIII族窒化物半導体層１０４０が成長し、III族窒化物半導体層１０４０の下に空洞領域が形成され易くなる。これにより、III族窒化物半導体層１０４０を第一の基板１０００から分離し易くなる。
【００８１】
このような柱状構造体あるいは板状構造体１２００は、例えば、次のような仕方で作製することができる。すなわち、第１の例として、第一の基板１０００の表面を、III族窒化物半導体が核発生しにくい材料で形成し、その上にIII族窒化物半導体が核発生しやすい材料で、柱状構造体あるいは板状構造体１２００を形成することができる。また、第２の例として、第一の基板１０００の表面をIII族窒化物半導体が核発生し難い材料で覆うことによって、上記のような柱状構造体あるいは板状構造体１２００を形成することができる。
【００８２】
本発明のIII族窒化物の半導体基板は、上述した各作製方法のいずれかによって作製される。すなわち、III族窒化物半導体層１０４０を第一の基板１０００から分離して得ることができる。そして、本発明のIII族窒化物の半導体基板は、Ｇａ，Ａｌ，Ｉｎのうち少なくとも一つの元素を含む窒化物半導体の単結晶として形成される。
【００８３】
また、本発明のIII族窒化物の半導体基板の電気伝導型は、ｎ型，ｐ型，絶縁型のいずれであっても良い。また、複数のIII族窒化物半導体層の積層構造であっても良く、この場合、積層構造の各層の組成や電気伝導型、層厚は、特に限定されるものではない。例えば、この積層構造として、ｐ−ｎ接合を有する発光素子の構造が形成されていても良い。
【００８４】
上述の例では、III族窒化物の半導体基板は、主面が、Ｃ面あるいはｍ面となっているが、本発明のIII族窒化物の半導体基板の主面の面方位も特に限定されるものではない。
【００８５】
また、第一の基板１０００上のIII族窒化物半導体が直接成長しない領域で囲まれた複数の領域に柱状構造体あるいは板状構造体１２００を形成し、柱状構造体あるいは板状構造体１２００上に選択的に成長したIII族窒化物半導体の結晶成長が続けられることによってIII族窒化物が直接成長しない領域を覆うように成長し最終的に基板全面にわたって形成されるように作製された本発明の半導体基板は、III族窒化物半導体結晶が直接成長しない領域上をラテラル成長した部分では柱状構造体や板状構造体１２００上に選択成長した領域に比べて転位密度が著しく減少しており、半導体基板内に低転位密度の結晶性の良い領域が含まれている。これにより、本発明のIII族窒化物半導体基板上に、III族窒化物半導体積層構造からなるIII族窒化物半導体発光素子を作製する場合、良質のIII族窒化物半導体発光素子を提供することができる。
【００８６】
なお、本発明の発光素子としては、発光ダイオード，半導体レーザ，スーパールミネッセントダイオード等、任意の発光素子を提供できる。すなわち、発光素子のｐ型，ｎ型層に対応した電極に電流が印加されるときに、ｐ−ｎ接合に電流が注入され、キャリアの再結合によって、発光するものであれば良い。また、発光素子の構造に関しても、特に限定するものではなく、発光素子を構成する積層構造が、III族窒化物半導体積層構造からなり、少なくとも１つのｐ−ｎ接合を有し、このｐ−ｎ接合に電流が注入され、キャリアの再結合によって発光する構造であれば、ホモ接合，シングルヘテロ接合，ダブルヘテロ接合，量子井戸構造，多重量子井戸構造等、任意の構造のものにすることができる。
【００８７】
【実施例】
以下、本発明の実施例について説明する。
【００８８】
実施例１
図２は実施例１のIII族窒化物半導体基板であるＧａＮ基板の作製方法を説明するための図である。
【００８９】
図２を参照すると、厚さ３００μｍ，直径２インチの（０００１）Ｃ面サファイア基板１００上に、ＭＯＣＶＤ法により、５５０℃の温度で低温ＧａＮバッファー層１０１を約５０ｎｍの厚さに堆積し、さらに、その上に、１０５０℃の温度で高温ＧａＮ層１０２を約１μｍの厚さに積層した。そして、レジストで基板全面にわたって、直径１μｍの円パターン１０３を２μｍピッチで形成した(図２(ａ))。
【００９０】
次いで、円パターン１０３をマスクとして、ドライエッチングを行い、サファイア基板１００に到達するまで、ＧａＮ層１０２と低温ＧａＮバッファー層１０１をエッチングした(図２(ｂ))。
【００９１】
次いで、硫酸と過酸化水素水の混合溶液で、レジストマスク１０３を溶解除去した(図２(ｃ))。これにより、サファイア基板１００上には、直径１μｍ，高さ約１μｍの柱状構造１１０が２μｍピッチで形成されている。
【００９２】
次いで、基板をＨＶＰＥ装置にセットし、１０５０℃の温度でＧａＮ層１０４を約３００μｍの厚さに成長した(図２(ｄ))。サファイア表面とＧａＮ表面とでは、ＧａＮはＧａＮ表面に優先的に成長するので、ＧａＮ層１０４は柱状構造１１０の上に成長する。ＧａＮ層１０４の下の柱状構造１１０が形成されていた領域は、柱状構造体１１０が分散した空洞層１２０となっている。
【００９３】
このようにして、ＧａＮ層１０４を結晶成長後、室温まで冷却し、ウエハーを取り出すと、柱状構造１１０が破断しており、ＧａＮ層１０４はサファイア基板１００から剥離していた(図２(ｅ))。
【００９４】
以上の工程で作製されたＧａＮ層１０４は、Ｃ軸方向に成長しており、主面は（０００１）Ｃ面であった。このＧａＮ層１０４は、ＧａＮ基板として使用される。
【００９５】
実施例２
図３は実施例２のIII族窒化物半導体基板であるＧａＮ基板の作製方法を説明するための図である。
【００９６】
図３を参照すると、厚さ３００μｍ，直径２インチの（０００１）Ｃ面サファイア基板２００上に、Ｚｎ(Ｃ5Ｈ7Ｏ2)2を原料として５５０℃の温度で直径約１．５μｍのＺｎＯウィスカー２０１をエピタキシャル成長する(図３(ａ))。
【００９７】
次いで、サファイア基板２００をＨＶＰＥ装置にセットし、１０５０℃の温度でＧａＮ層２０２をＺｎＯウィスカー２０１上に約３００μｍの厚さに成長した(図３(ｂ))。ここで、ＧａＮ層２０２はＺｎＯウィスカー２０１上に成長し、ＧａＮ層２０２の下のＺｎＯウィスカー２０１が形成されていた領域は、空洞層２１０となっている。
【００９８】
このようにして、ＧａＮ層２０２を結晶成長後、室温まで冷却し、ウエハーを取り出すと、ＺｎＯウィスカー２０１は破断しており、ＧａＮ層２０２はサファイア基板２００から剥離していた(図３(ｃ))。
【００９９】
以上の工程で作製されたＧａＮ層２０２は、Ｃ軸方向に成長しており、主面は（０００１）Ｃ面であった。このＧａＮ層２０２は、ＧａＮ基板として使用される。
【０１００】
実施例３
【０１０１】
図４，図５は実施例３のIII族窒化物半導体基板であるｎ型ＧａＮ基板の作製方法を説明するための図である。
【０１０２】
図４，図５を参照すると、厚さ３００μｍ，直径２インチの（０００１）Ｃ面サファイア基板３００をＭＯＣＶＤ装置にセットし、５５０℃の温度で低温ＧａＮバッファー層３０１を約５０ｎｍの厚さに堆積し、さらにその上に、１０５０℃の温度でＧａＮ層３０２を約１μｍの厚さに積層し、その後、ＣＶＤ装置で、ＳｉＯ2膜３０３を約２００ｎｍの厚さに堆積した(図４(ａ))。
【０１０３】
次いで、ＳｉＯ2膜３０３表面にレジストを塗布し、フォトリソグラフィーで基板全面にわたって、開口部３０５の幅１０μｍ、繰り返しピッチ３０μｍのストライプパターン３０４を形成した(図４(ｂ))。
【０１０４】
次いで、ストライプパターン３０４をマスクとして、バッファーフッ酸溶液でストライプパターンの開口部３０５で露出したＳｉＯ2膜３０３をエッチングし、ＧａＮ層３０２表面を露出させた(図４(ｃ))。
【０１０５】
次いで、硫酸と過酸化水素水の混合溶液で、レジストマスク３０４を溶解除去した。ＧａＮ層３０２上には、ＳｉＯ2からなる開口部の幅１０μｍ、繰り返しピッチ３０μｍのストライプパターン３０６が形成された(図４(ｄ))。
【０１０６】
次いで、再度レジストを塗布し、フォトリソグラフィーで、露出したＧａＮ層３０２表面に直径が約１μｍの円形パターン３０７を繰り返しピッチ２μｍで複数形成し、ストライプパターン３０６の表面をレジストで覆った(図４(ｅ))。
【０１０７】
次いで、円パターン３０７をマスクとして、ドライエッチングを行い、サファイア基板３００に到達するまでＧａＮ層３０２と低温ＧａＮバッファー層３０１をエッチングした(図４(ｆ))。
【０１０８】
次いで、硫酸と過酸化水素水の混合溶液で、レジストマスク３０７を溶解除去した。これにより、開口部３０５の領域に、高さ約１μｍの柱状構造体３０８が作製された(図５(ｇ))。
【０１０９】
次いで、基板をＨＶＰＥ装置にセットし、１０５０℃の温度でＧａＮ層３０９を約３００μｍの厚さに成長した(図５(ｈ)，(ｉ)，(ｊ))。
【０１１０】
なお、結晶成長の際に、ｎ型ドーパントとして、Ｓｉをドーピングして成長を行い、ｎ型ＧａＮを成長した。結晶成長は、まず、柱状構造体３０８の上面のＧａＮ表面に選択成長が起り、次いで、柱状構造が形成されている領域表面がＧａＮ結晶３０９で覆われ（図５(ｈ)）、さらに結晶成長を続けると、ＧａＮ結晶３０９は横方向にも成長し、ＳｉＯ2上に広がりはじめる。そして、柱状構造体３０８が形成されている領域から成長した隣接したＧａＮ結晶３０９同士が合体し、基板表面をＧａＮ結晶３０９が覆い（図５(ｉ)）、最終的に厚さ約３００μｍのＧａＮ単結晶厚膜３０９が成長した（図５(ｊ)）。なお、ＧａＮ単結晶厚膜３０９の下の柱状構造体３０８が形成されていた領域は、柱状構造体３０８が分散した空洞層３１０となっている。
【０１１１】
しかる後、結晶成長温度から室温まで冷却し、ウエハーを取り出すと、柱状構造３０８が破断しており、ＧａＮ層３０９はサファイア基板３００から剥離していた（図５(ｋ)）。
【０１１２】
以上の工程で作製されたＧａＮ層３０９は、Ｃ軸方向に成長しており、主面は（０００１）Ｃ面であった。また、電気伝導型はｎ型であった。このＧａＮ層３０９はｎ型ＧａＮ基板として使用される。
【０１１３】
実施例４
図６は実施例４のIII族窒化物半導体基板であるＧａＮ基板の作製方法を説明するための図である。
【０１１４】
図６を参照すると、厚さ４５０μｍ，直径２インチの（１１１）Ｓｉ基板４００上に、ＭＯＣＶＤ法で約０．１μｍの厚さのＡｌＮ層４０１を積層して第一の基板とし、そして、その上に、レジストを塗布し、フォトリソグラフィーで基板全面にわたって、直径２μｍの円パターン４０２を３μｍピッチで形成した（図６(ａ)）。
【０１１５】
次いで、円パターン４０２をマスクとして、ドライエッチングを行い、ＡｌＮ層４０１とＳｉ基板４００を約１．５μｍエッチングした（図６(ｂ)）。Ｓｉ部分４０３にはサイドエッチが生じており、表面のＡｌＮ層４０１の直径が約２μｍであるのに対して、Ｓｉ部分４０３の直径は約１μｍであった。
【０１１６】
次いで、硫酸と過酸化水素水の混合溶液で、レジスト円パターン４０２を溶解除去した。基板表面には、直径約２μｍのオーバーハングのついたＡｌＮ層４０１とＳｉ部分４０３からなる高さ約１．５μｍの柱状構造体４０４が形成された（図６(ｃ)）。
【０１１７】
次いで、基板をＨＶＰＥ装置にセットし、１０５０℃の温度でＧａＮ層４０５を約３００μｍの厚さに成長した（図６(ｄ)）。なお、Ｓｉ表面には、ＧａＮは直接成長しないので、ＧａＮ層４０５の下の柱状構造体４０４が形成されていた領域は、柱状構造体４０４が分散した空洞層４０６となっている。
【０１１８】
次いで、結晶成長温度から室温まで冷却し、ウエハーを取り出すと、柱状構造４０４が破断しており、ＧａＮ層４０５はＳｉ基板４００から剥離していた（図６(ｅ)）。
【０１１９】
以上の工程で作製されたＧａＮ層４０５はＣ軸方向に成長しており、主面は（０００１）Ｃ面であった。このＧａＮ層４０５はＧａＮ基板として使用される。
【０１２０】
実施例５
図７，図８は実施例５のIII族窒化物半導体基板であるｎ型ＧａＮ基板の作製方法を説明するための図である。
【０１２１】
図７，図８を参照すると、厚さ３００μｍ，直径２インチの（０００１）Ｃ面サファイア基板５００をＭＯＣＶＤ装置にセットし、５５０℃の温度で低温ＧａＮバッファー層５０１を約５０ｎｍの厚さに堆積し、その後、１０５０℃の温度でＧａＮ層５０２を約１μｍの厚さに積層した（図７(ａ)）。
【０１２２】
次いで、ＣＶＤ装置で、ＳｉＯ2膜５０３を約１μｍ堆積した（図７(ｂ)）。しかる後、ＳｉＯ2膜５０３表面にレジストを塗布し、フォトリソグラフィーで基板全面にわたって、開口部５０５の幅１μｍ、繰り返しピッチ４μｍのストライプパターン５０４を形成した（図７(ｃ)）。
【０１２３】
次いで、ストライプパターン５０４をマスクとして、バッファーフッ酸溶液でレジストパターン開口部５０５で露出したＳｉＯ2膜５０３をエッチングし、ＧａＮ層５０２表面を露出させた（図７(ｄ)）。
【０１２４】
次いで、硫酸と過酸化水素水の混合溶液で、レジストパターン５０４を溶解除去した。基板表面には、ＳｉＯ2からなる開口部５０５の幅１μｍ、繰り返しピッチ４μｍのストライプパターンが形成された（図７(ｅ)）。
【０１２５】
次いで、再び基板をＭＯＣＶＤ装置にセットして、露出したＧａＮ層５０２表面にＧａＮ結晶５０６を選択成長し、さらに成長を継続し横方向にも結晶を成長させ、ＳｉＯ2膜５０３上にＧａＮ結晶５０６を広げ、隣接するＧａＮ結晶５０６が合体する前に成長を中断して、基板をＭＯＣＶＤ装置から取り出した（図８(ｆ)）。
【０１２６】
次いで、フッ酸水溶液で、ＳｉＯ2パターン５０３をエッチングした。これにより、サファイア基板５００上のＧａＮ層５０２上には、上部の両側に約１．３μｍのオーバーハングが形成された幅約１μｍのＧａＮの板状構造体５０６が形成された（図８(ｇ)）。
【０１２７】
次いで、基板をＨＶＰＥ装置にセットし、１０５０℃でＧａＮ層５０８を約３００μｍ成長した（図８(ｈ)，(ｉ)）。なお、結晶成長の際に、ｎ型ドーパントとして、Ｓｉをドーピングして成長を行い、ｎ型ＧａＮを成長した。なお、オーバーハングの下のＧａＮ結晶には、原料がガスが供給されにくいので、ＧａＮは成長し難く、板状構造体５０６が形成されていた領域は、空洞５０７が残り、空洞層５０９となっている。
【０１２８】
次いで、結晶成長温度から室温まで冷却し、ウエハーを取り出すと、サファイア基板５００上のＧａＮ層５０２に幅約１μｍのＧａＮの板状構造体５０６が４μｍピッチで形成されている空洞層５０９とその上に約３００μｍのＧａＮ層５０８が形成されていた。このウエハーに外力を加え板状構造体５０６を破断し、ＧａＮ層５０８が基板から分離した（図８(ｊ)）。
【０１２９】
以上の工程で作製したＧａＮ層５０８は、Ｃ軸方向に成長しており、主面は（０００１）Ｃ面であった。また、電気伝導型はｎ型であった。このＧａＮ層５０８はｎ型ＧａＮ基板として使用される。
【０１３０】
実施例６
図９，図１０は本発明の実施例６の半導体レーザを示す図である。なお、図９は斜視図であり、図１０は光出射方向に垂直な面での断面図である。
【０１３１】
図９，図１０に示す実施例６の半導体レーザは、実施例３で作製したｎ型ＧａＮ基板３０９上に積層したIII族窒化物半導体積層構造で作製されている。
【０１３２】
半導体レーザ構造は、Ｓｉをドーピングして低抵抗にしたｎ型ＧａＮ層６１０上に、ｎ型Ａｌ0.2Ｇａ0.8Ｎクラッド層６１１、ｎ型ＧａＮ光ガイド層６１２、Ｉｎ0.05Ｇａ0.95Ｎ／Ｉｎ0.15Ｇａ0.85Ｎ量子井戸活性層６１３、ｐ型ＧａＮ光ガイド層６１４、ｐ型Ａｌ0.2Ｇａ0.8Ｎクラッド層６１５、ｐ型ＧａＮキャップ層６１６から成る積層構造６０００を、ｐ型ＧａＮキャップ層６１６からｐ型Ａｌ0.2Ｇａ0.8Ｎクラッド層６１５の途中までをストライプ状に残してエッチングし、電流狭窄リッジ導波路構造６２０を作製している。この電流狭窄リッジ導波路構造６２０は、ＧａＮ基板の＜１−１００＞方向に沿って形成されている。
【０１３３】
積層構造６０００の表面には、ＳｉＯ2からなる絶縁膜６１７が形成されており、リッジ６２０上の絶縁膜６１７には、開口部が形成されている。この開口部で露出したｐ型ＧａＮキャップ層６１６表面には、ｐ側のオーミック電極６１８が形成されている。また、ｎ型ＧａＮ基板３０９の裏面には、ｎ側のオーミック電極６１９が形成されている。
【０１３４】
また、リッジ６２０と活性層６１３に垂直に光共振器面６００１，６００２が形成されている。ここで、光共振器面６００１，６００２は、ＧａＮ基板の＜１−１００＞方向に沿った電流狭窄リッジ導波路構造６２０に垂直な（１−１００）面をへき開することにより形成されている。
【０１３５】
なお、レーザ構造となる積層構造６０００はＭＯＣＶＤ法によって結晶成長した。また、ｎ側オーミック電極６１９としては、Ｔｉ／Ａｌを蒸着して形成し、ｐ側オーミック電極６１８としては、Ｔａ／Ｔｉ／Ａｕを蒸着して形成した。
【０１３６】
ｐ側のオーミック電極６１８とｎ側のオーミック電極６１９に電流を注入することによって、活性層６１３にキャリアが注入され、発光，光の増幅が起り、光共振器面６００１，６００２からレーザー光６１０１，６１０２が出射される。
【０１３７】
【発明の効果】
以上に説明したように、請求項１乃至請求項６記載の発明によれば、単体、あるいは積層構造を有する第一の基板上に、少なくともその上面が、結晶方位がそろった単結晶である複数の柱状構造体あるいは板状構造体を分散して形成する工程と、個々の柱状構造体あるいは板状構造体の上部から成長した層が前記複数の柱状構造体あるいは板状構造体の間で連結され、少なくとも１層のIII族窒化物半導体層を形成する工程と、前記 III 族窒化物半導体層の結晶成長後の冷却過程で、前記第一の基板と該 III 族窒化物半導体層との熱膨張係数差によって生じる応力により、前記複数の柱状構造体あるいは板状構造体を破断しIII族窒化物半導体層を第一の基板から分離して半導体基板とする工程とを有しているので、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を第一の基板から分離することが可能となり、クラックが無い、大面積のIII族窒化物半導体基板を提供することができる。
【０１３８】
特に、請求項２記載の発明によれば、請求項１記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、第一の基板上のIII族窒化物半導体が直接成長しない領域で囲まれた複数の領域に形成されており、III族窒化物半導体層は、柱状構造体あるいは板状構造体上に選択的に成長したIII族窒化物半導体の結晶成長が続けられることによって、III族窒化物が直接成長しない領域を覆うように成長し、最終的に基板全面にわたって形成されるので（選択成長とIII族窒化物半導体が直接成長しない領域上への横方向の結晶成長とを組み合わせることで）、III族窒化物半導体が直接成長しない領域上に形成された結晶部分の転位密度を著しく減少させ、高品質のIII族窒化物半導体基板を提供することができる。また、選択成長する領域を、柱状構造体あるいは板状構造体が形成された領域としているので、III族窒化物半導体層を第一の基板から容易に分離することができる。従って、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を基板から分離することが可能となり、クラックが無い、低転位密度の大面積のIII族窒化物半導体基板を提供することができる。
【０１３９】
また、請求項４記載の発明によれば、請求項１または請求項２の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、オーバーハング形状（その上面の面積が、これらの構造体のその他の部分の基板に平行な面の断面積よりも大きい形状）であるので、柱状構造体あるいは板状構造体の上面部がひさしとなり、原料ガスが下部に供給されにくくなり、その結果、結晶成長が上部で優先的に起こり、III族窒化物半導体層を成長しても、その下の柱状構造や板状構造が埋め込まれることなく、空洞領域が形成されやすくなる。その結果、III族窒化物半導体層を第一の基板から歩留まり良く分離しやすくなる。従って、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を基板から分離することが可能となり、クラックが無い、低転位密度の大面積のIII族窒化物半導体基板を提供することができる。
【０１４０】
また、請求項５記載の発明によれば、請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、その側面よりも、上面にIII族窒化物半導体が優先的に結晶成長する材料からなり、この場合、結晶成長が柱状構造体あるいは板状構造体の上部で優先的に起るので、III族窒化物半導体層を成長しても、その下の柱状構造や板状構造が埋め込まれることなく、空洞領域が形成されやすくなる。その結果、III族窒化物半導体層を第一の基板から歩留まり良く分離しやすくなる。従って、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を基板から分離することが可能となり、クラックが無い、低転位密度の大面積のIII族窒化物半導体基板を提供することができる。
【０１４１】
また、請求項６記載の発明によれば、請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体の上面は、第一の基板表面よりも、III族窒化物半導体が優先的に結晶成長する材料からなり、この場合、結晶成長が柱状構造体あるいは板状構造体の上部で優先的に起こるので、III族窒化物半導体層を成長しても、その下の柱状構造や板状構造が埋め込まれることなく、空洞領域が形成されやすくなる。その結果、III族窒化物半導体層を第一の基板から歩留まり良く分離しやすくなる。従って、基板を小さく分割する必要がなく、大面積のままIII族窒化物半導体層を基板から分離することが可能となり、クラックが無い、低転位密度の大面積のIII族窒化物半導体基板を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るIII族窒化物の半導体基板の作製工程例を示す図である。
【図２】実施例１のIII族窒化物半導体基板の作製工程を示す図である。
【図３】実施例２のIII族窒化物半導体基板の作製工程を示す図である。
【図４】実施例３のIII族窒化物半導体基板の作製工程を示す図である。
【図５】実施例３のIII族窒化物半導体基板の作製工程を示す図である。
【図６】実施例４のIII族窒化物半導体基板の作製工程を示す図である。。
【図７】実施例５のIII族窒化物半導体基板の作製工程を示す図である。
【図８】実施例５のIII族窒化物半導体基板の作製工程を示す図である。
【図９】実施例６の半導体レーザを示す図（斜視図）である。
【図１０】図９の半導体レーザの光出射方向に垂直な面での断面図である。
【図１１】従来のＧａＮ厚膜基板の作製工程を示す図である。
【図１２】従来の半導体レーザを示す図である。
【符号の説明】
１００，２００，３００，５００ サファイア基板
１０１，３０１，５０１ 低温ＧａＮバッファー層
１０２，３０２，５０２ 高温ＧａＮ層
１０３，３０７，４０２ 円パターン
１０４，２０２，３０９，４０５，５０８ ＧａＮ層
１１０，３０８，４０４ 柱状構造
１２０，２１０，３１０，４０６，５０９ 空洞層
２０１ ＺｎＯウィスカー
３０３，５０３ ＳｉＯ2膜
３０４，５０４ レジストストライプパターン
３０５，５０５ 開口部
３０６ ＳｉＯ2ストライプパターン
４００ （１１１）Ｓｉ基板
４０１ ＡｌＮ層
５０６ ＧａＮの板状構造
５０７ 空洞
６０１，６０４ ＧａＮ層
６０２ 低温で積層したＧａＮ層
６０３ 高温で積層したＧａＮ層
６１０ ｎ型ＧａＮ厚膜
６１１ ｎ型Ａｌ0.2Ｇａ0.8Ｎクラッド層
６１２ ｎ型ＧａＮ光ガイド層
６１３ Ｉｎ0.05Ｇａ0.95Ｎ／Ｉｎ0.15Ｇａ0.85Ｎ量子井戸活性層
６１４ ｐ型ＧａＮ光ガイド層
６１５ ｐ型Ａｌ0.2Ｇａ0.8Ｎクラッド層
６１６ ｐ型ＧａＮキャップ層
６１７ 絶縁膜ＳｉＯ2
６１８ ｐ側のオーミック電極
６１９ ｎ側のオーミック電極
６２０ 電流狭窄リッジ導波路構造
６０００ 半導体レーザ積層構造
６００１，６００２ 光共振器面
６１０１，６１０２ レーザー光
１０００ 第一の基板
１２００ 柱状構造体あるいは板状構造体
１０４０ III族窒化物半導体層
Claims (6)
- 単体、あるいは積層構造を有する第一の基板上に、少なくともその上面が、結晶方位がそろった単結晶である複数の柱状構造体あるいは板状構造体を分散して形成する工程と、
個々の柱状構造体あるいは板状構造体の上部から成長した層が前記複数の柱状構造体あるいは板状構造体の間で連結され、少なくとも１層のIII族窒化物半導体層を形成する工程と、
前記 III 族窒化物半導体層の結晶成長後の冷却過程で、前記第一の基板と該 III 族窒化物半導体層との熱膨張係数差によって生じる応力により、前記複数の柱状構造体あるいは板状構造体を破断しIII族窒化物半導体層を第一の基板から分離して半導体基板とする工程と
を有していることを特徴とする半導体基板の製造方法。 - 請求項１記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、第一の基板上のIII族窒化物半導体が直接成長しない領域で囲まれた複数の領域に形成されており、III族窒化物半導体層は、柱状構造体あるいは板状構造体上に選択的に成長したIII族窒化物半導体の結晶成長が続けられることによって、III族窒化物が直接成長しない領域を覆うように成長し、最終的に基板全面にわたって形成されることを特徴とする半導体基板の製造方法。
- 請求項１または請求項２記載の半導体基板の製造方法において、前記III族窒化物半導体層は、単結晶層として形成されることを特徴とする半導体基板の製造方法。
- 請求項１または請求項２記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、オーバーハング形状であることを特徴とする半導体基板の製造方法。
- 請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体は、その側面よりも、上面にIII族窒化物半導体が優先的に結晶成長する材料からなることを特徴とする半導体基板の製造方法。
- 請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法において、柱状構造体あるいは板状構造体の上面は、第一の基板表面よりも優先的にIII族窒化物半導体が結晶成長する材料からなることを特徴とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000032694A JP4204163B2 (ja) | 2000-02-03 | 2000-02-03 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000032694A JP4204163B2 (ja) | 2000-02-03 | 2000-02-03 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217506A JP2001217506A (ja) | 2001-08-10 |
| JP4204163B2 true JP4204163B2 (ja) | 2009-01-07 |
Family
ID=18557261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000032694A Expired - Fee Related JP4204163B2 (ja) | 2000-02-03 | 2000-02-03 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4204163B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807630A (zh) * | 2017-04-27 | 2018-11-13 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于图形化模板的半导体器件及其制作方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086903A (ja) * | 2001-09-07 | 2003-03-20 | Sony Corp | 半導体発光素子およびその製造方法 |
| US6455340B1 (en) * | 2001-12-21 | 2002-09-24 | Xerox Corporation | Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff |
| KR100664986B1 (ko) | 2004-10-29 | 2007-01-09 | 삼성전기주식회사 | 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법 |
| JP2007048869A (ja) | 2005-08-09 | 2007-02-22 | Sony Corp | ＧａＮ系半導体発光素子の製造方法 |
| JP4757586B2 (ja) * | 2005-09-21 | 2011-08-24 | 浜松ホトニクス株式会社 | 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法 |
| KR101067823B1 (ko) * | 2006-10-18 | 2011-09-27 | 니텍 인코포레이티드 | 자외선 발광 디바이스 및 이를 제조하기 위한 방법 |
| JP2008187044A (ja) * | 2007-01-30 | 2008-08-14 | Rohm Co Ltd | 半導体レーザ |
| GB0702560D0 (en) | 2007-02-09 | 2007-03-21 | Univ Bath | Production of Semiconductor devices |
| JP2008270689A (ja) * | 2007-04-25 | 2008-11-06 | Mitsubishi Chemicals Corp | ＧａＮ系発光ダイオード素子及びその製造方法 |
| JP5118392B2 (ja) * | 2007-06-08 | 2013-01-16 | ローム株式会社 | 半導体発光素子およびその製造方法 |
| TWI407491B (zh) * | 2008-05-09 | 2013-09-01 | Advanced Optoelectronic Tech | 分離半導體及其基板之方法 |
| TW201003981A (en) * | 2008-07-14 | 2010-01-16 | Advanced Optoelectronic Tech | Substrate structure and method of removing the substrate structure |
| JP5199057B2 (ja) * | 2008-12-24 | 2013-05-15 | スタンレー電気株式会社 | 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。 |
| TWI422075B (zh) * | 2009-03-13 | 2014-01-01 | Advanced Optoelectronic Tech | 覆晶式半導體光電元件之結構及其製造方法 |
| JP2011192752A (ja) * | 2010-03-12 | 2011-09-29 | Stanley Electric Co Ltd | 半導体素子の製造方法 |
| JP5437121B2 (ja) * | 2010-03-12 | 2014-03-12 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| JP5334925B2 (ja) * | 2010-07-26 | 2013-11-06 | 株式会社東芝 | 発光素子 |
| JP5885436B2 (ja) * | 2011-09-06 | 2016-03-15 | ローム株式会社 | 発光素子および発光素子パッケージ |
| US8686433B2 (en) | 2011-09-01 | 2014-04-01 | Rohm Co., Ltd. | Light emitting device and light emitting device package |
| JP7133786B2 (ja) * | 2018-10-29 | 2022-09-09 | パナソニックＩｐマネジメント株式会社 | Ｉｉｉ族窒化物半導体およびその製造方法 |
-
2000
- 2000-02-03 JP JP2000032694A patent/JP4204163B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807630A (zh) * | 2017-04-27 | 2018-11-13 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于图形化模板的半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217506A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4204163B2 (ja) | 半導体基板の製造方法 | |
| JP5146481B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置、及び半導体装置の製造方法 | |
| JP3587081B2 (ja) | Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子 | |
| JP3785970B2 (ja) | Ｉｉｉ族窒化物半導体素子の製造方法 | |
| JP4388720B2 (ja) | 半導体発光素子の製造方法 | |
| JP2001181096A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP2001313259A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子 | |
| JP2001267242A (ja) | Ｉｉｉ族窒化物系化合物半導体及びその製造方法 | |
| JP3839580B2 (ja) | 半導体基板の製造方法 | |
| JP4015865B2 (ja) | 半導体装置の製造方法 | |
| JPH11238687A (ja) | 半導体基板および半導体発光素子 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JPH11274082A (ja) | Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置 | |
| JP2001284266A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP2000068609A (ja) | 半導体基板および半導体レーザ | |
| JP2002009003A (ja) | 半導体基板およびその作製方法および発光素子 | |
| JP4255168B2 (ja) | 窒化物半導体の製造方法及び発光素子 | |
| JP2007184644A (ja) | 半導体装置及びその製造方法 | |
| JP3759746B2 (ja) | Ｉｉｉ族窒化物系化合物半導体発光ダイオードの製造方法 | |
| JP4141076B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JP2001267243A (ja) | Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JP2002280308A (ja) | 窒化物半導体の成長方法及びそれを用いた素子 | |
| JP2001257432A (ja) | 半導体基板の作製方法および半導体基板および半導体発光素子 | |
| JP2002094186A (ja) | 半導体積層構造及び発光素子 | |
| WO2023027086A1 (ja) | 半導体デバイスの製造方法および製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080521 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4204163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |