JP2001217506A - 半導体基板およびその作製方法および発光素子 - Google Patents

半導体基板およびその作製方法および発光素子

Info

Publication number
JP2001217506A
JP2001217506A JP2000032694A JP2000032694A JP2001217506A JP 2001217506 A JP2001217506 A JP 2001217506A JP 2000032694 A JP2000032694 A JP 2000032694A JP 2000032694 A JP2000032694 A JP 2000032694A JP 2001217506 A JP2001217506 A JP 2001217506A
Authority
JP
Japan
Prior art keywords
substrate
group iii
iii nitride
nitride semiconductor
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000032694A
Other languages
English (en)
Other versions
JP4204163B2 (ja
Inventor
Hirokazu Iwata
浩和 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2000032694A priority Critical patent/JP4204163B2/ja
Publication of JP2001217506A publication Critical patent/JP2001217506A/ja
Application granted granted Critical
Publication of JP4204163B2 publication Critical patent/JP4204163B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 結晶欠陥の少ない高品質かつ大面積のIII族
窒化物の半導体基板およびその作製方法および発光素子
を提供する。 【解決手段】 単体、あるいは積層構造を有する第一の
基板1000上に、少なくともその上面が、結晶方位が
そろった単結晶である複数の柱状構造体あるいは板状構
造体1200を分散して形成する第1の工程と、個々の
柱状構造体あるいは板状構造体1200の上部で連結さ
れた少なくとも1層のIII族窒化物半導体層1040を
形成する第2の工程と、柱状構造体あるいは板状構造体
1200が分散して成る領域を分離領域として、III族
窒化物半導体層1040を第一の基板1000から分離
し、分離されたIII族窒化物半導体層1040をIII族窒
化物の半導体基板として得る第3の工程とを有してい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板および
その作製方法および発光素子に関する。
【0002】
【従来の技術】従来、青色のLEDは、赤色や緑色のL
EDに比べて輝度が小さく実用化に難点があったが、近
年、一般式InAlGaNで表されるGaN系化合物半
導体において、低温AlNバッファー層、あるいは低温
GaNバッファー層を用いることによる結晶成長技術の
向上と、Mgをドープした低抵抗のp型半導体層が得ら
れたことにより、高輝度青色LEDが実用化され、さら
には、実用化には至らないが室温で連続発振する半導体
レーザが実現された。
【0003】一般に、高品質の半導体層を基板上にエピ
タキシャル成長させる場合には、基板と半導体層の格子
定数や熱膨張係数が同程度である必要がある。しかしな
がら、GaN系半導体については、これらを同時に満足
する基板が現在世の中には存在しない。
【0004】現在、GaNバルク単結晶を作製する試み
がなされているが、いまだに数ミリ程度のものしか得ら
れていないのが実状であり、実用化には程遠い状態であ
る。
【0005】従って、GaN系では、一般に、サファイ
ア,MgAl24スピネル,SiCのようなGaN系半
導体と格子定数や熱膨張係数の大きく異なる異種基板を
用い、結晶成長を行い、レーザ素子を作製している。
【0006】しかるに、異種基板を用いる場合には、結
晶欠陥,光共振器端面形成,電極形成,放熱性という問
題が有り、実用的なレーザ素子を作製することは未だ実
現されていない。
【0007】以下、これらの問題を簡単に説明する。結
晶欠陥に関しては、サファイア,MgAl24スピネ
ル,SiCのようなGaN系半導体とは格子定数や熱膨
張係数の大きく異なる異種基板を用いて結晶成長を行な
うと、格子不整合により導入される転位密度が108
1010cm-2と非常に大きく、また、異種基板とGaN
系半導体との熱膨張係数との違いにより、歪みやクラッ
クが発生するなど、実用的な半導体レーザを作製するの
に必要な品質を有する結晶成長は困難であった。
【0008】また、光共振器端面形成に関しては、異種
基板とGaN系化合物半導体のへき開面は必ずしも一致
しているわけではないので、従来のAlGaAs系等の
レーザのように、へき開法で平行かつ平滑な光共振器端
面を形成することが困難であった。
【0009】従って、GaN系では、ドライエッチング
や、サファイア等の基板を薄く研磨し、基板をへき開す
ることで、GaN系結晶を割るなどの方法で、光共振器
端面を作製している。
【0010】ここで、ドライエッチングを使用する方法
では、作製プロセスにおいて、ドライエッチング用マス
クの形成,ドライエッチング,マスク除去等の工程が必
要とされ、複雑化していた。さらには、GaN系化合物
半導体のドライエッチング技術は未だ確立されていない
ため、形成された共振器ミラーには、縦筋状の凹凸が生
じ、また、テーパー状に形成されるなど、その平滑性,
平行性,垂直性は未だ十分ではなかった。また、ドライ
エッチングで共振器ミラーを形成した場合には、共振器
ミラー端面の前方に基板がテラスとして残るため、この
テラスによって光が反射され、ビーム形状が単峰になら
なかった。
【0011】また、サファイア等の基板を薄く研磨し、
基板をへき開することで、GaN系結晶を割るなどの方
法で、光共振器端面を形成する方法では、GaN系結晶
と基板とのへき開面のずれから、光共振器端面は凹凸が
大きく平滑にはならないので、レーザーのしきい値電流
の増加を招いていた。
【0012】また、電極形成に関しては、一般的に使用
されているサファイア基板が絶縁性であるため、基板裏
面から電極をとることができなかった。そのため、電極
は素子表面に形成されることになり、従来のAlGaA
s系等のレーザーのように基板裏面に電極を形成しダイ
ボンディングするような実装ができず、さらには、電極
のスペースの分だけチップ面積が大きくなるといった問
題もあった。また、n側の電極形成のために、n型層を
露出するためのドライエッチングが必要とされるので、
レーザ素子の作製工程が複雑化していた。
【0013】また、放熱性に関しては、一般的に使用さ
れているサファイア基板の熱伝導性の悪さから、高温動
作あるいは大出力動作では、寿命は極端に短かった。
【0014】以上の問題点を解決するため、低欠陥密度
の高品質GaN厚膜によってGaN基板を作製する技術
が開発されている。
【0015】例えば、特開平10−326912号公
報,特開平10−326751号公報,特開平10−3
12971号公報,特開平11−4048号公報には、
異種基板上にマスクを用いてGaNを選択成長し、さら
に結晶成長を続けることで、マスクを埋め込み、基板全
面に平坦なGaN厚膜を形成する技術が開示されてい
る。
【0016】図11は特開平10−312971号公報
に示されているGaN厚膜基板の作製方法を説明するた
めの図である。
【0017】図11を参照すると、先ず、サファイア等
の異種基板11に、GaN等のIII−V族化合物半導体
膜12を積層し、その上に、SiO2等からなる数μm
幅のマスク14を作製し、GaN等のIII−V族化合物
半導体を選択成長させる成長領域13を形成する(図1
1(a))。
【0018】次いで、成長領域13にGaN等のIII−
V族化合物半導体を選択成長させファセット構造15を
作製する(図11(b))。
【0019】III−V族化合物半導体の成長をさらに続
けると、ファセット15は横方向に成長し、マスク14
上を覆う(図11(c))。
【0020】さらに成長を続けると、隣接するIII−V
族化合物半導体15は合体し、溝が埋まる(図11
(d))。
【0021】さらに成長を続けると、III−V族化合物
半導体15の表面は平坦化し、基板全面に平坦なIII−
V族化合物半導体厚膜が形成される(図11(e))。
【0022】上述の各公報に示されている技術によれ
ば、異種基板上に選択成長した部分の結晶層には、基板
界面で発生した貫通転位の密度が高いが、マスク上を横
方向にラテラル成長した部分では貫通転位の密度は激減
し高品質の結晶となっている。さらに、この上に選択成
長とラテラル成長を繰り返すことで、ウエハー全面で、
転位の少ない高品質のGaN厚膜が形成することが出来
る。また、この技術によれば、100μm以上の厚いG
aNを成長しても、熱膨張係数差に起因するクラックが
入らないので、異種基板を除去しても基板として利用で
きる厚さのGaN厚膜を成長することが出来る。
【0023】そして、上述の各公報の技術では、光共振
器端面,電極形成,放熱性の問題の解決のため、最終的
に、異種基板とマスクを除去し、GaN基板を形成して
いる。異種基板とマスク材料の除去は、研磨あるいは熱
衝撃を利用する方法によっている。
【0024】特開平10−312971号公報,特開平
11−4048号公報には、異種基板とマスク材料を除
去したGaN基板上に、レーザ構造を積層して作製した
GaN系半導体レーザが開示されている。
【0025】図12は特開平11−4048号公報に示
されている半導体レーザを示す図である。図12におい
て、窒化物半導体基板(GaN基板)40は、図11に
示した工程と同様に、サファイア基板上に、選択成長マ
スクを介して、SiをドープしたGaNを厚く成長した
後、サファイア基板,選択成長マスクを研磨して除去
し、SiドープGaN基板のみとし、作製している。
【0026】そして、図12の半導体レーザでは、この
GaN基板40の上に、レーザ構造となる窒化物半導体
層を成長させている。レーザの積層構造は、n型GaN
からなる第2のバッファー層41、n型In0.1Ga0.9
Nからなるクラック防止層42、n型Al0.2Ga0.8
/GaN超格子からなるn側クラッド層43、n型Ga
Nからなるn側光ガイド層44、In0.05Ga0.95N/
In0.2Ga0.8N多重量子井戸構造の活性層45、p型
Al0.3Ga0.7Nからなるp側キャップ層46、p型G
aNからなるp側光ガイド層47、p型Al0.2Ga0.8
N/GaN超格子からなるp側クラッド層48、p型G
aNからなるp側コンタクト層49を順次積層して形成
されている。
【0027】そして、p側コンタクト層49,p側クラ
ッド層48の一部をドライエッチングして、幅4μmの
リッジストライプを形成する。リッジストライプを形成
する位置は、選択成長マスクがあった直上の結晶部分で
ある。この位置合わせは、サファイア基板と選択成長マ
スクが除去されているため、窒化物半導体素子成長前に
起点となる目印をGaN基板側に入れて行っている。リ
ッジストライプ上にはNi/Auからなるp側電極51
が形成され、n型GaN基板の裏面には、Ti/Alか
らなるn側電極53が形成されている。そして、レーザ
ー共振器端面は、n型GaN基板のM面をへき開するこ
とで形成されている。
【0028】その他のGaN厚膜基板の作製技術として
は、例えば特開平7−202265号公報、特開平7−
165498号公報に示されている技術が知られてお
り、この技術は、サファイア基板の上にZnOよりなる
バッファ層を形成し、その上にGaN系半導体を成長さ
せた後、バッファ層を溶解除去し、基板とGaN系半導
体を分離して作製するものである。
【0029】また、特開平10−229218号公報に
は、第1の基板上にGaN系半導体が形成された第1の
ウエハーと第2の基板上にGaN系半導体が形成された
第2のウエハーとを用意し、前記第1と第2のウエハー
とをそれぞれのGaN系半導体同士が密着するようにし
て接着した後、第1の基板と第2の基板とを研磨除去す
る方法が示されている。
【0030】
【発明が解決しようとする課題】上述したように、低温
バッファー層の技術や、選択成長とラテラル成長の組み
合わせによる低欠陥基板の作製技術により、サファイア
等の異種基板上への高品質GaN系化合物半導体の結晶
成長が可能となり、GaN系半導体レーザの室温近傍で
の低出力動作時の長寿命化が図られている。さらには、
GaN基板が作製され、この基板を用いることによりG
aN系半導体レーザの特性の改善が見込まれつつある。
【0031】しかしながら、工業的に実用できる大面
積,高品質のGaN基板は、未だ実現されていないのが
実状である。その結果、高出力動作する実用的なレーザ
ーも未だ実現されていない。
【0032】また、特開平10−326912号公報、
特開平10−326751号公報、特開平10−312
971号公報、特開平11−4048号公報に示されて
いるGaN基板の作製方法では、厚いGaNを成長して
もクラックは発生しないが、GaNと異種基板との熱膨
張係数差により、ウエハーに反りが生じる。このため、
直径2インチ程度の異種基板を全面均一に研磨すること
は困難であり、たとえ、直径2インチ程度の基板上に高
品質のGaN厚膜を成長しても、異種基板研磨のために
は、10mm程度に分割する必要が有り、大型のGaN
基板は作製できなかった。すなわち、従来のような基板
の研磨除去の方法では、大面積のGaN基板を作製する
ことは困難である。また、この反りのために、異種基板
研磨の過程でGaN層に欠陥が導入されるなどして、結
晶性が悪くなり、その上に作製した半導体レーザのしき
い電流密度が増加するなど、半導体レーザの特性は必ず
しも良いものではない。
【0033】また、第1と第2のウエハーとをそれぞれ
のGaN系半導体同士が密着するようにして接着した
後、第1の基板と第2の基板とを除去する特開平10−
229218号公報に示されている方法では、基板とG
aN系半導体との熱膨張係数の違いによって、GaNを
厚く成長するとウエハーが反るため、大面積のウエハー
では、ウエハー全面でGaN系半導体同士が完全に密着
しないこともある。また、密着の過程でクラックが入る
場合もある。さらに、第1の基板と第2の基板を研磨除
去するため、1枚のGaN基板を作製するのに2枚の高
価な基板を使うことになり高コストになるなどの問題も
ある。
【0034】また、基板の研磨除去を要しないGaN基
板を作製する特開平7−202265号公報、特開平7
−165498号公報に示されている技術では、薄膜の
ZnOよりなるバッファ層を溶解除去するのに非常に長
時間を要し、実用化は難しい。
【0035】一方、熱衝撃を利用して異種基板を分離す
る方法においても、熱衝撃による欠陥の導入の問題は研
磨の場合と同様であり、高品質のGaN基板を作製する
ことは困難である。
【0036】本発明は、これら従来のGaN系半導体基
板の作製方法の問題点を解決し、結晶欠陥の少ない高品
質かつ大面積のIII族窒化物の半導体基板およびその作
製方法および発光素子を提供することを目的としてい
る。
【0037】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、単体、あるいは積層構造を
有する第一の基板上に、少なくともその上面が、結晶方
位がそろった単結晶である複数の柱状構造体あるいは板
状構造体を分散して形成する工程と、個々の柱状構造体
あるいは板状構造体の上部で連結された少なくとも1層
のIII族窒化物半導体層を形成する工程と、柱状構造体
あるいは板状構造体が分散してなる領域を分離領域とし
て、III族窒化物半導体層を第一の基板から分離して半
導体基板とする工程とを有していることを特徴としてい
る。
【0038】また、請求項2記載の発明は、請求項1記
載の半導体基板の作製方法において、柱状構造体あるい
は板状構造体は、第一の基板上のIII族窒化物半導体が
直接成長しない領域で囲まれた複数の領域に形成されて
おり、III族窒化物半導体層は、柱状構造体あるいは板
状構造体上に選択的に成長したIII族窒化物半導体の結
晶成長が続けられることによって、III族窒化物が直接
成長しない領域を覆うように成長し、最終的に基板全面
にわたって形成されることを特徴としている。
【0039】また、請求項3記載の発明は、請求項1ま
たは請求項2記載の半導体基板の作製方法において、前
記III族窒化物半導体層は、単結晶層として形成される
ことを特徴としている。
【0040】また、請求項4記載の発明は、請求項1ま
たは請求項2記載の半導体基板の作製方法において、柱
状構造体あるいは板状構造体は、オーバーハング形状で
あることを特徴としている。
【0041】また、請求項5記載の発明は、請求項1乃
至請求項4のいずれか一項に記載の半導体基板の作製方
法において、柱状構造体あるいは板状構造体は、その側
面よりも、上面にIII族窒化物半導体が優先的に結晶成
長する材料からなることを特徴としている。
【0042】また、請求項6記載の発明は、請求項1乃
至請求項4のいずれか一項に記載の半導体基板の作製方
法において、柱状構造体あるいは板状構造体の上面は、
第一の基板表面よりも優先的にIII族窒化物半導体が結
晶成長する材料からなることを特徴としている。
【0043】また、請求項7記載の発明は、請求項1乃
至請求項6のいずれか一項に記載の作製方法で作製され
たIII族窒化物の半導体基板である。
【0044】また、請求項8記載の発明は、請求項7記
載の半導体基板において、主面が、C面あるいはm面で
あることを特徴としている。
【0045】また、請求項9記載の発明は、請求項7ま
たは請求項8記載のIII族窒化物の半導体基板上にIII族
窒化物半導体積層構造が形成されて構成された発光素子
である。
【0046】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は本発明に係るIII族窒化物の
半導体基板の作製工程例を示す図である。図1を参照す
ると、この作製工程例では、単体、あるいは積層構造を
有する第一の基板1000上に、少なくともその上面
が、結晶方位がそろった単結晶である複数の柱状構造体
あるいは板状構造体1200を分散して形成する第1の
工程(図1(a))と、個々の柱状構造体あるいは板状構
造体1200の上部で連結された少なくとも1層のIII
族窒化物半導体層1040を形成する第2の工程(図1
(b))と、柱状構造体あるいは板状構造体1200が分
散して成る領域を分離領域として、III族窒化物半導体
層1040を第一の基板1000から分離し、分離され
たIII族窒化物半導体層1040をIII族窒化物の半導体
基板として得る第3の工程(図1(c))とを有してい
る。
【0047】ここで、第一の基板1000は、単結晶、
多結晶、非晶質のいずれでも良い。また、その材質は、
III族窒化物半導体を結晶成長する条件で安定であるも
のであれば、酸化物,化合物半導体,金属,窒化物など
の任意のもので良い。
【0048】また、柱状構造体あるいは板状構造体12
00は、少なくともその上面が、第一の基板1000上
に形成された柱状構造体あるいは板状構造体で結晶方位
がそろった単結晶であれば良く、上面以外の部分は、単
結晶、多結晶、非晶質であっても差し支えない。また、
上面およびその他の部分の材質もIII族窒化物半導体を
結晶成長する条件で安定であり、結晶成長に使用可能な
ものであれば、酸化物,化合物半導体,金属,窒化物な
どの任意のもので良い。
【0049】また、柱状構造体あるいは板状構造体12
00の寸法、および基板1000内での柱状構造体ある
いは板状構造体1200の面内密度は、後の工程でこの
上に形成されるIII族窒化物半導体層1040と第一の
基板1000とをこの領域で分離できる程度のものに適
宜選ばれる。
【0050】柱状構造体あるいは板状構造体1200の
作製方法に関しては特に限定されるものではなく、使用
する基板や材料によって適宜決めることができる。柱状
構造体あるいは板状構造体1200は、例えば次のよう
な方法で容易に形成することができる。
【0051】すなわち、第1の例として、単結晶基板上
にエピタキシャル成長させたIII族窒化物半導体層をエ
ッチングでパターニングして作製することができる。ま
た、第2の例として、III族窒化物半導体層表面に選択
成長用のマスクを形成して選択成長によって作製するこ
とができる。また、第3の例として、単結晶基板上に島
状に柱状構造をエピタキシャル成長させて形成すること
ができる。また、第4の例として、単結晶基板をエッチ
ングでパターニングして作製することができる。
【0052】また、柱状構造体あるいは板状構造体12
00の上部で連結され形成されるIII族窒化物半導体層
1040は、Ga,Al,Inのうち少なくとも一つの
元素を含む窒化物半導体の単結晶層として形成される。
III族窒化物半導体層1040の電気伝導型は、n型、
p型、絶縁型のいずれであっても良い。また、III族窒
化物半導体層1040は、複数のIII族窒化物半導体層
の積層構造であっても良く、各層の組成や、電気伝導
型、層厚は特に限定されるものではない。例えば、III
族窒化物半導体層の積層構造として、p−n接合を有す
る発光素子の構造を形成しても良い。
【0053】III族窒化物半導体層1040の形成は、
柱状構造体あるいは板状構造体1200の上にIII族窒
化物半導体を結晶成長することで行う。
【0054】この結晶成長では、まず個々の柱状構造体
あるいは板状構造体1200の単結晶表面上に、III族
窒化物半導体が結晶成長する。そして、さらに結晶成長
を続けると、結晶が大きくなり、隣接するIII族窒化物
半導体結晶同士が合体し、最終的に、基板全面に柱状構
造体あるいは板状構造体1200の上部で連結された単
結晶のIII族窒化物半導体層1040が形成される。そ
して、III族窒化物半導体層1040の下には、柱状構
造体あるいは板状構造体1200が分散して形成された
空洞層が形成される。
【0055】III族窒化物半導体層1040の結晶成長
の方法は限定されるものではないが、厚い結晶層を成長
するためには、結晶成長速度の速いHVPE法やMOC
VD法が望ましい。また、III族窒化物半導体層104
0の結晶構造や主面の面方位は、柱状構造体あるいは板
状構造体1200の上面の単結晶部の材質や結晶構造,
面方位に依存しており、これを制御することによって、
所望の結晶構造や面方位のIII族窒化物半導体層104
0を作製できる。
【0056】例えば、柱状構造体あるいは板状構造体1
200の上面の単結晶部の結晶構造を立方晶にし、主面
を(100)面等にすることで、立方晶のIII族窒化物
半導体を作製できる。また、立方晶の(111)面や六
方晶にすれば、六方晶のIII族窒化物半導体を作製でき
る。
【0057】また、III族窒化物半導体層1040の面
方位は、柱状構造体あるいは板状構造体1200の上面
を、例えば、6H−SiCのC面,ZnOのC面,III
族窒化物のC面,サファイアのC面,あるいはサファイ
アのa面とすれば、C面のIII族窒化物半導体層が形成
され、また、柱状構造体あるいは板状構造体1200の
上面を、6H−SiCのm面とすれば、m面のIII族窒
化物半導体層が形成され、また、柱状構造体あるいは板
状構造体1200の上面を、サファイアR面とすれば、
a面が主面となるIII族窒化物半導体層が形成される。
【0058】また、柱状構造体あるいは板状構造体12
00が分散してなる領域を分離領域として、III族窒化
物半導体層1040を第一の基板1000から分離する
分離方法は特に限定されないが、最も簡便なのは、構造
体基板に外力を加えて分離する方法である。すなわち、
III族窒化物半導体層1040と第一の基板1000と
は柱状構造体あるいは板状構造体1200の上部で連結
されているだけで、その他の部分は、空洞である。その
ため、所定の外力を加えることで、柱状構造体あるいは
板状構造体1200を破砕することができる。この外力
としては、結晶成長後の冷却過程で、第一の基板100
0とIII族窒化物半導体層1040との熱膨張係数差に
よって生じる応力を利用することもできる。この場合、
結晶成長後の冷却過程で生ずる第一の基板1000とII
I族窒化物半導体層1040との熱膨張係数差によって
発生する応力で、III族窒化物半導体層1040や第一
の基板1000にクラックが発生する前に、柱状構造体
あるいは板状構造体1200が容易に破壊され、その結
果、結晶成長されたIII族窒化物半導体層1040はク
ラックが発生することなく、冷却段階で第一の基板10
00から容易に分離される。
【0059】その他の分離方法としては、柱状構造体あ
るいは板状構造体1200をエッチングすることによる
リフトオフがある。このリフトオフの方法では、第一の
基板1000とIII族窒化物半導体層1040との間に
は空洞があるので、エッチング溶液やエッチングガスが
容易に進入し、柱状構造体あるいは板状構造体1200
を容易にエッチングすることができ、これにより、III
族窒化物半導体層1040を第一の基板1000から分
離することができる。
【0060】また、柱状構造体あるいは板状構造体12
00が熱分解するものであれば、熱処理によっても、柱
状構造体あるいは板状構造体1200を分解除去でき、
これにより、III族窒化物半導体層1040を第一の基
板1000から分離することができる。
【0061】以上のように、本発明のIII族窒化物半導
体基板の作製方法では、III族窒化物半導体層1040
は第一の基板1000とは柱状構造体あるいは板状構造
体1200で連結されているだけで、その他の部分は空
洞であり、これにより、III族窒化物半導体層1040
を第一の基板1000から容易に分離することができ
る。
【0062】このように、本発明の作製方法を使用すれ
ば、基板を小さく分割する必要がなく、大面積のままII
I族窒化物半導体層1040を第一の基板1000から
分離することが可能となり、クラックが無い、大面積の
III族窒化物半導体基板(すなわち、III族窒化物半導体
層1040)を得ることができる。
【0063】なお、上述したIII族窒化物半導体基板の
作製方法において、第一の基板1000上のIII族窒化
物半導体が直接成長しない領域で囲まれた複数の領域に
柱状構造体あるいは板状構造体1200を形成し、III
族窒化物半導体層1040は、柱状構造体あるいは板状
構造体1200上に選択的に成長したIII族窒化物半導
体の結晶成長が続けられることによって、III族窒化物
が直接成長しない領域を覆うように成長し、最終的に基
板全面にわたって形成されるように作製することもでき
る。
【0064】ここで、III族窒化物半導体が直接成長し
ない領域とは、III族窒化物半導体結晶の核発生が起ら
ないか、核が発生してもすぐに再蒸発してしまい、結晶
成長が進まない領域のことを意味する。
【0065】また、III族窒化物半導体が直接成長しな
い領域の形成は、柱状構造体あるいは板状構造体120
0を形成する前、あるいは、柱状構造体あるいは板状構
造体1200を形成した後のいずれで行っても良い。
【0066】III族窒化物半導体が直接成長しない領域
の形成工程の例としては、例えば、Si基板上に、Al
N単結晶,SiO2を順次に堆積し、SiO2をパターニ
ングして、AlNが露出した領域とSiO2で覆われた
領域を形成する。SiO2上には、III族窒化物半導体
(例えばGaN)は直接成長しないので、この領域がII
I族窒化物半導体(例えばGaN)が直接成長しない領
域になる。その後、SiO 2上をマスクで覆い、AlN
が露出した領域には複数の微少な円形パターンのマスク
を形成してドライエッチングを行い、AlNが露出した
領域にのみ、柱状構造体あるいは板状構造体1200を
形成する。柱状構造体あるいは板状構造体1200の上
部は単結晶AlNとなる。最後にマスクを除去して、S
iO2で覆われた領域とAlNが上面となる柱状構造体
あるいは板状構造体1200が形成された領域が形成さ
れる。このようにして、柱状構造体あるいは板状構造体
1200が形成された領域とSiO2で覆われたIII族窒
化物半導体が直接成長しない領域とを形成することがで
きる。
【0067】なお、柱状構造体あるいは板状構造体12
00が形成される領域とIII族窒化物半導体が直接成長
しない領域の形状,面積比は特に限定するものではない
が、高品質のIII族窒化物半導体の結晶成長と素子作製
という本発明の目的から、選択成長する領域はできるだ
け小さくし、III族窒化物半導体が直接成長しない領域
を大きくすることが望ましい。
【0068】このような作製方法では、柱状構造体ある
いは板状構造体1200が形成された領域とIII族窒化
物半導体が直接成長しない領域が形成された基板上にII
I族窒化物半導体の結晶成長を行うと、III族窒化物半導
体は、柱状構造体あるいは板状構造体1200の上部に
優先的に成長する。そして、個々の柱状構造体あるいは
板状構造体1200の単結晶表面上に、結晶成長したII
I族窒化物半導体結晶が大きく成長して、隣接するIII族
窒化物半導体結晶同士が合体し、柱状構造体あるいは板
状構造体1200が形成された領域で一つになる。この
状態ではIII族窒化物半導体結晶は柱状構造体あるいは
板状構造体1200の上部で連結されており、従って、
III族窒化物半導体結晶の下は柱状構造体あるいは板状
構造体1200が分散した空洞層となっている。
【0069】さらに、III族窒化物半導体の結晶成長を
継続すると、周辺のIII族窒化物半導体が直接結晶成長
しない領域上を、III族窒化物半導体の結晶が横方向に
ラテラル成長し、隣接したIII族窒化物半導体結晶同士
が合体する。さらに結晶成長を継続すると、表面が平坦
化し、単結晶のIII族窒化物半導体層1040が基板全
面に積層する。このようにして、単結晶のIII族窒化物
半導体層1040を基板全面に積層することができる。
【0070】なお、この工程で、隣接したIII族窒化物
半導体結晶同士が合体した後、あるいは、表面を平坦化
した後に、その上に別の組成のIII族窒化物半導体を結
晶成長し、積層構造を形成しても良い。例えば、GaN
を選択成長し、結晶成長を継続し表面を平坦化した後
に、その上にAlGaNを成長しても良い。これによ
り、積層構造として、例えば、p−n接合を有する発光
素子の構造を形成することもできる。
【0071】すなわち、III族窒化物半導体が選択成長
した領域は、従来の異種基板上に成長したGaN結晶と
同様に転位密度が高いが、そこから横方向に成長した結
晶部分、すなわち、選択成長領域の周囲のIII族窒化物
半導体が直接成長しない領域上に形成された結晶部分で
は、転位密度は著しく減少する。従って、この領域上に
発光素子の積層構造を結晶成長することによって、転位
の少ない高品質の結晶を例えば発光素子に使用すること
ができる。
【0072】また、結晶成長されるIII族窒化物半導体
層1040の厚さは、最終的に、III族窒化物半導体基
板として利用できるだけの厚さであれば良い。また、II
I族窒化物半導体層1040の結晶成長の際に、n型ド
ーパントやp型ドーパント材料をドーピングして、n型
あるいはp型あるいは絶縁型といった電気伝導型を制御
することも可能である。
【0073】また、上述したIII族窒化物半導体基板の
作製方法において、柱状構造体あるいは板状構造体12
00を、オーバーハング形状(その上面の面積が、これ
らの構造体のその他の部分の基板に平行な面での断面積
よりも大きい形状)にすることもできる。
【0074】柱状構造体あるいは板状構造体1200を
オーバーハング形状にする場合には、上部がひさしとな
り、原料ガスが下部に供給されにくくなる。その結果、
結晶成長が上部で優先的に起るので、柱状構造体や板状
構造体1200が埋め込まれることなくIII族窒化物半
導体層1040が成長し、III族窒化物半導体層104
0の下に空洞領域が形成されやすくなる。そして、III
族窒化物半導体層1040を第一の基板1000から分
離しやすくなる。
【0075】オーバーハング形状の柱状構造体あるいは
板状構造体1200は、例えば、次のようにして作製で
きる。すなわち、第1の例として、柱状構造体あるいは
板状構造体1200をエッチング速度の異なる2層構造
で形成し、下部層をエッチング速度の速い層にすること
で、アンダーカットを形成し、オーバーハング形状の柱
状構造体あるいは板状構造体1200を作製できる。ま
た、第2の例として、ビームの発散角の大きなドライエ
ッチング装置でエッチングを行い、エッチングによって
構造体の上部の面積が大きくなるようにテーパーをつけ
ることで、オーバーハング形状の柱状構造体あるいは板
状構造体1200を作製できる。また、第3の例とし
て、選択成長マスクを使用して選択成長し、さらにそこ
から、選択成長マスク上にも横方向に成長させてオーバ
ーハングさせた後、マスクを除去することで、オーバー
ハング形状の柱状構造体あるいは板状構造体1200を
作製できる。
【0076】また、上述したIII族窒化物半導体基板の
作製方法において、柱状構造体あるいは板状構造体12
00を、その側面よりも上面にIII族窒化物半導体が優
先的に結晶成長する材料により形成することができる。
【0077】柱状構造体あるいは板状構造体1200
を、その側面よりも上面にIII族窒化物半導体が優先的
に結晶成長する材料とすることで、III族窒化物半導体
の結晶成長が柱状構造体あるいは板状構造体1200の
上部で優先的に起こり、その結果、柱状構造体や板状構
造体1200が埋め込まれることなくIII族窒化物半導
体層1040が成長し、III族窒化物半導体層1040
の下に空洞領域が形成され易くなる。これにより、III
族窒化物半導体層1040を第一の基板1000から分
離し易くなる。
【0078】このような柱状構造体あるいは板状構造体
1200は、例えば、次のような仕方で作製することが
できる。すなわち、第1の例として、柱状構造体あるい
は板状構造体1200をIII族窒化物半導体の結晶核発
生密度の異なる2層構造で形成し、上層を結晶核発生が
優先的に起る層とすることで、柱状構造体あるいは板状
構造体1200を作製できる。また、第2の例として、
柱状構造体あるいは板状構造体1200の側面をIII族
窒化物半導体が核発生し難い材料で覆うことにより、柱
状構造体あるいは板状構造体1200を作製できる。
【0079】また、上述したIII族窒化物半導体基板の
作製方法において、柱状構造体あるいは板状構造体12
00の上面を、第一の基板1000の表面よりも、III
族窒化物半導体が優先的に結晶成長する材料とすること
もできる。
【0080】柱状構造体あるいは板状構造体1200の
上面を、第一の基板1000の表面よりもIII族窒化物
半導体が優先的に結晶成長する材料とすることで、III
族窒化物半導体の結晶成長が柱状構造体あるいは板状構
造体1200の上部で優先的に起こり、その結果、柱状
構造体や板状構造体1200が埋め込まれることなくII
I族窒化物半導体層1040が成長し、III族窒化物半導
体層1040の下に空洞領域が形成され易くなる。これ
により、III族窒化物半導体層1040を第一の基板1
000から分離し易くなる。
【0081】このような柱状構造体あるいは板状構造体
1200は、例えば、次のような仕方で作製することが
できる。すなわち、第1の例として、第一の基板100
0の表面を、III族窒化物半導体が核発生しにくい材料
で形成し、その上にIII族窒化物半導体が核発生しやす
い材料で、柱状構造体あるいは板状構造体1200を形
成することができる。また、第2の例として、第一の基
板1000の表面をIII族窒化物半導体が核発生し難い
材料で覆うことによって、上記のような柱状構造体ある
いは板状構造体1200を形成することができる。
【0082】本発明のIII族窒化物の半導体基板は、上
述した各作製方法のいずれかによって作製される。すな
わち、III族窒化物半導体層1040を第一の基板10
00から分離して得ることができる。そして、本発明の
III族窒化物の半導体基板は、Ga,Al,Inのうち
少なくとも一つの元素を含む窒化物半導体の単結晶とし
て形成される。
【0083】また、本発明のIII族窒化物の半導体基板
の電気伝導型は、n型,p型,絶縁型のいずれであって
も良い。また、複数のIII族窒化物半導体層の積層構造
であっても良く、この場合、積層構造の各層の組成や電
気伝導型、層厚は、特に限定されるものではない。例え
ば、この積層構造として、p−n接合を有する発光素子
の構造が形成されていても良い。
【0084】上述の例では、III族窒化物の半導体基板
は、主面が、C面あるいはm面となっているが、本発明
のIII族窒化物の半導体基板の主面の面方位も特に限定
されるものではない。
【0085】また、第一の基板1000上のIII族窒化
物半導体が直接成長しない領域で囲まれた複数の領域に
柱状構造体あるいは板状構造体1200を形成し、柱状
構造体あるいは板状構造体1200上に選択的に成長し
たIII族窒化物半導体の結晶成長が続けられることによ
ってIII族窒化物が直接成長しない領域を覆うように成
長し最終的に基板全面にわたって形成されるように作製
された本発明の半導体基板は、III族窒化物半導体結晶
が直接成長しない領域上をラテラル成長した部分では柱
状構造体や板状構造体1200上に選択成長した領域に
比べて転位密度が著しく減少しており、半導体基板内に
低転位密度の結晶性の良い領域が含まれている。これに
より、本発明のIII族窒化物半導体基板上に、III族窒化
物半導体積層構造からなるIII族窒化物半導体発光素子
を作製する場合、良質のIII族窒化物半導体発光素子を
提供することができる。
【0086】なお、本発明の発光素子としては、発光ダ
イオード,半導体レーザ,スーパールミネッセントダイ
オード等、任意の発光素子を提供できる。すなわち、発
光素子のp型,n型層に対応した電極に電流が印加され
るときに、p−n接合に電流が注入され、キャリアの再
結合によって、発光するものであれば良い。また、発光
素子の構造に関しても、特に限定するものではなく、発
光素子を構成する積層構造が、III族窒化物半導体積層
構造からなり、少なくとも1つのp−n接合を有し、こ
のp−n接合に電流が注入され、キャリアの再結合によ
って発光する構造であれば、ホモ接合,シングルヘテロ
接合,ダブルヘテロ接合,量子井戸構造,多重量子井戸
構造等、任意の構造のものにすることができる。
【0087】
【実施例】以下、本発明の実施例について説明する。
【0088】実施例1 図2は実施例1のIII族窒化物半導体基板であるGaN
基板の作製方法を説明するための図である。
【0089】図2を参照すると、厚さ300μm,直径
2インチの(0001)C面サファイア基板100上
に、MOCVD法により、550℃の温度で低温GaN
バッファー層101を約50nmの厚さに堆積し、さら
に、その上に、1050℃の温度で高温GaN層102
を約1μmの厚さに積層した。そして、レジストで基板
全面にわたって、直径1μmの円パターン103を2μ
mピッチで形成した(図2(a))。
【0090】次いで、円パターン103をマスクとし
て、ドライエッチングを行い、サファイア基板100に
到達するまで、GaN層102と低温GaNバッファー
層101をエッチングした(図2(b))。
【0091】次いで、硫酸と過酸化水素水の混合溶液
で、レジストマスク103を溶解除去した(図2(c))。
これにより、サファイア基板100上には、直径1μ
m,高さ約1μmの柱状構造110が2μmピッチで形
成されている。
【0092】次いで、基板をHVPE装置にセットし、
1050℃の温度でGaN層104を約300μmの厚
さに成長した(図2(d))。サファイア表面とGaN表面
とでは、GaNはGaN表面に優先的に成長するので、
GaN層104は柱状構造110の上に成長する。Ga
N層104の下の柱状構造110が形成されていた領域
は、柱状構造体110が分散した空洞層120となって
いる。
【0093】このようにして、GaN層104を結晶成
長後、室温まで冷却し、ウエハーを取り出すと、柱状構
造110が破断しており、GaN層104はサファイア
基板100から剥離していた(図2(e))。
【0094】以上の工程で作製されたGaN層104
は、C軸方向に成長しており、主面は(0001)C面
であった。このGaN層104は、GaN基板として使
用される。
【0095】実施例2 図3は実施例2のIII族窒化物半導体基板であるGaN
基板の作製方法を説明するための図である。
【0096】図3を参照すると、厚さ300μm,直径
2インチの(0001)C面サファイア基板200上
に、Zn(C572)2を原料として550℃の温度で直
径約1.5μmのZnOウィスカー201をエピタキシ
ャル成長する(図3(a))。
【0097】次いで、サファイア基板200をHVPE
装置にセットし、1050℃の温度でGaN層202を
ZnOウィスカー201上に約300μmの厚さに成長
した(図3(b))。ここで、GaN層202はZnOウィ
スカー201上に成長し、GaN層202の下のZnO
ウィスカー201が形成されていた領域は、空洞層21
0となっている。
【0098】このようにして、GaN層202を結晶成
長後、室温まで冷却し、ウエハーを取り出すと、ZnO
ウィスカー201は破断しており、GaN層202はサ
ファイア基板200から剥離していた(図3(c))。
【0099】以上の工程で作製されたGaN層202
は、C軸方向に成長しており、主面は(0001)C面
であった。このGaN層202は、GaN基板として使
用される。
【0100】実施例3
【0101】図4,図5は実施例3のIII族窒化物半導
体基板であるn型GaN基板の作製方法を説明するため
の図である。
【0102】図4,図5を参照すると、厚さ300μ
m,直径2インチの(0001)C面サファイア基板3
00をMOCVD装置にセットし、550℃の温度で低
温GaNバッファー層301を約50nmの厚さに堆積
し、さらにその上に、1050℃の温度でGaN層30
2を約1μmの厚さに積層し、その後、CVD装置で、
SiO2膜303を約200nmの厚さに堆積した(図4
(a))。
【0103】次いで、SiO2膜303表面にレジスト
を塗布し、フォトリソグラフィーで基板全面にわたっ
て、開口部305の幅10μm、繰り返しピッチ30μ
mのストライプパターン304を形成した(図4(b))。
【0104】次いで、ストライプパターン304をマス
クとして、バッファーフッ酸溶液でストライプパターン
の開口部305で露出したSiO2膜303をエッチン
グし、GaN層302表面を露出させた(図4(c))。
【0105】次いで、硫酸と過酸化水素水の混合溶液
で、レジストマスク304を溶解除去した。GaN層3
02上には、SiO2からなる開口部の幅10μm、繰
り返しピッチ30μmのストライプパターン306が形
成された(図4(d))。
【0106】次いで、再度レジストを塗布し、フォトリ
ソグラフィーで、露出したGaN層302表面に直径が
約1μmの円形パターン307を繰り返しピッチ2μm
で複数形成し、ストライプパターン306の表面をレジ
ストで覆った(図4(e))。
【0107】次いで、円パターン307をマスクとし
て、ドライエッチングを行い、サファイア基板300に
到達するまでGaN層302と低温GaNバッファー層
301をエッチングした(図4(f))。
【0108】次いで、硫酸と過酸化水素水の混合溶液
で、レジストマスク307を溶解除去した。これによ
り、開口部305の領域に、高さ約1μmの柱状構造体
308が作製された(図5(g))。
【0109】次いで、基板をHVPE装置にセットし、
1050℃の温度でGaN層309を約300μmの厚
さに成長した(図5(h),(i),(j))。
【0110】なお、結晶成長の際に、n型ドーパントと
して、Siをドーピングして成長を行い、n型GaNを
成長した。結晶成長は、まず、柱状構造体308の上面
のGaN表面に選択成長が起り、次いで、柱状構造が形
成されている領域表面がGaN結晶309で覆われ(図
5(h))、さらに結晶成長を続けると、GaN結晶30
9は横方向にも成長し、SiO2上に広がりはじめる。
そして、柱状構造体308が形成されている領域から成
長した隣接したGaN結晶309同士が合体し、基板表
面をGaN結晶309が覆い(図5(i))、最終的に厚
さ約300μmのGaN単結晶厚膜309が成長した
(図5(j))。なお、GaN単結晶厚膜309の下の柱
状構造体308が形成されていた領域は、柱状構造体3
08が分散した空洞層310となっている。
【0111】しかる後、結晶成長温度から室温まで冷却
し、ウエハーを取り出すと、柱状構造308が破断して
おり、GaN層309はサファイア基板300から剥離
していた(図5(k))。
【0112】以上の工程で作製されたGaN層309
は、C軸方向に成長しており、主面は(0001)C面
であった。また、電気伝導型はn型であった。このGa
N層309はn型GaN基板として使用される。
【0113】実施例4 図6は実施例4のIII族窒化物半導体基板であるGaN
基板の作製方法を説明するための図である。
【0114】図6を参照すると、厚さ450μm,直径
2インチの(111)Si基板400上に、MOCVD
法で約0.1μmの厚さのAlN層401を積層して第
一の基板とし、そして、その上に、レジストを塗布し、
フォトリソグラフィーで基板全面にわたって、直径2μ
mの円パターン402を3μmピッチで形成した(図6
(a))。
【0115】次いで、円パターン402をマスクとし
て、ドライエッチングを行い、AlN層401とSi基
板400を約1.5μmエッチングした(図6(b))。
Si部分403にはサイドエッチが生じており、表面の
AlN層401の直径が約2μmであるのに対して、S
i部分403の直径は約1μmであった。
【0116】次いで、硫酸と過酸化水素水の混合溶液
で、レジスト円パターン402を溶解除去した。基板表
面には、直径約2μmのオーバーハングのついたAlN
層401とSi部分403からなる高さ約1.5μmの
柱状構造体404が形成された(図6(c))。
【0117】次いで、基板をHVPE装置にセットし、
1050℃の温度でGaN層405を約300μmの厚
さに成長した(図6(d))。なお、Si表面には、Ga
Nは直接成長しないので、GaN層405の下の柱状構
造体404が形成されていた領域は、柱状構造体404
が分散した空洞層406となっている。
【0118】次いで、結晶成長温度から室温まで冷却
し、ウエハーを取り出すと、柱状構造404が破断して
おり、GaN層405はSi基板400から剥離してい
た(図6(e))。
【0119】以上の工程で作製されたGaN層405は
C軸方向に成長しており、主面は(0001)C面であ
った。このGaN層405はGaN基板として使用され
る。
【0120】実施例5 図7,図8は実施例5のIII族窒化物半導体基板である
n型GaN基板の作製方法を説明するための図である。
【0121】図7,図8を参照すると、厚さ300μ
m,直径2インチの(0001)C面サファイア基板5
00をMOCVD装置にセットし、550℃の温度で低
温GaNバッファー層501を約50nmの厚さに堆積
し、その後、1050℃の温度でGaN層502を約1
μmの厚さに積層した(図7(a))。
【0122】次いで、CVD装置で、SiO2膜503
を約1μm堆積した(図7(b))。しかる後、SiO2
膜503表面にレジストを塗布し、フォトリソグラフィ
ーで基板全面にわたって、開口部505の幅1μm、繰
り返しピッチ4μmのストライプパターン504を形成
した(図7(c))。
【0123】次いで、ストライプパターン504をマス
クとして、バッファーフッ酸溶液でレジストパターン開
口部505で露出したSiO2膜503をエッチング
し、GaN層502表面を露出させた(図7(d))。
【0124】次いで、硫酸と過酸化水素水の混合溶液
で、レジストパターン504を溶解除去した。基板表面
には、SiO2からなる開口部505の幅1μm、繰り
返しピッチ4μmのストライプパターンが形成された
(図7(e))。
【0125】次いで、再び基板をMOCVD装置にセッ
トして、露出したGaN層502表面にGaN結晶50
6を選択成長し、さらに成長を継続し横方向にも結晶を
成長させ、SiO2膜503上にGaN結晶506を広
げ、隣接するGaN結晶506が合体する前に成長を中
断して、基板をMOCVD装置から取り出した(図8
(f))。
【0126】次いで、フッ酸水溶液で、SiO2パター
ン503をエッチングした。これにより、サファイア基
板500上のGaN層502上には、上部の両側に約
1.3μmのオーバーハングが形成された幅約1μmの
GaNの板状構造体506が形成された(図8(g))。
【0127】次いで、基板をHVPE装置にセットし、
1050℃でGaN層508を約300μm成長した
(図8(h),(i))。なお、結晶成長の際に、n型ドー
パントとして、Siをドーピングして成長を行い、n型
GaNを成長した。なお、オーバーハングの下のGaN
結晶には、原料がガスが供給されにくいので、GaNは
成長し難く、板状構造体506が形成されていた領域
は、空洞507が残り、空洞層509となっている。
【0128】次いで、結晶成長温度から室温まで冷却
し、ウエハーを取り出すと、サファイア基板500上の
GaN層502に幅約1μmのGaNの板状構造体50
6が4μmピッチで形成されている空洞層509とその
上に約300μmのGaN層508が形成されていた。
このウエハーに外力を加え板状構造体506を破断し、
GaN層508が基板から分離した(図8(j))。
【0129】以上の工程で作製したGaN層508は、
C軸方向に成長しており、主面は(0001)C面であ
った。また、電気伝導型はn型であった。このGaN層
508はn型GaN基板として使用される。
【0130】実施例6 図9,図10は本発明の実施例6の半導体レーザを示す
図である。なお、図9は斜視図であり、図10は光出射
方向に垂直な面での断面図である。
【0131】図9,図10に示す実施例6の半導体レー
ザは、実施例3で作製したn型GaN基板309上に積
層したIII族窒化物半導体積層構造で作製されている。
【0132】半導体レーザ構造は、Siをドーピングし
て低抵抗にしたn型GaN層610上に、n型Al0.2
Ga0.8Nクラッド層611、n型GaN光ガイド層6
12、In0.05Ga0.95N/In0.15Ga0.85N量子井
戸活性層613、p型GaN光ガイド層614、p型A
0.2Ga0.8Nクラッド層615、p型GaNキャップ
層616から成る積層構造6000を、p型GaNキャ
ップ層616からp型Al0.2Ga0.8Nクラッド層61
5の途中までをストライプ状に残してエッチングし、電
流狭窄リッジ導波路構造620を作製している。この電
流狭窄リッジ導波路構造620は、GaN基板の<1−
100>方向に沿って形成されている。
【0133】積層構造6000の表面には、SiO2
らなる絶縁膜617が形成されており、リッジ620上
の絶縁膜617には、開口部が形成されている。この開
口部で露出したp型GaNキャップ層616表面には、
p側のオーミック電極618が形成されている。また、
n型GaN基板309の裏面には、n側のオーミック電
極619が形成されている。
【0134】また、リッジ620と活性層613に垂直
に光共振器面6001,6002が形成されている。こ
こで、光共振器面6001,6002は、GaN基板の
<1−100>方向に沿った電流狭窄リッジ導波路構造
620に垂直な(1−100)面をへき開することによ
り形成されている。
【0135】なお、レーザ構造となる積層構造6000
はMOCVD法によって結晶成長した。また、n側オー
ミック電極619としては、Ti/Alを蒸着して形成
し、p側オーミック電極618としては、Ta/Ti/
Auを蒸着して形成した。
【0136】p側のオーミック電極618とn側のオー
ミック電極619に電流を注入することによって、活性
層613にキャリアが注入され、発光,光の増幅が起
り、光共振器面6001,6002からレーザー光61
01,6102が出射される。
【0137】
【発明の効果】以上に説明したように、請求項1乃至請
求項6記載の発明によれば、単体、あるいは積層構造を
有する第一の基板上に、少なくともその上面が、結晶方
位がそろった単結晶である複数の柱状構造体あるいは板
状構造体を分散して形成する工程と、個々の柱状構造体
あるいは板状構造体の上部で連結された少なくとも1層
のIII族窒化物半導体層を形成する工程と、柱状構造体
あるいは板状構造体が分散してなる領域を分離領域とし
て、III族窒化物半導体層を第一の基板から分離して半
導体基板とする工程とを有しているので、基板を小さく
分割する必要がなく、大面積のままIII族窒化物半導体
層を第一の基板から分離することが可能となり、クラッ
クが無い、大面積のIII族窒化物半導体基板を提供する
ことができる。
【0138】特に、請求項2記載の発明によれば、請求
項1記載の半導体基板の作製方法において、柱状構造体
あるいは板状構造体は、第一の基板上のIII族窒化物半
導体が直接成長しない領域で囲まれた複数の領域に形成
されており、III族窒化物半導体層は、柱状構造体ある
いは板状構造体上に選択的に成長したIII族窒化物半導
体の結晶成長が続けられることによって、III族窒化物
が直接成長しない領域を覆うように成長し、最終的に基
板全面にわたって形成されるので(選択成長とIII族窒
化物半導体が直接成長しない領域上への横方向の結晶成
長とを組み合わせることで)、III族窒化物半導体が直
接成長しない領域上に形成された結晶部分の転位密度を
著しく減少させ、高品質のIII族窒化物半導体基板を提
供することができる。また、選択成長する領域を、柱状
構造体あるいは板状構造体が形成された領域としている
ので、III族窒化物半導体層を第一の基板から容易に分
離することができる。従って、基板を小さく分割する必
要がなく、大面積のままIII族窒化物半導体層を基板か
ら分離することが可能となり、クラックが無い、低転位
密度の大面積のIII族窒化物半導体基板を提供すること
ができる。
【0139】また、請求項4記載の発明によれば、請求
項1または請求項2の半導体基板の作製方法において、
柱状構造体あるいは板状構造体は、オーバーハング形状
(その上面の面積が、これらの構造体のその他の部分の
基板に平行な面の断面積よりも大きい形状)であるの
で、柱状構造体あるいは板状構造体の上面部がひさしと
なり、原料ガスが下部に供給されにくくなり、その結
果、結晶成長が上部で優先的に起こり、III族窒化物半
導体層を成長しても、その下の柱状構造や板状構造が埋
め込まれることなく、空洞領域が形成されやすくなる。
その結果、III族窒化物半導体層を第一の基板から歩留
まり良く分離しやすくなる。従って、基板を小さく分割
する必要がなく、大面積のままIII族窒化物半導体層を
基板から分離することが可能となり、クラックが無い、
低転位密度の大面積のIII族窒化物半導体基板を提供す
ることができる。
【0140】また、請求項5記載の発明によれば、請求
項1乃至請求項4のいずれか一項に記載の半導体基板の
作製方法において、柱状構造体あるいは板状構造体は、
その側面よりも、上面にIII族窒化物半導体が優先的に
結晶成長する材料からなり、この場合、結晶成長が柱状
構造体あるいは板状構造体の上部で優先的に起るので、
III族窒化物半導体層を成長しても、その下の柱状構造
や板状構造が埋め込まれることなく、空洞領域が形成さ
れやすくなる。その結果、III族窒化物半導体層を第一
の基板から歩留まり良く分離しやすくなる。従って、基
板を小さく分割する必要がなく、大面積のままIII族窒
化物半導体層を基板から分離することが可能となり、ク
ラックが無い、低転位密度の大面積のIII族窒化物半導
体基板を提供することができる。
【0141】また、請求項6記載の発明によれば、請求
項1乃至請求項4のいずれか一項に記載の半導体基板の
作製方法において、柱状構造体あるいは板状構造体の上
面は、第一の基板表面よりも、III族窒化物半導体が優
先的に結晶成長する材料からなり、この場合、結晶成長
が柱状構造体あるいは板状構造体の上部で優先的に起こ
るので、III族窒化物半導体層を成長しても、その下の
柱状構造や板状構造が埋め込まれることなく、空洞領域
が形成されやすくなる。その結果、III族窒化物半導体
層を第一の基板から歩留まり良く分離しやすくなる。従
って、基板を小さく分割する必要がなく、大面積のまま
III族窒化物半導体層を基板から分離することが可能と
なり、クラックが無い、低転位密度の大面積のIII族窒
化物半導体基板を提供することができる。
【0142】また、請求項7記載の発明によれば、請求
項1乃至請求項6のいずれか一項に記載の作製方法で作
製されたIII族窒化物の半導体基板であるので、クラッ
クが無い、大面積のIII族窒化物半導体基板となる。特
に、請求項2の半導体基板の作製方法で作製されたIII
族窒化物半導体基板は低転位密度である。従って、この
基板を使用することで、高品質のIII族窒化物結晶を成
長することができ、高品質のIII族窒化物半導体発光素
子を一度に多量に作製できる。すなわち、高品質のIII
族窒化物結晶を成長できる大面積のIII族窒化物半導体
基板を提供でき、また、高品質のIII族窒化物半導体発
光素子を一度に多量に作製可能な基板を提供できる。
【0143】また、請求項8記載の発明によれば、請求
項7の半導体基板において、主面が、C面あるいはm面
であるので、請求項6の作用効果に加えて、この半導体
基板を使用して、結晶成長によって積層されたIII族窒
化物積層構造から成る発光素子の光出射端面をへき開に
よって形成することができる。すなわち、主面がC面で
ある半導体基板を用いれば、III族窒化物半導体積層構
造のへき開面であるm面とa面が半導体基板と垂直にな
るので、どちらかをへき開して、光出射端面を形成する
ことができる。また、主面がm面である基板を用いれ
ば、III族窒化物半導体積層構造のへき開面であるC面
とa面が基板と垂直になるので、へき開して、光出射端
面を形成することができる。
【0144】また、請求項9記載の発明によれば、請求
項7または請求項8記載のIII族窒化物の半導体基板上
にIII族窒化物半導体積層構造が形成されて構成された
発光素子であり、異種基板との格子不整や、熱膨張係数
差によって発生する欠陥や、歪みが低減された、高品質
の結晶層を使用した発光素子であるので、発光効率が高
く、高出力動作が可能な発光素子を提供できる。また、
欠陥が少ないので、劣化が遅く、特に半導体レーザで
は、高温、高出力動作においても寿命の長い信頼性の高
いものを提供できる。
【0145】また、基板を導電性にすることによって、
従来は困難であった基板裏面側に電極を形成することが
可能となる。これによって、半導体レーザー側をヒート
シンク材に実装するフェースダウン実装が容易になり、
大出力動作時における放熱効率を高くすることができ、
従って、高温、大出力動作が可能なレーザを実現でき
る。
【0146】さらに、基板の熱伝導性もサファイアより
も大きく、基板からの放熱特性が向上していることか
ら、高温、高出力動作時においても、素子の温度上昇が
抑制されるので、素子の劣化が遅く、寿命の長い信頼性
の高いものを提供できる。
【0147】また、半導体レーザの場合には、光共振器
端面を基板をへき開して形成することができるので、ド
ライエッチング等の複雑な作製工程を必要とせずに、容
易に平滑性,平行性の良い光共振器ミラーを形成でき
る。また、形成された光共振器面は、サファイア等のへ
き開方向の異なる異種基板を無理にへき開して作製され
たものではないので、原子オーダーで平滑である。その
ため、光共振器端面での散乱ロスが低減され、低しきい
値でレーザ発振する。また、ビーム形状も単峰である。
さらに、III族窒化物半導体基板は、φ2インチやφ3
インチあるいはそれ以上の大面積基板が作製できるの
で、大面積基板上に一度に多数の発光素子を作製するこ
とが可能である。その結果、低コストの発光素子を作製
することができる。
【0148】このように、請求項9記載の発明によれ
ば、発光効率が高く、高出力動作ができる寿命の長い信
頼性の高いIII族窒化物半導体発光素子を低コストで提
供できる。また、放熱特性に優れ、高温、高出力動作が
可能な、長寿命のIII族窒化物半導体発光素子を低コス
トで提供できる。また、ビーム品質の良い長寿命のIII
族窒化物半導体レーザを低コストで提供できる。また、
従来のフェースダウン実装技術が容易に使用可能なIII
族窒化物半導体発光素子を提供できる。
【図面の簡単な説明】
【図1】本発明に係るIII族窒化物の半導体基板の作製
工程例を示す図である。
【図2】実施例1のIII族窒化物半導体基板の作製工程
を示す図である。
【図3】実施例2のIII族窒化物半導体基板の作製工程
を示す図である。
【図4】実施例3のIII族窒化物半導体基板の作製工程
を示す図である。
【図5】実施例3のIII族窒化物半導体基板の作製工程
を示す図である。
【図6】実施例4のIII族窒化物半導体基板の作製工程
を示す図である。。
【図7】実施例5のIII族窒化物半導体基板の作製工程
を示す図である。
【図8】実施例5のIII族窒化物半導体基板の作製工程
を示す図である。
【図9】実施例6の半導体レーザを示す図(斜視図)で
ある。
【図10】図9の半導体レーザの光出射方向に垂直な面
での断面図である。
【図11】従来のGaN厚膜基板の作製工程を示す図で
ある。
【図12】従来の半導体レーザを示す図である。
【符号の説明】
100,200,300,500 サファイア基板 101,301,501 低温GaNバッファー層 102,302,502 高温GaN層 103,307,402 円パターン 104,202,309,405,508 GaN
層 110,308,404 柱状構造 120,210,310,406,509 空洞層 201 ZnOウィスカー 303,503 SiO2膜 304,504 レジストストライプパターン 305,505 開口部 306 SiO2ストライプパターン 400 (111)Si基板 401 AlN層 506 GaNの板状構造 507 空洞 601,604 GaN層 602 低温で積層したGaN層 603 高温で積層したGaN層 610 n型GaN厚膜 611 n型Al0.2Ga0.8Nクラッド層 612 n型GaN光ガイド層 613 In0.05Ga0.95N/In0.15Ga0.85
量子井戸活性層 614 p型GaN光ガイド層 615 p型Al0.2Ga0.8Nクラッド層 616 p型GaNキャップ層 617 絶縁膜SiO2 618 p側のオーミック電極 619 n側のオーミック電極 620 電流狭窄リッジ導波路構造 6000 半導体レーザ積層構造 6001,6002 光共振器面 6101,6102 レーザー光 1000 第一の基板 1200 柱状構造体あるいは板状構造体 1040 III族窒化物半導体層

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 単体、あるいは積層構造を有する第一の
    基板上に、少なくともその上面が、結晶方位がそろった
    単結晶である複数の柱状構造体あるいは板状構造体を分
    散して形成する工程と、個々の柱状構造体あるいは板状
    構造体の上部で連結された少なくとも1層のIII族窒化
    物半導体層を形成する工程と、柱状構造体あるいは板状
    構造体が分散してなる領域を分離領域として、III族窒
    化物半導体層を第一の基板から分離して半導体基板とす
    る工程とを有していることを特徴とする半導体基板の作
    製方法。
  2. 【請求項2】 請求項1記載の半導体基板の作製方法に
    おいて、柱状構造体あるいは板状構造体は、第一の基板
    上のIII族窒化物半導体が直接成長しない領域で囲まれ
    た複数の領域に形成されており、III族窒化物半導体層
    は、柱状構造体あるいは板状構造体上に選択的に成長し
    たIII族窒化物半導体の結晶成長が続けられることによ
    って、III族窒化物が直接成長しない領域を覆うように
    成長し、最終的に基板全面にわたって形成されることを
    特徴とする半導体基板の作製方法。
  3. 【請求項3】 請求項1または請求項2記載の半導体基
    板の作製方法において、前記III族窒化物半導体層は、
    単結晶層として形成されることを特徴とする半導体基板
    の作製方法。
  4. 【請求項4】 請求項1または請求項2記載の半導体基
    板の作製方法において、柱状構造体あるいは板状構造体
    は、オーバーハング形状であることを特徴とする半導体
    基板の作製方法。
  5. 【請求項5】 請求項1乃至請求項4のいずれか一項に
    記載の半導体基板の作製方法において、柱状構造体ある
    いは板状構造体は、その側面よりも、上面にIII族窒化
    物半導体が優先的に結晶成長する材料からなることを特
    徴とする半導体基板の作製方法。
  6. 【請求項6】 請求項1乃至請求項4のいずれか一項に
    記載の半導体基板の作製方法において、柱状構造体ある
    いは板状構造体の上面は、第一の基板表面よりも優先的
    にIII族窒化物半導体が結晶成長する材料からなること
    を特徴とする半導体基板の作製方法。
  7. 【請求項7】 請求項1乃至請求項6のいずれか一項に
    記載の作製方法で作製されたIII族窒化物の半導体基
    板。
  8. 【請求項8】 請求項7記載のIII族窒化物の半導体基
    板において、主面が、C面あるいはm面であることを特
    徴とするIII族窒化物の半導体基板。
  9. 【請求項9】 請求項7または請求項8記載のIII族窒
    化物の半導体基板上にIII族窒化物半導体積層構造が形
    成されて構成された発光素子。
JP2000032694A 2000-02-03 2000-02-03 半導体基板の製造方法 Expired - Fee Related JP4204163B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000032694A JP4204163B2 (ja) 2000-02-03 2000-02-03 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000032694A JP4204163B2 (ja) 2000-02-03 2000-02-03 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001217506A true JP2001217506A (ja) 2001-08-10
JP4204163B2 JP4204163B2 (ja) 2009-01-07

Family

ID=18557261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000032694A Expired - Fee Related JP4204163B2 (ja) 2000-02-03 2000-02-03 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP4204163B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086903A (ja) * 2001-09-07 2003-03-20 Sony Corp 半導体発光素子およびその製造方法
KR100664986B1 (ko) 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
JP2007088165A (ja) * 2005-09-21 2007-04-05 Hamamatsu Photonics Kk 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法
WO2008093573A1 (ja) * 2007-01-30 2008-08-07 Rohm Co., Ltd. 半導体レーザ
JP2008270689A (ja) * 2007-04-25 2008-11-06 Mitsubishi Chemicals Corp GaN系発光ダイオード素子及びその製造方法
WO2008149945A1 (ja) * 2007-06-08 2008-12-11 Rohm Co., Ltd. 半導体発光素子およびその製造方法
JP2009270200A (ja) * 2008-05-09 2009-11-19 Advanced Optoelectronic Technology Inc 半導体をその基板から分離する方法
JP2010021537A (ja) * 2008-07-14 2010-01-28 Advanced Optoelectronic Technology Inc 基板構造体及びこの基板構造体を除去する方法
US7695991B2 (en) 2005-08-09 2010-04-13 Sony Corporation Method for manufacturing GaN semiconductor light-emitting element
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス
JP2010521059A (ja) * 2006-10-18 2010-06-17 ナイテック インコーポレイテッド 深紫外線発光素子及びその製造方法
JP2010153450A (ja) * 2008-12-24 2010-07-08 Stanley Electric Co Ltd 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
JP2010212738A (ja) * 2001-12-21 2010-09-24 Xerox Corp 窒化物系共振器半導体構造の製造方法
JP2010267994A (ja) * 2010-07-26 2010-11-25 Toshiba Corp 発光素子
JP2011192752A (ja) * 2010-03-12 2011-09-29 Stanley Electric Co Ltd 半導体素子の製造方法
JP2011192753A (ja) * 2010-03-12 2011-09-29 Stanley Electric Co Ltd 半導体素子の製造方法
JP2013055289A (ja) * 2011-09-06 2013-03-21 Rohm Co Ltd 発光素子および発光素子パッケージ
TWI422075B (zh) * 2009-03-13 2014-01-01 Advanced Optoelectronic Tech 覆晶式半導體光電元件之結構及其製造方法
US9281444B2 (en) 2011-09-01 2016-03-08 Rohm Co., Ltd. Light emitting device and light emitting device package
CN111101197A (zh) * 2018-10-29 2020-05-05 松下知识产权经营株式会社 Iii族氮化物半导体及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807630B (zh) * 2017-04-27 2021-02-26 中国科学院苏州纳米技术与纳米仿生研究所 基于图形化模板的半导体器件及其制作方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086903A (ja) * 2001-09-07 2003-03-20 Sony Corp 半導体発光素子およびその製造方法
JP2010212738A (ja) * 2001-12-21 2010-09-24 Xerox Corp 窒化物系共振器半導体構造の製造方法
KR100664986B1 (ko) 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US7695991B2 (en) 2005-08-09 2010-04-13 Sony Corporation Method for manufacturing GaN semiconductor light-emitting element
JP2007088165A (ja) * 2005-09-21 2007-04-05 Hamamatsu Photonics Kk 化合物半導体基板、化合物半導体デバイス及び化合物半導体基板の製造方法
JP2010521059A (ja) * 2006-10-18 2010-06-17 ナイテック インコーポレイテッド 深紫外線発光素子及びその製造方法
US8304756B2 (en) 2006-10-18 2012-11-06 Nitek, Inc. Deep ultraviolet light emitting device and method for fabricating same
WO2008093573A1 (ja) * 2007-01-30 2008-08-07 Rohm Co., Ltd. 半導体レーザ
JP2008187044A (ja) * 2007-01-30 2008-08-14 Rohm Co Ltd 半導体レーザ
US8383493B2 (en) 2007-02-09 2013-02-26 Wang Nang Wang Production of semiconductor devices
JP2010518615A (ja) * 2007-02-09 2010-05-27 ナノガン リミテッド 半導体デバイスの製造方法及び半導体デバイス
JP2008270689A (ja) * 2007-04-25 2008-11-06 Mitsubishi Chemicals Corp GaN系発光ダイオード素子及びその製造方法
JP2008306062A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体発光素子およびその製造方法
US8124982B2 (en) 2007-06-08 2012-02-28 Rohm Co., Ltd. Semiconductor light-emitting element and method for fabrication the same
WO2008149945A1 (ja) * 2007-06-08 2008-12-11 Rohm Co., Ltd. 半導体発光素子およびその製造方法
TWI407491B (zh) * 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
JP2009270200A (ja) * 2008-05-09 2009-11-19 Advanced Optoelectronic Technology Inc 半導体をその基板から分離する方法
JP2010021537A (ja) * 2008-07-14 2010-01-28 Advanced Optoelectronic Technology Inc 基板構造体及びこの基板構造体を除去する方法
JP2010153450A (ja) * 2008-12-24 2010-07-08 Stanley Electric Co Ltd 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
TWI422075B (zh) * 2009-03-13 2014-01-01 Advanced Optoelectronic Tech 覆晶式半導體光電元件之結構及其製造方法
JP2011192752A (ja) * 2010-03-12 2011-09-29 Stanley Electric Co Ltd 半導体素子の製造方法
JP2011192753A (ja) * 2010-03-12 2011-09-29 Stanley Electric Co Ltd 半導体素子の製造方法
JP2010267994A (ja) * 2010-07-26 2010-11-25 Toshiba Corp 発光素子
US9281444B2 (en) 2011-09-01 2016-03-08 Rohm Co., Ltd. Light emitting device and light emitting device package
US9991430B2 (en) 2011-09-01 2018-06-05 Rohm Co., Ltd. Light emitting device and light emitting device package
US10529903B2 (en) 2011-09-01 2020-01-07 Rohm Co., Ltd. Light emitting device and light emitting device package
JP2013055289A (ja) * 2011-09-06 2013-03-21 Rohm Co Ltd 発光素子および発光素子パッケージ
CN111101197A (zh) * 2018-10-29 2020-05-05 松下知识产权经营株式会社 Iii族氮化物半导体及其制造方法

Also Published As

Publication number Publication date
JP4204163B2 (ja) 2009-01-07

Similar Documents

Publication Publication Date Title
JP4204163B2 (ja) 半導体基板の製造方法
JP3587081B2 (ja) Iii族窒化物半導体の製造方法及びiii族窒化物半導体発光素子
JP3785970B2 (ja) Iii族窒化物半導体素子の製造方法
JP3436128B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2001313259A (ja) Iii族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2001267242A (ja) Iii族窒化物系化合物半導体及びその製造方法
JP3839580B2 (ja) 半導体基板の製造方法
JPH11238687A (ja) 半導体基板および半導体発光素子
JP4015865B2 (ja) 半導体装置の製造方法
JP2003055097A (ja) 窒化物半導体から成る単体基板及びその製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2004031657A (ja) 半導体発光素子およびその製造方法ならびに半導体発光装置
JPH11274082A (ja) Iii 族窒化物半導体およびその製造方法、およびiii 族窒化物半導体装置
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP2000068609A (ja) 半導体基板および半導体レーザ
JP4072352B2 (ja) 窒化物系化合物半導体素子及びその作製方法
JP2001007394A (ja) 半導体基板およびその作製方法および半導体発光素子
JPH0955536A (ja) Iii族窒化物系化合物半導体発光素子およびその製造方法
JP2002009003A (ja) 半導体基板およびその作製方法および発光素子
JP2007184644A (ja) 半導体装置及びその製造方法
JP3759746B2 (ja) Iii族窒化物系化合物半導体発光ダイオードの製造方法
JP4141076B2 (ja) Iii族窒化物半導体基板の製造方法
JP2003264314A (ja) 半導体装置及びその製造方法
JP4045785B2 (ja) 窒化物半導体レーザダイオードとその製造方法
JP2001257432A (ja) 半導体基板の作製方法および半導体基板および半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4204163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees