TWI422075B - 覆晶式半導體光電元件之結構及其製造方法 - Google Patents

覆晶式半導體光電元件之結構及其製造方法 Download PDF

Info

Publication number
TWI422075B
TWI422075B TW098108127A TW98108127A TWI422075B TW I422075 B TWI422075 B TW I422075B TW 098108127 A TW098108127 A TW 098108127A TW 98108127 A TW98108127 A TW 98108127A TW I422075 B TWI422075 B TW I422075B
Authority
TW
Taiwan
Prior art keywords
substrate
flip
forming
layer
device structure
Prior art date
Application number
TW098108127A
Other languages
English (en)
Other versions
TW201034264A (en
Inventor
Chester Kuo
Lung Hsin Chen
Wen Liang Tseng
Shih Cheng Huang
Po Min Tu
Ying Chao Yeh
Wen Yu Lin
Peng Yi Wu
Shih Hsiung Chan
Original Assignee
Advanced Optoelectronic Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Optoelectronic Tech filed Critical Advanced Optoelectronic Tech
Priority to TW098108127A priority Critical patent/TWI422075B/zh
Priority to US12/722,231 priority patent/US8470621B2/en
Publication of TW201034264A publication Critical patent/TW201034264A/zh
Priority to US13/897,580 priority patent/US20130248922A1/en
Application granted granted Critical
Publication of TWI422075B publication Critical patent/TWI422075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

覆晶式半導體光電元件之結構及其製造方法
本發明是有關一種覆晶式半導體光電元件之結構及其製造方法，特別是有關以覆晶方式將晶粒固定於封裝基板後，再以剝離技術(Lift Off)將暫時磊晶分離之半導體光電元件之結構及其製造方法。
發光二極體(Light Emitting Diode；簡稱LED)，係為一種可將電能轉化為光能之電子零件，並同時具備二極體的特性。發光二極體最特別之處在於只有從正極通電才會發光，一般給予直流電時，發光二極體會穩定地發光。但如果接上交流電，發光二極體會呈現閃爍的型態。閃爍的頻率依據輸入交流電的頻率而定。發光二極體的發光原理是外加電壓，使得電子與電洞在半導體內結合後，將能量以光的形式釋放。
對於發光二極體而言，壽命長、低發熱量及低耗電量，並且可以節約能源及減少污染是最大的優點。發光二極體的應用面很廣，然而發光效率為其中一個有待提升的問題，也始終困擾著發光二極體照明技術的推廣普及。發光效率要提升，就要有效增加光取出效率。
發光二極體之封裝元件可分為水平元件及垂直元件兩種。請參考第一(a)圖及第一(b)圖，係為傳統打線接合技術與覆晶技術的封裝結構比較圖。所謂水平元件係為磊晶所使用之基板為不導電之藍寶石基板，且其n型電極105及p型電極107位於元件之同一面向。元件封裝主要以打線接合技術(Wire Bonding)及覆晶技術(Flip Chip)兩種方式。以第一(a)圖所示，打線接合技術是將發光二極體晶粒123直接黏貼於封裝基板115上，再利用金屬線311電性連接晶粒123與封裝基板115。如第一(b)圖所示，覆晶技術是將發光二極體晶粒123反置於凸塊113上，再由凸塊113與封裝基板115固定以及電性連接。打線接合技術為目前應用最廣的技術，其可迅速及大量的量產。但是，覆晶技術無電極及金屬線在發光表面上干擾，所以覆晶技術相對的可以比打線接合技術之亮度高。另外，覆晶技術是以凸塊墊高晶粒，其散熱性相對的亦比直接黏合於封裝基板上之打線接合技術好。
因此，本發明提供一種覆晶式半導體光電元件之封裝結構，用以改善上述之不足。
鑒於上述之發明背景中，為了符合產業利益之需求，本發明提供一種半導體光電元件之封裝結構。其方法為形成一犧牲層於一磊晶基板上。形成一半導體發光結構於前述犧牲層上。蝕刻前述半導體發光結構。以覆晶技術電性連接前述半導體發光結構於一封裝基板上。蝕刻前述犧牲層以剝離前述磊晶基板。
本發明之一目的係為可整合磊晶基板剝離技術在覆晶封裝結構上。
本發明之另一目的係為提高半導體光電元件之發光率。
本發明之再一目的係為增加半導體光電元件之散熱性。
本發明在此所探討的方向為一種覆晶式半導體光電元件之封裝結構及其製造方法。為了能徹底地瞭解本發明，將在下列的描述中提出詳盡的步驟及其組成。顯然地，本發明的施行並未限定於半導體光電製程之技藝者所熟習的特殊細節。另一方面，眾所周知的組成或步驟並未描述於細節中，以避免造成本發明不必要之限制。本發明的較佳實施例會詳細描述如下，然而除了這些詳細描述之外，本發明還可以廣泛地施行在其他的實施例中，且本發明的範圍不受限定，其以之後的專利範圍為準。
本發明提供一種覆晶式半導體光電元件之封裝結構，包含一封裝基板，具有一第一表面以及相對於第一表面之第二表面。其中前述第一表面具有一第一焊墊及一第二焊墊。一第一凸塊位於前述第一焊墊上，一第二凸塊位於前述第二焊墊上。一半導體發光結構，具有一第一表面以及相對於第一表面之第二表面。其中前述第一表面包含一n型電極與一p型電極。前述n型電極與前述第一凸塊電性連接。前述p型電極與前述第二凸塊電性連接。一絕緣層，位於前述n型電極與前述p型電極之間，電性隔離前述n型電極與前述p型電極。以及，一透明膠材，位於前述封裝基板之第一表面與前述半導體發光結構之第一表面之間。前述透明膠材同時包覆前述第一焊墊、前述第二焊墊、前述第一凸塊以及前述第二凸塊。
上述封裝基板可為印刷電路板(Printed Circuit Board；PCB)、BT樹脂印刷電路板(Bismaleimide Triazine resin Printed Circuit Board；BT PCB)、高熱係數鋁基板(Metal Core Printed Circuit Board；MCPCB)、軟性印刷電路板(Flexible Printed Circuit Board；Flexible PCB)、陶瓷基板(Ceramic)、矽基板。
上述之凸塊可為鈀錫合金(Pd/Tin)。
上述之n型電極可為鈦/鋁/鈦/金合金(Ti/Al/Ti/Au)、鉻金合金(Cr/Au)或是鉛金合金(Pd/Au)。
上述之p型電極可為鎳金合金(Ni/Au)、鉑金合金(Pt/Au)、鉻金合金(Cr/Au)、鎢(W)或鈀(Pd)。
上述之絕緣層可為二氧化矽(SiO2 )、環氧樹脂(Epoxy)、氮化矽(Si3 N4 )、二氧化鈦(TiO2)或是氮化鋁(AlN)。
上述之透明膠材可為二氧化矽(SiO2)、環氧樹脂(Epoxy)、或是氮化矽(Si3N4)。
上述之保護層可為二氧化矽(SiO2)。
另外，本發明亦提供一種覆晶式半導體光電元件結構之製造方法，包含提供一磊晶基板。形成一犧牲層於前述磊晶基板上。形成一半導體發光結構於前述犧牲層上。前述半導體發光結構具有一第一表面以及相對於第一表面之第二表面。前述犧牲層位於前述半導體發光結構之第二表面。形成一n型電極與一p型電極於前述半導體發光結構之第一表面上。覆晶前述半導體發光結構於一封裝基板上。前述封裝基板具有一第一表面以及相對於第一表面之第二表面。其中前述第一表面具有一第一焊墊及一第二焊墊。一第一凸塊位於前述第一焊墊上，一第二凸塊位於前述第二焊墊上 。前述基板上包含一第一凸塊與一第二凸塊。前述n型電極與前述第一凸塊電性連接，前述p型電極與前述第二凸塊電性連接。充填一透明膠材於前述封裝基板之第一表面與半導體發光結構之第一表面之間。前述透明膠材同時包覆前述第一焊墊、前述第二焊墊、前述第一凸塊以及前述第二凸塊。蝕刻前述犧牲層以剝離前述磊晶基板。
上述形成前述犧牲層於前述磊晶基板上之步驟，包含形成一第一III族氮化物於前述磊晶基板上。接下來形成一圖案化之遮罩於前述第一III族氮化物上。再蝕刻前述第一III族氮化物，以及移除前述圖案化之遮罩。
另外，形成前述犧牲層於前述磊晶基板上之步驟，包含形成一第一III族氮化物於前述磊晶基板上。形成一圖案化之遮罩於前述第一III族氮化物。形成一第二III族氮化物於前述圖案化之遮罩上，以及移除前述圖案化之遮罩形成複數個孔洞。
再者，形成前述犧牲層於該磊晶基板上之步驟，包含形成一遮罩於前述磊晶基板上。退火形成一圖案化之遮罩。蝕刻前述磊晶基板，以及移除前述圖案化之遮罩。
上述之蝕刻可為濕蝕刻、亁蝕刻或是電感式電漿蝕刻系統(Inductively coupled plasma etcher；ICP)。
上述之方法更包含形成一絕緣層位於前述n型電極及前述p型電極之間，可增加半導體發光結構之結構硬度以及電性隔離前述n型電極及前述p型電極。
上述之方法更包含先形成一保護層於前述半導體發光結構外圍， 再蝕刻前述犧牲層以剝離前述磊晶基板。
上述之磊晶基板可為藍寶石(Al2O3)基板、碳化矽(SiC)基板、鋁酸鋰基板(AlLiO2 )、鎵酸鋰基板(LiGaO2 )、矽(Si)基板、氮化鎵(GaN)基板，氧化鋅(ZnO)基板、氧化鋁鋅基板(AlZnO)、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵基板(GaSb)、磷化銦(InP)基板、砷化銦(InAs)基板或硒化鋅(ZnSe)基板。
101‧‧‧磊晶基板
103‧‧‧遮罩
105‧‧‧n型電極
107‧‧‧p型電極
109‧‧‧發光區域
111‧‧‧切割平台
113‧‧‧凸塊
115‧‧‧封裝基板
117‧‧‧焊墊
119‧‧‧孔洞
121‧‧‧柱體
123‧‧‧晶粒
125‧‧‧半導體光電元件
127‧‧‧凹槽
201‧‧‧第一III族氮化物
203‧‧‧第二III族氮化物
205‧‧‧第三III族氮化物
207‧‧‧歐姆接觸層
209‧‧‧絕緣層
211‧‧‧透明膠材
213‧‧‧保護層
215‧‧‧第一電極
217‧‧‧第二電極
301‧‧‧n型導通層
303‧‧‧發光層
305‧‧‧電子阻擋層
307‧‧‧p型導通層
309‧‧‧發光結構
311‧‧‧金屬線
313‧‧‧U型空間
第一(a)圖及第一(b)圖，係為傳統打線接合技術與覆晶技術的封裝結構比較圖；第二圖，係為先前技術之垂直元件結構圖；第三(a)圖至第三(c)圖係為蝕刻、剝離磊晶基板及覆晶封裝之簡單示意圖；第四圖，係為本發明之主要方法流程圖；第五(a)圖至第五(q)圖，係為本發明之覆晶式半導體光電元件的各步驟形成示意圖(第五(a)圖至第五(e)圖係為本發明之第一種形成犧牲層方法之各步驟形成示意圖)；第六(a)圖至第六(e)圖，係為本發明之第二種形成犧牲層方法之各步驟形成示意圖；以及第七(a)圖至第七(e)圖，係為本發明之第三種形成犧牲層方法之各步驟形成示意圖。
請參考第四圖，係為主要形成本發明之方法流程圖。第一步驟，本發明先形成一犧牲層，且前述犧牲層可利用三種方法形成。第一種方法包含形成一第一III族氮化物於前述磊晶基板上。接下來形成一圖案化之遮罩於前述第一III族氮化物上。再蝕刻前述第一III族氮化物，以及移除前述圖案化之遮罩。第二種方法包含先形成一第一III族氮化物於前述磊晶基板上。接下來形成一圖案化之遮罩於前述第一III族氮化物。再形成一第二III族氮化物於前述圖案化之遮罩上，以及移除前述圖案化之遮罩形成複數個孔洞。第三種方法包含先形成一遮罩於前述磊晶基板上。再以退火方式形成一圖案化之遮罩。接下來蝕刻前述磊晶基板，以及最後移除前述圖案化之遮罩。形成犧牲層是一種較簡易的方式在之後的製程以去除前述磊晶基板，而不需要利用雷射。
第二步驟，形成一半導體發光結構於上述犧牲層上。可利用有機金屬氣相沉積法(Metal Organic Chemical Vapor Deposition；MOCVD)或是分子束磊晶(Molecular Beam Epitaxy；MBE)等技術，將半導體發光結構沉積於前述犧牲層上。前述半導體發光結構可包含n型導通層、發光層、電子阻擋層以及p型導通層。另外，可在前述p型導通層上再形成一層歐姆接觸層，使得電流-電壓特性曲線呈現線性，增加元件之穩定性。
第三步驟，蝕刻上述半導體發光結構，形成一發光區域、切割平台及暴露出n型導通層。個別形成n型電極於n型導通層上，p型電極於歐姆接觸層上，以達到電性連接。再者，提供一絕緣層形成於n型電極與p型電極之間，不但可支撐半導體發光結構以及增加結構之硬度，也可以讓n型電極與p型電極減少互相之干擾。
第四步驟，覆晶上述半導體發光結構於一封裝基板上。先於上述半導體發光結構之n型電極與p型電極上各形成一凸塊。利用覆晶技術，將前述凸塊與一封裝基板之焊墊電性連接，可避免電極遮蔽發光區域而影響發光率。
第五步驟，蝕刻上述犧牲層以剝離上述磊晶基板。在進行蝕刻之前，需保護元件不受蝕刻液之傷害而導致受損。故，提供一透明膠材填充於前述半導體發光結構與前述封裝基板之間，包覆前述凸塊與焊墊以保持電性連接。再者，用一保護層包覆於半導體發光結構及封裝基板不受蝕刻液影響。然後將適當選擇比之蝕刻液經由犧牲層之孔洞破壞犧牲層，達到剝離前述磊晶基板。最後，去除前述之保護層。
上述之本發明方法流程圖其實施內容，將搭配圖示與各步驟的結構示意圖，詳細介紹本發明的結構與各步驟的形成方式。
首先形成一犧牲層於一磊晶基板上。本發明提出三種形成前述犧牲層之方法。第一種形成犧牲層之方法，請參考第五(a)圖至第五(e)圖。依第五(a)圖所示，形成一第一III族氮化物201於前述磊晶基板101上。第五(b)圖所示，再形成一圖案化之遮罩103於前述第一III族氮化物201上。第五(c)圖所示，接下來蝕刻前述第一III族氮化物201。第五(d)圖所示，從前述第一III族氮化物201上移除前述圖案化之遮罩103形成一犧牲層，前述犧牲層係包含複數個凹槽127及複數個柱體121。最後，由第五(e)圖所示，形成一第二III族氮化物203當作緩衝層，位於前述犧牲層上。關於本第一種形成犧牲層之步驟其詳細的內容與形成方式，可以參閱先進開發光電股份有限公司的專利申請提案，中華民國專利申 請號097107609，專利名稱為三族氮化合物半導體光電元件之製造方法及其結構。
另外，另一種形成犧牲層之方法，請參考第六(a)圖至第六(e)圖。第六(a)圖所示，首先形成一第一III族氮化物201於前述磊晶基板101上。第六(b)圖所示，接下來形成一圖案化之遮罩103於前述第一III族氮化物201上。第六(c)圖所示，再形成一第二III族氮化物203於前述圖案化之遮罩103上。第六(d)圖所示，移除前述圖案化之遮罩103形成複數個孔洞119，使得前述第二III族氮化物203變成一犧牲層。最後，由第六(e)圖所示，形成一第三III族氮化物205當作緩衝層，位於前述犧牲層上。關於本第一種形成犧牲層之步驟其詳細的內容與形成方式，可以參閱先進開發光電股份有限公司的專利申請提案，中華民國專利申請號097115512，專利名稱為三族氮化合物半導體光電元件之製造方法及其結構。
再者，又一種形成犧牲層之方法，請參考第七(a)圖至第七(e)圖。第七(a)圖所示，最先形成一第一電極215於前述磊晶基板101上。第七(b)圖所示，將前述第一電極215退火形成一圖案化之遮罩103。第七(c)圖所示，再蝕刻前述磊晶基板101，形成一犧牲層。前述犧牲層係包含複數個凹槽127及複數個柱體121。第七(d)圖所示，移除前述圖案化之遮罩103。最後，由第七(e)圖所示，形成一III族氮化物201當作緩衝層，位於前述犧牲層上。關於本第一種形成犧牲層之步驟其詳細的內容與形成方式，可以參閱先進開發光電股份有限公司的專利申請提案，中華民國專利申請號097117099，專利名稱為分離半導體及其基板之方法。
後續之步驟說明，將以第一種形成犧牲層之方法為例詳述之。
接下來，如第五(f)圖所示，摻雜四族的原子以形成n型導通層301在第二III族氮化物203上。在本實施例中的摻雜子為矽原子(Si)，而矽的先驅物在有機金屬化學氣相沉積機台中可以使用矽甲烷(SiH4 )或是矽乙烷(Si2 H6 )。n型導通層301的形成方式依序由高濃度參雜矽原子(Si)的氮化鎵層(GaN)或是氮化鋁鎵層(AlGaN)至低濃度參雜矽原子(Si)的氮化鎵層或是氮化鋁鎵層(AlGaN)。高濃度參雜矽原子(Si)的氮化鎵層(GaN)或是氮化鋁鎵層(AlGaN)可以提供n型電極之間較佳的導電效果。
接著是形成一發光層303在n型導通層301上。其中發光層303可以是單異質結構、雙異質結構、單量子井層或是多重量子井層結構。目前多採用多重量子井層結構，也就是多重量子井層/阻障層的結構。量子井層可以使用氮化銦鎵(InGaN)，而阻障層可以使用氮化鋁鎵(AlGaN)等的三元結構。另外，也可以採用四元結構，也就是使用氮化鋁鎵銦(Alx Iny Ga1-x-y N)同時作為量子井層以及阻障層。其中調整鋁與銦的比例使得氮化鋁鎵銦晶格的能階可以分別成為高能階的阻障層與低能階的量子井層。發光層303可以摻雜n型或是p型的摻雜子(dopant)，可以是同時摻雜n型與p型的摻雜子，也可以完全不摻雜。並且，可以是量子井層摻雜而阻障層不摻雜、量子井層不摻雜而阻障層摻雜、量子井層與阻障層都摻雜或是量子井層與阻障層都不摻雜。再者，亦可以在量子井層的部份區域進行高濃度的摻雜(delta doping)。
之後，在發光層303上形成一p型導通的電子阻擋層305。p型導通 的電子阻擋層305包括第一種III-V族半導體層，以及第二種III-V族半導體層。這兩種III-V族半導體層之能隙不同，且係具有週期性地重複沉積在上述發光層303上，前週期性地重複沉積動作可形成能障較高的電子阻擋層(能障高於主動發光層的能障)，用以阻擋過多電子(e-)溢流發光層303。前述第一種III-V族半導體層可為氮化鋁銦鎵(Alx Iny Ga1-x-y N)層，前述第二種III-V族半導體層可為氮化鋁銦鎵(Alu Inv Ga1-u-v N)層。其中，0<x≦1，0≦y<1，x+y≦1，0≦u<1，0≦v≦1以及u+v≦1。當x=u時，y≠v。另外，前述III-V族半導體層亦可為氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化鋁銦(AlInN)。
最後，摻雜二族的原子以形成p型導通層307於電子阻擋層305上。在本實施例中是鎂原子。而鎂的先驅物在有機金屬化學氣相沉積機台中可以使用CP2 Mg。p型導通層307的形成方式依序由低濃度參雜鎂原子(Mg)的氮化鎵層(GaN)或是氮化鋁鎵層(AlGaN)至高濃度參雜鎂原子(Mg)的氮化鎵層或是氮化鋁鎵層(AlGaN)。高濃度參雜鎂原子(Mg)的氮化鎵層(GaN)或是氮化鋁鎵層可以提供p型電極之間較佳的導電效果。
第五(g)圖所示，接著形成一歐姆接觸層207位於前述之發光結構309上方。一般以蒸鍍，濺鍍等物理氣相沉積法形成歐姆接觸層207於發光結構309上。其材料可為鎳/金(Ni/Au)、氧化銦錫(Indium Tin Oxide；ITO)、氧化銦鋅(Indium Zinc Oxide；IZO)、氧化銦鎢(Indium Tungsten Oxide；IWO)、氧化銦鎵(Indium Gallium Oxide；IGO)、鉑/金(Pt/Au)、鉻/金( Cr/Au)、鎳/鉻(Ni/Cr)或是鎳/鎂/鎳/鉻(Ni/Mg/Ni/Cr)。
第五(h)圖所示，在覆蓋歐姆接觸層207後，藉由光阻自旋塗佈機以離心力將光阻劑全面塗佈於歐姆接觸層207之表面上方以形成光阻膜。再以光微影法(Photolithography)將光阻膜圖案化而形成遮罩，使得預計蝕刻部份顯露。再以濕式蝕刻、乾式蝕刻或是電感式電漿蝕刻系統(Inductively coupled plasma etcher；ICP)進行mesa製程。前述mesa製程係為蝕刻發光結構309，以形成一發光區域109及切割平台111，同時暴露出n型導通層301。最後再以雷射切割將晶圓切割成晶粒123。
第五(i)圖所示，形成一n型電極105於n型導通層301上，一p型電極107於歐姆接觸層207上。上述n型電極105及p型電極107可利用濺鍍、蒸鍍等物理氣相層積的方法將金屬沉積於上述n型導通層301以及歐姆接觸層207上。上述n型電極105可為鈦/鋁/鈦/金(Ti/Al/Ti/Au)、鉻金合金(Cr/Au)或是鉛金合金(Pd/Au)。p型電極107可為鎳金合金(Ni/Au)、鉑金合金(Pt/Au)、鎢(W)、鉻金合金(Cr/Au)或鈀(Pd)。
第五(j)圖所示，形成一絕緣層209位於n型電極105與p型電極107之間。前述絕緣層209可減少前述n型電極105與p型電極107之間的互相干擾，亦可強化前述發光結構309，使之不易破碎。前述絕緣層可為二氧化矽(SiO2 )、環氧樹脂(Epoxy)、氮化矽(Si3 N4 )、二氧化鈦(TiO2 )或是氮化鋁(AlN)。
第五(k)圖及第五(l)圖所示，以覆晶接合技術將一個或複數個晶粒123電性連接於一封裝基板上115上。先個別形成凸塊113於n型電極105與p型電極107上，再將凸塊113分別對應於封裝基板上之 焊墊117，以達到電性連接。覆晶接合的凸塊成分一般使用鉛錫合金，其比例的選擇取決於基板之種類及組裝程序。最常被使用之比例為95%鉛-5%錫。前述封裝基板115可為印刷電路板(Printed Circuit Board；PCB)、BT樹脂印刷電路板(Bismaleimide Triazine resin Printed Circuit Board；BT PCB)、高熱係數鋁基板(Metal Core Printed Circuit Board；MCPCB)、軟性印刷電路板(Flexible Printed Circuit Board；Flexible PCB)、陶瓷基板(Ceramic)、或矽基板。關於前述矽基板封裝之詳細的內容及步驟，可參閱先進開發光電股份有限公司的專利申請提案，中華民國專利號碼I292962，專利名稱為固態發光元件的封裝結構及其製造方法。
第五(m)圖及第五(n)圖所示，在進行剝離前述磊晶基板101之前，必須先保護凸塊113與封裝基板115之電性連接以及整個發光元件不受化學溶液侵蝕導致損害。先以一透明膠材211覆蓋凸塊113與封裝基板115，再以一保護層213包覆整個發光元件，但不包含磊晶基板101以及第一III族氮化物層201。前述之透明膠材211可為二氧化矽(SiO2 )、環氧樹脂(Epoxy)、或是氮化矽(Si3 N4 )。前述保護層213可為二氧化矽(SiO2 )。
第五(o)圖所示，元件保護完成後，將以溼式蝕刻剝離前述磊晶基板101。藉由化學溶液的選取與調配，將前述化學溶液注入第一III族氮化物層201。前述將使得第一III族氮化物層201與化學溶液產生化學反應，而導致第一III族氮化物層201的結構瓦解。因此，在第一III族氮化物層201上之磊晶基板101立即被剝離。
最後，由第五(p)圖及第五(q)圖所示，除去元件上之保護層213 後，切割封裝基板115，即形成複數個半導體光電元件125。可利用濕式及乾式兩種方法去除前述之保護層213。濕式法是利用有機溶液將保護材料溶解而達到去保護層之目的，所使用之有機溶劑如丙酮(Acetone)、甲基吡咯烷酮(N-Methyl-Pyrolidinone；NMP)、二甲基亞堸(Dimethyl Sulfoxide；DMSO)、2-(2-氨乙氧基)乙醇2-(2-Aminoethoxy ethanol)、乙醇胺(MonoEthanolAmine；MEA)、以及乙二醇單丁醚(ButoxyDiGlycol；BDG)等。另一濕式方法則可以使用無機溶液如硫酸和雙氧水的混和溶液(SPM)，此方法製程成本較低。乾式去遮罩法則是使用氧氣或其電漿將光阻加以去除。去除保護層213後，以一般刀工切割封裝基板115，形成複數個半導體光電元件125。
上述之方法步驟可依在不同條件下更換順序，使得製程更能達到實際需求。
綜合上述之說明，比較一般傳統半導體光電水平元件之發光率，本發明之半導體光電元件以覆晶技術封裝後再剝離磊晶基板，其元件射出之光線減少受到基板及電極干擾，因此其發光率高於一般傳統半導體光電水平元件之發光率。另外，半導體光電元件在散熱性方面亦比一般半導體光電元件之散熱性佳。再者，本發明之半導體光電元件之製程方法較簡單。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。
105‧‧‧n型電極
107‧‧‧p型電極
113‧‧‧凸塊
115‧‧‧封裝基板
117‧‧‧焊墊
125‧‧‧半導體光電元件
207‧‧‧歐姆接觸層
209‧‧‧絕緣層
203‧‧‧第二III族半導體
211‧‧‧透明膠材
309‧‧‧發光結構

Claims (16)

  1. 一種覆晶式半導體光電元件結構之製造方法，包含：提供一磊晶基板；形成一犧牲層於該磊晶基板上；形成一半導體發光結構於該犧牲層上，該半導體發光結構具有一第一表面以及相對於第一表面之第二表面，該犧牲層位於該半導體發光結構之第二表面；形成一n型電極與一p型電極於該半導體發光結構之第一表面上；覆晶該半導體發光結構於一封裝基板上，該封裝基板具有一第一表面以及相對於第一表面之第二表面，其中該第一表面具有一第一焊墊及一第二焊墊，一第一凸塊位於該第一焊墊上，一第二凸塊位於該第二焊墊上，該封裝基板上包含一第一凸塊與一第二凸塊，該n型電極與該第一凸塊電性連接，該p型電極與該第二凸塊電性連接；充填一透明膠材於該封裝基板之第一表面與半導體發光結構之第一表面之間，包覆該第一焊墊、該第二焊墊、該第一凸塊以及該第二凸塊；形成一保護層於該半導體發光結構外圍；蝕刻該犧牲層以剝離該磊晶基板，然後除去該保護層並切割封裝基板以形成複數個半導體光電元件。
  2. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述之磊晶基板可為藍寶石(Al2 O3 )基板、碳化矽(SiC)基板、鋁酸鋰基板(AlLiO2 )、鎵酸鋰基板(LiGaO2 )、矽(Si)基板、氮化鎵(GaN)基板，氧化鋅(ZnO)基板、氧化鋁鋅基板(AlZnO)、砷化鎵(GaAs)基板、磷化鎵(GaP)基板、銻化鎵基板(GaSb)、磷化銦( InP)基板、砷化銦(InAs)基板或硒化鋅(ZnSe)基板。
  3. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述形成該犧牲層於該磊晶基板上之步驟，包含：形成一第一三族氮化物於該磊晶基板上；形成一圖案化之遮罩於該第一三族氮化物上；蝕刻該第一三族氮化物；以及移除該圖案化之遮罩。
  4. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述形成該犧牲層於該磊晶基板上之步驟，包含：形成一第一三族氮化物於該磊晶基板上；形成一圖案化之遮罩於該第一三族氮化物；形成一第二三族氮化物於該圖案化之遮罩上；以及移除該圖案化之遮罩形成複數個孔洞。
  5. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述形成該犧牲層於該磊晶基板上之步驟，包含：形成一遮罩於該磊晶基板上；退火形成一圖案化之遮罩；蝕刻該磊晶基板；以及移除該圖案化之遮罩。
  6. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述之蝕刻可為濕蝕刻、亁蝕刻或是電感式電漿蝕刻系統(Inductively coupled plasma etcher；ICP)。
  7. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述之凸塊為鈀錫合金(Pd/Tin)。
  8. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其 中上述之n型電極可為鈦/鋁/鈦/金合金(Ti/Al/Ti/Au)、鉻金合金(Cr/Au)或是鉛金合金(Pd/Au)。
  9. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述之p型電極可為鎳金合金(Ni/Au)、鉑金合金(Pt/Au)、鉻金合金(Cr/Au)、鎢(W)或鈀(Pd)。
  10. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述之方法更包含形成一絕緣層位於該n型電極及該p型電極之間，可增加半導體發光結構之結構硬度以及電性隔離該n型電極及該p型電極。
  11. 如申請專利範圍第10項所述之覆晶式半導體光電元件結構之製造方法，其中上述之絕緣層可為二氧化矽(SiO2 )、環氧樹脂(Epoxy)、氮化矽(Si3 N4 )、二氧化鈦(TiO2)或是氮化鋁(AlN)。
  12. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述之保護層為二氧化矽(SiO2 )。
  13. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述之蝕刻犧牲層剝離該磊晶基板為濕式蝕刻法。
  14. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述之透明膠材可為二氧化矽(SiO2 )、環氧樹脂(Epoxy)或是氮化矽(Si3 N4 )。
  15. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其中上述之封裝基板可為印刷電路板(Printed Circuit Board；PCB)、BT樹脂印刷電路板(Bismaleimide Triazine resin Printed Circuit Board；BT PCB)、高熱係數鋁基板(Metal Core Printed Circuit Board；MCPCB)、軟性印刷電路板(Flexible Printed Circuit Board；Flexible PCB)、陶瓷基板(Ceramic)、矽基板。
  16. 如申請專利範圍第1項所述之覆晶式半導體光電元件結構之製造方法，其 中上述之半導體發光結構可為III-V族化合物。
TW098108127A 2009-03-13 2009-03-13 覆晶式半導體光電元件之結構及其製造方法 TWI422075B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098108127A TWI422075B (zh) 2009-03-13 2009-03-13 覆晶式半導體光電元件之結構及其製造方法
US12/722,231 US8470621B2 (en) 2009-03-13 2010-03-11 Method for fabricating a flip-chip semiconductor optoelectronic device
US13/897,580 US20130248922A1 (en) 2009-03-13 2013-05-20 Flip-chip semiconductor optoelectronic device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098108127A TWI422075B (zh) 2009-03-13 2009-03-13 覆晶式半導體光電元件之結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201034264A TW201034264A (en) 2010-09-16
TWI422075B true TWI422075B (zh) 2014-01-01

Family

ID=42729957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098108127A TWI422075B (zh) 2009-03-13 2009-03-13 覆晶式半導體光電元件之結構及其製造方法

Country Status (2)

Country Link
US (2) US8470621B2 (zh)
TW (1) TWI422075B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368114B2 (en) * 2007-05-18 2013-02-05 Chiuchung Yang Flip chip LED die and array thereof
CN102194985B (zh) * 2010-03-04 2013-11-06 展晶科技(深圳)有限公司 晶圆级封装之方法
JP5390472B2 (ja) * 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
US8471282B2 (en) 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
TWI415312B (zh) * 2010-10-29 2013-11-11 Advanced Optoelectronic Tech 發光二極體封裝結構
TWI407594B (zh) * 2010-12-30 2013-09-01 Advanced Optoelectronic Tech 發光二極體晶粒的製作方法
TW201232851A (en) * 2011-01-18 2012-08-01 Siliconware Precision Industries Co Ltd Package having emitting element and method for manufacturing the same
TWI474522B (zh) * 2011-05-12 2015-02-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
US8563416B2 (en) * 2011-07-29 2013-10-22 International Business Machines Corporation Coaxial solder bump support structure
DE102011113430A1 (de) * 2011-09-14 2013-03-14 Osram Opto Semiconductors Gmbh Verfahren zur temporären elektrischen Kontaktierung einer Bauelementanordnung und Vorrichtung hierfür
US9312432B2 (en) * 2012-03-13 2016-04-12 Tsmc Solid State Lighting Ltd. Growing an improved P-GaN layer of an LED through pressure ramping
US20140209961A1 (en) * 2013-01-30 2014-07-31 Luxo-Led Co., Limited Alternating current light emitting diode flip-chip
KR102077742B1 (ko) * 2013-02-27 2020-02-14 삼성전자주식회사 반도체 요소 전사 방법
WO2015009669A1 (en) * 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
US9548247B2 (en) * 2013-07-22 2017-01-17 Infineon Technologies Austria Ag Methods for producing semiconductor devices
US9620436B2 (en) * 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
US10852492B1 (en) * 2014-10-29 2020-12-01 Acacia Communications, Inc. Techniques to combine two integrated photonic substrates
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
US10217914B2 (en) 2015-05-27 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US10950747B2 (en) * 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
US10050172B2 (en) * 2015-07-01 2018-08-14 Sensor Electronic Technology, Inc. Substrate structure removal
WO2017008254A1 (en) * 2015-07-14 2017-01-19 Goertek. Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
US9786641B2 (en) 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
CN206293462U (zh) * 2015-10-16 2017-06-30 首尔伟傲世有限公司 发光二极管芯片
TWI762428B (zh) * 2016-11-15 2022-04-21 愛爾蘭商艾克斯展示公司技術有限公司 微轉印可印刷覆晶結構及方法
KR102409963B1 (ko) * 2017-08-22 2022-06-15 삼성전자주식회사 솔더 범프를 구비한 반도체 발광소자 패키지
CN107818931B (zh) * 2017-09-30 2021-10-19 厦门市三安光电科技有限公司 半导体微元件的转移方法及转移装置
TWI685987B (zh) * 2017-10-19 2020-02-21 泰谷光電科技股份有限公司 微晶粒模組轉移方法
TW201939768A (zh) * 2018-03-16 2019-10-01 聯京光電股份有限公司 光電封裝體
KR20200053096A (ko) * 2018-11-08 2020-05-18 삼성전자주식회사 반도체 칩의 세정 방법 및 이를 수행하기 위한 장치
US20210066547A1 (en) * 2019-08-28 2021-03-04 Tslc Corporation Semiconductor Components And Semiconductor Structures And Methods Of Fabrication
CN111769079B (zh) * 2020-07-15 2023-06-06 芯盟科技有限公司 半导体结构及其形成方法
US11988868B2 (en) * 2021-01-27 2024-05-21 Xerox Corporation Forming optical components using selective area epitaxy

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217506A (ja) * 2000-02-03 2001-08-10 Ricoh Co Ltd 半導体基板およびその作製方法および発光素子
US20050194605A1 (en) * 2004-03-05 2005-09-08 Shelton Bryan S. Flip-chip light emitting diode device without sub-mount
US20060071226A1 (en) * 2004-09-29 2006-04-06 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device
US20060278884A1 (en) * 2005-06-08 2006-12-14 Ching-Chung Chen Substrate-free flip chip light emitting diode and manufacturing method thereof
US20070166851A1 (en) * 2005-01-11 2007-07-19 Tran Chuong A LIGHT EMITTING DIODES (LEDs) WITH IMPROVED LIGHT EXTRACTION BY ROUGHENING
CN100373642C (zh) * 2004-12-13 2008-03-05 新世纪光电股份有限公司 用于制造发光装置的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US7211833B2 (en) * 2001-07-23 2007-05-01 Cree, Inc. Light emitting diodes including barrier layers/sublayers
JP2004221186A (ja) 2003-01-10 2004-08-05 Nanotemu:Kk 半導体発光装置
EP1658642B1 (en) * 2003-08-28 2014-02-26 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
CN1619842A (zh) 2003-11-18 2005-05-25 璨圆光电股份有限公司 一种氮化物发光元件
TWI292962B (en) 2005-10-21 2008-01-21 Advanced Optoelectronic Tech Package structure for a solid-state lighting device and method of fabricating the same
KR20070045462A (ko) * 2005-10-27 2007-05-02 엘지이노텍 주식회사 발광 다이오드 패키지
KR101305884B1 (ko) * 2006-01-06 2013-09-06 엘지이노텍 주식회사 발광 다이오드 패키지, 이의 제조 방법 및 이를 구비하는백라이트 유닛
KR101119172B1 (ko) * 2007-02-05 2012-03-21 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 표시 장치
US20080242063A1 (en) * 2007-03-30 2008-10-02 Mengzhi Pang Solder composition doped with a barrier component and method of making same
TWI411125B (zh) 2008-03-05 2013-10-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
TWI447783B (zh) 2008-04-28 2014-08-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
TWI407491B (zh) 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
TWI464921B (zh) * 2009-02-25 2014-12-11 Epistar Corp 主波長分佈收斂之發光元件及其製造方法
JP2012114184A (ja) * 2010-11-24 2012-06-14 Hitachi Cable Ltd 発光ダイオード

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217506A (ja) * 2000-02-03 2001-08-10 Ricoh Co Ltd 半導体基板およびその作製方法および発光素子
US20050194605A1 (en) * 2004-03-05 2005-09-08 Shelton Bryan S. Flip-chip light emitting diode device without sub-mount
US20060071226A1 (en) * 2004-09-29 2006-04-06 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device
CN100373642C (zh) * 2004-12-13 2008-03-05 新世纪光电股份有限公司 用于制造发光装置的方法
US20070166851A1 (en) * 2005-01-11 2007-07-19 Tran Chuong A LIGHT EMITTING DIODES (LEDs) WITH IMPROVED LIGHT EXTRACTION BY ROUGHENING
US20060278884A1 (en) * 2005-06-08 2006-12-14 Ching-Chung Chen Substrate-free flip chip light emitting diode and manufacturing method thereof

Also Published As

Publication number Publication date
TW201034264A (en) 2010-09-16
US20100230711A1 (en) 2010-09-16
US8470621B2 (en) 2013-06-25
US20130248922A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
TWI422075B (zh) 覆晶式半導體光電元件之結構及其製造方法
CN101840972B (zh) 倒装芯片式半导体光电元件的结构及其制造方法
US8004006B2 (en) Nitride semiconductor light emitting element
JP4999696B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
KR100833313B1 (ko) 질화갈륨계 발광다이오드 소자 및 그의 제조방법
US20090267098A1 (en) Semiconductor light emitting device
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
KR100708936B1 (ko) 플립칩용 질화물계 반도체 발광소자
TWI420698B (zh) 半導體發光元件之製造方法
JP2006086489A (ja) 静電気放電防止機能を有する窒化物半導体発光素子
KR20060059783A (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
US20120074384A1 (en) Protection for the epitaxial structure of metal devices
JP5644669B2 (ja) 窒化物半導体発光素子の製造方法
US20100187558A1 (en) Semiconductor light emitting device and method of fabricating the same
US8482034B2 (en) Light emitting device
KR100962898B1 (ko) 반도체 발광소자 및 그 제조방법
US20110133159A1 (en) Semiconductor light-emitting device with passivation in p-type layer
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
KR20100093977A (ko) 반도체 발광소자 및 그 제조방법
KR20090073949A (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
US8298918B2 (en) Method for forming semiconductor layer and method for manufacturing light emitting device
US20140151630A1 (en) Protection for the epitaxial structure of metal devices
KR100619415B1 (ko) 발광 다이오드