CN111769079B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN111769079B CN111769079B CN202010681974.6A CN202010681974A CN111769079B CN 111769079 B CN111769079 B CN 111769079B CN 202010681974 A CN202010681974 A CN 202010681974A CN 111769079 B CN111769079 B CN 111769079B
- Authority
- CN
- China
- Prior art keywords
- peelable
- forming
- layer
- chip
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 127
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000000463 material Substances 0.000 claims description 93
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 239000003292 glue Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000003667 anti-reflective effect Effects 0.000 claims description 8
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 151
- 230000006870 function Effects 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构及其形成方法，其中方法包括：提供第一基底，所述第一基底包括若干相互分立的第一芯片区；在每个第一芯片区内形成第一可剥离结构，所述第一可剥离结构包括第一占位层、以及位于所述第一占位层和第一基底之间的第一可剥离膜；在所述第一可剥离结构上形成第二可剥离结构，所述第二可剥离结构包括位于第一占位层表面的第二占位层、以及位于第一可剥离膜顶面和所述第二占位层侧壁面的第二可剥离膜。从而，能够减少芯片的整体设计时间和复杂度，并且，减少芯片的制造时间和成本。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
如今，人工智能的运用出现在越来越多的领域中，例如自动驾驶、图像识别、医疗诊断、游戏、财务数据分析和搜索引擎等。
为了满足人工智能对单个仿真芯片具有更多的功能需求，通常将具有不同功能的两片晶圆键合，以使单个仿真芯片具有不同的功能。
然而，现有的芯片制造时间较长、成本较高，并且，整体设计时间长、设计复杂度高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以减少芯片的整体设计时间和复杂度，并且，减少芯片的制造时间和成本。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供第一基底，所述第一基底包括若干相互分立的第一芯片区；在每个第一芯片区内形成第一可剥离结构，所述第一可剥离结构包括第一占位层、以及位于所述第一占位层和第一基底之间的第一可剥离膜；在所述第一可剥离结构上形成第二可剥离结构，所述第二可剥离结构包括位于第一占位层表面的第二占位层、以及位于第一可剥离膜顶面和所述第二占位层侧壁面的第二可剥离膜。
可选的，所述第一基底还包括位于相邻第一芯片区之间的第二芯片区；所述半导体结构的形成方法还包括：在每个第二芯片区内及该第二芯片区上形成第二功能模块。
可选的，形成所述第一可剥离结构的方法包括：在每个第一芯片区内形成第一开口；在所述第一开口侧壁面和底面形成所述第一可剥离膜；在形成所述第一可剥离膜后，在所述第一开口内形成第一占位层。
可选的，形成所述第二可剥离结构的方法包括：在所述第一芯片区上形成覆盖所述第一可剥离结构的第二占位材料层；刻蚀所述第二占位材料层以形成第二占位层以及第二开口，所述第二开口暴露出所述第一可剥离膜顶面及第二占位层侧壁面；在所述第二开口内形成所述第二可剥离膜。
可选的，每个位于所述第二芯片区上的第二功能模块部分包括：若干沿第一基底法线方向重叠排布的第二器件层；所述第二可剥离结构包括若干沿第一基底法线方向重叠排布的第二可剥离层；所述半导体结构的形成方法还包括：在形成每个第二器件层的同时，形成1个第二可剥离层。
可选的，还包括：去除所述第一可剥离结构及第二可剥离结构，形成第四开口。
可选的，去除所述第一可剥离膜和第二可剥离膜的工艺包括湿法刻蚀工艺。
可选的，去除所述第一可剥离结构及第二可剥离结构的方法包括：刻蚀去除所述第一可剥离膜和第二可剥离膜；在去除所述第一可剥离膜和第二可剥离膜的同时或之后，采用拉拔工艺去除所述第二占位层和第一占位层。
可选的，去除所述第一占位层和第二占位层的方法包括：采用拉拔工艺除所述第一占位层和第二占位层。
可选的，去除第一可剥离膜和第二可剥离膜的方法包括：在所述拉拔工艺后，刻蚀去除所述第一可剥离膜和第二可剥离膜。
可选的，还包括：提供第一芯片，所述第一芯片的厚度小于或等于所述第四开口深度；将所述第一芯片嵌入所述第四开口。
可选的，所述半导体结构的形成方法还包括：将所述第一芯片嵌入所述第四开口后，在所述第一基底表面和所述第一芯片表面形成互连层，所述互连层包括：第一互连结构以及包围第一互连结构的第一介质结构，并且，所述第一互连结构分别与所述第一芯片的电路和第二功能模块的电路电互连。
可选的，还包括：在形成所述互连层之前或者同时，在所述第一芯片与所述第四开口侧壁面之间的缝隙内形成第二介质结构。
可选的，还包括：提供第二基底，所述第二基底包括若干相互分立的第三芯片区，每个第三芯片区内具有第三功能模块，所述第二基底表面暴露出所述第三功能模块表面；在将所述第一芯片嵌入所述第四开口后，将所述第二基底与所述第一基底键合，所述第三功能模块表面朝向所述第四开口的开口方向，并且，所述第三功能模块分别和所述第二功能模块的电路以及所述第一芯片的电路电互连。
可选的，所述第二功能模块包括：若干第二功能器件、第二互连结构、以及包围若干所述第二功能器件和第二互连结构的第二介质结构。
可选的，所述第一可剥离膜的材料包括抗反射材料、光刻胶和胶水中的至少一种。
可选的，所述第二可剥离膜的材料包括抗反射材料、光刻胶和胶水中的至少一种。
可选的，所述第二功能模块的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
可选的，所述第一芯片的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
可选的，所述第三功能模块的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
相应的，本发明的技术方案还提供一种上述形成方法所形成的半导体结构，包括：第一基底，所述第一基底包括若干相互分立的第一芯片区；位于每个第一芯片区内的第一可剥离结构，所述第一可剥离结构包括第一占位层、以及位于所述第一占位层和第一基底之间的第一可剥离膜；位于每个所述第一可剥离结构上的第二可剥离结构，所述第二可剥离结构包括位于第一占位层表面的第二占位层、以及位于第一可剥离膜表面和所述第二占位层侧壁面的第二可剥离膜。
可选的，所述第一可剥离膜的材料包括抗反射材料、光刻胶和胶水中的至少一种。
可选的，所述第二可剥离膜的材料包括抗反射材料、光刻胶和胶水中的至少一种。
可选的，所述第一占位层的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅和氢氧化硅中的至少一种。
可选的，所述第二占位层的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅和氢氧化硅中的至少一种。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案的半导体结构的形成方法中，由于第一可剥离结构包括第一可剥离膜和第一占位层，第二可剥离结构包括第二可剥离膜和第二占位层，因此，通过第一可剥离膜和第二可剥离膜，能够使第一可剥离膜和第一占位层之间、第一可剥离膜和第一基底之间、第二可剥离膜和第二占位层之间、以及第二可剥离膜和第一基底上与第二可剥离膜邻接的其他半导体结构之间的粘合度差，从而，后续能够去除所述第一可剥离结构和第二可剥离结构以形成凹槽。进而，当芯片需要多种不同功能时，能够将所述第一基底内和第一基底上除了第一可剥离结构和第二可剥离结构以外的半导体结构作为基础模块，并通过在原第一可剥离结构和第二可剥离结构处嵌入其他芯片，实现在相同的基础模块设计上，叠加不同的功能模块设计，以使芯片具有不同功能，减少芯片的整体设计时间和复杂度，并且，减少芯片的制造时间和成本。
附图说明
图1至图9是本发明一实施例的半导体结构形成过程的剖面结构示意图；
图10是本发明又一实施例的半导体结构形成过程的剖面结构示意图；
图11是本发明另一实施例的半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，为了满足人工智能对单个仿真芯片具有更多的功能需求，通常将具有不同功能模块的两片晶圆键合，并切割键合后的晶圆，以形成若干具有多种功能的芯片。
然而，当需要具有不同功能的芯片时，需要对芯片整体进行全新的设计，从而，不仅导致芯片制造时间较长、成本较高，并且，芯片的整体设计时间长、设计复杂度高。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，通过在每个第一芯片区内形成第一可剥离结构，并且，在所述第一可剥离结构上形成第二可剥离结构，以减少芯片的整体设计时间和复杂度，并且，减少芯片的制造时间和成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9是本发明一实施例的半导体结构形成过程的剖面结构示意图。
请参考图1，提供第一基底100。
所述第一基底100的材料为半导体材料。
在本实施例中，所述第一基底100的材料为硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一基底100包括若干相互分立的第一芯片区I、以及位于相邻第一芯片区I之间的第二芯片区II。
需要说明的是，图1中仅示意性的表示出了1个第一芯片区I和1个第二芯片区II。
接着，在每个第一芯片区I内形成第一可剥离结构，所述第一可剥离结构包括第一占位层、以及位于所述第一占位层和第一基底100之间的第一可剥离膜。具体在每个第一芯片区I内形成所述第一可剥离结构的过程请参考图2和图3。
请参考图2，在每个第一芯片区I内形成第一开口101。
在本实施例中，形成所述第一开口101的方法包括：在所述第一基底100表面形成第一开口掩膜结构102，所述第一开口掩膜结构102暴露出第一芯片区I的至少部分表面；以所述第一开口掩膜结构102为掩膜，刻蚀所述第一芯片区I，直至形成所述第一开口101。
在本实施例中，在形成所述第一开口101之前，在所述第二芯片区II内形成下部第二功能模块121。
在其他实施例中，在形成第一可剥离结构后，在所述第二芯片区内形成下部第二功能模块。具体而言，在形成第一可剥离结构后，在所述第二芯片区内形成下部第二功能模块的方法包括：在第一可剥离结构表面形成第一可剥离结构保护层，所述第一可剥离结构保护层用于保护形成下部第二功能模块的过程中，刻蚀、沉积、外延、氧化和清洗等半导体形成工艺对下部第二功能模块的影响；在形成所述第一可剥离结构保护层后，在所述第二芯片区内形成下部第二功能模块；在形成所述下部第二功能模块后，去除所述第一可剥离结构保护层。
在本实施例中，所述下部第二功能模块121内具有器件层(未图示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
所述下部第二功能模块121和后续形成的上部第二功能模块构成第二功能模块。
在本实施例中，在后续形成第一可剥离结构前，不去除所述第一开口掩膜结构102。
通过所述第一开口掩膜结构102，能够在后续形成第一可剥离膜和第一占位层的刻蚀工艺中，保护下部第二功能模块121，从而，减少所述刻蚀过程对下部第二功能模块造成的损伤。
在其他实施例中，在形成第一可剥离材料膜之前，去除第一开口掩膜结构。
请参考图3，在所述第一开口101侧壁面和底面形成所述第一可剥离膜111，并且，在形成所述第一可剥离膜111的同时，在所述第一开口101内形成第一占位层112。
所述第一可剥离膜111和所述第一占位层112构成第一可剥离结构110。
在本实施例中，形成所述第一可剥离膜111和第一占位层112的方法包括：在所述第一开口101侧壁面和底面、以及第一开口掩膜结构102表面沉积第一可剥离材料膜(未图示)；在形成第一可剥离材料膜后，在所述第一开口101内及第一可剥离材料膜表面形成第一占位材料层(未图示)，所述第一占位材料层填充满所述第一开口101，并且，所述第一占位材料层的表面高于所述第一可剥离材料膜表面；平坦化所述第一占位材料层、第一可剥离材料膜和第一开口掩膜结构102，直至暴露出所述下部第二功能模块121表面和第一基底100表面，形成所述第一可剥离膜111和第一占位层112。
在其他实施例中，在形成所述第一可剥离膜后，在第一开口内形成第一占位层。形成第一可剥离膜的方法包括：在所述第一开口内和第一基底表面形成初始第一可剥离材料层，所述初始第一可剥离材料层表面高于所述第一基底表面；平坦化所述初始第一可剥离材料层，直至暴露出第一基底表面，在所述第一开口内形成第一可剥离材料层；在所述第一基底表面和第一可剥离材料层表面形成第一可剥离膜掩膜结构，所述第一可剥离膜掩膜结构暴露出部分第一可剥离材料层的表面；以所述第一可剥离膜掩膜结构为掩膜，刻蚀所述第一可剥离材料层，直至形成所述第一可剥离膜。形成第一占位层的方法包括：在形成第一可剥离膜后，在所述第一开口内及第一基底表面形成第一占位材料层，所述第一占位材料层填充满所述第一开口，并且，所述第一占位材料层的表面高于所述第一基底表面；平坦化所述第一占位材料层，直至暴露出第一基底表面和第一可剥离膜顶面，在第一开口内形成第一占位层。
在本实施例中，沉积第一可剥离材料膜的工艺包括化学气相沉积工艺(CVD)、物理气相沉积工艺(PVD)或原子层沉积工艺(ALD)等。
在本实施例中，形成所述第一占位材料层的工艺包括沉积工艺或者旋涂工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，平坦化所述第一占位材料层、第一可剥离材料膜和第一开口掩膜结构102的工艺包括：干法刻蚀工艺、湿法刻蚀工艺或者化学机械研磨工艺中的至少一种。
在本实施例中，所述第一可剥离膜111的材料包括抗反射材料、光刻胶和胶水中的至少一种。
在本实施例中，所述第一占位层112的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅和氢氧化硅中的至少一种。
接着，在所述第一可剥离结构110上形成第二可剥离结构，所述第二可剥离结构包括位于第一占位层112表面的第二占位层、以及位于第一可剥离膜111顶面和所述第二占位层侧壁面的第二可剥离膜。
具体在所述第一可剥离结构110上形成第二可剥离结构的过程请参考图4和图6。
请参考图4，在所述第一芯片区I上形成覆盖所述第一可剥离结构110的第二占位材料层130。
形成所述第二占位材料层130的工艺包括旋涂工艺或者沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，形成所述第二占位材料层130之前，在所述下部第二功能模块121表面、或者第二芯片区II的第一基底100表面和下部第二功能模块121表面形成上部第二功能模块122。
在本实施例中，所述上部第二功能模块122包括具有器件层(未图示)。所述器件层可以包括器件结构，例如，电容、电阻或微电极系统等。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
所述下部第二功能模块121和上部第二功能模块122构成第二功能模块120，所述下部第二功能模块121和上部第二功能模块122之间电连接。从而，在每个第二芯片区II内及该第二芯片区II上形成第二功能模块120。
所述第二功能模块120包括：若干第二功能器件(未图示)、第二互连结构(未图示)、以及包围若干所述第二功能器件和第二互连结构的第二介质结构(未图示)。
在本实施例中，所述第二功能模块120内还具有第二互连结构123，并且，所述第二功能模块120表面暴露出所述第二互连结构123。
在本实施例中，所述第二功能模块120的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
请参考图5，刻蚀所述第二占位材料层130，形成第二占位层142以及第二开口131，所述第二开口131暴露出所述第一可剥离膜111顶面及第二占位层142侧壁面。
在本实施例中，所述第二占位层142的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅和氢氧化硅中的至少一种。
在本实施例中，形成所述第二占位材料层130，形成第二占位层142和第二开口131的方法包括：在所述第二占位材料层130表面以及第二功能模块120表面形成第二开口掩膜结构104，所述第二开口掩膜结构104暴露出部分第二占位材料层130表面；以所述第二开口掩膜结构104为掩膜，刻蚀所述第二占位材料层130，直至暴露出第一可剥离膜111顶面。
在本实施例中，刻蚀所述第二占位材料层130的工艺包括干法刻蚀工艺或者湿法刻蚀工艺中的至少一种。
在本实施例中，在后续形成第二可剥离膜前，不去除所述第二开口掩膜结构104。
通过所述第二开口掩膜结构104，能够在后续形成第二可剥离膜的沉积和平坦化过程中保护第二功能模块120和第二占位层142，从而，减少所述沉积和平坦化过程对第二功能模块120和第二占位层142造成的损伤。
在其他实施例中，在形成第二可剥离膜之前，去除第二开口掩膜结构。
请参考图6，在所述第二开口131内形成第二可剥离膜141。
所述第二可剥离膜141和第二占位层142构成第二可剥离结构140。
在本实施例中，所述第二可剥离膜141的材料包括抗反射材料、光刻胶和胶水中的至少一种。
在本实施例中，形成所述第二可剥离膜141的方法包括：在所述第二开口131内和第二开口掩膜结构104表面形成第二可剥离材料层(未图示)；平坦化所述第二可剥离材料层，直至暴露出第二功能模块120和第二占位层142表面。
在本实施例中，形成第二可剥离材料层的工艺包括旋涂工艺或者沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，刻蚀所述第二可剥离材料层的工艺包括干法刻蚀工艺或者湿法刻蚀工艺中的至少一种。
在本实施例中，平坦化所述第二可剥离材料层的工艺包括：干法刻蚀工艺、湿法刻蚀工艺或者化学机械研磨工艺中的至少一种。
由于第一可剥离结构110包括第一可剥离膜111和第一占位层112，第二可剥离结构140包括第二可剥离膜141和第二占位层142，因此，通过第一可剥离膜111和第二可剥离膜141，能够使第一可剥离膜111和第一占位层112之间、第一可剥离膜111和第一基底100之间、第二可剥离膜141和第二占位层142之间、以及第二可剥离膜141和第一基底100上与第二可剥离膜141邻接的其他半导体结构之间的粘合度差，从而，后续能够去除所述第一可剥离结构110和第二可剥离结构140以形成凹槽。进而，当芯片需要多种不同功能时，能够将所述第一基底100内和第一基底100上除了第一可剥离结构110和第二可剥离结构140以外的半导体结构作为基础模块，并通过在原第一可剥离结构110和第二可剥离结构140处嵌入其他芯片，实现在相同的基础模块设计上，叠加不同的功能模块设计，以使芯片具有不同功能，减少芯片的整体设计时间和复杂度，并且，减少芯片的制造时间和成本。
在又一实施例中，每个位于所述第二芯片区II上的第二功能模块520(如图10所示)部分，即，上部第二功能模块522(如图10所示)包括：若干沿第一基底100法线方向重叠排布的第二器件层523(如图10所示)，每个所述第二器件层523包括第二器件介质层(未图示)。第二可剥离结构540(如图10所示)包括：若干沿第一基底100法线方向重叠排布的第二可剥离层543(如图10所示)，并且，每个第二可剥离层543包括第二可剥离膜541(如图10所示)的一部分、以及第二占位层542(如图10所示)的一部分。所述半导体结构的形成方法还包括：在形成每个第二器件层523的同时，形成1个第二可剥离层543。具体而言，在形成每个第二器件层523的同时，形成1个第二可剥离层543的方法包括：在第一芯片区I和第二芯片区II表面形成一个第二器件层523的第二器件材料层(未图示)，所述第二器件材料层为形成第二器件介质层和1个第二可剥离层543的所述一部分的第二占位层542提供材料；刻蚀部分第一芯片区I上的第二器件材料层，直至暴露前层第二可剥离层543中的所述一部分的第二可剥离膜541顶面，形成1个第二可剥离层543的所述一部分的第二占位层542，以及第二可剥离层开口(未图示)，所述第二可剥离层开口用于为形成当前第二可剥离层543的所述一部分的第二可剥离膜541提供空间和限位；在所述第二可剥离层开口内形成当前第二可剥离层543的所述一部分的第二可剥离膜541。
请参考图7，去除所述第一可剥离结构110及第二可剥离结构140，形成第四开口105。
在垂直于所述第一基底100表面的方向上，所述第四开口105具有深度H。
在本实施例中，去除所述第一可剥离结构110及第二可剥离结构140的方法包括：刻蚀去除所述第一可剥离膜111和第二可剥离膜141；在去除所述第一可剥离膜111和第二可剥离膜141的同时或之后，采用拉拔工艺去除所述第二占位层142和第一占位层112。
在本实施例中，去除所述第一可剥离膜111和第二可剥离膜141的工艺包括湿法刻蚀工艺。
在本实施例中，所述湿法刻蚀工艺采用的刻蚀溶液包括酸性溶液。
具体而言，在本实施例中，通过在拉拔第二占位层142和第一占位层112的同时或者之前，采用所述湿法刻蚀工艺去除第一可剥离膜111和第二可剥离膜141，进一步减小第一可剥离膜111和第二可剥离膜141产生的粘性，使得更容易拉拔去除第二占位层142和第一占位层112。
在其他实施例中，去除所述第一可剥离结构及第二可剥离结构的方法包括：采用拉拔工艺除所述第一占位层和第二占位层；在所述拉拔工艺后，刻蚀去除所述第一可剥离膜和第二可剥离膜。
所述拉拔工艺包括：采用若干个吸盘(未图示)吸附在所述第二占位层142的表面，并拉拔所述若干吸盘。
请参考图8，提供第一芯片200，所述第一芯片200的厚度D小于或等于所述第四开口105深度H。
由于所述第一芯片200的厚度D小于或等于所述第四开口105深度，从而，确保了能够将所述第一芯片200完全嵌入所述第四开口105。
在本实施例中，所述第一芯片200的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
在本实施例中，所述第一芯片200内具有第三互连结构201，所述第二芯片200表面暴露出所述第三互连结构201表面。
具体而言，在本实施例中，将所述第一芯片200暴露出所述第三互连结构201的表面背向第四开口105底面，嵌入所述第四开口105。
请参考图9，将所述第一芯片200嵌入所述第四开口105后，在所述第一基底100表面和所述第一芯片200表面形成互连层300。
所述互连层300包括：第一互连结构301以及包围第一互连结构301的第一介质结构(未图示)，并且，所述第一互连结构301分别与所述第一芯片200的电路和第二功能模块120的电路电互连。
具体而言，在本实施例中，通过所述第一互连结构301分别与所述第二互连结构123以及第三互连结构201之间的连接，实现所述第一芯片200的电路和第二功能模块120的电路之间的电互连。
在本实施例中，形成第一介质结构的工艺包括沉积工艺或者旋涂工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，在形成所述互连层300之前，在所述第一芯片200与所述第四开口105侧壁面之间的缝隙内形成第二介质结构302。
从而，通过所述第二介质结构302，能够更好的固定所述第一芯片200。
形成第二介质结构202的方法包括：在所述第一芯片200与所述第四开口105侧壁面之间的缝隙内、第一芯片200表面、第一基底100表面和第二功能模块120表面形成第二介质结构材料层(未图示)；平坦化所述第二介质结构材料层，直至暴露出所述第一芯片200表面。
在其他实施例中，在形成所述第一介质结构的同时，在所述第一芯片与所述第四开口侧壁面之间的缝隙内形成第二介质结构。
相应的，本发明一实施例还提供上述形成方法所形成的半导体结构，请继续参考图6，包括：第一基底100，所述第一基底100包括若干相互分立的第一芯片区I；位于每个第一芯片区I内的第一可剥离结构110，所述第一可剥离结构110包括第一占位层112、以及位于所述第一占位层112和第一基底100之间的第一可剥离膜111；位于每个所述第一可剥离结构110上的第二可剥离结构140，所述第二可剥离结构140包括位于第一占位层112表面的第二占位层142、以及位于第一可剥离膜111表面和所述第二占位层142侧壁面的第二可剥离膜141。
所述第一基底100的材料为半导体材料。
在本实施例中，所述第一基底100的材料为硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一可剥离膜111的材料包括抗反射材料、光刻胶和胶水中的至少一种。
在本实施例中，所述第二可剥离膜141的材料包括抗反射材料、光刻胶和胶水中的至少一种。
在本实施例中，所述第一占位层112的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅和氢氧化硅中的至少一种。
在本实施例中，所述第二占位层142的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅和氢氧化硅中的至少一种。
在本实施例中，所述第一基底100还包括位于相邻第一芯片区I之间的第二芯片区II。
在本实施例中，所述半导体结构还包括：位于所述第二芯片区II内的下部第二功能模块121，以及位于所述第二芯片区II上的上部第二功能模块121。
在本实施例中，所述下部第二功能模块121具有器件层(未图示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，所述上部第二功能模块122包括具有器件层(未图示)。所述器件层可以包括器件结构，例如，电容、电阻或微电极系统等。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
所述下部第二功能模块121和上部第二功能模块122构成位于每个第二芯片区II内及该第二芯片区II上第二功能模块120，并且，所述下部第二功能模块121和上部第二功能模块122之间电连接。
所述第二功能模块120包括：若干第二功能器件(未图示)、第二互连结构(未图示)、以及包围若干所述第二功能器件和第二互连结构的第二介质结构(未图示)。
在本实施例中，所述第二功能模块120内还具有第二互连结构123，并且，所述第二功能模块120表面暴露出所述第二互连结构123。
在本实施例中，所述第二功能模块120的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
图11为本发明另一实施例的半导体结构形成过程的剖面结构示意图，本实施例与图1至图9所示实施例的区别在于，将所述第一芯片200嵌入所述第四开口105后，不形成互连层300。
请在图8的基础上参考图11，提供第二基底400。
所述第二基底400包括若干相互分立的第三芯片区III，每个第三芯片区内III具有第三功能模块401，所述第二基底400表面暴露出所述第三功能模块401表面。
所述第三功能模块401的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
请继续参考图11，在将所述第一芯200嵌入所述第四开口105后，将所述第二基底400与所述第一基底100键合，所述第三功能模块401表面朝向所述第四开口105的开口方向，并且，所述第三功能模块401分别和所述第二功能模块120的电路以及所述第一芯片200的电路电互连。
从而，有利于形成具有更多功能的芯片。
在本实施例中，在将第二基底400与所述第一基底100键合前，在所述第一芯片200与所述第四开口105侧壁面之间的缝隙内形成第二介质结构402。
从而，通过所述第二介质结构402，能够更好的固定所述第一芯片200。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (24)
1.一种半导体结构的形成方法，其特征在于，包括：
提供第一基底，所述第一基底包括若干相互分立的第一芯片区；
在每个第一芯片区内形成第一可剥离结构，所述第一可剥离结构包括第一占位层、以及位于所述第一占位层和第一基底之间的第一可剥离膜；
在所述第一可剥离结构上形成第二可剥离结构，所述第二可剥离结构包括位于第一占位层表面的第二占位层、以及位于第一可剥离膜顶面和所述第二占位层侧壁面的第二可剥离膜；
去除所述第一可剥离结构及第二可剥离结构，形成第四开口；
提供第一芯片，将所述第一芯片嵌入所述第四开口。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一基底还包括位于相邻第一芯片区之间的第二芯片区；所述半导体结构的形成方法还包括：在每个第二芯片区内及该第二芯片区上形成第二功能模块。
3.如权利要求1或2所述的半导体结构的形成方法，其特征在于，形成所述第一可剥离结构的方法包括：在每个第一芯片区内形成第一开口；在所述第一开口侧壁面和底面形成所述第一可剥离膜；在形成所述第一可剥离膜后，在所述第一开口内形成第一占位层。
4.如权利要求1或2所述的半导体结构的形成方法，其特征在于，形成所述第二可剥离结构的方法包括：在所述第一芯片区上形成覆盖所述第一可剥离结构的第二占位材料层；刻蚀所述第二占位材料层以形成第二占位层以及第二开口，所述第二开口暴露出所述第一可剥离膜顶面及第二占位层侧壁面；在所述第二开口内形成所述第二可剥离膜。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，每个位于所述第二芯片区上的第二功能模块部分包括：若干沿第一基底法线方向重叠排布的第二器件层；所述第二可剥离结构包括若干沿第一基底法线方向重叠排布的第二可剥离层；所述半导体结构的形成方法还包括：在形成每个第二器件层的同时，形成1个第二可剥离层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一可剥离膜和第二可剥离膜的工艺包括湿法刻蚀工艺。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，去除所述第一可剥离结构及第二可剥离结构的方法包括：刻蚀去除所述第一可剥离膜和第二可剥离膜；在去除所述第一可剥离膜和第二可剥离膜的同时或之后，采用拉拔工艺去除所述第二占位层和第一占位层。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，去除所述第一占位层和第二占位层的方法包括：采用拉拔工艺除所述第一占位层和第二占位层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除第一可剥离膜和第二可剥离膜的方法包括：在所述拉拔工艺后，刻蚀去除所述第一可剥离膜和第二可剥离膜。
10.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一芯片的厚度小于或等于所述第四开口深度。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：将所述第一芯片嵌入所述第四开口后，在所述第一基底表面和所述第一芯片表面形成互连层，所述互连层包括：第一互连结构以及包围第一互连结构的第一介质结构，并且，所述第一互连结构分别与所述第一芯片的电路和第二功能模块的电路电互连。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：在形成所述互连层之前或者同时，在所述第一芯片与所述第四开口侧壁面之间的缝隙内形成第二介质结构。
13.如权利要求10所述的半导体结构的形成方法，其特征在于，还包括：提供第二基底，所述第二基底包括若干相互分立的第三芯片区，每个第三芯片区内具有第三功能模块，所述第二基底表面暴露出所述第三功能模块表面；在将所述第一芯片嵌入所述第四开口后，将所述第二基底与所述第一基底键合，所述第三功能模块表面朝向所述第四开口的开口方向，并且，所述第三功能模块分别和所述第二功能模块的电路以及所述第一芯片的电路电互连。
14.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二功能模块包括：若干第二功能器件、第二互连结构、以及包围若干所述第二功能器件和第二互连结构的第二介质结构。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一可剥离膜的材料包括抗反射材料、光刻胶和胶水中的至少一种。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二可剥离膜的材料包括抗反射材料、光刻胶和胶水中的至少一种。
17.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二功能模块的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
18.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一芯片的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
19.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第三功能模块的电路包括逻辑控制电路、存储器电路以及微电机系统中的一种或者多种的组合。
20.一种半导体结构，其特征在于，包括：
第一基底，所述第一基底包括若干相互分立的第一芯片区；
位于每个第一芯片区内的第一可剥离结构，所述第一可剥离结构包括第一占位层、以及位于所述第一占位层和第一基底之间的第一可剥离膜；
位于每个所述第一可剥离结构上的第二可剥离结构，所述第二可剥离结构包括位于第一占位层表面的第二占位层、以及位于第一可剥离膜表面和所述第二占位层侧壁面的第二可剥离膜。
21.如权利要求20所述的半导体结构，其特征在于，所述第一可剥离膜的材料包括抗反射材料、光刻胶和胶水中的至少一种。
22.如权利要求20所述的半导体结构，其特征在于，所述第二可剥离膜的材料包括抗反射材料、光刻胶和胶水中的至少一种。
23.如权利要求20所述的半导体结构，其特征在于，所述第一占位层的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅和氢氧化硅中的至少一种。
24.如权利要求20所述的半导体结构，其特征在于，所述第二占位层的材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅和氢氧化硅中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010681974.6A CN111769079B (zh) | 2020-07-15 | 2020-07-15 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010681974.6A CN111769079B (zh) | 2020-07-15 | 2020-07-15 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111769079A CN111769079A (zh) | 2020-10-13 |
| CN111769079B true CN111769079B (zh) | 2023-06-06 |
Family
ID=72725674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010681974.6A Active CN111769079B (zh) | 2020-07-15 | 2020-07-15 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111769079B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057658A (ko) * | 1997-12-30 | 1999-07-15 | 유무성 | 반도체 패키지 및 반도체 패키지의 입출력선 형성방법 |
| CN103701035A (zh) * | 2013-12-19 | 2014-04-02 | 中国科学院上海微系统与信息技术研究所 | 一种边发射半导体激光器腔面的非解理制备方法 |
| CN104485316A (zh) * | 2013-03-08 | 2015-04-01 | 英飞凌科技股份有限公司 | 半导体器件及其制造方法 |
| CN105445495A (zh) * | 2014-07-16 | 2016-03-30 | 中国科学院地质与地球物理研究所 | 一种对称的mems加速度敏感芯片及其制造工艺 |
| DE102017113949A1 (de) * | 2017-06-23 | 2018-12-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595232B2 (en) * | 2006-09-07 | 2009-09-29 | International Business Machines Corporation | CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors |
| TWI422075B (zh) * | 2009-03-13 | 2014-01-01 | Advanced Optoelectronic Tech | 覆晶式半導體光電元件之結構及其製造方法 |
| US8528602B2 (en) * | 2009-06-26 | 2013-09-10 | Nikola Pekas | Microvalve system |
| US10056294B2 (en) * | 2013-12-02 | 2018-08-21 | Maxim Integrated Products, Inc. | Techniques for adhesive control between a substrate and a die |
-
2020
- 2020-07-15 CN CN202010681974.6A patent/CN111769079B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057658A (ko) * | 1997-12-30 | 1999-07-15 | 유무성 | 반도체 패키지 및 반도체 패키지의 입출력선 형성방법 |
| CN104485316A (zh) * | 2013-03-08 | 2015-04-01 | 英飞凌科技股份有限公司 | 半导体器件及其制造方法 |
| CN103701035A (zh) * | 2013-12-19 | 2014-04-02 | 中国科学院上海微系统与信息技术研究所 | 一种边发射半导体激光器腔面的非解理制备方法 |
| CN105445495A (zh) * | 2014-07-16 | 2016-03-30 | 中国科学院地质与地球物理研究所 | 一种对称的mems加速度敏感芯片及其制造工艺 |
| DE102017113949A1 (de) * | 2017-06-23 | 2018-12-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111769079A (zh) | 2020-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7328349B2 (ja) | バックサイドソースコンタクトを備える３次元メモリデバイス | |
| CN111566816B (zh) | 用于形成具有背面源极触点的三维存储器件的方法 | |
| KR102482697B1 (ko) | 본딩된 메모리 장치 및 그 제조 방법 | |
| US20200075549A1 (en) | Multi-wafer stacking structure and fabrication method thereof | |
| US20200075482A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN113345857A (zh) | 半导体元件及其制备方法 | |
| KR20070011828A (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| US10840125B2 (en) | Memory structure and method for forming the same | |
| US20120164836A1 (en) | Integrated circuit fabrication methods utilizing embedded hardmask layers for high resolution patterning | |
| KR20210076946A (ko) | Mems 패키징 구조 및 이의 제조 방법 | |
| CN112670296B (zh) | 三维存储器结构及其制备方法 | |
| CN111769079B (zh) | 半导体结构及其形成方法 | |
| US11152389B2 (en) | Methods for solving epitaxial growth loading effect at different pattern density regions | |
| KR102198344B1 (ko) | 3 차원 적층 소자 제조 방법 | |
| CN108511473B (zh) | 一种晶圆间金属层互联工艺 | |
| CN111223871B (zh) | 一种存储器件的制备方法以及存储器件 | |
| CN113921533A (zh) | 一种三维存储器件及其制造方法 | |
| CN111430297B (zh) | 半导体结构及其形成方法 | |
| US5793103A (en) | Insulated cube with exposed wire lead | |
| CN111326511A (zh) | 存储器件及其制造方法 | |
| US5609772A (en) | Cube maskless lead open process using chemical mechanical polish/lead-tip expose process | |
| CN106158726B (zh) | 半导体器件的制造方法 | |
| CN112968011B (zh) | 半导体器件及其制造方法 | |
| US11538825B2 (en) | Methods for forming channel structures with reduced sidewall damage in three-dimensional memory devices | |
| CN111557049B (zh) | 三维存储设备及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |