CN105445495A - 一种对称的mems加速度敏感芯片及其制造工艺 - Google Patents

一种对称的mems加速度敏感芯片及其制造工艺 Download PDF

Info

Publication number
CN105445495A
CN105445495A CN201410340002.5A CN201410340002A CN105445495A CN 105445495 A CN105445495 A CN 105445495A CN 201410340002 A CN201410340002 A CN 201410340002A CN 105445495 A CN105445495 A CN 105445495A
Authority
CN
China
Prior art keywords
silicon
chip
layer
acceleration sensitive
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410340002.5A
Other languages
English (en)
Other versions
CN105445495B (zh
Inventor
于连忠
孙晨
矣雷阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Geology and Geophysics of CAS
Original Assignee
Institute of Geology and Geophysics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Geology and Geophysics of CAS filed Critical Institute of Geology and Geophysics of CAS
Priority to CN201410340002.5A priority Critical patent/CN105445495B/zh
Priority to US14/799,480 priority patent/US9759740B2/en
Publication of CN105445495A publication Critical patent/CN105445495A/zh
Priority to US15/659,963 priority patent/US10392247B2/en
Application granted granted Critical
Publication of CN105445495B publication Critical patent/CN105445495B/zh
Priority to US16/552,630 priority patent/US10647570B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0019—Flexible or deformable structures not provided for in groups B81C1/00142 - B81C1/00182
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/05—Type of movement
    • B81B2203/051—Translation according to an axis parallel to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

一种对称的MEMS加速度敏感芯片，所述加速度敏感芯片包括上半部及下半部，所述上半部与所述下半部键合后形成框架整体以及设置在所述框架内的质量块整体；所述框架整体及所述质量块整体之间通过弹性梁相连接，所述质量块整体的上下两端分别形成有多个凹陷部及第一连接部，所述框架整体的上下两端分别形成有第二连接部；所述弹性梁连接所述第一连接部和第二连接部；所述凹陷部上方设置有多组梳齿结构；每组梳齿结构包括从所述第一连接部延伸出的活动梳齿以及从第二连接部延伸出的固定梳齿，所述活动梳齿与所述固定梳齿之间形成差分检测电容。本加速度敏感芯片实现同时具有高对称性，大质量块，大电容，低阻尼的高灵敏度加速度计。

Description

一种对称的MEMS加速度敏感芯片及其制造工艺
技术领域
本发明涉及传感器领域，尤其涉及一种加速度敏感芯片，该敏感芯片的制造工艺以及带有该敏感芯片的加速度计。
背景技术
现今，加速度计可适用于诸多应用，例如在测量地震的强度并收集数据、检测汽车碰撞时的撞击强度、以及在手机及游戏机中检测出倾斜的角度和方向。而在微电子机械系统(MEMS)技术不断进步的情况下，许多纳米级的小型加速度测量仪已经被商业化广泛采用。
现今的加速度敏感芯片分为两种，一种为平板式的，例如公开号为CN102768290A的中国发明专利，平板式的加速度敏感芯片是依靠通电后上盖板、质量块和下盖板之间所形成的平板电容来检测加速度。当外界有加速度时，质量块会应惯性向加速度的反方向相对敏感芯片框架产生位移。该位移同时会产生质量块与上盖板以及下盖板之间的间隔距离或者投影面积的的变化，因而产生上盖板与质量块、下盖板与质量块之间的电容变化。集成电路会根据检测到的电容变化来计算出加速度的方向和幅度。
另外一种为梳齿式的，例如公开号为CN1605871的中国专利申请，梳齿式加速度敏感芯片是通过检测两个相互间隔的梳齿结构上的电容变化来检测加速度的。梳齿结构包括设置在质量块上的活动梳齿，以及与活动梳齿相互间隔设置的固定梳齿。当质量块受加速度活动的时候，活动梳齿会与质量块同时活动，因而跟固定梳齿之间会产生间隔距离或者投影面积的变化，从而产生电容变化。集成电路会根据检测到的电容变化来计算出加速度的方向和幅度。
平板式电容加速度敏感芯片中的质量块都比较大；质量对于检测精度的影响可以体现在：
噪声等效加速度： a · · ‾ = F n ‾ A 1 = F n ‾ m = 4 k B Tω 0 mQ
kB为玻尔兹曼常数，T为温度，ω0为谐振频率，Q为品质因数，m为质量，由此可见，谐振频率与Q值确定，增大质量将减小噪声影响。质量块与盖板之间形成的电容值也比较大。其在检测加速度时的灵敏度也比较高。然而，在制造过程中，平板式电容加速度敏感芯片的压膜阻尼比较高，需要在真空的环境下封装，这样大大地增加了封装和制造成本。相比之下，梳齿式的加速度敏感芯片的压膜阻尼小，根据鲍敏航的书《AnalysisandDesignPrinciplesofMEMSDevices》中所述，MEMS芯片的阻尼力系数：
C rec = μLB 3 h 3 β ( B L )
L＞＞B，β＝1，β＝0.42；
以1000um×1000um的电容转化为等正对面积等间距的100对500um×20um的梳齿为例计算，阻尼力系数减小为原来的1.5‰。因此，梳齿式的加速度敏感芯片在非真空的环境下就可以进行封装，其封装成本相对较低。但由于梳齿结构的特性，其质量块均比较小，所产生的电容值也相比平板式结构小很多，因而其检测灵敏度相比起平板式加速度敏感芯片要低。此外，梳齿结构主要通过光刻和刻蚀的方式来制造，活动梳齿与固定梳齿所间隔的距离有一定的受刻蚀工艺深宽比的限制，最小的间隔距离大致为2um，而平板式敏感芯片都是靠键合工艺，其质量块和盖板之间的间隔可以控制在1um左右。但平板加速度计的关键工艺是键合工艺，其精准度低于梳齿加速度计的关键工艺光刻和刻蚀。因此，平板式和梳齿式的两种敏感芯片都有其自己的优点和缺点。
发明内容
本发明所要解决的技术问题在于将上述现有技术的优点进行有机结合，并克服其各自的不足，提供一种灵敏度、检测精准度较高，但其制造、封装成本都比较便宜的加速度敏感芯片。
按照本发明提供的一种MEMS加速敏感芯片，所述加速度敏感芯片包括上半部及下半部，所述上半部与所述下半部键合后形成框架整体以及设置在所述框架内的质量块整体；所述框架整体及所述质量块整体之间通过弹性梁相连接，所述质量块整体的上下两端分别形成有多个凹陷部及第一连接部，所述框架整体的上下两端分别形成有第二连接部；所述弹性梁连接所述第一连接部和第二连接部；所述凹陷部上方设置有多组梳齿结构；每组所述梳齿结构包括从所述第一连接部延伸出的活动梳齿以及从所述第二连接部延伸出的固定梳齿，所述活动梳齿与所述固定梳齿之间形成有活动间隙，所述活动间隙形成差分检测电容。
本发明中的对称的MEMS加速度敏感芯片还包括如下附属特征：
所述第一连接部包括多根相互平行的横向齿枢以及连接所述横向齿枢的纵向齿枢；每根所述横向齿枢的两端分别向外延伸有活动梳齿。
所述质量块整体以及所述框架整体的上下两端结构相同，形成上下端对称设计。
所述第一连接部呈工字型，其中包括两根相互平行的横向齿枢以及连接所述横向齿枢的一根纵向齿枢。
所述弹性梁为弯折梁，所述弹性梁与位于四个端角的所述横向齿枢的末端相连接。
所述第一连接部以及所述第二连接部上淀积有金属电极。
所述加速度敏感芯片通过检测所述活动梳齿侧壁与所述固定梳齿侧壁之间的重合面积的变化引起的电容值变化来检测加速度。
所述加速度敏感芯片通过检测所述活动梳齿的侧壁与所述固定梳齿的侧壁的间距变化引起的电容值变化来检测加速度。
所述加速度敏感芯片的每个半部中形成有第一硅层、第二硅层；其中，所述第一连接部、第二连接部、弹性梁以及所述梳齿结构形成于第一硅层内，所述框架及所述质量块形成于第二硅层内，所述第一硅层与第二硅层之间间隔有二氧化硅层。
所述加速度敏感芯片采用绝缘体上外延硅结构，包括上硅层及下硅层；所述第一连接部、第二连接部、弹性梁以及所述梳齿结构形成于所述上硅层；所述框架及所述质量块形成于所述下硅层；所述上硅层和所述下硅层之间设置有二氧化硅层。
所述加速度敏感芯片包括绝缘体上外延硅硅片以及键合在所述绝缘体上外延硅硅片表面上的硅片，所述硅片与所述绝缘体上外延硅硅片的键合表面上形成有二氧化硅层；所述绝缘体上外延硅硅片包括上硅层、下硅层以及氧化埋层；所述第一连接部、第二连接部、弹性梁以及所述梳齿结构形成于所述下硅层内，所述框架及所述质量块形成于所述硅片内。
一种对称的MEMS加速度敏感芯片的制造工艺，所述制造工艺包括以下步骤：
第一步，通过光刻和深度刻蚀，在第一硅片的底面上形成多个孔，形成弹性梁、第一连接部、第二连接部以及梳齿结构；
第二步，通过光刻和深度刻蚀，在第二硅片的顶面上形成多个凹坑，形成凹陷部；
第三步，在所述第二硅片的表面生长或者淀积一层二氧化硅层；
第四步，将所述第一硅片的底面与所述第二硅片的顶面进行键合；
第五步，在所述第二硅片的底面上淀积氮化硅层，通过光刻和刻蚀，将所述第二硅片的底面的部分氮化硅及二氧化硅层去除；
第六步，对暴露在外的第二硅片的底面进行深度刻蚀至所述第二硅片顶面的二氧化硅层；同时将第一硅片减薄一定厚度；
第七步，去除氮化硅层，刻蚀二氧化硅，形成质量块；
第八步，将两块经前述步骤加工的加速度敏感芯片的半部沿底面进行硅-硅键合；
第九步，通过深硅刻蚀形成自由的加速度敏感芯片；
第十步，制作加速度计下盖板，挖空活动区域对应位置，并淀积金属电极；
第十一步，将加速度计与下盖板键合；
第十二步，在所述第一硅片上淀积金属，并引出电极。
一种对称的MEMS加速度敏感芯片的制造工艺，所述制造工艺包括以下步骤：
第一步，在绝缘体上外延硅硅片的顶面和底面上生长或淀积出二氧化硅层；
第二步，通过光刻和刻蚀，在所述绝缘体上外延硅硅片的顶面上的所述二氧化硅层上刻蚀出多个深至上硅层的孔，并在所述绝缘体上外延硅硅片的底面刻蚀出深至下硅层的凹坑；
第三步，在所述绝缘体上外延硅硅片的顶面和底面上淀积氮化硅；
第四步，通过光刻和刻蚀，将所述底面上的部分氮化硅层去除，并露出所述下硅层；
第五步，通过深度刻蚀，将所述下硅层刻蚀至氧化埋层；
第六步，通过刻蚀，将淀积在所述底面的氮化硅与二氧化硅去除；
第七步，将两片经过前述步骤加工的加速度敏感芯片的半部沿底面进行硅-硅键合；
第八步，去除两面氮化硅，对暴露在外的两层上硅层分别深度刻蚀至氧化埋层，形成第一连接部、第二连接部、弹性梁以及梳齿结构；
第九步，对所述绝缘体上外延硅硅片进行高温氧化或化学气相淀积，在暴露在外的所述上硅层和所述下硅层的表面形成一层二氧化硅层；
第十步，通过刻蚀，将所述上硅层的孔内的氧化埋层去除；
第十一步，通过深度刻蚀，将所述上硅层的孔进一步刻蚀至一定深度；
第十二步，对所述孔进行横向腐蚀，形成凹陷部以及自由的弹性梁；
第十三步，将所述绝缘体上外延硅硅片表面的二氧化硅去除，形成加速度敏感芯片；
第十四步，制作加速度计下盖板，挖空活动区域对应位置，并淀积金属电极；
第十五步，将加速度计与下盖板键合；
第十六步，在所述第一硅片上淀积金属，并引出电极。
一种对称的MEMS加速度敏感芯片的制造工艺，所述制造工艺包括以下步骤：
第一步，通过光刻及深度刻蚀，在绝缘体上外延硅硅片的底面上深度刻蚀出多个深至氧化埋层的孔，形成第一连接部，第二连接部，弹性梁以及梳齿结构；
第二步，通过光刻及深度刻蚀，在硅片的顶面上深度刻蚀出多个凹陷部；
第三步，在所述硅片的顶面及底面上生长或淀积出二氧化硅层；
第四步，将所述硅片的顶面和所述绝缘体上外延硅硅片的底面进行键合；
第五步，在所述硅片的底面上淀积氮化硅，之后通过光刻及刻蚀，将所述硅片的底面上的部分氮化硅、二氧化硅层去除，露出部分所述硅片的底面；
第六步，对暴露在外的所述硅片的底面进行深度刻蚀至所述二氧化硅层形成质量块，同时绝缘体上外延硅硅片减薄一定厚度；
第七步，通过刻蚀，将所述硅片底面的氮化硅和暴露在外的二氧化硅去除；
第八步，将两片经过前述步骤加工的加速度敏感芯片的半部沿底面进行硅-硅键合；
第九步，通过深度刻蚀和刻蚀，将两个所述上硅层以及二氧化硅层分别去除，形成加速度敏感芯片；
第十步，制作加速度计下盖板，挖空活动区域对应位置，并淀积金属电极；
第十一步，将加速度计与下盖板键合；
第十二步，在所述下硅层顶面上淀积金属，并引出电极。
所述深度刻蚀及所述刻蚀的方法为以下方法中的一种或多种方法：干法刻蚀或湿法刻蚀，所述干法刻蚀包括：硅的深度反应离子刻蚀及反应离子刻蚀以及氮化硅或二氧化硅的反应离子刻蚀。
所述用于腐蚀硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氧化钾、四甲基氢氧化铵、乙二胺邻苯二酚腐蚀液或气态的二氟化氙。
所述用于腐蚀二氧化硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：缓冲氢氟酸、49％氢氟酸或气态的氟化氢。
所述用于腐蚀氮化硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：热浓磷酸以及氢氟酸。
按照本发明所提供的一种对称的MEMS加速度敏感芯片有如下优点：首先，本对称的MEMS加速度敏感芯片将现有的平板式和梳齿式的加速度敏感芯片进行了有机结合，并通过将两个加速度敏感芯片的半部在垂直方向上进行键合，形成质量较大的质量块整体。并在质量块的上、下两端分别形成多个凹坑，并在凹坑上方形成用于检测的梳齿结构。本专利一方面采用了大质量块的设计，保证了本加速度敏感芯片对加速度检测的高灵敏度。同时，本设计将检测部分，即梳齿结构与质量块进行分隔设计，检测部分的压膜阻尼较小，封装时也无需在真空环境中进行，大大降低了制造成本。其次，本发明上下两端的检测部分可以设置为同一结构，从而形成一个对称的加速度敏感芯片整体。当两端的检测部分为同一结构时，加速度敏感芯片可以输出两组基本相同的电信号，使得检测精度更高。或者，上下两端的检测部分可以为不同结构，设计人员完全可以根据其加速度计的应用领域来对其检测部分进行设计，从而增加了制造的灵活性和自由度。再次，由于上下盖板不作为检测电极，盖板键合精度要求较低，加工工艺相对简单，进一步的降低了整体加速度计的造价，同时，如果需要真空封装，盖板部分的空间也可以用来放置吸气剂，提高了制造的灵活性。而本敏感芯片可以通过多种制造方法进行制造，包括使用两片硅片、一片绝缘体上外延硅硅片或者一片绝缘体上外延硅硅片加一片普通硅片等制造方法。盖板可以采用硅片或Pyrex玻璃片及硼硅玻璃片。制造商可以根据其检测精度和成本上的要求，自主选择相应的制造方法，本加速度敏感芯片相比起其他加速度敏感芯片也具有更高的制造方法选择自由度。
附图说明
图1为本发明中加速度敏感芯片整体的结构示意图。
图2为本发明中加速度敏感芯片一个半部的结构示意图。
图3为本发明中加速度敏感芯片的俯视图。
图4为本发明中加速度计的一种结构示意图。
图5为本发明中加速度计的另一种结构示意图。
图6为本发明中第一种制造方法的第一步、第二步示意图。
图7为本发明中第一种制造方法的第三步、第四步示意图。
图8为本发明中第一种制造方法的第五步、第六步示意图。
图9为本发明中第一种制造方法的第七步、第八步示意图。
图10为本发明中第一种制造方法的第九步、第十步示意图。
图11为本发明中第一种制造方法的第十一步、十二步示意图。
图12为本发明中第二种制造方法的第一步、第二步示意图。
图13为本发明中第二种制造方法的第三步、第四步示意图。
图14为本发明中第二种制造方法的第五步、第六步示意图。
图15为本发明中第二种制造方法的第七步、第八步示意图。
图16为本发明中第二种制造方法的第九步、第十步示意图。
图17为本发明中第二种制造方法的第十一步、第十二步示意图。
图18为本发明中第二种制造方法的第十三步、第十四步示意图。
图19为本发明中第二种制造方法的第十五步、第十六步示意图。
图20为本发明中第三种制造方法的第一步、第二步示意图。
图21为本发明中第三种制造方法的第三步、第四步示意图。
图22为本发明中第三种制造方法的第五步、第六步示意图。
图23为本发明中第三种制造方法的第七步、第八步示意图。
图24为本发明中第三种制造方法的第九步、第十步示意图。
图25为本发明中第三种制造方法的第十一步、第十二步示意图。
具体实施方式
下面结合附图对本发明做进一步的详述：
参照图1至图3，按照本发明提供的一种对称的MEMS加速度敏感芯片，所述加速度敏感芯片由上半部和下半部沿底面，即图1中虚线，键合而成。每个半部包括：框架1，设置在所述框架内的质量块2，以及用于连接所述框架1及所述质量块2的弹性梁3，其特征在于，所述质量块2上形成有第一连接部21以及多个凹陷部22，所述框架1上形成有第二连接部12。其中，所述第一连接部21位于凹陷部22的上方。所述弹性梁3连接所述第一连接部21和第二连接部12；所述凹陷部22内设置有多组梳齿结构4。
参见图3，优选地，所述第一连接部21为工字型，其中包括多根横向齿枢211和一根用于连接多根横向齿枢211的纵向齿枢212。优选地，弹性梁3为U型的折叠梁。如图2所示，弹性梁3被设置在四个端角，并分别与第一连接部21中横向齿枢211的末端相连接。本实施例中的所示的工字型连接部仅为一优选实施例，设计人员也可以根据其具体需求对横向齿枢211以及纵向齿枢212的数量、位置以及连接方式进行修改，从而产生王字形，干字形等技术方案。
参照图3，横向齿枢211的两端向外延伸有活动梳齿41，第二连接部12上设置有与活动梳齿41相间隔设置的固定梳齿42。活动梳齿41和固定梳齿42位于凹陷部22的上方，因而可以自由的活动。活动梳齿41与固定梳齿42之间在通电之后会形成电容。在检测加速度的过程中，质量块2会受到加速度的影响，向加速度方向移动。根据公式C＝εA/d，即两片平行的导电片之间的电容量等于介电系数乘以正对面积除以垂直间距。当因加速度产生位移时，活动梳齿41和固定梳齿42之间的间距会产生变化。从而导致活动梳齿41和固定梳齿42之间的电容的变化。集成电路可以通过电容的变化计算出检测到的加速度。在一个实施例中，当质量块2位移时，活动梳齿41的侧壁与固定梳齿42侧壁之间的重合投影面积会产生变化，因而产生电容变化。在另一种实施例中，当质量块2位移时，活动梳齿41与固定梳齿42之间的间隔距离会产生变化，因而导致电容变化。集成电路通过检测到的电容变化进一步计算出加速度。
参照图2，本加速度敏感芯片的一个半部被分为两层硅层，第一连接部21、第二连接部12、弹性梁3以及梳齿结构4形成于第一硅层5内，框架1和质量块2形成于第二硅层6内，第一硅层5和第二硅层6之间还形成有二氧化硅层7。其中，第一硅层5是上会淀积有金属电极，并在工作中通电。而第二硅层6中的框架1只是起到支撑作用，质量块2也只是用于加大质量，从而增加检测的灵敏度。因此，第二硅层6无需通电，所以在第一硅层5和第二硅层6之间形成二氧化硅层7来与其他部分进行隔离，降低了噪声和干扰。
参照图1及图3，本加速度敏感芯片将两种类型的加速度敏感芯片进行了有机的结合，并利用了这两种加速度敏感芯片各自的优点。一方面，本加速度敏感芯片通过将两个半部进行键合来加大了质量块2的质量，也加大了检测灵敏度，能够有效地检测到细微的加速度。另一方面，采用梳齿4的检测结构有效的降低了压膜阻尼，降低了对封装过程的要求。而且，上、下两个半部顶端的梳齿检测部分可以设置为同一结构，也可以设置成不同的梳齿结构。当两端的检测部分为同一结构时，加速度敏感芯片可以输出两组基本相同的电信号，使得检测精度更高。或者，上下两端的检测部分可以为不同结构，设计人员完全可以根据其加速度计的应用领域来对其检测部分进行设计，从而增加了制造的灵活性和自由度。
本加速度敏感芯片有多种制造方法，接下来参照图5至图24对每一种方法进行进一步的描述。
图5至图10展示了本加速度敏感芯片的第一种制造方法，该方法中采用了两块硅片来制作本加速度敏感芯片，其中包括第一硅片51和第二硅片61。该制作方法包括以下步骤：
第一步，在第一硅片51的底面上涂覆光阻剂，之后按照特定图案对第一硅片51的底面进行曝光，并用显影液进行显影。这样被曝光的图案就会显现出来。再用硅的深度反应离子刻蚀对第一硅片51的底面刻蚀至一定深度，从而形成弹性梁3、第一连接部21、第二连接部12以及梳齿结构4。之后将光阻剂层去除。
第二步，在第二硅片61的顶面上涂覆光阻剂，之后按照特定图案对第二硅片61的顶面进行曝光，并用显影液进行显影。这样被曝光的图案就会显现出来。再用硅的深度反应离子刻蚀对第二硅片61的顶面刻蚀至一定深度，从而形成多个凹陷部22。之后将光阻剂层去除。
第三步，对第二硅片61的顶面和底面进行高温氧化处理，在其表面形成一层二氧化硅层7；或者利用化学气相淀积法(CVD)淀积一层二氧化硅层7。
第四步，将第一硅片51的底面与第二硅片61的顶面进行键合。
第五步，利用化学气相淀积法(CVD)在第二硅片61的底面淀积一层氮化硅8，之后在第二硅片61的底面上涂覆光阻剂，之后按照特定图案对第二硅片61的底面进行曝光，并用显影液进行显影。这样被曝光的图案就会显现出来。之后利用反应离子干法刻蚀或缓冲氢氟酸将被曝光的氮化硅层8、二氧化硅层7去除。
第六步，利用氢氧化钾、或四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液、或深度反应离子刻蚀，将暴露在外的第二硅片61的底面进行深度刻蚀至所述第二硅片61顶面的二氧化硅层7，同时第一硅片被刻蚀减薄一定厚度。
第七步，利用反应离子干法刻蚀或热浓磷酸将所述氮化硅层8去除，并利用缓冲氢氟酸或气态氟化氢将暴露在外的所述二氧化硅层7去除，形成自由的加速度敏感芯片的一个质量块半部。
第八步，将两块经前述步骤加工的加速度敏感芯片的半部沿其底端进行硅-硅键合，从而形成完整的加速度敏感芯片。
第九步，通过深硅刻蚀形成自由的加速度敏感芯片。
第十步，制作加速度计下盖板，挖空活动区域对应位置，并淀积金属电极。
第十一步，将加速度计与下盖板键合。
第十二步，在所述第一硅片上淀积金属，并引出电极。
图11至图18展示了本加速度敏感芯片的第二种制造方法，该方法中采用了一块绝缘体上外延硅硅片，该硅片包括上硅层52，下硅层62，以及设置在上硅层52和下硅层62之间的二氧化硅层7，也称为氧化埋层。该制作方法包括以下步骤：
第一步，对绝缘体上外延硅硅片的顶面和底面进行高温氧化处理，在其表面形成一层二氧化硅层7，或者利用化学气相淀积法(CVD)在其表面淀积一层二氧化硅层7。
第二步，在绝缘体上外延硅硅片的顶面和底面上涂覆光阻剂，之后按照不同的图案对绝缘体上外延硅硅片的顶面和底面分别进行曝光，并用显影液进行显影。这样被曝光的图案就会显现出来。再利用反应离子干法刻蚀或缓冲氢氟酸对被曝光的二氧化硅层7进行刻蚀，从而在顶面形成多个深至上硅层52的孔，底面上形成深至下硅层62的凹坑。
第三步，利用化学气相淀积法(CVD)在所述绝缘体上外延硅硅片的顶面和底面上淀积氮化硅8。
第四步，在绝缘体上外延硅硅片的底面上涂覆光阻剂，之后按照特定图案对绝缘体上外延硅硅片的底面进行曝光，并用显影液进行显影。这样被曝光的图案就会显现出来。之后利用反应离子干法刻蚀或热浓磷酸将所述底面上的部分氮化硅层8去除，露出部分下硅层62。
第五步，利用氢氧化钾、或四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液、或深度反应离子刻蚀，将暴露在外的下硅层62深度刻蚀至氧化埋层7。
第六步，利用反应离子干法刻蚀或热浓磷酸将淀积在所述绝缘体上外延硅硅片的底面的氮化硅8去除，并利用反应离子干法刻蚀或缓冲氢氟酸将所述绝缘体上外延硅硅片底面的二氧化硅7去除。
第七步，将两片经过前述步骤加工的加速度敏感芯片的半部沿其底端进行硅-硅键合。
第八步，利用反应离子干法刻蚀或热浓磷酸将淀积在所述绝缘体上外延硅硅片的两面的氮化硅8去除，并利用深度反应离子刻蚀对暴露在外的上硅层52深度刻蚀至氧化埋层7，从而形成第一连接部12、第二连接部21、弹性梁3以及梳齿结构4。
第九步，对所述绝缘体上外延硅硅片进行高温氧化或化学气相淀积(CVD)，在其表面形成一层二氧化硅层7。
第十步，利用反应离子干法刻蚀将所述上硅层52的孔内的氧化埋层7去除。
第十一步，利用深度反应离子刻蚀将暴露在外的下硅层62刻蚀一定深度。
第十二步，利用氢氧化钾、四甲基氢氧化铵、乙二胺邻苯二酚腐蚀液或气态的二氟化氙对所述孔进行横向腐蚀，形成凹陷部22以及自由的弹性梁3。
第十三步，利用反应离子干法刻蚀或缓冲氢氟酸将所述绝缘体上外延硅硅片表面的二氧化硅7去除，形成加速度敏感芯片。
第十四步，制作加速度计下盖板，挖空活动区域对应位置，并淀积金属电极。
第十五步，将加速度计与下盖板键合。
第十六步，在所述第一硅片上淀积金属，并引出电极。
图19至图25展示了本加速度敏感芯片的第三种制造方法，该方法中采用了一块绝缘体上外延硅硅片和一块硅片64，所述绝缘体上外延硅硅片包括上硅层53、下硅层63以及设置在上硅层53和下硅层63之间的二氧化硅层7，也称为氧化埋层。该制作方法包括以下步骤：
第一步，在下硅层63的表面上涂覆光阻剂，之后按照特定图案对其进行曝光，并用显影液进行显影，这样被曝光的图案就会显现出来。再用硅的深度反应离子刻蚀对下硅层63进行深度刻蚀，形成多个深至氧化埋层7的孔，形成第一连接部21，第二连接部12，弹性梁3以及梳齿结构4。
第二步，在硅片64的顶面上涂覆光阻剂，之后按照特定图案对其进行曝光，并用显影液进行显影，这样被曝光的图案就会显现出来。再用硅的深度反应离子刻蚀对硅片64的顶面进行深度刻蚀，形成多个凹陷部22。
第三步，对所述硅片64的顶面及底面进行高温氧化处理，在其表面形成一层二氧化硅层7；或者利用化学气相淀积法(CVD)淀积一层二氧化硅层7。
第四步，将所述硅片64的顶面和所述绝缘体上外延硅硅片的底面进行键合。
第五步，在所述硅片的底面上淀积氮化硅8，在氮化硅8上涂覆光阻剂，之后按照特定图案对其进行曝光，并用显影液进行显影。这样被曝光的图案就会显现出来。利用反应离子干法刻蚀或热浓磷酸，将所述硅片64底面的部分氮化硅8去除，并利用反应离子干法刻蚀或缓冲氢氟酸将露出的二氧化硅层7去除，露出部分硅片64的底面。
第六步，利用氢氧化钾、或四甲基氢氧化铵、或乙二胺邻苯二酚腐蚀液，将暴露在外的所述硅片64的底面深度刻蚀至二氧化硅层7，同时将绝缘体上外延硅硅片的上硅层53减薄一定厚度。
第七步，利用反应离子干法刻蚀或热浓磷酸，将所述硅片64底面的氮化硅8去除，并利用反应离子干法刻蚀或缓冲氢氟酸将二氧化硅层7去除，形成加速度敏感芯片的一个半部。
第八步，将两片经过前述步骤加工的加速度敏感芯片的半部沿其底端进行硅-硅键合，从而形成完整的加速度敏感芯片。
第九步，通过深硅刻蚀去除两个上硅层53，利用反应离子干法刻蚀或缓冲氢氟酸或气态氟化氢，将暴露在外的二氧化硅层7去除，形成自由的加速度敏感芯片。
第十步，制作加速度计下盖板，挖空活动区域对应位置，并淀积金属电极。
第十一步，将加速度计与下盖板键合。
第十二步，在所述下硅层63顶面上淀积金属，并引出电极。
本发明中所述的深度刻蚀及所述刻蚀的方法为以下方法中的一种或多种方法：干法刻蚀或湿法刻蚀，所述干法刻蚀包括：硅的深度反应离子刻蚀及反应离子刻蚀以及氮化硅或二氧化硅的反应离子刻蚀。
此外，参照图4，制造带有本加速度敏感芯片的加速度计的制造方法还包括将上述加速度敏感芯片与上盖板及下盖板进行封装。技术人员可以根据其加速度计的性能要求及成本等因素，自主选择盖板的材料。而对盖板的预处理以及封装均为本领域的常规技术，在此则不再赘述。
本发明采用了梳齿结构来检测加速度。因而对检测部分的制造过程是通过光刻和深度反应离子刻蚀刻蚀，其精度要比平板式电容的键合精度要高。而且，本加速度敏感芯片的压膜阻尼较小，可以在非真空的环境下进行封装，降低了封装和制造成本。而且由于本加速度敏感芯片的检测部分在于质量块上下两端上形成的梳齿结构，因此，对于制造过程中将两个半部进行垂直键合时的键合精度要求也相对较低。此外，本加速度敏感芯片的自由度比较高，技术人员可以根据其自身的要求选择不同的材料和制作方法。由于电极是设置在本加速度敏感芯片的第一连接部21和第二连接部12上的。由于本发明的加速度计上下盖板不作为检测电极，盖板键合精度要求较低，加工工艺相对简单，故可以采用成本较低的材料进行制作，技术人员可以自主选择盖板的材料和制作方法。因此，本加速度敏感芯片及加速度计的制造方法具有自由度高的优点。

Claims (19)

1.一种对称的MEMS加速度敏感芯片，其特征在于，所述加速度敏感芯片包括上半部及下半部，所述上半部与所述下半部键合后形成：框架整体以及设置在所述框架内的质量块整体；所述框架整体及所述质量块整体之间通过弹性梁相连接，所述质量块整体的上下两端分别形成有多个凹陷部及第一连接部，所述框架整体的上下两端分别形成有第二连接部；所述弹性梁连接所述第一连接部和第二连接部；所述凹陷部上方设置有多组梳齿结构；每组所述梳齿结构包括从所述第一连接部延伸出的活动梳齿以及从所述第二连接部延伸出的固定梳齿，所述活动梳齿与所述固定梳齿之间形成有活动间隙，所述活动间隙形成差分检测电容。
2.根据权利要求1所述的加速度敏感芯片，其特征在于，所述第一连接部包括多根相互平行的横向齿枢以及连接所述横向齿枢的纵向齿枢；每根所述横向齿枢的两端分别向外延伸有活动梳齿。
3.根据权利要求1所述的加速度敏感芯片，其特征在于，所述质量块整体以及所述框架整体的上下两端结构相同，形成上下端对称设计。
4.根据权利要求2所述的加速度敏感芯片，其特征在于，所述第一连接部呈工字型，其中包括两根相互平行的横向齿枢以及连接所述横向齿枢的一根纵向齿枢。
5.根据权利要求2所述的加速度敏感芯片，其特征在于，所述弹性梁为弯折梁，所述弹性梁与位于四个端角的所述横向齿枢的末端相连接。
6.根据权利要求1所述的加速度敏感芯片，其特征在于，所述第一连接部以及所述第二连接部上淀积有金属电极。
7.根据权利要求1-6任一所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片通过检测所述活动梳齿侧壁与所述固定梳齿侧壁之间的重合面积的变化引起的电容值变化来检测加速度。
8.根据权利要求1-6任一所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片通过检测所述活动梳齿的侧壁与所述固定梳齿的侧壁的间距变化引起的电容值变化来检测加速度。
9.根据权利要求1所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片的每个半部中形成有第一硅层、第二硅层；其中，所述第一连接部、第二连接部、弹性梁以及所述梳齿结构形成于第一硅层内，所述框架及所述质量块形成于第二硅层内，所述第一硅层与第二硅层之间间隔有二氧化硅层。
10.根据权利要求9所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片采用绝缘体上外延硅结构，包括上硅层及下硅层；所述第一连接部、第二连接部、弹性梁以及所述梳齿结构形成于所述上硅层内；所述框架及所述质量块形成于所述下硅层内；所述上硅层和所述下硅层之间设置有二氧化硅层。
11.根据权利要求9所述的加速度敏感芯片，其特征在于，所述加速度敏感芯片包括绝缘体上外延硅硅片以及键合在所述绝缘体上外延硅硅片表面上的硅片，所述硅片与所述绝缘体上外延硅硅片的键合表面上形成有二氧化硅层；所述绝缘体上外延硅硅片包括上硅层、下硅层以及氧化埋层；所述第一连接部、第二连接部、弹性梁以及所述梳齿结构形成于所述下硅层内，所述框架及所述质量块形成于所述硅片内。
12.一种加速度计，包括上盖板、下盖板以及加速度敏感芯片，其特征在于，所述加速度敏感芯片为权利要求1-11任一所述的加速度敏感芯片。
13.一种对称的MEMS加速度敏感芯片的制造工艺，其特征在于，所述制造工艺包括以下步骤：
第一步，通过光刻和深度刻蚀，在第一硅片的底面上形成多个孔，形成弹性梁、第一连接部、第二连接部以及梳齿结构；
第二步，通过光刻和深度刻蚀，在第二硅片的顶面上形成多个凹坑，形成凹陷部；
第三步，在所述第二硅片的表面生长或者淀积一层二氧化硅层；
第四步，将所述第一硅片的底面与所述第二硅片的顶面进行键合；
第五步，在所述第二硅片的底面上淀积氮化硅层，通过光刻和刻蚀，将所述第二硅片的底面的部分氮化硅及二氧化硅层去除；
第六步，对暴露在外的第二硅片的底面进行深度刻蚀至所述第二硅片顶面的二氧化硅层；同时将第一硅片减薄一定厚度；
第七步，去除氮化硅层，刻蚀二氧化硅，形成质量块；
第八步，将两块经前述步骤加工的加速度敏感芯片的半部沿底面进行硅-硅键合；
第九步，通过深硅刻蚀形成自由的加速度敏感芯片；
第十步，制作加速度计下盖板，挖空活动区域对应位置，并淀积金属电极；
第十一步，将加速度计与下盖板键合；
第十二步，在所述第一硅片上淀积金属，并引出电极。
14.一种对称的MEMS加速度敏感芯片的制造工艺，其特征在于，所述制造工艺包括以下步骤：
第一步，在绝缘体上外延硅硅片的顶面和底面上生长或淀积出二氧化硅层；
第二步，通过光刻和刻蚀，在所述绝缘体上外延硅硅片的顶面上的所述二氧化硅层上刻蚀出多个深至上硅层的孔，并在所述绝缘体上外延硅硅片的底面刻蚀出深至下硅层的凹坑；
第三步，在所述绝缘体上外延硅硅片的顶面和底面上淀积氮化硅；
第四步，通过光刻和刻蚀，将所述底面上的部分氮化硅层去除，并露出所述下硅层；
第五步，通过深度刻蚀，将所述下硅层刻蚀至氧化埋层；
第六步，通过刻蚀，将淀积在所述底面的氮化硅与二氧化硅去除；
第七步，将两片经过前述步骤加工的加速度敏感芯片的半部沿底面进行硅-硅键合；
第八步，去除两面氮化硅，对暴露在外的两层上硅层分别深度刻蚀至氧化埋层，形成第一连接部、第二连接部、弹性梁以及梳齿结构；
第九步，对所述绝缘体上外延硅硅片进行高温氧化或化学气相淀积，在暴露在外的所述上硅层和所述下硅层的表面形成一层二氧化硅层；
第十步，通过刻蚀，将所述上硅层的孔内的氧化埋层去除；
第十一步，通过深度刻蚀，将所述上硅层的孔进一步刻蚀至一定深度；
第十二步，对所述孔进行横向腐蚀，形成凹陷部以及自由的弹性梁；
第十三步，将所述绝缘体上外延硅硅片表面的二氧化硅去除，形成加速度敏感芯片；
第十四步，制作加速度计下盖板，挖空活动区域对应位置，并淀积金属电极；
第十五步，将加速度计与下盖板键合；
第十六步，在所述第一硅片上淀积金属，并引出电极。
15.一种对称的MEMS加速度敏感芯片的制造工艺，其特征在于，所述制造工艺包括以下步骤：
第一步，通过光刻及深度刻蚀，在绝缘体上外延硅硅片的底面上深度刻蚀出多个深至氧化埋层的孔，形成第一连接部，第二连接部，弹性梁以及梳齿结构；
第二步，通过光刻及深度刻蚀，在硅片的顶面上深度刻蚀出多个凹陷部；
第三步，在所述硅片的顶面及底面上生长或淀积出二氧化硅层；
第四步，将所述硅片的顶面和所述绝缘体上外延硅硅片的底面进行键合；
第五步，在所述硅片的底面上淀积氮化硅，之后通过光刻及刻蚀，将所述硅片的底面上的部分氮化硅、二氧化硅层去除，露出部分所述硅片的底面；
第六步，对暴露在外的所述硅片的底面进行深度刻蚀至所述二氧化硅层形成质量块，同时将绝缘体上外延硅硅片减薄一定厚度；
第七步，通过刻蚀，将所述硅片底面的氮化硅和暴露在外的二氧化硅去除；
第八步，将两片经过前述步骤加工的加速度敏感芯片的半部沿底面进行硅-硅键合；
第九步，通过深度刻蚀和刻蚀，将两个所述上硅层以及二氧化硅层分别去除，形成加速度敏感芯片；
第十步，制作加速度计下盖板，挖空活动区域对应位置，并淀积金属电极；
第十一步，将加速度计与下盖板键合；
第十二步，在所述下硅层顶面上淀积金属，并引出电极。
16.根据权利要求13至15任一所述的对称的MEMS加速度敏感芯片的制造工艺，其特征在于，所述深度刻蚀及所述刻蚀的方法为以下方法中的一种或多种方法：干法刻蚀或湿法刻蚀，所述干法刻蚀包括：硅的深度反应离子刻蚀及反应离子刻蚀以及氮化硅或二氧化硅的反应离子刻蚀。
17.根据权利要求13至15任一所述的对称的MEMS加速度敏感芯片的制造工艺，其特征在于，所述用于腐蚀硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：氢氧化钾、四甲基氢氧化铵、乙二胺邻苯二酚腐蚀液或气态的二氟化氙。
18.根据权利要求13至15任一所述的对称的MEMS加速度敏感芯片的制造工艺，其特征在于，所述用于腐蚀二氧化硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：缓冲氢氟酸、49％氢氟酸或气态的氟化氢。
19.根据权利要求13至15任一所述的对称的MEMS加速度敏感芯片的制造工艺，其特征在于，所述用于腐蚀氮化硅层的腐蚀剂为以下腐蚀剂中的一种或多种的组合：热浓磷酸以及氢氟酸。
CN201410340002.5A 2014-07-16 2014-07-16 一种对称的mems加速度敏感芯片及其制造工艺 Active CN105445495B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410340002.5A CN105445495B (zh) 2014-07-16 2014-07-16 一种对称的mems加速度敏感芯片及其制造工艺
US14/799,480 US9759740B2 (en) 2014-07-16 2015-07-14 Symmetrical MEMS accelerometer and its fabrication process
US15/659,963 US10392247B2 (en) 2014-07-16 2017-07-26 Fabrication process for a symmetrical MEMS accelerometer
US16/552,630 US10647570B2 (en) 2014-07-16 2019-08-27 Fabrication process for a symmetrical MEMS accelerometer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410340002.5A CN105445495B (zh) 2014-07-16 2014-07-16 一种对称的mems加速度敏感芯片及其制造工艺

Publications (2)

Publication Number Publication Date
CN105445495A true CN105445495A (zh) 2016-03-30
CN105445495B CN105445495B (zh) 2018-11-02

Family

ID=55074394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410340002.5A Active CN105445495B (zh) 2014-07-16 2014-07-16 一种对称的mems加速度敏感芯片及其制造工艺

Country Status (2)

Country Link
US (3) US9759740B2 (zh)
CN (1) CN105445495B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769079A (zh) * 2020-07-15 2020-10-13 芯盟科技有限公司 半导体结构及其形成方法
CN116609550A (zh) * 2023-03-28 2023-08-18 南京高华科技股份有限公司 Mems加速度计及其制备方法
CN118011043A (zh) * 2024-04-10 2024-05-10 中国工程物理研究院电子工程研究所 具有一体式应力隔离下极板的微加速度计及其加工方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018090145A1 (en) * 2016-11-21 2018-05-24 Simon Fraser University Accelerometer sensor
US10988372B2 (en) * 2018-11-29 2021-04-27 Invensense, Inc. MEMS device with reduced electric charge, cavity volume and stiction
CN110360935B (zh) * 2019-07-31 2020-05-12 西北工业大学 一种基于简化光学纳米谐振腔的面内位移传感单元及方法
CN111551761B (zh) * 2020-04-03 2021-11-30 四川知微传感技术有限公司 一种低噪声mems加速度计
CN114720721B (zh) * 2022-03-17 2024-04-26 苏州敏芯微电子技术股份有限公司 电容式加速度传感器
CN115327162B (zh) * 2022-08-03 2024-08-27 欧梯恩智能科技(苏州)有限公司 一种法布里珀罗加速度传感器结构及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484073A (en) * 1994-03-28 1996-01-16 I/O Sensors, Inc. Method for fabricating suspension members for micromachined sensors
US5652384A (en) * 1994-03-28 1997-07-29 I/O Sensors, Inc. Sensor structure with L-shaped spring legs
US5852242A (en) * 1995-12-04 1998-12-22 I/O Sensors, Inc. Apparatus with mechanical and electric springs and method for its manufacture
US20070029629A1 (en) * 2005-07-21 2007-02-08 Evigia Systems, Inc. Integrated sensor and circuitry and process therefor
US7337671B2 (en) * 2005-06-03 2008-03-04 Georgia Tech Research Corp. Capacitive microaccelerometers and fabrication methods
CN101625372A (zh) * 2009-08-19 2010-01-13 北京大学 一种具有对称结构的微机械差分电容加速度计
US20110174074A1 (en) * 2010-01-15 2011-07-21 Freescale Semiconductor, Inc. Framed transducer device
CN102798734A (zh) * 2011-05-24 2012-11-28 中国科学院上海微系统与信息技术研究所 Mems三轴加速度计及其制造方法
DE102012104601A1 (de) * 2011-05-31 2012-12-06 Maxim Integrated Gmbh MEMS-Beschleunigungssensor
CN103675345A (zh) * 2012-09-21 2014-03-26 中国科学院地质与地球物理研究所 一种加速度计及其制造工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1605871A (zh) 2004-10-18 2005-04-13 北京大学 梳齿电容式z轴加速度计及其制备方法
US9586811B2 (en) * 2011-06-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with moving members and methods for making the same
CN102768290B (zh) 2012-05-31 2014-04-09 北京时代民芯科技有限公司 一种mems加速度计及制造方法
US9452920B2 (en) * 2013-01-30 2016-09-27 Invensense, Inc. Microelectromechanical system device with internal direct electric coupling
FR3006304B1 (fr) * 2013-05-28 2015-07-03 Commissariat Energie Atomique Procede de realisation d'une partie suspendue d'une structure microelectronique et/ou nanoelectronique dans une partie monolithique d'un substrat
CN104215236B (zh) * 2013-06-05 2016-12-28 中国科学院地质与地球物理研究所 一种mems反相振动陀螺仪及其制造工艺
FI127168B (en) * 2014-05-20 2017-12-29 Murata Manufacturing Co Process for preparing a MEMS structure and using the method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484073A (en) * 1994-03-28 1996-01-16 I/O Sensors, Inc. Method for fabricating suspension members for micromachined sensors
US5652384A (en) * 1994-03-28 1997-07-29 I/O Sensors, Inc. Sensor structure with L-shaped spring legs
US5852242A (en) * 1995-12-04 1998-12-22 I/O Sensors, Inc. Apparatus with mechanical and electric springs and method for its manufacture
US7337671B2 (en) * 2005-06-03 2008-03-04 Georgia Tech Research Corp. Capacitive microaccelerometers and fabrication methods
US20070029629A1 (en) * 2005-07-21 2007-02-08 Evigia Systems, Inc. Integrated sensor and circuitry and process therefor
CN101625372A (zh) * 2009-08-19 2010-01-13 北京大学 一种具有对称结构的微机械差分电容加速度计
US20110174074A1 (en) * 2010-01-15 2011-07-21 Freescale Semiconductor, Inc. Framed transducer device
CN102798734A (zh) * 2011-05-24 2012-11-28 中国科学院上海微系统与信息技术研究所 Mems三轴加速度计及其制造方法
DE102012104601A1 (de) * 2011-05-31 2012-12-06 Maxim Integrated Gmbh MEMS-Beschleunigungssensor
CN103675345A (zh) * 2012-09-21 2014-03-26 中国科学院地质与地球物理研究所 一种加速度计及其制造工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769079A (zh) * 2020-07-15 2020-10-13 芯盟科技有限公司 半导体结构及其形成方法
CN111769079B (zh) * 2020-07-15 2023-06-06 芯盟科技有限公司 半导体结构及其形成方法
CN116609550A (zh) * 2023-03-28 2023-08-18 南京高华科技股份有限公司 Mems加速度计及其制备方法
CN116609550B (zh) * 2023-03-28 2024-04-30 南京高华科技股份有限公司 Mems加速度计及其制备方法
CN118011043A (zh) * 2024-04-10 2024-05-10 中国工程物理研究院电子工程研究所 具有一体式应力隔离下极板的微加速度计及其加工方法

Also Published As

Publication number Publication date
US9759740B2 (en) 2017-09-12
US20160018436A1 (en) 2016-01-21
US20170336437A1 (en) 2017-11-23
US10392247B2 (en) 2019-08-27
US10647570B2 (en) 2020-05-12
US20190382264A1 (en) 2019-12-19
CN105445495B (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
CN105445495A (zh) 一种对称的mems加速度敏感芯片及其制造工艺
CN102955046B (zh) 一种单片集成cmos mems多层金属三轴电容式加速度传感器及制备方法
US9828242B2 (en) Accelerometer and its fabrication technique
CN202815008U (zh) 一种加速度计
CN104166016B (zh) 一种高灵敏度三轴mems加速度计及其制造工艺
US9557346B2 (en) Accelerometer and its fabrication technique
CN102798734A (zh) Mems三轴加速度计及其制造方法
CN103675347A (zh) 一种加速度计及其制造工艺
US6242276B1 (en) Method for fabricating micro inertia sensor
CN104502629B (zh) 一种折叠梁式高灵敏度微机械加速度计
CN202815009U (zh) 一种加速度计
CN105277741A (zh) 一种mems横向加速度敏感芯片及其制造工艺
CN103675344B (zh) 一种加速度计及其制造工艺
CN214794871U (zh) 一种三轴mems电容式加速度传感器
CN104297522B (zh) 一种mems悬臂梁式加速度计及其制造工艺
CN104215232B (zh) 一种mems陀螺仪及其制造工艺
CN107064555B (zh) 一种mems加速度计及其制造工艺
CN104297521B (zh) 一种mems高灵敏度横向加速度计及其制造工艺
CN113176423A (zh) 一种三轴mems电容式加速度传感器及其制作方法
WO2001075457A1 (en) Acceleration sensor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant