KR100619415B1 - 발광 다이오드 - Google Patents

Abstract

본 발명은 플립칩 본딩용 발광 다이오드에 관한 것으로, 발광 다이오드의 P-GaN층 상부에 전류 전송 향상층(Current Transport Enhanced Layer,CTEL)과 투명 전도 산화막을 순차적으로 형성하고, 상기 CTEL 상부와 투명 전도 산화막 사이에 복수개의 금속섬(Metal Island)이 형성하여, 투명 전도 산화막에서 P-GaN층으로 전류 흐름을 원활히 할 수 있어 소자의 동작 전압을 저하시킬 수 있고, 상기 CTEL 상부에 투명 전도 산화막을 형성하여 광 투과율을 높일 수 있는 효과가 있다.

발광다이오드, 투명, 열처리, 금속섬, CTEL

Description

발광 다이오드 { Light emitting diode }

도 1은 종래 기술에 따른 발광 다이오드의 단면도

도 2는 종래 기술에 따른 다른 발광 다이오드의 단면도

도 3은 본 발명의 제 1 실시예에 따른 발광 다이오드의 단면도

도 4는 본 발명에 따라 CTEL(Current Transport Enhanced Layer) 상부에 금속섬(Metal Island)이 형성된 상태의 평면도

도 5a와 5b는 본 발명에 따라, 열처리 전과 후의 투명전도산화막, CTEL과 P-GaN의 에너지 밴드 다이어그램

도 6은 본 발명의 제 2 실시예에 따른 발광 다이오드의 단면도

도 7a 내지 7c는 본 발명에 적용된 금속섬(Metal Island)의 패턴 상태를 설명하기 위한 평면도

<도면의 주요부분에 대한 부호의 설명>

100 : 기판 110,210 : N-GaN층

120,220 : 활성층 130,230 : P-GaN층

140,250 : CTEL(Current Transport Enhanced Layer)

150 : 금속섬(Metal Island) 160,270 : 투명전도산화막

170,280 : P-전극 180,290 : N-전극

200 : 도전성 기판 240 : 적층구조

본 발명은 발광 다이오드에 관한 것으로, 보다 상세하게는 발광 다이오드의 P-GaN층 상부에 전류 전송 향상층(Current Transport Enhanced Layer,CTEL)과 투명 전도 산화막을 순차적으로 형성하고, 상기 CTEL 상부와 투명 전도 산화막 사이에 복수개의 금속섬(Metal Island)이 형성하여, 투명 전도 산화막에서 P-GaN층으로 전류 흐름을 원활히 할 수 있어 소자의 동작 전압을 저하시킬 수 있고, 상기 CTEL 상부에 투명 전도 산화막을 형성하여 광 투과율을 높일 수 있는 발광 다이오드에 관한 것이다.

일반적으로, III-V족 화합물 반도체 소자는 발광 다이오드 소자, 레이저 다이오드 소자 등의 발광 소자, 태양전지 및 광 센서 등의 수광 소자, 또는 트랜지스터 및 파워 디바이스 등의 전자 디바이스에 사용되는 질화물 반도체로 이루어지는 III-V족 화합물 반도체 소자에 관한 것이다.

이 III-V족 화합물 반도체는 직접 천이형으로 되어 있어 발광효율이 높고, In 농도 조절을 통해 적색부터 보라색, 자외선 영역까지 발광파장으로 사용할 수 있고, 특히 단파장 발광 소자 용도로 유용하게 되어 있다.

이러한 발광 소자는 MOVPE 성장법에 의해 기판 상부에 n형 질화갈륨계 III-V족 화합물 반도체층과 p형 불순물로 도핑된 p형 질화갈륨계 III-V족 화합물 반도체 층, p형과 n형 반도체 사이에 그 폭이 좁으며, p형과 n형 반도체의 밴드갭보다 작은 밴드갭을 가진 활성층이 적층된 구조를 가지고 있다.

이렇게 적층된 발광소자는 일반적으로 값이 싼 절연성을 가진 사파이어 기판상에 성장되므로, 기존의 GaAs과 InP계 소자의 제작때 이용되는 소위 탑-다운(Top-down)형 전극을 가질 수 없다.

이런 구조상의 제약 때문에 현재 보편적으로 널리 제작되고 있는 질화갈륨계 III-V족 화합물 반도체 발광 소자는 도 1과 같은 구조를 가지고 있다.

그리고, 전도성 기판을 이용하는 경우는 도 2와 같은 탑-다운(Top-down) 형식의 전극 구조를 갖는 소자를 제작할 수 있다.

도 1은 종래 기술에 따른 발광 다이오드의 단면도로서, 기판(10) 상부에 N타입 반도체층(11), 활성층(12)과 P타입 반도체층(13)이 순차적으로 적층되어 있고; 상기 P타입 반도체층(13)에서 N타입 반도체층(11)의 일부까지 메사(Mesa) 식각되어 있고; 상기 P타입 반도체층(13) 상부에 투명전극(14)이 형성되어 있고; 상기 투명전극(14) 상부에 P전극(15)이 형성되어 있고; 상기 메사 식각된 N타입 반도체층(11) 상부에 N전극(16)이 형성되어 구성된다.

이렇게, 구성된 발광 다이오드는 N타입 반도체층(11)에서 P타입 반도체층(13)으로 전류가 흐르면, 활성층(12)에서 광이 방출된다.

도 2는 종래 기술에 따른 다른 발광 다이오드의 단면도로서, 도전성 기판(20) 상부에 N-GaN층(21), 활성층(22)과 P-GaN층(23)이 순차적으로 적층된 적층 구조(24)와; 상기 적층 구조(24)의 P-GaN층(23) 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)(25)과; 상기 투명 전도 산화막(25) 상부에 형성된 P-전극(26)과; 상기 도전성 기판(20) 하부에 형성된 N-전극(27)을 포함하여 이루어진다.

전술된 종래의 발광 다이오드 구조에서는 p-GaN 상부에 투명전극이 형성되어 있으며, 이 투명전극은 Ni, Au, Pd, Pt, Ru, Ir 등의 금속을 2가지 이상 순차적으로 증착하여 형성하거나, TCO(Transparent conducting oxide)계열의 ITO, IZO, ZnO, AZO 등을 증착하여 형성하기도 한다.

이런, 투명전극의 목적은 전류 확산을 용이하게 하여 소자의 동작 전압을 낮추는 역할과 광의 투과도를 높여 외부로 방출되는 광이 최대한 될 수 있게 외부 양자효율을 높이는 역할을 한다.

그러나, 현재 사용하는 Ni/Au계열의 투명전극은 p-GaN의 오믹(Ohmic) 저항을 낮추어줘서 전류 확산을 용이하게 하므로써, 소자의 동작 전압을 낮추는데는 용이하나, Au 성분이 존재함으로써 상부로 방출되는 광투과율을 떨어뜨리는 결과를 가져와서 외부 양자효율이 떨어지게 된다.

그리고, TCO(Transparent Conduction Oxide) 계열의 투명전극은 광투과율이 90% 이상 높은 결과를 나타내나, 전극의 일함수가 대부분 5eV 이하이므로 p-GaN에 직접 오믹 컨택을 이루어서 낮은 동작전압을 얻기가 어렵다.

이를 극복 하기 위해서, P-GaN층을 고농도 5 x 10¹⁸cm^-3 이상으로 도핑하여야 하는데, Mg와 Zn등의 도펀트로 고농도 임플랜트(Implant) 또는 확산시키는 등의 어려운 공정을 수행되는 문제점을 유발시킨다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 발광 다이오드의 P-GaN층 상부에 전류 전송 향상층(Current Transport Enhanced Layer,CTEL)과 투명 전도 산화막을 순차적으로 형성하고, 상기 CTEL 상부와 투명 전도 산화막 사이에 복수개의 금속섬(Metal Island)이 형성하여, 투명 전도 산화막에서 P-GaN층으로 전류 흐름을 원활히 할 수 있어 소자의 동작 전압을 저하시킬 수 있고, 상기 CTEL 상부에 투명 전도 산화막을 형성하여 광 투과율을 높일 수 있는 발광 다이오드를 제공하는 데 목적이 있다.

본 발명의 다른 목적은 P-GaN층과 투명 전도 산화막 사이에 CTEL를 개재시켜 오믹 컨택(Ohmic contact)이 원활하게 이루어질 수 있는 발광 다이오드를 제공하는 데 있다.

상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 기판 상부에 N-GaN층, 활성층과 P-GaN층이 순차적으로 적층되어 있고;

상기 P-GaN층에서 N-GaN층의 일부까지 메사(Mesa) 식각되어 있고;

상기 P-GaN층 상부에, GaN을 포함하고 있고, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)이 형성되어 있고;

상기 CTEL 상부에, 상호 이격된 복수개의 금속섬(Metal Island)이 형성되어 있고;

상기 복수개의 금속섬을 감싸고, 상기 CTEL 상부에 투명 전도 산화막(Transparent Conduction Oxide, TCO)이 형성되어 있고;

상기 투명 전도 산화막 상부에 P-전극이 형성되어 있고;

상기 메사 식각된 N-GaN층 상부에 N-전극이 형성되어 이루어진 발광 다이오드가 제공된다.

상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는, 도전성 기판 상부에 N-GaN층, 활성층과 P-GaN층이 순차적으로 적층된 적층구조와;

상기 적층구조의 P-GaN층 상부에 형성되며, GaN을 포함하고 있고, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)과;

상기 CTEL 상부에 형성되고, 상호 이격된 복수개의 금속섬(Metal Island)과;

상기 복수개의 금속섬을 감싸고, 상기 CTEL 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)과;

상기 투명 전도 산화막 상부에 형성된 P-전극과;

상기 도전성 기판 하부에 형성된 N-전극을 포함하여 이루어진 발광 다이오드가 제공된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.

도 3은 본 발명의 제 1 실시예에 따른 발광 다이오드의 단면도로서, 기판(100) 상부에 N-GaN층(110), 활성층(120)과 P-GaN층(130)이 순차적으로 적층되어 있고; 상기 P-GaN층(130)에서 N-GaN층(110)의 일부까지 메사(Mesa) 식각되어 있고; 상기 P-GaN층(130) 상부에, GaN을 포함하고 있고, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)(140)이 형성되어 있고; 상기 CTEL(140) 상부에, 상호 이격된 복수개의 금속섬(Metal Island)(150)이 형성되어 있고; 상기 복수개의 금속섬(150)을 감싸고, 상기 CTEL(140) 상부에 투명 전도 산화막(Transparent Conduction Oxide, TCO)(160)이 형성되어 있고; 상기 투명 전도 산화막(160) 상부에 P-전극(170)이 형성되어 있고; 상기 메사 식각된 N-GaN층(110) 상부에 N-전극(180)이 형성되어 이루어진다.

이 때, 상기 CTEL(140)의 일함수는 P-GaN층(130)의 일함수보다 작고, 투명 전도 산화막(150)의 일함수보다 커야 한다.

이 경우, 도 4에 도시된 바와 같이, 상기 복수개의 금속섬(150)이 형성된 이외의 영역(도 4의 해칭 영역)에서 P-GaN층(130)/CTEL(140)/투명 전도 산화막(150)의 에너지 밴드 다이어그램을 도 5a와 도 5b를 참조하여 설명하면,

즉, P-GaN층(130) 상부에 CTEL(140)과 투명 전도 산화막(150)이 순차적으로 적층되어 있는 구조에서의 에너지 밴드 다이어그램은 도 5a 상태가 된다.

그러므로, 도 5a에 도시된 바와 같이, 증착된 상태의 투명 전도 산화막(150)은 CTEL과 오믹컨택이 이루어지지 않는다.

그러나, CTEL 상부에 투명 전도 산화막을 증착한 후, 열처리 공정을 수행하여 투명 전도 산화막의 일함수를 4.7 ~ 5.3eV로 커지도록 만들면, 도 5b와 같이, 쇼키 배리어 높이가 낮아져 홀은 원활히 이동할 수 있게 되고, 오믹컨택이 이루어지게 된다.

한편, 상기 CTEL(140)은 P⁺ GaN층, InGaN층, AlGaN층과 InAlGaN층 중 어느 하나 또는 이들이 조합되어 적층된 막으로 형성할 수 있다.

그리고, 상기 CTEL(140)의 두께는 1 ~ 50㎚인 것이 바람직하고, 이 정도의 두께 범위로 CTEL(140)이 형성되어야 캐리어가 전위장벽을 잘 넘어가거나 또는 터널링이 잘되어서 전류의 흐름이 원활해진다.

또한, 상기 투명 전도 산화막(160)은 ITO, IZO, ZnO와 AZO 중 어느 하나인 것이 바람직하다.

그리고, 상기 금속섬(150)의 두께(T1)는 1㎚ ~ 100㎚ 이고, 상기 투명 전도 산화막(160)의 두께(T2)는 10㎚ ~ 1000㎚인 것이 바람직하다.

게다가, 상기 복수개의 금속섬(150)은 Pt, Se, lr, Ni, Pd, Au와 Co 중 어느 하나의 금속으로 이루어진 것이 바람직하고, 금속섬(150)은 일례로, 금속을 증착한 다음, 패턴닝 공정을 수행하여 상호 이격되게 형성할 수 있다.

이렇게, 본 발명에 따른 복수개의 금속섬을 감싸는 투명 전도 산화막 구조는 종래 기술과 같은 투명 전도 산화막만 형성된 구조에 비하여 복수개의 금속섬이 전류 공급을 원할하게 소자의 동작 전압을 낮출 수 있게 된다.

따라서, 본 발명은 발광 다이오드의 P-GaN층 상부에 CTEL을 형성하고, 상기 CTEL 상부와 투명 전도 산화막 사이에 복수개의 금속섬이 형성하여, 투명 전도 산화막에서 P-GaN층으로 전류 흐름을 원활히 할 수 있어 소자의 동작 전압을 저하시킬 수 있고, 상기 CTEL 상부에 투명 전도 산화막을 형성하여 광 투과율을 높일 수 있는 장점이 있다.

도 6은 본 발명의 제 2 실시예에 따른 발광 다이오드의 단면도로서, 도전성 기판(200) 상부에 N-GaN층(210), 활성층(220)과 P-GaN층(230)이 순차적으로 적층된 적층구조(240)와; 상기 적층구조(240)의 P-GaN층(230) 상부에 형성되며, GaN을 포함하고 있고, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)(250)과; 상기 CTEL(250) 상부에 형성되고, 상호 이격된 복수개의 금속섬(Island)(260)과; 상기 복수개의 금속섬(260)을 감싸고, 상기 CTEL(250) 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)(270)과; 상기 투명 전도 산화막(270) 상부에 형성된 P-전극(280)과; 상기 도전성 기판(200) 하부에 형성된 N-전극(290)을 포함하여 이루어진다.

상기 도전성 기판(200)은 실리콘 카바이드(Sic)와 같은 도전성 기판을 지칭한다.

도 7a 내지 7c는 본 발명에 적용된 금속섬(Metal Island)의 패턴 상태를 설명하기 위한 평면도로서, 금속섬은 도 7a와 같이, 도트(Dot) 형상(301) 또는 도 7b 와 같이 스트립(Strip) 형상(302), 도 7c와 같이 다각형 형상(303) 중 어느 하나인 것이 바람직하다.

이상 상술한 바와 같이, 본 발명은 발광 다이오드의 P-GaN층 상부에 CTEL을 형성하고, 상기 CTEL 상부와 투명 전도 산화막 사이에 복수개의 금속섬이 형성하여, 투명 전도 산화막에서 P-GaN층으로 전류 흐름을 원활히 할 수 있어 소자의 동작 전압을 저하시킬 수 있고, 상기 CTEL 상부에 투명 전도 산화막을 형성하여 광 투과율을 높일 수 있는 효과가 있다.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (7)

1. 기판 상부에 N-GaN층, 활성층과 P-GaN층이 순차적으로 적층되어 있고;

   상기 P-GaN층에서 N-GaN층의 일부까지 메사(Mesa) 식각되어 있고;

   상기 P-GaN층 상부에, GaN을 포함하고 있고, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)이 형성되어 있고;

   상기 CTEL 상부에, 상호 이격된 복수개의 금속섬(Metal Island)이 형성되어 있고;

   상기 복수개의 금속섬을 감싸고, 상기 CTEL 상부에 투명 전도 산화막(Transparent Conduction Oxide, TCO)이 형성되어 있고;

   상기 투명 전도 산화막 상부에 P-전극이 형성되어 있고;

   상기 메사 식각된 N-GaN층 상부에 N-전극이 형성되어 이루어지고, 상기 CTEL는, 상기 P-GaN층의 일함수보다 작고, 투명 전도 산화막의 일함수보다 큰 일함수를 갖는 것을 특징으로 하는 발광 다이오드.
2. 도전성 기판 상부에 N-GaN층, 활성층과 P-GaN층이 순차적으로 적층된 적층구조와;

   상기 적층구조의 P-GaN층 상부에 형성되며, GaN을 포함하고 있고, 캐리어 이동을 향상시켜 전류 흐름을 원활하게 하는 CTEL(Current Transport Enhanced Layer)과;

   상기 CTEL 상부에 형성되고, 상호 이격된 복수개의 금속섬(Metal Island)과;

   상기 복수개의 금속섬을 감싸고, 상기 CTEL 상부에 형성된 투명 전도 산화막(Transparent Conduction Oxide, TCO)과;

   상기 투명 전도 산화막 상부에 형성된 P-전극과;

   상기 도전성 기판 하부에 형성된 N-전극을 포함하여 이루어지고, 상기 CTEL는, 상기 P-GaN층의 일함수보다 작고, 투명 전도 산화막의 일함수보다 큰 일함수를 갖는 것을 특징으로 하는 발광 다이오드.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 복수개의 금속섬은,

   Pt, Se, lr, Ni, Pd, Au와 Co 중 어느 하나로 이루어진 것을 특징으로 하는 발광 다이오드.
4. 삭제
5. 제 1 항 또는 제 2 항에 있어서,

   상기 투명 전도 산화막의 일함수는 4.7 ~ 5.3eV인 것을 특징으로 하는 발광 다이오드.
6. 제 1 항 또는 제 2 항에 있어서,

   상기 CTEL은,

   P⁺ GaN층, InGaN층, AlGaN층과 InAlGaN층 중 어느 하나 또는 이들이 조합되어 적층된 막인 것을 특징으로 하는 발광 다이오드.
7. 제 1 항 또는 제 2 항에 있어서,

   상기 CTEL의 두께는 1 ~ 50㎚이고,

   상기 금속섬의 두께는 1㎚ ~ 100㎚이고,

   상기 투명 전도 산화막의 두께는 10㎚ ~ 1000㎚인 것을 특징으로 하는 발광 다이오드.

Images