KR101198357B1 - 발광다이오드 및 이의 제조방법 - Google Patents

발광다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR101198357B1
KR101198357B1 KR1020100135591A KR20100135591A KR101198357B1 KR 101198357 B1 KR101198357 B1 KR 101198357B1 KR 1020100135591 A KR1020100135591 A KR 1020100135591A KR 20100135591 A KR20100135591 A KR 20100135591A KR 101198357 B1 KR101198357 B1 KR 101198357B1
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
transparent electrode
semiconductor layer
light emitting
Prior art date
Application number
KR1020100135591A
Other languages
English (en)
Other versions
KR20120073741A (ko
Inventor
임재홍
이규환
임동찬
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020100135591A priority Critical patent/KR101198357B1/ko
Publication of KR20120073741A publication Critical patent/KR20120073741A/ko
Application granted granted Critical
Publication of KR101198357B1 publication Critical patent/KR101198357B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 베이스 기판; 상기 베이스 기판의 상부에 위치하는 N형 반도체층; 상기 N형 반도체층 상에 위치하는 활성층; 상기 활성층 상에 위치하는 P형 반도체층; 및 상기 P형 반도체층 상에 위치하는 상부 전극층을 포함하며, 상기 상부 전극층은 각각이 분리된 다수의 투명 전극패턴을 포함하는 것을 특징으로 하는 발광다이오드 및 이의 제조방법에 관한 것으로, 투명 전극패턴을 통해 임계각을 증가시켜 광추출 효율을 증대시키고, 상기 투명 전극패턴을 습식 식각을 통해 형성함으로써, 반도체층의 손상을 방지하여, 내부 양자 효율이 우수한 발광다이오드를 제공할 수 있다.

Description

발광다이오드 및 이의 제조방법{Light emission Diode and Manufacturing Method of the same}
본 발명은 발광다이오드 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 내부 양자 효율 및 외부 양자 효율이 우수한 발광다이오드 및 이의 제조방법에 관한 것이다.
발광다이오드(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.
상기 화합물 반도체 중에서 질화물 반도체 물질은 가시광선 및 UV 영역에 대해서 우수한 발광 특성을 보이고 있으며, 고출력, 고주파 전자 소자에 있어서도 사용된다. 특히, 질화갈륨(GaN)은 상온에서 3.4 eV의 직접 천이형 밴드갭(direct bandgap)을 가지며, 질화인듐(InN), 질화알루미늄(AlN) 같은 물질과 조합하여 0.7eV(InN)에서 3.4eV(GaN), 6.2eV(AlN)까지 직접 에너지 밴드갭을 가지고 있어서 가시광에서부터 자외선 영역까지 넓은 파장영역의 광을 방출할 수 있기 때문에 광소자의 응용 가능성이 매우 큰 물질이다.
도 1a는 종래의 반도체 발광다이오드를 도시한 개략적인 단면도이고, 도 1b는 종래 발광다이오드의 내부 전반사를 도시한 개략적인 단면도이다.
먼저, 도 1a를 참조하면, 발광다이오드는 기판(1)과, 상기 기판(1) 상에 순차적으로 형성된 N형 반도체층(2), 활성층(3) 및 P형 반도체층(4)을 포함한다. 또한, 상기 P형 반도체층(4) 상에 형성된 P형 전극(5)과, 상기 P형 반도체층(4) 및 활성층(3)의 일부가 식각되어 노출된 N형 반도체층(2) 상에 형성된 N형 전극(6)을 포함한다. 상기 P형반도체층(4)은 P형 불순물이 도핑(doping)된 반도체 화합물을 사용하고, 상기 N형 반도체층(2)은 N형 불순물이 도핑된 반도체 화합물을 사용한다.
상기 활성층(3)의 상부 및 하부에 각각 형성된 P형 및 N형 반도체층(4, 2)은 활성층(3)에 전류를 공급하여 발광하도록 한다.
발광 다이오드의 성능을 높이기 위해서는 내부에 흐르는 전류로부터 많은 양의 빛을 얻기 위해 전자와 정공을 재결합시키는 내부 양자 효율(internal quantum efficiency)이 높아야 하고, 또한, 발생된 빛이 발광 다이오드의 외부로 빠져나오도록 하는 광추출 효율, 즉, 외부 양자 효율(external quantum efficiency)이 높아야 한다.
이를 위해 우선적으로 기판 상에 결정 결함이 적고 결정성이 우수한 반도체층을 성장시켜 발광 다이오드의 내부 양자 효율을 높이고, 또한, 활성층에서 발생된 빛이 발광 다이오드 내부에서만 반사되는 즉, 내부 전반사(total internal reflection)되는 비율을 줄여 발광 다이오드의 적출 효율을 높여야 한다.
한편, 현재의 기술 동향 상, 일반적인 발광소자의 내부 양자 효율은 거의 100%에 이르는 정도까지 개발이 되었으나, 외부 양자 효율이 약 30% 정도에 그치고 있다.
이는 상술한 바와 같은 내부 전반사에 기인하는 것으로, 도 1b에 도시된 바와 같이, 입사각(빛이 표면의 수직선과 이루는 각도)이 임계각 보다 작은 경우(θ보다 작은 경우)에서는 빛의 일부는 반사되고 나머지는 굴절되나, 임계각보다 큰 각의 입사각에서는 모든 빛이 전반사되어, 발광 다이오드의 외부로 빠져나가지 못하고, 소자 내부에 갇히게 되므로, 광추출 효율이 매우 낮게 되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 빛이 전반사되어 발광 다이오드의 외부로 빠져나가지 못하고 소자 내부에 갇히게 되는 것을 방지하여, 광추출 효율이 우수한 발광다이오드를 제공하는데 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 지적된 문제점을 해결하기 위해서 본 발명은 베이스 기판; 상기 베이스 기판의 상부에 위치하는 N형 반도체층; 상기 N형 반도체층 상에 위치하는 활성층; 상기 활성층 상에 위치하는 P형 반도체층; 및 상기 P형 반도체층 상에 위치하는 상부 전극층을 포함하며, 상기 상부 전극층은 각각이 분리된 다수의 투명 전극패턴을 포함하는 것을 특징으로 하는 발광다이오드를 제공한다.
또한, 본 발명은 상기 상부 전극층은 P형 반도체층 상에 위치하는 오믹 접촉층을 더 포함하고, 상기 다수의 투명 전극패턴은 상기 오믹 접촉층 상에 위치하는 것을 특징으로 하는 발광다이오드를 제공한다.
또한, 본 발명은 상기 다수의 투명 전극패턴의 패턴면은 거칠기를 포함하는 것을 특징으로 하는 발광다이오드를 제공한다.
또한, 본 발명은 상기 상부 전극층의 상부 일정 영역에 위치하는 P형 전극패드를 더 포함하는 발광다이오드를 제공한다.
또한, 본 발명은 상기 N형 반도체층의 상면의 일부 영역은 상기 활성층과 접합되고, 상기 N형 반도체층의 상면의 나머지 일부 영역은 외부로 노출되며, 상기 노출된 N형 반도체층의 상부의 일정 영역에 N형 전극패드를 더 포함하는 발광다이오드를 제공한다.
또한, 본 발명은 베이스 기판을 제공하는 단계; 상기 베이스 기판의 상부에 N형 반도체층을 형성하는 단계; 상기 N형 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 P형 반도체층을 형성하는 단계; 및 상기 P형 반도체층 상에 상부 전극층을 형성하는 단계를 포함하며, 상기 상부 전극층은 각각이 분리된 다수의 투명 전극패턴을 포함하고, 상기 다수의 투명 전극패턴은 습식 식각에 의해 패턴되는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 상부 전극층은 P형 반도체층 상에 위치하는 오믹 접촉층을 더 포함하고, 상기 다수의 투명 전극패턴은 상기 오믹 접촉층 상에 위치하는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 다수의 투명 전극패턴을 습식 식각에 의해 패턴하는 것은, 상기 오믹 접촉층 상에 투명 전극층을 형성하고, 상기 투명 전극층을 습식 식각에 의해 패턴하는 것인 발광다이오드의 제조방법을 제공한다.
상기한 바와 같은 본 발명의 발광다이오드 및 이의 제조방법에 따르면, 다수의 투명 전극패턴을 통해 임계각을 증가시켜 광추출 효율을 증대시키고, 또한, 습식 식각에 의해 투명 전극패턴의 패턴면에 일정 거칠기를 포함시킴으로써, 광추출 효율을 극대화시킬 수 있는 발광다이오드를 제공할 수 있는 효과가 있다.
또한, 본 발명은 상기 투명 전극패턴을 습식 식각을 통해 형성함으로써, 반도체층의 손상을 방지하여, 내부 양자 효율이 우수한 발광다이오드를 제공할 수 있다.
도 1a는 종래의 반도체 발광다이오드를 도시한 개략적인 단면도이고, 도 1b는 종래 발광다이오드의 내부 전반사를 도시한 개략적인 단면도이다.
도 2a 내지 도 2d는 본 발명에 따른 발광다이오드를 설명하기 위한 단면도이다.
도 3은 본 발명에 따른 상부 전극층을 포함하는 발광다이오드를 도시한 단면도이다.
도 4a는 본 발명에 따른 투명 전극패턴을 포함하는 상부 전극의 실사진이고, 도 4b는 본 발명에 따른 발광다이오드의 내부 전반사를 도시한 개략적인 단면도이다.
도 5a는 본 발명에 따른 투명 전극패턴을 적용한 발광다이오드의 발광 상태를 도시한 실사진이고, 도 5b는 본 발명에 따른 투명 전극패턴을 적용하지 않은 구조의 발광다이오드의 발광 상태를 도시한 실사진이다.
도 6a는 발광다이오드의 전류-전압 특성을 나타내는 그래프이고, 도 6b는 발광다이오드의 광특성을 나타내는 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명에 따른 발광다이오드를 설명하기 위한 단면도이다.
먼저, 도 2d를 참조하면, 본 발명에 따른 발광다이오드(100)는 베이스를 이루는 기판(111)을 포함한다. 이때, 상기 기판(111)은 사파이어 소재인 산화알루미늄으로 이루어질 수 있고, 이와는 달리, 실리콘(Si), 비소화갈륨(GaAs), 탄화실리콘(SiC), 산화아연(ZnO), 유리 중 적어도 하나의 물질로 이루어질 수 있으며, 따라서, 본 발명에서 상기 기판의 재질을 한정하는 것은 아니다.
상기 기판(111) 위에는 N형 반도체층(113), 활성층(114) 및 P형 반도체층(115)을 포함하는 발광셀이 형성된다.
다만, 도면에는 본 발명에 따른 발광다이오드가 하나의 발광셀을 포함하지만 복수의 발광셀을 포함하여 교류 전원에 의해 동작될 수 있는 발광다이오드 또한 본 발명의 범위 내에 있다. 한편, 발광셀은 메사(mesa) 형성에 의해 N형 반도체층(113) 일부가 위쪽으로 노출되며 그 노출되는 부분에는 N형 전극패드(118)가 형성된다.
계속해서, 상기 활성층(114)은 메사 형성에 의해 N형 반도체층(113)의 일부 영역 위에 한정적으로 형성되며, 상기 활성층(114) 상에 P형 반도체층(115)이 형성된다.
따라서, N형 반도체층(113)의 상면 일부 영역은 활성층(114)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다.
이때, N형 반도체층(113)은 N형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있고, N형 클래드층을 포함할 수 있다. 한편, 상기 N형 반도체층은 N-GaN층으로 통칭될 수 있다.
또한, P형 반도체층(115)은 P형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있고, P형 클래드층을 포함할 수 있다. 한편, 상기 P형 반도체층은 P-GaN층으로 통칭될 수 있다.
N형 반도체층(113)은 실리콘(Si)을 도펀트로 첨가하여 형성된다. 그리고, P형 반도체층(115)은 예를 들면, 아연(Zn) 또는 마그네슘(Mg)과 같은 도펀트가 첨가되어 형성될 수 있다.
또한, P형 반도체층(115) 상부에는 상부 전극층(116)이 형성되며, 상기 상부 전극층(116) 상부의 일부 영역에는 P형 전극패드(117)를 형성할 수 있다. 상기 상부 전극층(116)에 대해서는 후술하기로 한다.
또한, 노출된 N형 반도체층(113)의 상부의 일정 영역에 N형 전극패드(118)를 형성하여, 본 발명에 따른 발광다이오드를 형성할 수 있다.
계속해서, 도 2d를 참조하면, 상기 활성층(114)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(114)을 이루는 물질의 종류에 따라 발광셀에서 추출되는 발광 파장이 결정된다.
상기 활성층(114)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있으며, 장벽층과 우물층은 일반식 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.
또한, 기판(111)과 N형 반도체층(113) 사이에 버퍼층(112)이 개재될 수 있다. 상기 버퍼층(112)은 그 상부에 형성될 반도체층들과 기판(111) 사이의 격자 불일치를 완화하기 위해 사용된다.
또한, 기판(111)이 전도성인 경우, 버퍼층(112)은 기판(111)과 발광셀을 전기적으로 절연시키기 위해, 절연물질 또는 반절연물질로 형성될 수 있으며, 예를 들어, AlN, GaN 등의 질화물로 형성될 수 있다. 한편, 기판(111)이 사파이어와 같이 절연성인 경우, 버퍼층(112)은 도전성 물질로 형성될 수 있다. 다만, 본 발명에서 상기 버퍼층(112)의 유무에 한정하는 것은 아니다.
계속해서, 도 2a 내지 도 2d를 통해, 본 발명에 따른 발광다이오드의 제조공정을 설명하면 다음과 같다.
먼저, 도 2a를 참조하면, 기판(111) 상에 버퍼층(112)을 형성하고, 상기 버퍼층(112) 상에 N형 반도체층(113)을 형성하고, 상기 N형 반도체층(113) 상에 활성층(114)을 형성하며, 상기 활성층(114) 상에 P형 반도체층(115)을 형성한다.
상기 버퍼층(112) 및 N형 반도체층(113)은 금속 유기 화학 기상 증착(MOCVD) 방식으로 형성될 수 있으며, 이와는 달리, 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다.
특히, N형 반도체층(113)은 Si 도펀트를 첨가하여 형성된 층으로서, 버퍼층(112)이 형성된 기판(111) 위에서 수직방향으로 성장하여 형성되며, 유기 금속 화학 기상 증착(MOCVD)을 거쳐 N형 반도체층을 기판 위에 성장시킬 수 있다. 다만, 본 발명에서 상기 버퍼층은 생략될 수 있으며, 또한, 버퍼층 및 N형 반도체층의 형성 방법을 한정하는 것은 아니다.
또한, P형 반도체층(115)에는 예를 들면, 아연(Zn) 또는 마그네슘(Mg)과 같은 P형 도펀트가 첨가된다.
다음으로 도 2b를 참조하면, N형 반도체층(113)의 일부를 노출시키기 위해 RIE 등을 이용하여 메사를 형성하는 공정을 수행하고, 다음으로, 도 2c에 도시된 바와 같이, 상기 P형 반도체층(115)의 상부에 상부 전극층(116)을 형성한다. 상기 상부 전극층(116)에 대해서는 후술하기로 한다.
계속해서, 도 2d를 참조하면, 상부 전극층(116)의 상부에 P형 전극패드(117)를 형성하고, 노출된 N형 반도체층(113)의 상부에 N형 전극패드(118)를 형성하여, 본 발명에 따른 발광다이오드를 형성할 수 있다.
이렇게 해서 완성된 발광다이오드는 P-전극패드(117)에 양의 부하를, N-전극패드(118)에 음의 부하를 인가하게 되면, P형 반도체층(115)과 N형 반도체층(113)으로부터 각각 정공과 전자들이 활성층(114)으로 모여 재결합함으로써 활성층(114)에서 발광을 하게 된다.
도 3은 본 발명에 따른 상부 전극층을 포함하는 발광다이오드를 도시한 단면도로써, 도 2d의 I-I선에 따른 단면도이다. 이하, 도 3을 통하여, 본 발명에 따른 상부 전극층을 설명하기로 한다.
먼저, 도 3을 참조하면, 본 발명에 따른 상부 전극층(116)은 P형 반도체층(115) 상에 형성된 오믹 접촉층(116a) 및 상기 오믹 접촉층(116a) 상에 위치하고, 다수의 투명 전극패턴(116b)을 포함하여 이루어져 있다.
이때, 상기 오믹 접촉층(116a)은 Ni, Mn, Fe, Co, Cr, Cu, Sn, Ag, 및 Pd으로 이루어진 금속 또는 이들의 금속 산화물로 이루어지는 군에서 선택된 적어도 어느 하나의 물질을 포함하여 이루어질 수 있으며, 상기 다수의 투명 전극패턴(116b)은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)로 이루어지는 군에서 선택된 적어도 어느 하나의 물질을 포함하여 이루어질 수 있다.
일반적으로, P형 반도체의 경우, N형 반도체에 비해 전도도(conductivity)가 좋지 않다. 따라서, N형 반도체의 경우, 노출된 N형 반도체층의 상부에 N형 전극패드의 형성을 통하여, 전자를 주입하는 것이 가능하나, P형 반도체의 경우, 전도도(conductivity)가 좋지 않기 때문에, P형 반도체의 상부에 P형 전극패드를 형성하는 것만으로는 효과적으로 정공을 주입하는 것이 어렵다.
따라서, P형 반도체의 경우, 그 상부에 전도도가 양호한 물질을 형성하여, 정공의 주입특성을 향상시키는 것이 필요하며, 본 발명에서는 상기 다수의 투명 전극패턴(116b)을 P형 반도체의 상부에 형성함으로써, P형 반도체의 정공 주입특성을 향상시킬 수 있다.
하지만, 도 3에 도시된 바와 같이, 본 발명에 따른 투명 전극패턴(116b)은 각각의 패턴들이 분리된 다수의 패턴으로 구성되기 때문에, P형 전극패드가 접촉된 영역의 투명 전극패턴들은 P형 반도체에 정공을 주입할 수 있도록 기능하나, P형 전극패드가 접촉되지 않은 영역의 투명 전극패턴(A영역)들은 양의 부하를 인가받지 못하여, 결국, P형 반도체에 정공을 주입하는 기능을 할 수 없게 된다.
따라서, 본 발명에서는 P형 전극패드가 접촉되지 않은 영역의 투명 전극패턴들도 양의 부하를 인가받을 수 있도록 하기 위해, 상기 투명 전극패턴(116b)의 하부에 오믹 접촉층(116a)을 형성할 수 있다.
이때, 상기 오믹 접촉층(116a)는 상기 투명 전극패턴(116b)에 양의 부하를 전달하면서, 광이 취출될 수 있도록 얇게 형성되어야 하며, 따라서, 본 발명에서 상기 상기 오믹 접촉층(116a)의 두께는 200Å이하로 형성하는 것이 바람직하다.
또한, 상기 투명 전극패턴(116b)은 P형 반도체층에 양호한 정공 주입을 위하여 10 내지 10,000nm로 형성되는 것이 바람직하다.
한편, 본 발명에서 상기 다수의 투명 전극패턴(116b)은 습식식각 공정을 통해 형성하는 것을 특징으로 한다.
즉, 상기 오믹 접촉층(116a) 상에 투명 전극층(미도시)을 형성한 다음, 상기 투명 전극층을 습식 식각으로 패턴하여, 사각뿔 형태의 다수의 투명 전극패턴(116b)을 형성할 수 있다.
상술한 투명 전극층을 습식 식각에 의해 패턴함으로써, 오믹 접촉층(116a)의 손상을 방지하고, 또한, 상기 오믹 접촉층(116a) 하부의 P형 반도체층(115)의 손상을 방지할 수 있다.
즉, 상기 투명 전극층을 건식 식각에 의해 패턴하는 경우, 건식 식각에 의한 물리적인 힘이 오믹 접촉층(116a)을 손상시키게 되고, 더 나아가, 오믹 접촉층(116a) 하부의 P형 반도체층(115)의 손상시키게 된다. 하지만, 식각 선택비가 높은 습식 식각을 통해 투명 전극층을 식각하여 패턴하는 경우, 투명 전극층은 투명 전극패턴으로 식각되나, 오믹 접촉층 및 그 하부의 P형 반도체층은 투명 전극층과 물질이 상이하여 식각이 일어나지 않으므로, 따라서, 오믹 접촉층 및 그 하부의 P형 반도체층을 보호할 수 있다.
따라서, 본 발명에서는 P형 반도체층의 손상을 방지함으로써, 결정 결함이 적고 결정성이 우수한 반도체층을 제공함으로써, 내부 양자 효율이 우수한 발광다이오드를 제공할 수 있다.
또한, 투명 전극층을 습식 식각에 의해 패턴하는 경우, 사각뿔 형태의 투명 전극패턴의 패턴면도 일정 거칠기를 포함하게 되어, 후술할 바와 같은 광추출 효율을 극대화시킬 수 있다.
이때, 상기 투명 전극층을 습식 식각하는 것은 BOE (buffered oxide etchant), NH4OH, H3PO4, HCl 군에서 선택된 적어도 어느 하나의 물질을 포함하는 수용액을 이용할 수 있으며, 상온에서 100 ℃ 사이의 온도에서 식각하여, 사각뿔 형태의 투명 전극패턴을 형성할 수 있다. 다만, 본 발명에서 상기 투명 전극층의 습식 식각방법 및 사용하는 용액을 한정하는 것은 아니다.
도 4a는 본 발명에 따른 투명 전극패턴을 포함하는 상부 전극의 실사진이고, 도 4b는 본 발명에 따른 발광다이오드의 내부 전반사를 도시한 개략적인 단면도이다.
먼저, 도 4a를 참조하면, 상술한 바와 같이, 본 발명에 따른 상부 전극(116)은 사각뿔 형태의 투명 전극패턴(116b) 및 상기 투명 전극패턴(116a)의 하부에 오믹 접촉층(116a)을 포함하고 있다.
이때, 본 발명에서는 상기 투명 전극패턴의 형상이 사각뿔인 것을 개시하고 있으나, 습식 식각시 식각비를 조절하여 구형, 반구형, 육각뿔 형태 또는 마이크로 렌즈 배열형태 등으로 형성할 수 있으며, 본 발명에서 상기 투명 전극패턴의 형상을 한정하는 것은 아니다.
계속해서 도 4a를 참조하면, 상술한 바와 같이, 투명 전극층을 습식 식각에 의해 패턴함으로써, 오믹 접촉층(116a)의 손상이 방지됨을 알 수 있고, 따라서, 상기 오믹 접촉층 하부의 P형 반도체층의 손상도 방지할 수 있음을 알 수 있다.
이때, P형 반도체의 경우, N형 반도체에 비해 전도도(conductivity)가 좋지 않은데, 본 발명과 같은 습식 식각에 의해 투명 전극층을 패턴하지 않고, 예를 들어, 건식 식각에 의해 투명 전극층을 패턴하는 경우, P형 반도체에 손상을 가해, 더욱더 전도도가 좋지 않게 되는 문제점이 있다.
따라서, 본 발명에서는 투명 전극층을 습식 식각에 의해 패턴함으로써, 내부 양자 효율이 낮아지는 것을 방지할 수 있다.
또한, 도 4a에 도시된 바와 같이, 투명 전극층을 습식 식각에 의해 패턴하는 경우, 사각뿔 형태의 투명 전극패턴의 패턴면도 일정 거칠기를 포함하게 된다.
계속해서, 본 발명에 따른 발광다이오드의 내부 전반사를 도시한 도 4b를 참조하면, 본 발명에 따른 발광다이오드는 다수의 투명 전극패턴을 통해, 임계각을 증가시킴으로써 소자 내부에서 생선된 빛을 외부로 방출시키는 효과를 증대시킬 수 있다.
즉, 도 1b에 도시한 바와 같이, 입사각이 임계각보다 큰 경우, 반사를 하게 되면 소자 내부로 반사하게 되고, 결국, 빛이 소자 외부로 방출하지 못해 빛이 소자 내부에서 갇히게 되어 광추출 효율이 낮았으나, 본 발명에 따른 발광다이오드는 상기 다수의 투명 전극패턴의 굴절율이 발광소자와 공기의 중간값을 가지기 때문에 임계각이 증가하여 소자 내부로 반사되는 경우가 더 작게 된다.
또한, 상술한 바와 같이, 습식 식각에 의해 투명 전극층을 패턴하는 경우, 투명 전극패턴의 패턴면도 일정 거칠기를 포함하게 되므로, 빛이 소자 내부로 반사되는 가능성이 더욱더 작아지게 되므로, 따라서, 광추출 효율을 극대화시킬 수 있다.
따라서, 본 발명에 따른 발광다이오드는 다수의 투명 전극패턴을 통해 임계각을 증가시켜 광추출 효율을 증대시키고, 또한, 습식 식각에 의해 투명 전극패턴의 패턴면에 일정 거칠기를 포함시킴으로써, 광추출 효율을 극대화시킬 수 있다.
도 5a는 본 발명에 따른 투명 전극패턴을 적용한 발광다이오드의 발광 상태를 도시한 실사진이고, 도 5b는 본 발명에 따른 투명 전극패턴을 적용하지 않은 구조의 발광다이오드의 발광 상태를 도시한 실사진이다. 이때, 본 발명에 따른 투명 전극패턴을 적용하지 않은 구조라 함은 본 발명과의 비교를 위해, 상술한 도 3의 구조에서 투명 전극패턴을 형성하지 않고, 오믹 접촉층(116a)의 상부에 곧바로 P형 전극패드(117)를 형성한 구조이다.
도 5a 및 도 5b에서 알 수 있는 바와 같이, 본 발명에 따른 투명 전극패턴을 적용한 발광다이오드의 경우, 그렇지 않은 경우보다 더 밝은 발광 상태, 즉, 더 양호한 광추출 효율을 보였으며, 특히, 도 5a의 A영역 및 도 5b의 B영역에서는 광추출 효율의 확연한 차이를 보이고 있다.
도 6a는 발광다이오드의 전류-전압 특성을 나타내는 그래프이고, 도 6b는 발광다이오드의 광특성을 나타내는 그래프이다. 이때, 도 6a 및 도 6b에서 X는 본 발명에 따른 투명 전극패턴을 적용한 발광다이오드를 나타내며, Y는 본 발명에 따른 투명 전극패턴을 적용하지 않은 구조의 발광다이오드를 나타낸다.
먼저, 도 6a를 참조하면, 전류-전압 특성에 있어서는 본 발명에 따른 투명 전극패턴을 적용한 경우와 그렇지 않은 경우가 거의 유사함을 알 수 있고, 오히려, 4V이상에서는 본 발명에 따른 투명 전극패턴을 적용한 경우가 전류특성이 더 양호함을 알 수 있다.
다음으로, 도 6b를 참조하면, 광특성에 있어서는 본 발명에 따른 투명 전극패턴을 적용한 경우가 그렇지 않은 경우보다 광특성이 좋음을 알 수 있고, 결국, 본 발명에 따른 투명 전극패턴을 적용함으로써, 광추출 효율이 증가함을 알 수 있다.
따라서, 본 발명에서는 투명 전극패턴을 형성함으로써, 전류-전압 특성은 그대로 유지하면서, 광추출 효율은 증대시킬 수 있는 발광다이오드를 제공할 수 있다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100 : 발광다이오드 111 : 기판
112 : 버퍼층 113 : N형 반도체층
114 : 활성층 115 : P형 반도체층
117 : P형 전극패드 118 : N형 전극패드
116 : 상부 전극층 116a : 오믹 접촉층
116b : 투명 전극패턴

Claims (15)

  1. 베이스 기판;
    상기 베이스 기판의 상부에 위치하는 N형 반도체층;
    상기 N형 반도체층 상에 위치하는 활성층;
    상기 활성층 상에 위치하는 P형 반도체층; 및
    상기 P형 반도체층 상에 위치하는 상부 전극층을 포함하며,
    상기 상부 전극층은 각각이 분리된 다수의 투명 전극패턴을 포함하고,
    상기 상부 전극층은 P형 반도체층 상에 위치하는 오믹 접촉층을 더 포함하고, 상기 다수의 투명 전극패턴은 상기 오믹 접촉층 상에 위치하며,
    상기 오믹 접촉층은 Ni, Mn, Fe, Co, Cr, Cu, Sn, Ag, 및 Pd으로 이루어진 금속에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드.
  2. 제 1 항에 있어서,
    상기 다수의 투명 전극패턴은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)로 이루어지는 군에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 다수의 투명 전극패턴의 패턴면은 거칠기를 포함하는 것을 특징으로 하는 발광다이오드.
  5. 제 1 항에 있어서,
    상기 투명 전극패턴은 10 내지 10,000nm의 두께인 것을 특징으로 하는 발광다이오드.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 오믹 접촉층은 200Å이하의 두께인 것을 특징으로 하는 발광다이오드.
  8. 제 1 항에 있어서,
    상기 상부 전극층의 상부 일정 영역에 위치하는 P형 전극패드를 더 포함하는 발광다이오드.
  9. 제 1 항에 있어서,
    상기 N형 반도체층의 상면의 일부 영역은 상기 활성층과 접합되고, 상기 N형 반도체층의 상면의 나머지 일부 영역은 외부로 노출되며,
    상기 노출된 N형 반도체층의 상부의 일정 영역에 N형 전극패드를 더 포함하는 발광다이오드.
  10. 베이스 기판을 제공하는 단계;
    상기 베이스 기판의 상부에 N형 반도체층을 형성하는 단계;
    상기 N형 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 P형 반도체층을 형성하는 단계; 및
    상기 P형 반도체층 상에 상부 전극층을 형성하는 단계를 포함하며,
    상기 상부 전극층은 각각이 분리된 다수의 투명 전극패턴을 포함하고, 상기 다수의 투명 전극패턴은 습식 식각에 의해 패턴되고,
    상기 상부 전극층은 P형 반도체층 상에 위치하는 오믹 접촉층을 더 포함하고, 상기 다수의 투명 전극패턴은 상기 오믹 접촉층 상에 위치하며,
    상기 오믹 접촉층은 Ni, Mn, Fe, Co, Cr, Cu, Sn, Ag, 및 Pd으로 이루어진 금속에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드의 제조방법.
  11. 제 10 항에 있어서,
    상기 다수의 투명 전극패턴은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)로 이루어지는 군에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드의 제조방법.
  12. 삭제
  13. 제 10 항에 있어서,
    상기 다수의 투명 전극패턴의 패턴면은 거칠기를 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  14. 제 10 항에 있어서,
    상기 다수의 투명 전극패턴을 습식 식각에 의해 패턴하는 것은,
    상기 오믹 접촉층 상에 투명 전극층을 형성하고, 상기 투명 전극층을 습식 식각에 의해 패턴하는 것인 발광다이오드의 제조방법.
  15. 제 10 항에 있어서,
    상기 습식 식각은 BOE (buffered oxide etchant), NH4OH, H3PO4, HCl 군에서 선택된 적어도 어느 하나의 물질을 포함하는 수용액을 이용하며, 상온에서 100℃ 사이의 온도에서 식각하는 것인 발광다이오드의 제조방법.
KR1020100135591A 2010-12-27 2010-12-27 발광다이오드 및 이의 제조방법 KR101198357B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100135591A KR101198357B1 (ko) 2010-12-27 2010-12-27 발광다이오드 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100135591A KR101198357B1 (ko) 2010-12-27 2010-12-27 발광다이오드 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120073741A KR20120073741A (ko) 2012-07-05
KR101198357B1 true KR101198357B1 (ko) 2012-11-08

Family

ID=46708052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100135591A KR101198357B1 (ko) 2010-12-27 2010-12-27 발광다이오드 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101198357B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022045709A1 (ko) * 2020-08-31 2022-03-03 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522844B1 (ko) * 2004-12-14 2005-10-19 주식회사 이츠웰 표면 식각된 투명 전도성 산화막 오믹 전극을 이용한 질화물 반도체 발광 다이오드 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522844B1 (ko) * 2004-12-14 2005-10-19 주식회사 이츠웰 표면 식각된 투명 전도성 산화막 오믹 전극을 이용한 질화물 반도체 발광 다이오드 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022045709A1 (ko) * 2020-08-31 2022-03-03 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
US11973066B2 (en) 2020-08-31 2024-04-30 Samsung Display Co., Ltd. Light-emitting element, method of manufacturing light-emitting element, and display device including light-emitting element

Also Published As

Publication number Publication date
KR20120073741A (ko) 2012-07-05

Similar Documents

Publication Publication Date Title
US6992331B2 (en) Gallium nitride based compound semiconductor light-emitting device
KR100867529B1 (ko) 수직형 발광 소자
US20110140077A1 (en) Light emitting device
JP5872154B2 (ja) 発光素子及びその製造方法
CN108550670B (zh) 氮化物半导体结构及半导体发光元件
KR101028286B1 (ko) 반도체 발광소자 및 그 제조방법
KR101007078B1 (ko) 발광소자 및 그 제조방법
CN108305922B (zh) 氮化物半导体结构及半导体发光元件
CN110838538B (zh) 一种发光二极管元件及其制备方法
KR101129089B1 (ko) 수평형 발광 다이오드의 제조방법
JP4751093B2 (ja) 半導体発光素子
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR101198357B1 (ko) 발광다이오드 및 이의 제조방법
KR101600783B1 (ko) 고효율 발광다이오드의 제조방법
KR102444467B1 (ko) 발광 다이오드
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
CN217009212U (zh) Led芯片
KR101239848B1 (ko) 발광다이오드의 제조방법
KR101480552B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR100619415B1 (ko) 발광 다이오드
KR20090108675A (ko) 플립칩 구조의 그룹 3족 질화물계 반도체 발광다이오드소자 및 이의 제조 방법
US20140054544A1 (en) Light emitting device
KR101986548B1 (ko) 질화갈륨계 발광다이오드 제조방법 및 이에 의한 질화갈륨계 발광다이오드
CN116918080A (zh) 半导体发光元件和发光装置
CN117352612A (zh) 一种发光二极管及发光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190918

Year of fee payment: 8