KR101239848B1 - 발광다이오드의 제조방법 - Google Patents

발광다이오드의 제조방법 Download PDF

Info

Publication number
KR101239848B1
KR101239848B1 KR1020100136267A KR20100136267A KR101239848B1 KR 101239848 B1 KR101239848 B1 KR 101239848B1 KR 1020100136267 A KR1020100136267 A KR 1020100136267A KR 20100136267 A KR20100136267 A KR 20100136267A KR 101239848 B1 KR101239848 B1 KR 101239848B1
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
semiconductor layer
light emitting
emitting diode
Prior art date
Application number
KR1020100136267A
Other languages
English (en)
Other versions
KR20120074438A (ko
Inventor
임재홍
이규환
임동찬
박미영
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020100136267A priority Critical patent/KR101239848B1/ko
Publication of KR20120074438A publication Critical patent/KR20120074438A/ko
Application granted granted Critical
Publication of KR101239848B1 publication Critical patent/KR101239848B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 베이스 기판을 제공하는 단계; 상기 베이스 기판의 상부에 N형 반도체층을 형성하는 단계; 상기 N형 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 P형 반도체층을 형성하는 단계; 및 상기 P형 반도체층 상에 상부 전극층을 형성하는 단계를 포함하며, 상기 상부 전극층은 다수의 나노 로드층을 포함하고, 상기 다수의 나노 로드층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 발광다이오드의 제조방법에 관한 것으로, 나노 로드층을 통해 임계각을 증가시켜 광추출 효율을 증대시키고, 상기 나노 로드층을 전기화학적 방법을 통해 형성함으로써, 반도체층의 손상을 방지하여, 내부 양자 효율이 우수한 발광다이오드를 제공할 수 있다.

Description

발광다이오드의 제조방법{A Manufacturing Method of Light emission Diode}
본 발명은 발광다이오드의 제조방법에 관한 것으로서, 더욱 상세하게는 내부 양자 효율 및 외부 양자 효율이 우수한 발광다이오드의 제조방법에 관한 것이다.
발광다이오드(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.
상기 화합물 반도체 중에서 질화물 반도체 물질은 가시광선 및 UV 영역에 대해서 우수한 발광 특성을 보이고 있으며, 고출력, 고주파 전자 소자에 있어서도 사용된다. 특히, 질화갈륨(GaN)은 상온에서 3.4 eV의 직접 천이형 밴드갭(direct bandgap)을 가지며, 질화인듐(InN), 질화알루미늄(AlN) 같은 물질과 조합하여 0.7eV(InN)에서 3.4eV(GaN), 6.2eV(AlN)까지 직접 에너지 밴드갭을 가지고 있어서 가시광에서부터 자외선 영역까지 넓은 파장영역의 광을 방출할 수 있기 때문에 광소자의 응용 가능성이 매우 큰 물질이다.
도 1a는 종래의 반도체 발광다이오드를 도시한 개략적인 단면도이고, 도 1b는 종래 발광다이오드의 내부 전반사를 도시한 개략적인 단면도이다.
먼저, 도 1a를 참조하면, 발광다이오드는 기판(1)과, 상기 기판(1) 상에 순차적으로 형성된 N형 반도체층(2), 활성층(3) 및 P형 반도체층(4)을 포함한다. 또한, 상기 P형 반도체층(4) 상에 형성된 P형 전극(5)과, 상기 P형 반도체층(4) 및 활성층(3)의 일부가 식각되어 노출된 N형 반도체층(2) 상에 형성된 N형 전극(6)을 포함한다. 상기 P형반도체층(4)은 P형 불순물이 도핑(doping)된 반도체 화합물을 사용하고, 상기 N형 반도체층(2)은 N형 불순물이 도핑된 반도체 화합물을 사용한다.
상기 활성층(3)의 상부 및 하부에 각각 형성된 P형 및 N형 반도체층(4, 2)은 활성층(3)에 전류를 공급하여 발광하도록 한다.
발광 다이오드의 성능을 높이기 위해서는 내부에 흐르는 전류로부터 많은 양의 빛을 얻기 위해 전자와 정공을 재결합시키는 내부 양자 효율(internal quantum efficiency)이 높아야 하고, 또한, 발생된 빛이 발광 다이오드의 외부로 빠져나오도록 하는 광추출 효율, 즉, 외부 양자 효율(external quantum efficiency)이 높아야 한다.
이를 위해 우선적으로 기판 상에 결정 결함이 적고 결정성이 우수한 반도체층을 성장시켜 발광 다이오드의 내부 양자 효율을 높이고, 또한, 활성층에서 발생된 빛이 발광 다이오드 내부에서만 반사되는 즉, 내부 전반사(total internal reflection)되는 비율을 줄여 발광 다이오드의 적출 효율을 높여야 한다.
한편, 현재의 기술 동향 상, 일반적인 발광소자의 내부 양자 효율은 거의 100%에 이르는 정도까지 개발이 되었으나, 외부 양자 효율이 약 30% 정도에 그치고 있다.
이는 상술한 바와 같은 내부 전반사에 기인하는 것으로, 도 1b에 도시된 바와 같이, 입사각(빛이 표면의 수직선과 이루는 각도)이 임계각 보다 작은 경우(θ보다 작은 경우)에서는 빛의 일부는 반사되고 나머지는 굴절되나, 임계각보다 큰 각의 입사각에서는 모든 빛이 전반사되어, 발광 다이오드의 외부로 빠져나가지 못하고, 소자 내부에 갇히게 되므로, 광추출 효율이 매우 낮게 되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 빛이 전반사되어 발광 다이오드의 외부로 빠져나가지 못하고 소자 내부에 갇히게 되는 것을 방지하여, 광추출 효율이 우수한 발광다이오드를 제공하는데 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 지적된 문제점을 해결하기 위해서 본 발명은 베이스 기판을 제공하는 단계; 상기 베이스 기판의 상부에 N형 반도체층을 형성하는 단계; 상기 N형 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 P형 반도체층을 형성하는 단계; 및 상기 P형 반도체층 상에 상부 전극층을 형성하는 단계를 포함하며, 상기 상부 전극층은 다수의 나노 로드층을 포함하고, 상기 다수의 나노 로드층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 다수의 나노 로드층은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)로 이루어지는 군에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 상부 전극층은 P형 반도체층 상에 위치하는 오믹 접촉층을 더 포함하고, 상기 다수의 나노 로드층은 상기 오믹 접촉층 상에 위치하는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 다수의 나노 로드층은 Ni, Sn, In, Ga, Al, Cu, 또는 Zn의 금속 또는 금속산화물로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 N형 반도체층의 상면의 일부 영역은 상기 활성층과 접합되고, 상기 N형 반도체층의 상면의 나머지 일부 영역은 외부로 노출되며, 상기 노출된 N형 반도체층의 상부의 일정 영역에 N형 전극패드를 더 포함하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 전기화학적 방법은, 상기 기판을 작업전극으로 하여, 상기 다수의 나노 로드층을 형성하기 위한 이온을 포함하는 액체 전해질에 상기 기판을 담지하고, 상대전극 및 기준전극을 이용하여 일정전류 또는 일정전압을 인가하는 것인 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 발광셀을 형성하는 단계; 및 상기 N형 반도체층 상에 상부 전극층을 형성하는 단계를 포함하며, 상기 상부 전극층은 다수의 나노 로드층을 포함하고, 상기 다수의 나노 로드층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 상부 전극층은 N형 반도체층 상에 위치하는 오믹 접촉층을 더 포함하고, 상기 다수의 나노 로드층은 상기 오믹 접촉층 상에 위치하는 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 오믹 접촉층은 Ti, Ga, In, Cr, W, Zn, 및 Co으로 이루어지는 군에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드의 제조방법을 제공한다.
또한, 본 발명은 상기 발광셀을 형성하는 단계는, 베이스 기판을 제공하는 단계; 상기 베이스 기판의 상부에 N형 반도체층을 형성하는 단계; 상기 N형 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 P형 반도체층을 형성하는 단계; 및 상기 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 발광셀을 상기 베이스 기판으로부터 분리하는 단계를 포함하며, 상기 P형 반도체층의 하부에 하부 전극층을 형성하는 단계를 더 포함하는 발광다이오드의 제조방법을 제공한다.
상기한 바와 같은 본 발명의 발광다이오드 및 이의 제조방법에 따르면, 다수의 나노 로드층을 통해 임계각을 증가시켜 광추출 효율을 증대시킬 수 있는 발광다이오드를 제공할 수 있는 효과가 있다.
또한, 본 발명은 상기 다수의 나노 로드층을 전기화학적 방법을 통해 형성함으로써, 반도체층의 손상을 방지하여, 내부 양자 효율이 우수한 발광다이오드를 제공할 수 있다.
도 1a는 종래의 반도체 발광다이오드를 도시한 개략적인 단면도이고, 도 1b는 종래 발광다이오드의 내부 전반사를 도시한 개략적인 단면도이다.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 발광다이오드를 설명하기 위한 단면도이다.
도 3a는 본 발명의 제1실시예에 따른 상부 전극층을 포함하는 발광다이오드를 도시한 단면도이다.
도 3b는 본 발명의 제1실시예에 따른 발광다이오드의 내부 전반사를 도시한 개략적인 단면도이다.
도 4는 전기화학적 방법에 의한 개략적인 전착공정을 도시하는 도면이다.
도 5a 내지 도 5e는 본 발명의 제1조건 내지 제5조건에 따른 전기화학적 방법에 의해 다수의 나노 로드층을 형성한 실사진이다.
도 6a는 본 발명의 제1조건 내지 제5조건에 따른 다수의 나노 로드층을 포함하는 발광다이오드의 이동도(mobility) 및 캐리어 농도(carrier concentration) 특성을 도시한 그래프이고, 도 6b는 본 발명의 제1조건 내지 제5조건에 따른 다수의 나노 로드층을 포함하는 발광다이오드의 저항(resistance) 특성을 도시한 그래프이다.
도 7은 발광다이오드의 투광성을 나타내는 그래프이다.
도 8은 본 발명의 제2실시예에 따른 발광다이오드를 설명하기 위한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 발광다이오드를 설명하기 위한 단면도이다.
먼저, 도 2d를 참조하면, 본 발명의 제1실시예에 따른 발광다이오드(100)는 베이스를 이루는 기판(111)을 포함한다. 이때, 상기 기판(111)은 사파이어 소재인 산화알루미늄으로 이루어질 수 있고, 이와는 달리, 실리콘(Si), 비소화갈륨(GaAs), 탄화실리콘(SiC), 산화아연(ZnO), 유리 중 적어도 하나의 물질로 이루어질 수 있으며, 따라서, 본 발명에서 상기 기판의 재질을 한정하는 것은 아니다.
상기 기판(111) 위에는 N형 반도체층(113), 활성층(114) 및 P형 반도체층(115)을 포함하는 발광셀이 형성된다.
다만, 도면에는 본 발명에 따른 발광다이오드가 하나의 발광셀을 포함하지만 복수의 발광셀을 포함하여 교류 전원에 의해 동작될 수 있는 발광다이오드 또한 본 발명의 범위 내에 있다. 한편, 발광셀은 메사(mesa) 형성에 의해 N형 반도체층(113) 일부가 위쪽으로 노출되며 그 노출되는 부분에는 N형 전극패드(118)가 형성된다.
계속해서, 상기 활성층(114)은 메사 형성에 의해 N형 반도체층(113)의 일부 영역 위에 한정적으로 형성되며, 상기 활성층(114) 상에 P형 반도체층(115)이 형성된다.
따라서, N형 반도체층(113)의 상면 일부 영역은 활성층(114)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다. 다만, 도면에는 N형 반도체층의 일부가 N형 전극패드를 형성하기 위해 제거된 것만을 도시하고 있으나, 이와는 달리, N형 반도체층 아래의 기판을 제거한 수직형 발광다이오드 또한 본 발명의 범위내에 있다.
이때, N형 반도체층(113)은 N형 AlxInyGa1-x-yN(0=x,y,x+y=1)으로 형성될 수 있고, N형 클래드층을 포함할 수 있다. 한편, 상기 N형 반도체층은 N-GaN층으로 통칭될 수 있다.
또한, P형 반도체층(115)은 P형 AlxInyGa1-x-yN(0=x,y,x+y=1)으로 형성될 수 있고, P형 클래드층을 포함할 수 있다. 한편, 상기 P형 반도체층은 P-GaN층으로 통칭될 수 있다.
N형 반도체층(113)은 실리콘(Si)을 도펀트로 첨가하여 형성된다. 그리고, P형 반도체층(115)은 예를 들면, 아연(Zn) 또는 마그네슘(Mg)과 같은 도펀트가 첨가되어 형성될 수 있다.
또한, P형 반도체층(115) 상부에는 상부 전극층(116)이 형성되며, 상기 상부 전극층(116) 상부의 일부 영역에는 P형 전극패드(117)를 형성할 수 있다. 상기 상부 전극층(116)에 대해서는 후술하기로 한다.
또한, 노출된 N형 반도체층(113)의 상부의 일정 영역에 N형 전극패드(118)를 형성하여, 본 발명의 제1실시예에 따른 발광다이오드를 형성할 수 있다.
계속해서, 도 2d를 참조하면, 상기 활성층(114)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(114)을 이루는 물질의 종류에 따라 발광셀에서 추출되는 발광 파장이 결정된다.
상기 활성층(114)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있으며, 장벽층과 우물층은 일반식 AlxInyGa1-x-yN(0=x,y,x+y=1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.
또한, 기판(111)과 N형 반도체층(113) 사이에 버퍼층(112)이 개재될 수 있다. 상기 버퍼층(112)은 그 상부에 형성될 반도체층들과 기판(111) 사이의 격자 불일치를 완화하기 위해 사용된다.
또한, 기판(111)이 전도성인 경우, 버퍼층(112)은 기판(111)과 발광셀을 전기적으로 절연시키기 위해, 절연물질 또는 반절연물질로 형성될 수 있으며, 예를 들어, AlN, GaN 등의 질화물로 형성될 수 있다. 한편, 기판(111)이 사파이어와 같이 절연성인 경우, 버퍼층(112)은 도전성 물질로 형성될 수 있다. 다만, 본 발명에서 상기 버퍼층(112)의 유무에 한정하는 것은 아니다.
계속해서, 도 2a 내지 도 2d를 통해, 본 발명의 제1실시예에 따른 발광다이오드의 제조공정을 설명하면 다음과 같다.
먼저, 도 2a를 참조하면, 기판(111) 상에 버퍼층(112)을 형성하고, 상기 버퍼층(112) 상에 N형 반도체층(113)을 형성하고, 상기 N형 반도체층(113) 상에 활성층(114)을 형성하며, 상기 활성층(114) 상에 P형 반도체층(115)을 형성한다.
상기 버퍼층(112) 및 N형 반도체층(113)은 금속 유기 화학 기상 증착(MOCVD) 방식으로 형성될 수 있으며, 이와는 달리, 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다.
특히, N형 반도체층(113)은 Si 도펀트를 첨가하여 형성된 층으로서, 버퍼층(112)이 형성된 기판(111) 위에서 수직방향으로 성장하여 형성되며, 유기 금속 화학 기상 증착(MOCVD)을 거쳐 N형 반도체층을 기판 위에 성장시킬 수 있다. 다만, 본 발명에서 상기 버퍼층은 생략될 수 있으며, 또한, 버퍼층 및 N형 반도체층의 형성 방법을 한정하는 것은 아니다.
또한, P형 반도체층(115)에는 예를 들면, 아연(Zn) 또는 마그네슘(Mg)과 같은 P형 도펀트가 첨가된다.
다음으로 도 2b를 참조하면, N형 반도체층(113)의 일부를 노출시키기 위해 RIE 등을 이용하여 메사를 형성하는 공정을 수행하고, 다음으로, 도 2c에 도시된 바와 같이, 상기 P형 반도체층(115)의 상부에 상부 전극층(116)을 형성한다. 상기 상부 전극층(116)에 대해서는 후술하기로 한다.
계속해서, 도 2d를 참조하면, 상부 전극층(116)의 상부에 P형 전극패드(117)를 형성하고, 노출된 N형 반도체층(113)의 상부에 N형 전극패드(118)를 형성하여, 본 발명에 따른 발광다이오드를 형성할 수 있다.
이렇게 해서 완성된 발광다이오드는 P-전극패드(117)에 양의 부하를, N-전극패드(118)에 음의 부하를 인가하게 되면, P형 반도체층(115)과 N형 반도체층(113)으로부터 각각 정공과 전자들이 활성층(114)으로 모여 재결합함으로써 활성층(114)에서 발광을 하게 된다.
도 3a는 본 발명의 제1실시예에 따른 상부 전극층을 포함하는 발광다이오드를 도시한 단면도로써, 도 2d의 I-I선에 따른 단면도이다. 이하, 도 3a를 통하여, 본 발명의 제1실시예에 따른 상부 전극층을 설명하기로 한다.
도 3a를 참조하면, 본 발명의 제1실시예에 따른 상부 전극층(116)은 P형 반도체층(115) 상에 형성된 오믹 접촉층(116a) 및 상기 오믹 접촉층(116a) 상에 위치하는 다수의 나노 로드층(116b)을 포함하여 이루어져 있다.
이때, 상기 오믹 접촉층(116a)은 Ni, Pt, Au, Ni, Mn, Fe, Co, Cr, Cu, Sn, Ag, 및 Pd으로 이루어진 금속 또는 이들의 금속 산화물로 이루어지는 군에서 선택된 적어도 어느 하나의 물질을 포함하여 이루어질 수 있다.
또한, 상기 다수의 나노 로드층(116b)은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)로 이루어지는 군에서 선택된 적어도 어느 하나의 물질을 포함하여 이루어질 수 있으며, 전도도 또는 균일성을 향상시키기 위해 Ni, Sn, In, Ga, Al, Cu, 또는 Zn의 금속 또는 금속산화물로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 더 포함할 수 있다.
이때, 본 발명에서 상기 다수의 나노 로드층(116b)은 전기화학적 방법으로 전착 형성하는 것을 특징으로 한다.
상기 전기화학적 방법으로 전착 형성하는 것은, 전기화학적 방법에 의한 개략적인 전착 공정을 도시하는 도 4에서 알 수 있는 바와 같이, 발광다이오드 기판을 작업전극(100)으로 하여, 상기 다수의 나노 로드층을 형성하기 위한 이온을 포함하는 액체 전해질(200)에 상기 발광다이오드 기판을 담지한 후, 상대전극(210) 및 기준전극(220)을 이용하여 일정전류 또는 일정전압을 인가하는 방식을 말한다.
상기 전기화학적 방법은 구체적으로 정전류법, 정전위법 및 순환전류법 등을 사용할 수 있는 바, 상기 각각의 방법은 나노 로드층의 두께를 자유롭게 조절하기 위하여 각각의 인자를 조절할 수 있다.
예를 들어, 상기 정전류법은 인가전류가 0.01 내지 -100 mA/㎠ 범위이고, 전류인가시간이 1분 내지 500분 범위이며, 상기 정전위법은 인가전위가 0.1 내지 1.5 V 범위이고, 전위인가시간이 1분 내지 500분 범위이며, 상기 순환전류법은 전위주사속도가 1 내지 1000 mV/s 범위이고, 순환전위회수가 1 내지 500회 범위내에서 수행될 수 있다.
이때, 상기 전기화학적 방법은 통상적으로 상온 및 상압하에서 수행되는 바, 이는 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하다.
다음으로, 전기화학적 방법으로 다수의 나노 로드층을 형성한 후, 나노 로드층과 반도체층의 오믹접촉 특성을 향상시키기 위하여 50 내지 1200 ℃의 온도범위에서 열처리 단계를 포함할 수 있다. 이때의 열처리는 1초 내지 3시간 동안 행해질 수 있으며, 열처리 분위기는 아르곤, 질소 및 산소로 이루어진 군으로부터 선택된 적어도 어느 하나를 포함하는 분위기일 수 있다.
한편, 일반적으로, 작업전극 및 상대전극으로는 전도성이면서 전해질과 반응하지 않는 기판이 적합하며, 구체적으로는, 티타늄(Ti), 니켈(Ni), 몰리브덴(Mo), 카드뮴(Cd), 백금(Pt), 금(Au), 인듐-주석-산화물(ITO), 유리, 스테인레스 스틸(stainless steel) 및 탄소 기판 등으로부터 각각 적절히 선택될 수 있다. 또한, 일반적으로 기준전극은 Ag/AgCl을 사용할 수 있다.
일반적으로, P형 반도체의 경우, N형 반도체에 비해 전도도(conductivity)가 좋지 않다. 따라서, N형 반도체의 경우, 노출된 N형 반도체층의 상부에 N형 전극패드의 형성을 통하여, 전자를 주입하는 것이 가능하나, P형 반도체의 경우, 전도도(conductivity)가 좋지 않기 때문에, P형 반도체의 상부에 P형 전극패드를 형성하는 것만으로는 효과적으로 정공을 주입하는 것이 어렵다.
따라서, P형 반도체의 경우, 그 상부에 전도도가 양호한 물질을 형성하여, 정공의 주입특성을 향상시키는 것이 필요하며, 본 발명에서는 상기 다수의 나노 로드층(116b)을 P형 반도체의 상부에 형성함으로써, P형 반도체의 정공 주입특성을 향상시킬 수 있다.
하지만, 도 3a에 도시된 바와 같이, 본 발명에 따른 다수의 나노 로드층(116b)은 각각의 로드층들이 분리된 다수의 로드로 구성되기 때문에, P형 전극패드가 접촉된 영역의 나노 로드층들은 P형 반도체에 정공을 주입할 수 있도록 기능하나, P형 전극패드가 접촉되지 않은 영역의 나로 로드층들(A영역)은 양의 부하를 인가받지 못하여, 결국, P형 반도체에 정공을 주입하는 기능을 할 수 없게 된다.
따라서, 본 발명에서는 P형 전극패드가 접촉되지 않은 영역의 나노 로드층들도 양의 부하를 인가받을 수 있도록 하기 위해, 상기 나노 로드층(116b)의 하부에 오믹 접촉층(116a)을 형성할 수 있다.
이때, 상기 오믹 접촉층(116a)는 상기 나노 로드층(116b)에 양의 부하를 전달하면서, 광이 취출될 수 있도록 얇게 형성되어야 하며, 따라서, 본 발명에서 상기 상기 오믹 접촉층(116a)의 두께는 200Å 이하로 형성하는 것이 바람직하다.
또한, 상기 나노 로드층(116b)은 P형 반도체층에 양호한 정공 주입을 위하여 10 내지 10,000nm로 형성되는 것이 바람직하다.
한편, 상술한 바와 같이, 상기 전기화학적 방법은 통상적으로 상온 및 상압하에서 수행되는 바, 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하다.
따라서, 본 발명에서는 상기 나노 로드층을 형성하는 공정이, 일반적으로 진행되는 고온, 고압 공정에 비해 낮은 상온 및 상압 조건에서 수행되므로, 고온 및 고압에 의한 반도체층의 손상을 방지할 수 있고, 따라서, 결정 결함이 적고 결정성이 우수한 반도체층을 제공함으로써, 내부 양자 효율이 우수한 발광다이오드를 제공할 수 있다.
도 3b는 본 발명의 제1실시예에 따른 발광다이오드의 내부 전반사를 도시한 개략적인 단면도이다.
도 3b를 참조하면, 본 발명의 제1실시예에 따른 발광다이오드는 다수의 나노 로드층을 통해, 임계각을 증가시킴으로써 소자 내부에서 생선된 빛을 외부로 방출시키는 효과를 증대시킬 수 있다.
즉, 도 1b에 도시한 바와 같이, 입사각이 임계각보다 큰 경우, 반사를 하게 되면 소자 내부로 반사하게 되고, 결국, 빛이 소자 외부로 방출하지 못해 빛이 소자 내부에서 갇히게 되어 광추출 효율이 낮았으나, 본 발명에 따른 발광다이오드는 상기 다수의 나노 로드층의 굴절율이 발광소자와 공기의 중간값을 가지기 때문에 임계각이 증가하여 소자 내부로 반사되는 경우가 더 작게 된다.
따라서, 본 발명의 제1실시예에 따른 발광다이오드는 다수의 나노 로드층을 통해 임계각을 증가시켜 광추출 효율을 증대시킬 수 있다.
도 5a 내지 도 5e는 본 발명의 제1조건 내지 제5조건에 따른 전기화학적 방법에 의해 다수의 나노 로드층을 형성한 실사진이다.
도 5a 내지 도 5e에서는 다수의 나노 로드층을 형성하기 위한 이온을 포함하는 액체 전해질에 ITO/유리 기판을 작업전극으로 하는 발광다이오드 기판을 담지한 후, Pt 기판을 상대전극으로, Ag/AgCl을 기준전극으로 하여, 전기화학적 방법에 의해 다수의 나노 로드층의 전착을 실시하였다.
이때, 주사정전위전해장치(scanningpotentiostat: EG and G model 273A)를 사용해 표준 3전극 시스템에서 -0.95V의 전압을 1시간 동안 작업전극과 상대전극 사이에 인가하여 다수의 나노 로드층을 전착하였다. 상기 전기화학적 방법의 전착은 상온에서 수행하였으며, 상기 액체 전해질의 온도는 80 ℃로 하였다.
상기 액체 전해질의 조성조건은 다음의 표 1과 같다.
구분 ZnCl2 KCl AlCl3
조건1 3×10-4 M 0.1M 0
조건2 3×10-4 M 0.1M 5μM
조건3 3×10-4 M 0.1M 10μM
조건4 3×10-4 M 0.1M 50μM
조건5 3×10-4 M 0.1M 100μM
도 5a 내지 도 5e를 참조하면, 전기화학적 방법에 의해 다수의 나노 로드층이 양호하게 전착됨을 알 수 있다.
도 6a는 본 발명의 제1조건 내지 제5조건에 따른 다수의 나노 로드층을 포함하는 발광다이오드의 이동도(mobility) 및 캐리어 농도(carrier concentration) 특성을 도시한 그래프이고, 도 6b는 본 발명의 제1조건 내지 제5조건에 따른 다수의 나노 로드층을 포함하는 발광다이오드의 저항(resistance) 특성을 도시한 그래프이다.
먼저, 도 6a를 참조하면, 본 발명의 제1조건 내지 제5조건에 따른 다수의 나노 로드층을 포함하는 발광다이오드는 액체 전해질에 Al이 첨가될 경우, 나노 구조는 거의 유지되면서, 발광다이오드의 캐리어 농도(carrier concentration) 특성이 계속적으로 상승함을 알 수 있다.
또한, 도 6a를 참조하면, AlCl3가 5μM, 10μM로 첨가된 경우는 그렇지 않은 경우에 비하여 이동도(mobility) 특성이 양호함을 알 수 있다.
즉, 도 6a에서 알 수 있는 바와 같이, 본 발명에서는 액체 전해질에 Al을 첨가함으로써, 발광다이오드의 이동도(mobility) 및 캐리어 농도(carrier concentration) 특성을 조절할 수 있음을 알 수 있다.
다음으로, 도 6b를 참조하면, AlCl3가 5μM, 10μM로 첨가된 경우는 그렇지 않은 경우에 비하여 저항(resistance)이 계속 감소함을 알 수 있다.
도 6b의 저항(resistance) 값은 도 6a의 이동도(mobility) 값 및 캐리어 농도(carrier concentration) 값을 곱한 값의 역수에 해당하는 값으로, 도 6a에서 Al의 첨가에 따라 캐리어 농도 특성은 지속적으로 증가하고, 5μM, 10μM로 첨가된 경우에는 이동도 특성이 양호하므로, 이들 값을 곱한 역수 값인 저항 값이 5μM, 10μM로 첨가된 경우에 양호하게 나타났다.
결국, 도 6b에서 알 수 있는 바와 같이, 본 발명에서는 액체 전해질에 Al을 첨가함으로써, 발광다이오드의 저항(resistance) 특성을 조절할 수 있음을 알 수 있다.
도 7은 발광다이오드의 투광성을 나타내는 그래프이다. 이때, 도 7에서 X는 본 발명에 따른 나노 로드층을 적용하지 않은 구조의 발광다이오드를 나타내며, Y는 본 발명에 따른 나노 로드층을 적용한 구조의 발광다이오드를 나타낸다.
이때, 본 발명에 따른 나노 로드층을 적용하지 않은 구조라 함은 본 발명과의 비교를 위해, 상술한 도 3a의 구조에서 나노 로드층을 형성하지 않고, 평탄한 구조의 투명 전극을 형성한 구조이다.
도 7을 참조하면, 본 발명에 따른 나노 로드층을 형성한 발광다이오드의 경우, 그렇지 않은 경우에 비교하여, 투광성이 400 내지 1100nm의 파장에서 약 20% 증가함을 알 수 있고, 결국, 광추출 효율이 증가함을 알 수 있다.
따라서, 본 발명에서는 나노 로드층을 형성함으로써, 광추출 효율을 증대시킬 수 있는 발광다이오드를 제공할 수 있으며, 또한, 상기 나노 로드층을 형성함에 있어, 상온 및 상압의 조건에서 이루어지는 전기화학적 방법을 통한 전착에 의해 형성함으로써, 따라서, 결정 결함이 적고 결정성이 우수한 반도체층을 제공함으로써, 내부 양자 효율이 우수한 발광다이오드를 제공할 수 있다.
도 8은 본 발명의 제2실시예에 따른 발광다이오드를 설명하기 위한 단면도이다. 본 발명의 제2실시예에 따른 발광다이오드는 후술한 것을 제외하고는 제1실시예와 동일할 수 있다.
도 8을 참조하면, 본 발명의 제2실시예에 따른 발광다이오드는 베이스 기판(미도시) 상에 N형 반도체층(230), 활성층(220) 및 P형 반도체층(210)을 포함하는 발광셀이 형성된다.
이때, P형 반도체층(210)은 P형 AlxInyGa1-x-yN(0=x,y,x+y=1)으로 형성될 수 있고, P형 클래드층을 포함할 수 있다. 한편, 상기 P형 반도체층은 P-GaN층으로 통칭될 수 있다.
또한, N형 반도체층(230)은 N형 AlxInyGa1-x-yN(0=x,y,x+y=1)으로 형성될 수 있고, N형 클래드층을 포함할 수 있다. 한편, 상기 N형 반도체층은 N-GaN층으로 통칭될 수 있다.
이후, 식각 또는 기계적 가공법에 의하여, 베이스 기판(미도시)과 N형 반도체층(230), 활성층(220) 및 P형 반도체층(210)을 포함하는 발광셀을 분리한다.다만, 상기 베이스 기판을 제거하는 것은 후술할 바와 같은 상부 전극층을 형성한 이후에도 가능한 것으로, 본 발명에서 상기 베이스 기판의 제거 순서를 한정하는 것은 아니다.
또한, 상기 기판과 분리된 N형 반도체층(230) 상부에는 상부 전극층(240)이 형성되며, 상기 상부 전극층(240) 상부의 일부 영역에는 N형 전극패드(250)를 형성할 수 있다.
상기 상부 전극층(240)은 N형 반도체층(230) 상에 형성된 오믹 접촉층(240a) 및 상기 오믹 접촉층(240a) 상에 위치하는 다수의 나노 로드층(240b)을 포함하여 이루어져 있다.
이때, 상기 오믹 접촉층(240a)은 Ti, Ga, In, Cr, W, Zn, 및 Co으로 이루어지는 군에서 선택된 적어도 어느 하나의 물질을 포함하여 이루어질 수 있다.
또한, 상기 다수의 나노 로드층(240b)은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)로 이루어지는 군에서 선택된 적어도 어느 하나의 물질을 포함하여 이루어질 수 있으며, 전도도 또는 균일성을 향상시키기 위해 Ni, Sn, In, Ga, Al, Cu, 또는 Zn의 금속 또는 금속산화물로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 더 포함할 수 있다.
이때, 본 발명에서 상기 다수의 나노 로드층(240b)은 전기화학적 방법으로 전착 형성하는 것을 특징으로 하며, 이는 상술한 제1실시예와 동일하므로, 이하 구체적인 설명은 생략하기로 한다.
계속해서, 도 8을 참조하면, 본 발명의 제2실시예에 따른 발광다이오드는 상기 상부 전극층(240)을 형성하기 전 또는 형성한 후에, 발광다이오드의 베이스를 이루었던 기판(미도시)를 제거하고, 상기 P형 반도체층(210)의 하부에 하부 전극층(260)을 형성한다. 상기 베이스 기판을 제거하는 것은 상술한 바와 같이, 식각 또는 기계적 가공법을 사용할 수 있다.
이때, 상기 하부 전극층(260)은 Ni, Pt, Au, Ni, Mn, Fe, Co, Cr, Cu, Sn, Ag, 및 Pd으로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 사용할 수 있다.
상기 하부 전극층(260)은 상기 P형 반도체층(210)에 정공을 주입하는 전극의 역할을 하면서, 활성층(220)으로 발광된 광을 상부 전극층(240) 방향으로 반사시키는 반사층의 기능을 수행한다.
한편, 상기 하부 전극층(260)은 반사층으로 기능하기 위해 충분한 두께로 형성될 수 있으며, 그 자체로써 전극의 기능을 하므로, P형 전극패드는 생략될 수 있다.
이로써, 본 발명의 제2실시예에 따른 발광다이오드를 제조할 수 있다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100 : 발광다이오드 111 : 기판
112 : 버퍼층 113, 230 : N형 반도체층
114, 220 : 활성층 115, 210 : P형 반도체층
117 : P형 전극패드 118,250 : N형 전극패드
116, 240 : 상부 전극층 116a, 240a : 오믹 접촉층
116b, 240b : 나노 로드층

Claims (17)

  1. 베이스 기판을 제공하는 단계;
    상기 베이스 기판의 상부에 N형 반도체층을 형성하는 단계;
    상기 N형 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 P형 반도체층을 형성하는 단계; 및
    상기 P형 반도체층 상에 상부 전극층을 형성하는 단계를 포함하며,
    상기 상부 전극층은 다수의 나노 로드층을 포함하고, 상기 다수의 나노 로드층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 발광다이오드의 제조방법.
  2. 제 1 항에 있어서,
    상기 다수의 나노 로드층은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)로 이루어지는 군에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드의 제조방법.
  3. 제 1 항에 있어서,
    상기 상부 전극층은 P형 반도체층 상에 위치하는 오믹 접촉층을 더 포함하고, 상기 다수의 나노 로드층은 상기 오믹 접촉층 상에 위치하는 것을 특징으로 하는 발광다이오드의 제조방법.
  4. 제 1 항에 있어서,
    상기 다수의 나노 로드층은 Ni, Sn, In, Ga, Al, Cu, 또는 Zn의 금속 또는 금속산화물로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  5. 제 1 항에 있어서,
    상기 다수의 나노 로드층은 10 내지 10,000nm의 두께인 것을 특징으로 하는 발광다이오드의 제조방법.
  6. 제 3 항에 있어서,
    상기 오믹 접촉층은 Ni, Pt, Au, Mn, Fe, Co, Cr, Cu, Sn, Ag, 및 Pd으으로 이루어진 금속 또는 이들의 금속 산화물로 이루어지는 군에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드의 제조방법.
  7. 제 3 항에 있어서,
    상기 오믹 접촉층은 200Å 이하의 두께인 것을 특징으로 하는 발광다이오드의 제조방법.
  8. 제 1 항에 있어서,
    상기 상부 전극층의 상부 일정 영역에 위치하는 P형 전극패드를 더 포함하는 발광다이오드의 제조방법.
  9. 제 1 항에 있어서,
    상기 N형 반도체층의 상면의 일부 영역은 상기 활성층과 접합되고, 상기 N형 반도체층의 상면의 나머지 일부 영역은 외부로 노출되며,
    상기 노출된 N형 반도체층의 상부의 일정 영역에 N형 전극패드를 더 포함하는 발광다이오드의 제조방법.
  10. 제 1 항에 있어서,
    상기 전기화학적 방법은, 상기 기판을 작업전극으로 하여, 상기 다수의 나노 로드층을 형성하기 위한 이온을 포함하는 액체 전해질에 상기 기판을 담지하고, 상대전극 및 기준전극을 이용하여 일정전류 또는 일정전압을 인가하는 것인 발광다이오드의 제조방법.
  11. N형 반도체층, 활성층 및 P형 반도체층을 포함하는 발광셀을 형성하는 단계; 및
    상기 N형 반도체층 상에 상부 전극층을 형성하는 단계를 포함하며,
    상기 상부 전극층은 다수의 나노 로드층을 포함하고, 상기 다수의 나노 로드층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 발광다이오드의 제조방법.
  12. 제 11 항에 있어서,
    상기 다수의 나노 로드층은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)로 이루어지는 군에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드의 제조방법.
  13. 제 11 항에 있어서,
    상기 상부 전극층은 N형 반도체층 상에 위치하는 오믹 접촉층을 더 포함하고, 상기 다수의 나노 로드층은 상기 오믹 접촉층 상에 위치하는 것을 특징으로 하는 발광다이오드의 제조방법.
  14. 제 11 항에 있어서,
    상기 다수의 나노 로드층은 Ni, Sn, In, Ga, Al, Cu, 또는 Zn의 금속 또는 금속산화물로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 더 포함하는 것을 특징으로 하는 발광다이오드의 제조방법.
  15. 제 13 항에 있어서,
    상기 오믹 접촉층은 Ti, Ga, In, Cr, W, Zn, 및 Co으로 이루어지는 군에서 선택된 적어도 어느 하나의 물질인 것을 특징으로 하는 발광다이오드의 제조방법.
  16. 제 11 항에 있어서,
    상기 발광셀을 형성하는 단계는,
    베이스 기판을 제공하는 단계;
    상기 베이스 기판의 상부에 N형 반도체층을 형성하는 단계;
    상기 N형 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 P형 반도체층을 형성하는 단계; 및
    상기 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 발광셀을 상기 베이스 기판으로부터 분리하는 단계를 포함하며,
    상기 P형 반도체층의 하부에 하부 전극층을 형성하는 단계를 더 포함하는 발광다이오드의 제조방법.
  17. 삭제
KR1020100136267A 2010-12-28 2010-12-28 발광다이오드의 제조방법 KR101239848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100136267A KR101239848B1 (ko) 2010-12-28 2010-12-28 발광다이오드의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100136267A KR101239848B1 (ko) 2010-12-28 2010-12-28 발광다이오드의 제조방법

Publications (2)

Publication Number Publication Date
KR20120074438A KR20120074438A (ko) 2012-07-06
KR101239848B1 true KR101239848B1 (ko) 2013-03-06

Family

ID=46708555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100136267A KR101239848B1 (ko) 2010-12-28 2010-12-28 발광다이오드의 제조방법

Country Status (1)

Country Link
KR (1) KR101239848B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10234723B2 (en) * 2016-05-05 2019-03-19 Samsung Electronics Co., Ltd. Backlight unit including anisotropic semiconductor nanocrystal particles, production method thereof, and electronic device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522844B1 (ko) 2004-12-14 2005-10-19 주식회사 이츠웰 표면 식각된 투명 전도성 산화막 오믹 전극을 이용한 질화물 반도체 발광 다이오드 및 그 제조방법
KR100706796B1 (ko) 2005-08-19 2007-04-12 삼성전자주식회사 질화물계 탑에미트형 발광소자 및 그 제조 방법
KR100794306B1 (ko) 2005-12-27 2008-01-11 삼성전자주식회사 발광 소자 및 그 제조 방법
KR20100002485A (ko) * 2008-06-30 2010-01-07 서울옵토디바이스주식회사 나노 로드 또는 나노 홀을 포함하는 투명 전극층을구비하는 발광다이오드 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100522844B1 (ko) 2004-12-14 2005-10-19 주식회사 이츠웰 표면 식각된 투명 전도성 산화막 오믹 전극을 이용한 질화물 반도체 발광 다이오드 및 그 제조방법
KR100706796B1 (ko) 2005-08-19 2007-04-12 삼성전자주식회사 질화물계 탑에미트형 발광소자 및 그 제조 방법
KR100794306B1 (ko) 2005-12-27 2008-01-11 삼성전자주식회사 발광 소자 및 그 제조 방법
KR20100002485A (ko) * 2008-06-30 2010-01-07 서울옵토디바이스주식회사 나노 로드 또는 나노 홀을 포함하는 투명 전극층을구비하는 발광다이오드 및 그 제조방법

Also Published As

Publication number Publication date
KR20120074438A (ko) 2012-07-06

Similar Documents

Publication Publication Date Title
US8471239B2 (en) Light-emitting element and a production method therefor
US9543467B2 (en) Light emitting device
Pan et al. Enhanced output power of InGaN-GaN light-emitting diodes with high-transparency nickel-oxide-indium-tin-oxide ohmic contacts
US10685835B2 (en) III-nitride tunnel junction with modified P-N interface
KR20150103291A (ko) 고성능 헤테로구조 발광 소자 및 방법
CN110010739B (zh) 发光元件及其制造方法
US20150188009A1 (en) Method of manufacturing semiconductor device
KR20090115322A (ko) 그룹 3족 질화물계 반도체 소자
KR101030823B1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
KR101201641B1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
KR100751632B1 (ko) 발광 소자
JP5148885B2 (ja) 窒化物半導体発光素子
KR101239848B1 (ko) 발광다이오드의 제조방법
US8878213B2 (en) Semiconductor light emitting device
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
KR101622097B1 (ko) 질화물계 반도체 발광소자 및 이의 제조 방법
KR101528098B1 (ko) 전자 빔 빗각 증착과 열처리를 이용하는 질화갈륨 계열 발광 다이오드 제조 방법
US20100176373A1 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
CN204189817U (zh) 一种含掺杂宽势垒结构的黄绿光led
KR102000271B1 (ko) 질화갈륨 계열 발광 다이오드의 제조방법 및 이로부터 제조된 질화갈륨 계열 발광 다이오드
KR20120116257A (ko) 발광 다이오드의 휘도 향상 방법 및 그에 의한 발광 다이오드
KR101202731B1 (ko) 수직형 발광 다이오드의 제조 방법
CN107706277B (zh) 一种透明导电层的制作方法及其发光二极管
KR101198357B1 (ko) 발광다이오드 및 이의 제조방법
KR101618005B1 (ko) 자외선 발광다이오드용 전극 구조체 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 8