CN217009212U - Led芯片 - Google Patents

Abstract

本实用新型涉及一种LED芯片，包括：衬底；外延结构，位于所述衬底的表面，所述外延结构包括发光层；氮化物限制层，位于所述外延结构背离所述衬底的表面，所述氮化物限制层中设置有开口，以暴露出部分所述外延结构背离所述衬底的表面；透明导电层，填满所述开口，并覆盖所述氮化物限制层背离所述衬底的表面。上述LED芯片，氮化物限制层中设置有开口，透明导电层填满该开口并覆盖于氮化物限制层的上表面，与氮化物限制层之间形成了高势垒接触，当通过开口附件的透明导电层形成载流子注入发光层时，载流子被有效限制在刻蚀开口下方，极大地降低侧壁缺陷对载流子的捕获，提高载流子注入效率。

Description

LED芯片

技术领域

本实用新型涉及半导体器件领域，特别涉及一种LED芯片。

背景技术

基于第三代半导体材料的GaN基Micro-LED新型显示具备高发光效率、高亮度、响应时间短和可靠性好的优良特性，被誉为继LCD和OLED显示的下一代显示技术。

近几年来，Micro-LED显示成为一个炙手可热的研究方向，得到国内外产业界和学术界的高度重视，另外，Micro-LED的光电调制带宽达GHz，远高于照明LED，具有高速并行可见光通信的优势。

但是目前Micro-LED应用于显示技术仍有一些问题需要解决，随着器件尺寸减小Micro-LED的外量子效率急剧下降，因为器件尺寸减小，表面积体积比增加，由切割造成器件侧壁表面损伤严重，导致电流泄露和外量子效率衰减，尤其当器件尺寸减小到100μm以下时，侧壁缺陷占比急剧增加，产生的表面态复合更加严重，影响器件光电特性。

实用新型内容

基于此，有必要针对上述问题，提供一种LED芯片。

本申请还公开了一种LED芯片，包括：衬底；外延结构，位于衬底的表面，外延结构包括发光层；氮化物限制层，位于外延结构背离衬底的表面，氮化物限制层中设置有开口，暴露出外延结构背离衬底的部分表面；透明导电层，填满开口，并覆盖氮化物限制层背离衬底的表面。

在其中一个实施例中，氮化物限制层包括含铝氮化物层，其中，铝的组分大于0.3。

在其中一个实施例中，含铝氮化物层包括p型AlGaN层、非掺杂AlGaN层或非掺杂AlN层。

在其中一个实施例中，外延结构还包括第一导电类型的氮化物叠层；第一导电类型的氮化物叠层位于发光层和氮化物限制层之间，第一导电类型的氮化物叠层与开口中的透明导电层相接触。

在其中一个实施例中，第一导电类型的氮化物叠层材料层包括从下至上依次叠置的第一导电类型的第一氮化物层、电子阻挡层、第一导电类型的第二氮化物层及第一导电类型的第三氮化物层。

在其中一个实施例中，所述第一导电类型的第一氮化物层包括低温p型层；所述电子阻挡层包括p型掺杂AlGaN层；所述第一导电类型的第二氮化物层包括p型氮化物层；所述第一导电类型的第三氮化物层包括p型氮化物顶层。

在其中一个实施例中，所述第一导电类型的第二氮化物层和所述第一导电类型的第三氮化物层均为p型GaN层，其中，所述第一导电类型的第三氮化物层的掺杂浓度大于所述第一导电类型的第二氮化物层的掺杂浓度。

在其中一个实施例中，外延结构还包括：氮化物缓冲层，位于衬底的上表面；非掺杂氮化物层，位于氮化物缓冲层的上表面；第二导电类型的氮化物层，位于非掺杂氮化物层的上表面，且与发光层的下表面相接触。

在其中一个实施例中，所述第二导电类型的氮化物层包括n型GaN层。

在其中一个实施例中，LED芯片还包括第一电极和第二电极；外延结构包括台面结构，台面结构暴露出第二导电类型的氮化物层背离衬底的部分表面；第一电极位于透明导电层背离氮化物限制层的表面上；第二电极位于第二导电类型的氮化物层暴露出的背离衬底的部分表面上。

上述LED芯片，氮化物限制层中设置有开口，透明导电层填满该开口并覆盖于氮化物限制层的上表面，与氮化物限制层之间形成了高势垒接触，当通过开口附件的透明导电层形成载流子注入发光层时，载流子被有效限制在刻蚀开口下方，极大地降低侧壁缺陷对载流子的捕获，提高载流子注入效率，提高发光区域辐射复合，提高量子效率，改善了由于切割造成器件侧壁表面损伤所导致电流泄露和外量子效率衰减。

附图说明

图1为本申请一实施例中LED芯片的截面示意图。

图2为本申请一实施例中于衬底的上表面形成氮化物缓冲层后半导体结构的截面示意图。

图3为本申请一实施例中于氮化物缓冲层的上表面形成非掺杂氮化物层后半导体结构的截面示意图。

图4为本申请一实施例中于非掺杂氮化物层的上表面形成第二导电类型的氮化物层后半导体结构的截面示意图。

图5为本申请一实施例中于第二导电类型的氮化物层的上表面形成发光材料层后半导体结构的截面示意图。

图6为本申请另一实施例中于第二导电类型的氮化物层的上表面形成发光材料层后半导体结构的截面示意图。

图7为本申请一实施例中形成第一导电类型的第一氮化物材料层后半导体结构的截面示意图。

图8为本申请一实施例中形成电子阻挡材料层后半导体结构的截面示意图。

图9为本申请一实施例中形成第一导电类型的第二氮化物材料层后半导体结构的截面示意图。

图10为本申请一实施例中形成第一导电类型的第三氮化物材料层后半导体结构的截面示意图。

图11为本申请一实施例中形成氮化物限制材料层后半导体结构的截面示意图。

图12为本申请一实施例中形成台面结构后半导体结构的截面示意图。

图13为本申请一实施例中于氮化物限制层中形成开口后半导体结构的截面示意图。

图14为本申请一实施例中形成透明导电层后半导体结构的截面示意图。

附图标号说明：

10、衬底；11、氮化物缓冲层；12、非掺杂氮化物层；13、第二导电类型的氮化物层；14、发光材料层；141、氮化物量子垒层；142、氮化物量子阱层；15、第一导电类型的氮化物叠层材料层；151、第一导电类型的第一氮化物材料层；152、电子阻挡材料层；153、第一导电类型的第二氮化物材料层；154、第一导电类型的第三氮化物材料层；16、氮化物限制材料层；17、发光层；18、第一导电类型的氮化物叠层；181、第一导电类型的第一氮化物层；182、电子阻挡层；183、第一导电类型的第二氮化物层；184、第一导电类型的第三氮化物层；19、氮化物限制层；191、开口；20、透明导电层；21、第一电极；22、第二电极。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳的实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。

在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。

本申请的一个实施例公开了一种LED芯片，如图1所示，包括：衬底10；外延结构，位于衬底10的表面，外延结构包括发光层17；氮化物限制层19，位于外延结构背离衬底10的表面，氮化物限制层19中设置有开口191，以暴露出部分外延结构背离衬底10的表面；透明导电层20，填满开口191，并覆盖氮化物限制层19背离衬底10的表面。

上述LED芯片，氮化物限制层19中设置有开口191，透明导电层20填满该开口191并覆盖于氮化物限制层19的上表面，使得透明导电层20与氮化物限制层19之间形成了高势垒接触，当通过开口191附件的透明导电层20形成载流子注入发光层17时，载流子被有效限制在开口191下方，极大地降低侧壁缺陷对载流子的捕获，提高载流子注入效率，提高发光区域辐射复合，提高量子效率，改善了由于切割造成器件侧壁表面损伤所导致电流泄露和外量子效率衰减。

示例地，衬底10可以为蓝宝石衬底10、碳化硅衬底10、氮化镓衬底10、氧化镓衬底10、氧化锌衬底10或铝氮衬底10。

示例地，发光层17可以是氮化物量子阱层142，例如InGaN量子阱层。可选地，发光层17还可以是由下至上依次层叠的氮化物量子垒层141和氮化物量子阱层142，例如由下至上依次层叠的GaN量子垒层和InGaN量子阱层。作为示例，GaN量子垒层的厚度可以是3nm-30nm，例如3nm、11nm、20nm或30nm。作为示例，InGaN量子阱层的厚度可以是1nm-15nm，例如1nm、3nm、5nm或15nm。可选地，发光层17可以包括1-30个周期结构，其中，单个周期结构包括从下至上叠置的GaN量子垒层和InGaN量子阱层。

示例地，氮化物限制层19可以是可以是含Al氮化物层，例如p型AlGaN层。其中，Al的组分大于0.3，优选地，Al的组分大于0.6。作为示例，氮化物限制层19的厚度可以是10nm-100nm，例如100nm、50nm、700nm或100nm。

在一些实施例中，氮化物限制层19除了可以是p型AlGaN层，还可以是非掺杂AlGaN层、非掺杂AlN层或非掺杂GaN层，理论上均可以达到本实用新型实施例效果，但是结合实际经验，为了实现透明导电层20下方p型氮化物层载流子更优良的扩展，相同芯片尺寸及测试条件下，优选p型AlGaN层作为氮化物限制层19。

在一个实施例中，如图1所示，外延结构还包括第一导电类型的氮化物叠层18，第一导电类型的氮化物叠层18包括从下至上依次叠置的第一导电类型的第一氮化物层181、电子阻挡层182、第一导电类型的第二氮化物层183及第一导电类型的第三氮化物层184。

示例地，第一导电类型的第一氮化物层181可以是低温p型层，例如p型GaN层。作为示例，p型GaN层中Mg的掺杂浓度为2×10¹⁹cm^-3。作为示例，p型GaN层的厚度可以是20nm-200nm，例如为20nm、50nm、100nm或200nm。

示例地，电子阻挡层182可以是p型掺杂AlGaN层。作为示例，p型掺杂AlGaN层中Mg掺杂浓度为1×10¹⁹cm^-3～1×10²⁰cm^-3。作为示例，p型掺杂AlGaN层的厚度可以是10nm-150nm，例如为10nm、50nm、100nm或150nm。

示例地，第一导电类型的第二氮化物层183可以是p型氮化物层，例如p型GaN层，其中，Mg掺杂浓度为1×10¹⁹cm^-3～1×10²⁰cm^-3。作为示例，p型氮化物层的厚度可以是20nm-200nm，例如为20nm、50nm、100nm或200nm。

示例地，第一导电类型的第三氮化物层184可以是p型氮化物顶层，例如p型GaN层，其中，Mg掺杂浓度为5×10¹⁹cm^-3～5×10²⁰cm^-3。作为示例，p型氮化物顶层的厚度可以是20nm-200nm，例如为20nm、50nm、100nm或200nm。

在一个实施例中，请继续参考图1，外延结构还包括：氮化物缓冲层11，位于衬底10的上表面；非掺杂氮化物层12，位于氮化物缓冲层11的上表面；第二导电类型的氮化物层13，位于非掺杂氮化物层12的上表面，且与发光层17的下表面相接触。

示例地，氮化物缓冲层11和非掺杂氮化物层12均为非掺杂GaN层。其中，氮化物缓冲层11的厚度可以是10nm、25nm、50nm或100nm。非掺杂氮化物层12的厚度可以是1μm、3μm或5μm。

第二导电类型的氮化物层13可以是n型氮化物层，例如n型GaN层。作为示例，第二导电类型的氮化物层13的厚度可以是1μm、3μm或5μm，Si的掺杂浓度5×10¹⁸cm^-3。

在一个实施例中，请继续参考图1，LED芯片还包括第一电极21和第二电极22；外延结构包括台面结构，台面结构暴露出第二导电类型的氮化物层13背离衬底10的部分表面；第一电极21位于透明导电层20背离氮化物限制层19的表面上；第二电极22位于第二导电类型的氮化物层13暴露出的背离衬底10的部分表面上。

其中，第一电极21可以是p型电极，p型电极可以是Ni/Au电极。第二电极22可以是n型电极，n型电极可以是Ti/Al/Ti/Au电极。

本申请还公开了一种LED芯片的制备方法，包括：

S10：提供衬底；

S20：于衬底的表面形成外延结构及氮化物限制层；外延结构包括发光层；氮化物限制层位于外延结构背离衬底的表面，氮化物限制层内形成有开口，开口暴露出部分外延结构背离衬底的表面；

S30：形成透明导电层，透明导电层填满开口，并覆盖氮化物限制层背离衬底的表面。

上述LED芯片的制备方法，通过刻蚀氮化物限制层形成开口，并于开口内和氮化物限制层上表面制备透明导电层，可以在氮化物限制层和透明导电层之间形成高势垒接触，当通过刻蚀区域的透明导电层形成载流子注入发光层时，载流子被有效限制在刻蚀区域下方，极大地降低侧壁缺陷对载流子的捕获，提高载流子注入效率，提高发光区域辐射复合，提高量子效率，改善了由于切割造成器件侧壁表面损伤所导致电流泄露和外量子效率衰减。

在步骤S10中，衬底可以为蓝宝石衬底、碳化硅衬底、氮化镓衬底、氧化镓衬底、氧化锌衬底或铝氮衬底。示例地，在形成外延结构之前，可以将衬底在1200℃的H2氛围中进行表面洁净处理，处理时间例如为5分钟。

在步骤S20中，于衬底的表面形成外延结构及氮化物限制层。其中，外延结构包括发光层。在一些实施例中，外延结构还包括第一导电类型的氮化物叠层。制备外延结构的步骤包括：

S21：于衬底上形成发光材料层。

S22：于发光材料层背离衬底的表面形成第一导电类型的氮化物叠层材料层。

S23：于第一导电类型的氮化物叠层材料层背离发光材料层的表面形成氮化物限制材料层。

S24：刻蚀氮化物限制材料层、第一导电类型的氮化物叠层材料层及发光材料层，以得到发光层、第一导电类型的氮化物叠层及氮化物限制层。

S25：刻蚀氮化物限制层，以于氮化物限制层内形成开口，开口暴露出第一导电类型的氮化物叠层。

在步骤S21中，于衬底上形成发光材料层，可选地，于衬底上形成发光材料层之前，还包括如下步骤：

S211：于衬底10的表面形成氮化物缓冲层11，如图2所示。

示例地，氮化物缓冲层11可以是非掺杂GaN层。具体的制备方法包括：将衬底10置于H2氛围中，生长温度设置为600℃，生长压力设置为650mbar，以TMG源作为Ga源，在衬底10表面生长一层10nm-100nm的非掺杂GaN层，作为氮化物缓冲层11。作为示例，氮化物缓冲层11的厚度可以是10nm、25nm、50nm或100nm。

S212：于氮化物缓冲层11背离衬底10的表面形成非掺杂氮化物层12，如图3所示。

示例地，非掺杂氮化物层12可以是非掺杂GaN层。具体的制备方法包括：在H2氛围中，生长温度设置为1215℃，生长压力设置为300mbar，以TMG源作为Ga源，在氮化物缓冲层11的表面生长1μm-5μm的非掺杂GaN层，作为非掺杂氮化物层12。作为示例，非掺杂氮化物层12的厚度可以是1μm、3μm或5μm。

S213：于非掺杂氮化物层12背离氮化物缓冲层11的表面形成第二导电类型的氮化物层13，如图4所示。

示例地，第二导电类型的氮化物层13可以是n型氮化物层，例如n型GaN层。具体的制备方法包括：在H2氛围中，生长温度设置为1210℃，生长压力设置为150mbar，以TMG源作为Ga源，在非掺杂氮化物层12背离氮化物缓冲层11的表面生长1μm-5μm的n型GaN层，作为第二导电类型的氮化物层13，其中，Si的掺杂浓度5×10¹⁸cm^-3。作为示例，第二导电类型的氮化物层13的厚度可以是1μm、3μm或5μm。

在一个实施例中，发光材料层14形成于第二导电类型的氮化物层13背离非掺杂氮化物层12的表面，如图5所示。示例地，发光材料层14可以是氮化物量子阱层142，例如InGaN量子阱层。

可选地，如图6所示，发光材料层14可以包括由下至上依次层叠的氮化物量子垒层141和氮化物量子阱层142，例如由下至上依次层叠的GaN量子垒层和InGaN量子阱层。具体的制备方法包括：将生长气氛调整为N2气氛，提供TEGa作为Ga源，生长温度设置为950℃，生长压力设置为400mbar，生长3nm-30nm的GaN量子垒层；然后提供TMIn作为In源，生长温度设置为850℃，生长压力设置为300mbar，生长1nm-15nm的InGaN量子阱层。

作为示例，GaN量子垒层的厚度可以是3nm、11nm、20nm或30nm。

作为示例，InGaN量子阱层的厚度可以是1nm、3nm、5nm或15nm。

可选地，可以周期性交替制备GaN量子垒层和InGaN量子阱层作为发光材料层14。例如，一个周期结构包括一个GaN量子垒层和一个InGaN量子阱层，发光材料层14可以包括1-30个周期结构。

在步骤S22中，于发光材料层14背离衬底10的表面形成第一导电类型的氮化物叠层材料层15，如图10所示。具体步骤包括：

S221：于发光材料层14背离衬底10的表面形成第一导电类型的第一氮化物材料层151，如图7所示。

示例地，第一导电类型的第一氮化物材料层151可以是低温p型层，例如p型GaN层。具体的制备方法包括：在H2氛围中，生长温度设置为920℃，以TMG源作为Ga源，于发光材料层14背离衬底10的表面形成20nm-200nm的p型GaN层，其中，Mg的掺杂浓度为2×10¹⁹cm^-3。作为示例，低温p型层的厚度可以是20nm、50nm、100nm或200nm。

S222：于第一导电类型的第一氮化物材料层151背离发光材料层14的表面形成电子阻挡材料层152，如图8所示。

示例地，电子阻挡材料层152可以是p型掺杂AlGaN层。具体的制备方法包括：在N2氛围中，生长温度设置为1000℃，生长压力设置为150mbar，以TMG源作为Ga源，以TMAl作为Al源，在低温p型层的上表面生长一层厚度为10nm-150nm的电子阻挡材料层152，其中，Mg掺杂浓度为1×10¹⁹cm^-3～1×10²⁰cm^-3。作为示例，电子阻挡材料层152的厚度可以是10nm、50nm、100nm或150nm。

S223：于电子阻挡材料层152背离第一导电类型的第一氮化物材料层151的表面形成第一导电类型的第二氮化物材料层153，如图9所示。

示例地，第一导电类型的第二氮化物材料层153可以是p型氮化物层，例如p型GaN层。具体的制备方法包括：在H2氛围中，生长温度设置为1100℃，生长压力设置为500mbar，以TMG源作为Ga源，于电子阻挡材料层152的上表面形成20nm-200nm的p型GaN层，其中，Mg掺杂浓度为1×10¹⁹cm^-3～1×10²⁰cm^-3。作为示例，p型氮化物层的厚度可以是20nm、50nm、100nm或200nm。

S224：于第一导电类型的第二氮化物材料层153背离电子阻挡层182的表面形成第一导电类型的第三氮化物材料层154；氮化物限制材料层16形成于第一导电类型的第三氮化物材料层154背离第一导电类型的第二氮化物材料层153的表面，如图10所示。

示例地，第一导电类型的第三氮化物材料层154可以是p型氮化物顶层。p型氮化物顶层的制备方法可以参考p型氮化物层的制备方法，区别在于p型氮化物顶层中Mg掺杂浓度较高，例如为5×10¹⁹cm^-3～5×10²⁰cm^-3。

在步骤S23中，于第一导电类型的氮化物叠层材料层15背离发光材料层14的表面形成氮化物限制材料层16，如图11所示。

示例地，氮化物限制材料层16可以是含Al氮化物层，其中，Al的组分大于0.3，优选地，Al的组分大于0.6。作为示例，氮化物限制材料层16为p型AlGaN层。具体制备方法包括：在H2氛围中，生长温度设置为1210℃，生长压力设置为150mbar，以TMG源作为Ga源，以TMAl作为Al源，在p型氮化物顶层的表面生长一层10nm-100nm的p型AlGaN层，作为氮化物限制材料层16。作为示例，氮化物限制材料层16的厚度可以是10nm、50nm、700nm或100nm。

在一些实施例中，氮化物限制材料层16除了可以是p型AlGaN层，还可以是非掺杂AlGaN层、非掺杂AlN层或非掺杂GaN层，理论上均可以达到本实用新型实施例效果，但是结合实际经验，为了实现透明导电层下方p型氮化物层载流子更优良的扩展，相同芯片尺寸及测试条件下，优选p型AlGaN层作为氮化物限制材料层16。

在步骤S24中，刻蚀氮化物限制材料层16、第一导电类型的氮化物叠层材料层15及发光材料层14，以得到发光层17、第一导电类型的氮化物叠层18及氮化物限制层19，如图12所示。

示例地，可以使用电感耦合等离子体设备(Inductive Coupled Plasma，ICP)对氮化物限制材料层16、第一导电类型的氮化物叠层材料层15及发光材料层14进行刻蚀，以得到外延结构，外延结构例如可以是n型氮化物台面结构。刻蚀深度为氮化物限制层19的上表面到第一掺杂类型的氮化物层的上表面。可选地，刻蚀深度还可以是限制层的上表面到第一掺杂类型的氮化物层的上表面和下表面之间的区域。

示例地，刻蚀氮化物限制材料层16、第一导电类型的氮化物叠层材料层15及发光材料层14之后暴露出第二导电类型的氮化物层13的部分上表面。

具体地，第一导电类型的氮化物叠层18包括：依次叠置的第一导电类型的第一氮化物层181、电子阻挡层182、第一导电类型的第二氮化物层183及第一导电类型的第三氮化物层184。

在步骤S25中，刻蚀氮化物限制层19，以于氮化物限制层19内形成开口191，开口191暴露出第一导电类型的氮化物叠层18，如图13所示。

示例地，使用ICP设备刻蚀氮化物限制层19以形成开口191，开口191暴露出第一导电类型的第三氮化物层184部分上表面。

在步骤S30中，形成透明导电层20，透明导电层20填满开口191，并覆盖氮化物限制层19背离衬底10的表面。示例地，在氮化物限制层19的上表面和开口191内形成透明导电层20，如图14所示。

示例地，形成透明导电层20之后，还包括：于透明导电层20背离氮化物限制层19的表面形成第一电极21；于暴露出的第二导电类型的氮化物层13的部分上表面形成第二电极22，最终得到如图1所示的半导体结构。

作为示例，第一电极21为p型电极，可以在氮化物限制层19的刻蚀区域制作p型电极，p型电极可以是Ni/Au电极。

作为示例，第二电极22为n型电极，可以n型氮化物层暴露出的上表面制作的n型电极，n型电极可以是Ti/Al/Ti/Au电极。

可选地，上述LED芯片的制备方法可以应用于尺寸小于或等于100μm*100μm的芯片制备工艺，例如，100μm*100μm、60μm*60μm或10μm*10μm的芯片尺寸。尤其是当芯片尺寸小于或等于60μm*60μm，上述方法可以在量子效率和亮度方面发挥出较大的优势。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种LED芯片，其特征在于，包括：

衬底；

外延结构，位于所述衬底的表面，所述外延结构包括发光层；

氮化物限制层，位于所述外延结构背离所述衬底的表面，所述氮化物限制层中设置有开口，以暴露出部分所述外延结构背离所述衬底的表面；

透明导电层，填满所述开口，并覆盖所述氮化物限制层背离所述衬底的表面。

2.根据权利要求1所述的LED芯片，其特征在于，所述氮化物限制层包括含铝氮化物层。

3.根据权利要求2所述的LED芯片，其特征在于，所述含铝氮化物层包括p型AlGaN层、非掺杂AlGaN层或非掺杂AlN层。

4.根据权利要求1所述的LED芯片，其特征在于，所述外延结构还包括第一导电类型的氮化物叠层；所述第一导电类型的氮化物叠层位于所述发光层和氮化物限制层之间，所述第一导电类型的氮化物叠层与所述开口中的透明导电层相接触。

5.根据权利要求4所述的LED芯片，其特征在于，第一导电类型的氮化物叠层材料层包括从下至上依次叠置的第一导电类型的第一氮化物层、电子阻挡层、第一导电类型的第二氮化物层及第一导电类型的第三氮化物层。

6.根据权利要求5所述的LED芯片，其特征在于，所述第一导电类型的第一氮化物层包括低温p型层；所述电子阻挡层包括p型掺杂AlGaN层；所述第一导电类型的第二氮化物层包括p型氮化物层；所述第一导电类型的第三氮化物层包括p型氮化物顶层。

7.根据权利要求5所述的LED芯片，其特征在于，所述第一导电类型的第二氮化物层和所述第一导电类型的第三氮化物层均为p型GaN层。

8.根据权利要求5所述的LED芯片，其特征在于，所述外延结构还包括：

氮化物缓冲层，位于所述衬底的上表面；

非掺杂氮化物层，位于所述氮化物缓冲层的上表面；

第二导电类型的氮化物层，位于所述非掺杂氮化物层的上表面，且与所述发光层的下表面相接触。

9.根据权利要求8所述的LED芯片，其特征在于，所述第二导电类型的氮化物层包括n型GaN层。

10.根据权利要求8或9所述的LED芯片，其特征在于，所述LED芯片还包括第一电极和第二电极；所述外延结构包括台面结构，所述台面结构暴露出所述第二导电类型的氮化物层背离所述衬底的部分表面；

所述第一电极位于所述透明导电层背离所述氮化物限制层的表面上；

所述第二电极位于所述第二导电类型的氮化物层暴露出的背离所述衬底的部分表面上。

Images