CN110838538B - 一种发光二极管元件及其制备方法 - Google Patents
一种发光二极管元件及其制备方法 Download PDFInfo
- Publication number
- CN110838538B CN110838538B CN201810943417.XA CN201810943417A CN110838538B CN 110838538 B CN110838538 B CN 110838538B CN 201810943417 A CN201810943417 A CN 201810943417A CN 110838538 B CN110838538 B CN 110838538B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- semiconductor layer
- semiconductor
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Abstract
本发明属于半导体光电技术领域,尤其涉及一种发光二极管元件及制备方法,其至少包括第一半导体层,位于第一半导体层上的多量子阱层,位于多量子阱层上的第二半导体层,所述第一半导体层表面设置有复数个孔洞,所述孔洞内设置有金属填充层,所述填充层至少包括两种金属材料层。本发明通过在第一半导体层上设置孔洞,并在孔洞内填充多层金属材料层组成的填充层,通过在孔洞中填充金属材料,一方面可以增强光散射。另一方面在第一半导体层上设置表面等离子辐射增强结构,避免刻蚀孔洞结构时对多量子阱层的破坏。此外,再外延高温生长盖层后,有利于后续外延层生长的平整性,避免后续芯片工艺对表面金属材料氧化影响。
Description
技术领域
本发明属于半导体光电器件领域,尤其涉及一种具有表面等离增强的发光二极管元件及其制备方法。
背景技术
氮化物发光二极管(英文为Light Emitting Diode,简称LED)是一种半导体固体发光器件,其利用半导体PN结作为发光材料,可以直接将电转换为光。然而,由于受到晶格结构、材料质量或者器件结构等因素的影响,GaN 基 LED 除了在蓝紫光或浅紫外光谱区域具有较高的发光效率,其他深紫外、红外以及可见光的绿黄红光区域的发光效率都很低。
利用表面等离激元共振增强技术有望提高 LED 的自发辐射速率和内量子效率,从而提高发光效率。对于电学注入的表面等离激元共振增强 GaN 基 LED,重要的是表面等离激元与有源区内电子空穴对的有效耦合。这是共振增强的必要条件,却也是其难点所在。为了实现有效的耦合,人们提出了各种各样的技术方案。例如在P型外延层表面蚀刻坑洞,并在孔洞内填充金属Ag颗粒,此设计结合光子晶体效应以及局域表面等离激元与多量子阱耦合效应共同提升了LED的发给效率。但这种方式的最大缺点是难于控制蚀刻的深度,容易损失出光面积。另一方面,在P型GaN上形成坑洞,会严重损伤MQW发光区,杂质易进入发光区。同时,为减轻半导体中的晶格缺陷并提高出光效率,有研究通过在N型层形成V型坑,并在V型坑内填充纳米级金属颗粒来形成等离激元以增加LED的出光效率。
但此设计的缺点是通过外延自动形成或化学蚀刻形成的V型坑的大小和深度不统一,深度差距相差巨大。深度差距可以相差50%以上。在填充金属时,不容易控制金属在坑中的填充情况,特别是我们需要控制金属层上表面离发光区的距离至少在10nm,通常较优范围在10nm~50nm 。而V型坑的深度自50nm开始波动范围较大,很难控制金属在坑中填充厚度,导致无法准确控制金属层上表面距离发光区距离,降低了表面等离激子与发光区电子空穴对耦合作用。同时对后续外延生长也不利。不利于在有限厚度10nm~50nm范围内,通过外延生长统一填平这些坑洞,导致生长量子阱发光区之前的半导体表面很粗糙,发光区界面不平整,界面质量较差。
发明内容
为了解决上述问题,本发明首先提出一种发光二极管元件。一种发光二极管元件,其至少包括第一半导体层,位于第一半导体层上的多量子阱层,位于多量子阱层上的第二半导体层,所述第一半导体层表面设置有复数个孔洞,所述孔洞内设置有金属填充层,所述填充层至少包括两种金属材料层,所述填充层最上层为耐高温抗氧化性强的金属材料层。
优选的,所述填充层由Ag金属层、Au金属层、Ni金属层、Al金属层、Cu金属层中的任意两层或者多层组成。
优选的,所述填充层的最上层金属材料层为Au金属层。
优选的,所述填充层与所述第一半导体处于同一水平面上。
优选的,所述孔洞的深度20nm~100nm,宽度10nm~2000nm。
优选的,所述孔洞占所述第一半导体上的占有率为:10%~70%。
优选的,所述孔洞顶部至所述多量子阱层的垂直距离为10nm~100nm。
优选的,所述填充层上表面距离所述第一半导体层上表面的距离为:10nm~30nm。
优选的,第一半导体层与所述多量子阱层之间还设置有一盖层,所述盖层的材料与所述第一半导体层的材料相同。
优选的,所述孔洞为间隔排列的长方形坑洞或者六边形坑洞或者柱形坑洞或者条形沟槽结构。
优选的,所述第一半导体层与所述第二半导体层的的导电类型不同。
本发明还提出一种发光二极管制备方法,包括如下步骤:
S1、外延生长第一半导体层;
S2、于第一半导体层表面形成复数个纳米级孔洞;
S3、在第一半导体层表面交替蒸镀至少两种金属材料,在孔洞内形成金属填充层;
S4、去除第一半导体层表面残余金属材料;
S5、接着高温生长一层与第一半导体层材料相同的盖层;
S6、在所述盖层上继续生长多量子阱层和第二半导体层;
其特征在于:所述填充层最上层的金属层为耐高温抗氧化性强的金属。
优选的,所述步骤S2)中可以采用光蚀刻或者电化学腐蚀的方法形成纳米级孔洞。
优选的,所述纳米级孔洞可以均匀或者非均匀的分布于所述第一半导体层上。
优选的,所述填充层由Ag金属层、Au金属层、Ni金属层、Al金属层、Cu金属层中的任意两层或者多层组成。
优选的,所述盖层的厚度为10~50nm。
优选的,所述填充层上表面距离所述第一半导体层上表面的距离为:10nm~30nm。
优选的,所述填充层最上层的金属层为Au金属层。
本发明通过在第一半导体层上设置孔洞,并在孔洞内填充多层金属材料层组成的填充层,通过在孔洞中填充金属材料,可以增强光散射。同时在第一半导体层上设置表面等离子辐射增强结构,避免刻蚀孔洞结构时对多量子阱的破坏。此外,再外延高温生长盖层后,有利于后续外延层生长的平整性,避免后续芯片工艺对表面金属材料氧化影响。
附图说明
图1 为本发明具体实施方式提供之一种发光二极管元件剖面结构示意图及部分结构放大示意图。
图2a为本发明具体实施方式提供之六边形孔洞结构示意图。
图2b为本发明具体实施方式提供之条形沟槽形孔洞结构示意图。
图3 为本发明具体实施方式提供之一种发光二极管元件制备方法之流程图。
附图标注:100:基板;200:第一半导体层;210:孔洞;220:填充层;230:盖层;240:第一电极;300:多量子阱层;400:第二半导体层;410:第二电极。
具体实施方式
下面,参照附图对本发明的实施例进行详细说明。在此,本发明的范围不局限于下面所要说明的实施形态,本发明的实施形态可变形为多种其他形态。
图1为本实施例提出的一种发光二极管元件的剖面示意图及部分结构放大示意图。如图1所示,本实施例提出的发光二极管元件包括基板100,形成在基板100上表面具有复数个孔洞210的第一半导体层200,形成在第一半导体层200上的多量子阱层300,形成在多量子阱层300上的第二半导体层400,以及分别位于第一半导体层200上的第一电极240和位于第二半导体层400上的第二电极410。
其中,基板100可以是由电绝缘或者导电材料制成的,例如蓝宝石、硅、碳化硅、氧化锌、氮化镓、氮化铝或者其它适于晶体外延生长的材料。优选蓝宝石基板100,尤其是在蓝宝石基板100的C(0001)面相对易于高温生长氮化物半导体结构。
第一半导体层200和第二半导体层400为AlxInyGa(1-x-y)N材料层(其中,0≤x≤1,0≤y≤1,0≤x+y≤ 1),其可以分别是N型半导体层和P型半导体层。优先的,第一半导体层200为N型半导体层,第二半导体层400为P型半导体层。
此外,基板100与第一半导体层200之间可以设置有缓冲层(图中未示出),该缓冲层能够改善N型半导体层与基板100材料晶格常数不匹配的问题。缓冲层为AlN层或者GaN层或者AlGaN层或者其中任意两者交替形成的复合结构层,当然缓冲层的也可以由其它材料构成,以便能更好地与基板100材料相匹配,继而改善晶格失配的问题。
第一半导体层200和第二半导体层400之间设置有多量子阱发光层,多量子阱层300是电子-电洞的复合辐射中心。其包括交替层叠势垒层和势阱层,势垒层可以为GaN层或者AlGaN层或者AlInGaN层;势阱层可以为InGaN层。
第一半导体层200表面设置有复数个纳米级孔洞210,孔洞210内填充有金属填充层220,该填充层220至少由两种不同种类的金属材料层交替层叠而成。在第一半导体层200表面的孔洞210中设置金属填充层220,以通过引起半导体发光器件的表面等离子体共振现象来强化发光效率。金属填充层220可以由Ag金属层、Au金属层、Ni金属层、Al金属层、Cu金属层中的任意两层或者多层组成。优选的,填充层220最上层为耐高温抗氧化性强的金属材料层,例如,Au金属层,以防止填充层220内其它金属材料在高温条件下发生氧化现象。金属填充层220设置在距离多量子阱层300预定距离以内以引起表面等离子共振,提高出光效率。孔洞210顶部至量子阱层的垂直距离为10nm~ 100nm,进一步优选的范围是10nm~50nm。这是由于金属内部的等离子激元与量子阱发光区电子空穴对耦合的距离较短,一般在50nm以内,超出距离范围耦合效应减弱。
继续参看附图1左侧放大结构示意图。金属填充层220的上表面与第一半导体层200的上表面不处于同一水平面上,金属填充层220的上表面至第一半导体层200上表面的距离为10nm~30nm,使得孔洞210的侧壁部分未被填充层220覆盖。这些未被覆盖的孔洞210侧壁有利于后续半导体从层的侧向外延生长。
填充层220与第一半导体层200之间还设置有一盖层230,盖层230的材料与第一半导体层200的材料相同,为n型氮化物层。在第一半导体层200上外延高温生长盖层230,有利于后续外延层生长的平整性,避免后续芯片工艺对表面金属材料氧化影响。
孔洞210在第一半导体层200表面可以为周期性均匀分布可以为不规则排布,排布方式与其采用的蚀刻方式和蚀刻条件有关,后文将会做详细的阐述。
孔洞210为间隔排列的长方形坑洞或者六边形坑洞(如图2a所示)或者柱形坑洞或者条形沟槽结构(如图2b所示)。这些孔洞210的侧面,都是晶体的容易侧向外延方向。孔洞210的深度20nm~100nm,宽度为10nm~2000nm,孔洞210占所述第一半导体上的占有率为:10%~70%,孔洞210宽度过大,外延很难填平,过小主要是制程工艺困难。孔洞210占用面积过小,等离子激元耦合增强效果有限,面积过大,外延生长填平比较困难。在孔洞210深度方面,我们需要的是浅坑,填充层220金属厚度为10nm~80nm。这是由于电子蒸镀,控制厚度的准确度一般在1%~3%。金属厚度最厚80nm,对应厚度误差在2.4nm以内。实际优选坑深度为40nm,填充层220为20nm,其厚度误差0.6nm;因此可以准确控制金属上表面到坑的顶部距离为20nm。在高温下,未被金属填充层220覆盖的孔洞210侧壁,很容易侧向外延,将金属填充层220表面填平,从而形成厚度20nm~40nm的平整覆盖层230。
本实施例中填充层220由交替层的Ag金属层和Au金属层组成,且Au金属层位于填充层220的最上层,直接与盖层230接触。最上层的Au金属层起到保护Ag金属层的作用,防止高温生长盖层230时Ag金属层发生氧化。
继续参看附图1,第一半导体层200上设置有第一电极240,第二半导体层400上设置有第二电极410,第一电极240和第二电极410链接到外部电源,以将电信号施压到第一半导体层200和第二半导体层400上。第一电极240和第二电极410可以通过沉积或者溅射诸如Ag、Al、Ni、Cr中的任何一种或者多种导电材料来形成。第二半导体层400与第二电极410之间还设置有欧姆接触层(图中未示出),以降低第二半导体层400与第二电极410之间的阻抗,欧姆接触层的材料可以为镍金叠层、铟锡氧化物或者氧化锌。
本发明通过在第一半导体层200上设置孔洞210,并在孔洞210内填充多层金属材料层组成的填充层220,通过周期性的在孔洞210中填充金属材料,可以增强光散射。同时在第一半导体层200上设置表面等离子辐射增强结构,避免蚀刻时对多量子阱发光层的破坏。此外,再外延高温生长盖层230后,有利于后续外延层生长的平整性,避免后续芯片工艺对表面金属材料氧化影响。
附图3为本发明提出的一种发光二极管制备方法,其至少包括如下步骤:
S1、提供一基板100,在该基板100上外延生长第一半导体层200;
S2、于第一半导体层200表面形成复数个纳米级孔洞210;
S3、在第一半导体层200表面交替蒸镀至少两种金属材料,在孔洞210内形成金属填充层220;
S4、去除第一半导体层200表面残余金属材料;
S5、接着高温生长一层与第一半导体层200材料相同的盖层230;
S6、在所述盖层230上继续生长多量子阱层300和第二半导体层400;
其特征在于:所述预填充层220最上层的金属层为耐高温抗氧化性强的金属。
其中,在步骤S2)中可以采用光蚀刻在第一半导体层200上表面形成纳米级孔洞210。
光蚀刻的步骤是在第一半导体层200涂覆光刻胶,然后通过曝光、显影后再进行干法蚀刻或者湿法蚀刻,接着去除残余的光刻胶,进而得到表面具有孔洞210结构的第一半导体层200。采用光蚀刻因为可以通过掩膜版的形状和大小来控制孔洞210的大小和排布,因此通过光蚀刻制备的孔洞210结构一般为周期性排布,孔洞210均匀性教强。如周期性分布的长方形坑洞或者六边形坑洞或者条形沟槽结构。
在另一实施方式中,步骤S2)中可以采用电化学腐蚀的方式在第一半导体层200上表面形成纳米级孔洞210。采用电化学腐蚀的方法可以在第一半导体层200上表面直接形成纳米级别的孔洞210,此方法形成的孔洞210高温下更利于被填平,一般只需20nm~50nm厚的高温盖层230即可得到平整的外延层,生长工艺简单。
填充层220由Ag金属层、Au金属层、Ni金属层、Al金属层、Cu金属层中的任意两层或者多层组成,优选填充层220由Ag金属层和Au金属层交替组成,其Au金属层位于填充层220的最上层,起到保护作用,防止Ag金属层在高温下发生氧化现象。
生长于第一半导体层200上的盖层230是为了填平孔洞210结构,进而使后续生长的外延层更容易长平整,提高晶体质量。金属填充层220的界面距离多量子阱发光层的具体要在一定范围内才可以产生表面等离体共振现象,因此盖层230的不能过厚,但盖层230若太薄,又容易出现孔洞210无法填平的现象,因此,盖层230的厚度优选为20nm~40nm。
本发明给出的一种发光二极管的制备方法还包括在第一半导体层200上制备第一电极240,在第二半导体层400上制备第二电极410的步骤,第一电极240与第二电极410连接于外部电源时将电信号施压第一半导体层200和第二半导体层400上,使发光二极管发射出一定波长的光。此外,在形成第二电极410的步骤之前,也可以选择性的于第二半导体层400及第二电极410之间形成欧姆接触层。欧姆接触层用于降低第二半导体层400与第二电极410之间的阻抗。欧姆接触层的材料可以为镍金叠层、铟锡氧化物或者氧化锌。
本发明通过光刻,在半导体上特定方向形成孔洞210(这些方向是晶体在高温下侧向外延生长速度最快方向,有利填平半导体),并通蚀刻设备容易精确控制蚀刻深度,以及用电子束蒸镀控制金属层厚度。从而达到准确控制金属层上表面与发光区距离,并且形成侧壁,高温下快速侧向外延,填平或坑洞。另外一种方式是通过对第一半导层体利用电化学腐蚀,形成直径30~40nm的纳米级孔洞210,再通过蒸镀金属,填满孔洞210,最后抛光表面,使得半导体和金属表面平整,再高温长一盖层230,厚度为20nm~40nm,由于金属直径小,其上半导体很容易平整覆盖在上面。从而达到了准确控制金属上表面到发光区距离。
以上实施方式仅用于说明本发明,而并非用于限定本发明,本领域的技术人员,在不脱离本发明的精神和范围的情况下,可以对本发明做出各种修饰和变动,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应视权利要求书范围限定。
Claims (8)
1.一种发光二极管制备方法,包括如下步骤:
S1、外延生长第一半导体层;
S2、于第一半导体层表面形成复数个纳米级孔洞;
S3、在第一半导体层表面交替蒸镀至少两种金属材料,在孔洞内形成金属填充层;
S4、去除第一半导体层表面残余金属材料;
S5、接着高温生长一层与第一半导体层材料相同的盖层;
S6、在所述盖层上继续生长多量子阱层和第二半导体层;
其特征在于:所述填充层最上层为耐高温抗氧化性强的金属材料层,所述盖层的厚度为10~50nm。
2.根据权利要求1所述的一种发光二极管制备方法,其特征在于:所述步骤S2中采用光蚀刻或者电化学腐蚀的方法形成纳米级孔洞。
3.根据权利要求1所述的一种发光二极管制备方法,其特征在于:纳米级孔洞均匀或者非均匀的分布于所述第一半导体层上。
4.根据权利要求1所述的一种发光二极管制备方法,其特征在于:所述孔洞的深度20nm~100nm,宽度10nm~2000nm。
5.根据权利要求1所述的一种发光二极管制备方法,其特征在于:所述孔洞为间隔排列的长方形坑洞或者六边形坑洞或者柱形坑洞或者条形沟槽结构。
6.根据权利要求1所述的一种发光二极管制备方法,其特征在于:所述填充层由Ag金属层、Au金属层、Ni金属层、Al金属层、Cu金属层中的任意两层或者多层组成。
7.根据权利要求1所述的一种发光二极管制备方法,其特征在于:所述填充层上表面距离所述第一半导体层上表面的距离为:10nm~30nm。
8.根据权利要求1所述的一种发光二极管制备方法,其特征在于:所述填充层最上层的金属层为Au金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810943417.XA CN110838538B (zh) | 2018-08-17 | 2018-08-17 | 一种发光二极管元件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810943417.XA CN110838538B (zh) | 2018-08-17 | 2018-08-17 | 一种发光二极管元件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110838538A CN110838538A (zh) | 2020-02-25 |
CN110838538B true CN110838538B (zh) | 2021-06-18 |
Family
ID=69573762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810943417.XA Active CN110838538B (zh) | 2018-08-17 | 2018-08-17 | 一种发光二极管元件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110838538B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116368622A (zh) * | 2020-11-11 | 2023-06-30 | 苏州晶湛半导体有限公司 | 一种发光结构及其制备方法 |
CN113054064B (zh) * | 2021-03-22 | 2022-04-22 | 华南师范大学 | 高外量子效率的深紫外led及其制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100483761C (zh) * | 2007-11-30 | 2009-04-29 | 清华大学 | 掺杂层中按设定图形嵌入金属层的半导体电致发光器件 |
KR101034053B1 (ko) * | 2010-05-25 | 2011-05-12 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
CN103219442B (zh) * | 2013-04-15 | 2016-03-30 | 西安交通大学 | 局域表面等离子体增强型垂直结构led结构及制造方法 |
CN104218127A (zh) * | 2014-09-01 | 2014-12-17 | 天津工业大学 | 一种与等离子体激元耦合的高效GaN基LED及其制作方法 |
CN104701431B (zh) * | 2014-11-27 | 2017-03-29 | 厦门市三安光电科技有限公司 | 一种发光二极管的外延结构及其制作方法 |
CN108346721B (zh) * | 2018-01-26 | 2020-09-22 | 厦门市三安光电科技有限公司 | 一种发光二极管的制作方法 |
-
2018
- 2018-08-17 CN CN201810943417.XA patent/CN110838538B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110838538A (zh) | 2020-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385266B2 (en) | Method of manufacturing a nanostructure light emitting device by planarizing a surface of the device | |
KR101258583B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
US8785905B1 (en) | Amber light-emitting diode comprising a group III-nitride nanowire active region | |
KR101469979B1 (ko) | 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법 | |
TWI420698B (zh) | 半導體發光元件之製造方法 | |
US20120025234A1 (en) | Light-Emitting Diode with Textured Substrate | |
JP2008047860A (ja) | 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法 | |
TWI437737B (zh) | 發光二極體結構及其製造方法 | |
KR20070081934A (ko) | 나노 패턴 구조를 지닌 반도체 발광 소자 및 그 제조 방법 | |
TW202221938A (zh) | Led及製造方法 | |
CN110838538B (zh) | 一种发光二极管元件及其制备方法 | |
KR101845611B1 (ko) | 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법 | |
KR100663016B1 (ko) | 수직형 발광 다이오드 및 그 제조방법 | |
US9887322B2 (en) | Light-emitting device | |
KR20100044403A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
KR101600783B1 (ko) | 고효율 발광다이오드의 제조방법 | |
TW202211498A (zh) | Led裝置及製造方法 | |
KR101550200B1 (ko) | Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법 | |
KR100867499B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
KR100999695B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
KR20090112854A (ko) | 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법 | |
KR20150089548A (ko) | 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법 | |
KR102110458B1 (ko) | 발광다이오드 및 그 제조 방법 | |
KR20140036396A (ko) | 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법 | |
KR101198357B1 (ko) | 발광다이오드 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |