KR101550200B1 - Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법 - Google Patents

Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR101550200B1
KR101550200B1 KR1020140010310A KR20140010310A KR101550200B1 KR 101550200 B1 KR101550200 B1 KR 101550200B1 KR 1020140010310 A KR1020140010310 A KR 1020140010310A KR 20140010310 A KR20140010310 A KR 20140010310A KR 101550200 B1 KR101550200 B1 KR 101550200B1
Authority
KR
South Korea
Prior art keywords
layer
gan
type
semiconductor layer
type gan
Prior art date
Application number
KR1020140010310A
Other languages
English (en)
Other versions
KR20150089551A (ko
Inventor
박성주
이광재
김상조
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020140010310A priority Critical patent/KR101550200B1/ko
Publication of KR20150089551A publication Critical patent/KR20150089551A/ko
Application granted granted Critical
Publication of KR101550200B1 publication Critical patent/KR101550200B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector

Abstract

본 발명은 DBR층 패턴을 포함하는 발광다이오드 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는실리콘 기판, 상기 실리콘 기판 상에 위치하는 제1 언도프트 GaN층, 상기 제1 언도프트 GaN층 상에 위치하며, 다공성 GaN을 포함하는 DBR층 패턴, 상기 DBR층 패턴 상에 위치하며, n형 GaN 반도체층, 활성층, 및 p형 GaN 반도체층이 순차적으로 적층된 발광 적층체, 및 상기 n형 GaN 반도체층 및 상기 p형 GaN 반도체층과 각각 전기적으로 접속되는 n형 전극 및 p형 전극을 포함하는 발광다이오드로, 실리콘 기판 상에 발광 구조체를 형성할 시 발생하는 결함밀도를 감소시키고 잔류응력을 완화 할 수 있는 효과가 있다. 따라서, 실리콘 기판 상에 발광 구조체 형성 시, 고온 성장 후 쿨링에 의해 발생되는 크랙을 감소 시킨다.
또한, DBR 층은 활성층에서 발생하는 광자(photon)를 실리콘 기판으로 진행을 차단하여 기판에서의 흡수를 억제하여 광 추출 효율을 향상시킬 수 있는 효과가 있다.

Description

DBR층 패턴을 포함하는 발광다이오드 및 이의 제조방법{light-emitting diode including DBR layer pattern and manufacturing method thereof}
본 발명은 발광다이오드에 관한 것으로 더욱 상세하게는 DBR(distributed bragg reflector)구조층을 포함하는 발광다이오드 및 이의 제조방법에 관한 것이다.
일반적으로 발광다이오드는 질화물계 물질을 사용하여 금속 유기물 증착법(MOCVD)으로 사파이어 기판 상에 헤테로지니어스(heterogeneous) 구조로 성장된다. 하지만 최근에는 가격이 저렴하고, 높은 결정성 및 대면적 웨이퍼 공정이 가능한 실리콘이 기판 재료로 각광받고 있다.
실리콘 기판 상에 질화물계 발광 구조체를 성장할 시, 주로 실리콘 기판의 (111)면을 사용하여 성장한다. 하지만 이러한 실리콘 기판은 질화물계 반도체층과 큰 격자상수 차이(17%)와 높은 열팽창계수 차이(50%)로 인해 기판 상에 성장된 질화물계 박막에 많은 결함을 발생시킨다.
그리고, 실리콘 기판 상에 발광 구조체 적층을 위해 MOCVD 공정시, 고온 성장 후 쿨링할 때 크랙이 생성되는 문제점을 갖는다. 이러한 문제점들은 실제 실리콘 기판 상에 성장된 질화물계 발광다이오드의 전기적 특성을 감소시켜 내부양자 효율 및 발광효율을 현저하게 떨어지는 단점이 있다.
또한, 실리콘의 밴드갭은 1.1eV로, 질화물계 물질(3.4~6.2eV)보다 낮은 밴드갭을 가지고 있어 발광다이오드의 활성층에서 발생하는 광자(photon)을 흡수하여, 광추출 효율을 저하시키는 단점이 있다.
이에 본 발명은 상기의 문제점을 해결하기 위하여 착안된 것으로서, 실리콘 기판 상에 발광 구조체를 형성할 시 발생하는 결함밀도를 감소시키고 상부에 성장되어지는 GaN 기반 발광다이오드로의 잔류응력 전파를 차단하기 위한 목적으로 DBR층 패턴을 포함하는 발광다이오드 및 이의 제조방법을 제공하는 데 그 목적이 있다.
광추출 효율을 향상시킬 수 있는 방법으로 DBR층 패턴을 포함하는 발광다이오드 및 이의 제조방법을 제공하는 데 또 다른 목적이 있다.
상기 과제를 해결하기 위하여, 본 발명의 일 측면은 발광다이오드를 제공한다.
상기 발광 다이오드는 실리콘 기판, 상기 실리콘 기판 상에 위치하는 제1 언도프트 GaN층, 상기 제1 언도프트 GaN층 상에 위치하며, 다공성 GaN을 포함하는 DBR층 패턴, 상기 DBR층 패턴 상에 위치하며, n형 GaN 반도체층, 활성층, 및 p형 GaN 반도체층이 순차적으로 적층된 발광 적층체, 및 상기 n형 GaN 반도체층 및 상기 p형 GaN 반도체층과 각각 전기적으로 접속되는 n형 전극 및 p형 전극을 포함한다. 상기 다공성 GaN을 포함하는 DBR층 패턴은 다공성 GaN층 및 언도프트 GaN층이 교대로 반복 적층된 구조일 수 있고, 상기 DBR 구조층은 특정 파장 영역대에서 피크반사율을 가질 수 있다.
상기 과제를 해결하기 위하여, 본 발명의 다른 측면은 발광다이오드의 제조방법을 제공한다.
상기 발광 다이오드의 제조방법은 실리콘 기판 상에 언도프트 GaN층을 형성하는 단계, 상기 제1 언도프트 GaN층 상에, 다공성 GaN을 포함하는 DBR층 패턴을 형성하는 단계, 상기 DBR층 패턴 상에 n형 GaN 반도체층, 활성층, 및 p형 GaN 반도체층이 순차적으로 적층된 발광적층체를 형성하는 단계, 및 상기 n형 GaN 반도체층 및 상기 p형 GaN 반도체층과 각각 전기적으로 접속되는 n형 전극 및 p형 전극을 형성하는 단계를 포함한다.
이 때, 상기 다공성 GaN을 포함하는 DBR층 패턴을 형성하는 단계는, 상기 제1 언도프트 GaN층 상에 예비 n형 GaN층 및 제2 언도프트 GaN층이 교대로 반복 적층하는 하는 단계, 상기 교대로 반복 적층된 n형 GaN 반도체층 및 제2 언도프트 GaN층의 표면 일부가 노출되도록 마스크층을 패터닝하여 적층된 예비 n형 GaN층 및 언도프트 GaN층을 관통하는 비아홀을 형성하는 단계, 상기 비아홀 내 측면을 측면식각하여 상기 예비 n형 GaN층으로부터 다공성 GaN층을 형성하는 단계, 및 상기 비아홀 내에 언도프트 GaN을 충진하여 DRB층 패턴을 형성하는 단계를 포함할 수 있고, 상기 측면식각은 옥살산(C2H2O4-2H2O), 수산화나트륨, 또는 수산화칼륨을 식각용액으로 사용하여 전기화학적 식각할 수 있다. 이 때, 상기 식각용액의 농도는 0.1M 내지 0.5M일 수 있고, 상기 전기화학적 식각은 15℃ 내지 60℃의 온도범위에서 수행되는 것이 바람직하다. 또한, 상기 다공성 GaN층을 형성하는 단계는, 예비 n형 GaN계 반도체층 일부분의 금속원소가 상기 식각 용액의 수산화기와 결합한 뒤, 상기 식각용액에 용해되어 형성될 수 있다.
상기 비아홀을 형성하는 단계는 유도결합 플라즈마 공정을 사용할 수 있고, 상기 유도결합 플라즈마 공정은 BCl3 및 Cl2로 이루어진 군으로부터 선택되는 적어도 하나의 가스를 포함하는 가스 분위기하에서 수행되는 것이 바람직하다.
본 발명의 DBR층 패턴을 포함하는 발광다이오드 및 이의 제조방법을 따르면 실리콘 기판 상에 발광 구조체를 형성할 시 발생하는 결함밀도를 감소 및 헤테로지니어스한 계면 형성으로 인한 하부 잔류응력을 완화 할 수 있는 효과가 있다. 이로 인하여, 실리콘 기판 상에 발광 구조체 형성 시, 고온 성장 후 쿨링에 의해 발생되는 크랙을 감소시킨다.
또한, 실리콘 기판으로 진행하려는 광자를 다시 상부로 반사 시켜 활성층에서 발생하는 광자(photon)의 흡수를 억제하여 광 추출 효율을 향상시킬 수 있는 효과가 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 DBR 구조층을 포함하는 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 2는 본 발명에 따른 제조예의 SEM 이미지이다.
도 3은 본 발명에 따른 제조예의 SEM 이미지들이다.
도 4는 본 발명에 따른 제조예의 잔류 응력 변화를 나타낸 라만스펙트럼 그래프이다.
도 5은 본 발명에 따른 제조예의 파장-반사율 그래프이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있으나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안된다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 생략된 것일 수 있다.
본 발명에 따른 DBR층 패턴을 포함하는 발광다이오드의 제조방법은 실리콘 기판 상에 언도프트 GaN층을 형성하는 단계, 상기 제1 언도프트 GaN층 상에, 다공성 GaN층 및 제2 언도프트 GaN층이 교대로 반복 적층된 DBR층 패턴을 형성하는 단계, 상기 DBR층 패턴 상에 n형 GaN 반도체층, 활성층, 및 p형 GaN 반도체층이 순차적으로 적층된 발광적층체를 형성하는 단계, 및 상기 n형 GaN 반도체층 및 상기 p형 GaN 반도체층과 각각 전기적으로 접속되는 n형 전극 및 p형 전극을 형성하는 단계를 포함한다.
또한, 상기 DBR층 패턴을 형성하는 단계는, 상기 제1 언도프트 GaN층 상에 예비 n형 GaN층 및 제2 언도프트 GaN층이 교대로 반복 적층하는 단계, 상기 교대로 반복 적층된 n형 GaN 반도체층 및 제2 언도프트 GaN층의 표면 일부가 노출되도록 마스크층을 패터닝하여 적층된 예비 n형 GaN층 및 언도프트 GaN층을 관통하는 비아홀을 형성하는 단계, 상기 비아홀 내 측면을 측면식각하여 상기 예비 n형 GaN층으로부터 다공성 GaN층을 형성하는 단계, 및 상기 비아홀 내에 언도프트 GaN층을 충진하여 DRB층 패턴을 형성하는 단계를 포함할 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.
도 1a를 참조하면, 먼저, 실리콘 기판(100) 상에 제1 언도프트 GaN층(200)을 형성하고, 상기 제1 언도프트 GaN층(200) 상에 예비 n형 GaN층(310) 및 제2 언도프트 GaN층(320)을 교대로 반복 적층한다.
이 때, 도 1a를 참조하면, 상기 제1 언도프트 GaN층(200) 상에 예비 n형 GaN층(310) 및 제2 언도프트 GaN층(320)을 교대로 세 번 반복 적층되어 있으나, 단순한 예시일 뿐 이에 한정되지 않는다.
상기 제1 언도프트 GaN층은 도펀트에 의해 도핑되지 않은 GaN층을 의미하는 것으로, 상기 기판과의 격자정합을 향상시키기 위해 형성된다.
상기 예비 n형 GaN층(310)은 후술될 다공성 GaN의 예비구성층으로서, n형 도펀트(dophant) 가 도핑된 GaN층일 수 있다. 상기 n형 도펀트로는 규소(Si), 저마늄(Ge), 셀레늄(Se), 또는 텔루륨(Te)을 사용할 수 있으나, 바람직하게는, 규소(Si)를 사용할 수 있다.
또한, 상기 제2 언도프트 GaN층은 전술된 제1 언도프트 GaN의 내용을 참조하기 바란다.
이 때, 상기 제1 언도프트 GaN층, 상기 예비 n형 GaN층(310), 또는 상기 제2 언도프트 GaN층은 분자선 성장법(Molecular Beam Epitaxy, MBE), 수소화물 기상성장법(Hydride Vapor Phase Epitaxy, HVPE), 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition, MOCVD), 액상에피텍셜법(liquid phase epitaxy) 등의 방법에 의해 형성할 수 있다.
도 1b를 참조하면, 이 후, 상기 교대로 반복 적층된 n형 GaN 반도체층(310) 및 제2 언도프트 GaN층(320)의 표면 일부가 노출되도록 마스크층(400)을 패터닝한다.
이 때, 상기 마스크층(400)은 n형 GaN 반도체층(310) 및 제2 언도프트 GaN층(320)과 식각 선택비를 가진 물질이라면, 어느 것이라도 가능할 수 있다. 상기 마스크층(120)은 화학적 기상증착 또는 물리적 기상증착을 통해 형성된다.
1c를 참조하면, 이 후, 적층된 예비 n형 GaN층 및 언도프트 GaN층을 관통하는 비아홀(10)을 형성한다. 상기 마스크층(400)에 대한 선택적 식각을 통해 규칙적인 피치를 가진 패턴을 형성한다. 패턴의 형성에 의해 상기 교대로 반복 적층된 n형 GaN 반도체층(310) 및 제2 언도프트 GaN층(320)의 표면의 일부 영역은 노출된다.
상기 비아홀(10)의 형성시, 통상의 포토리소그래피 공정 및 식각을 통해 형성될 수 있으나, 유도결합 플라즈마 공정을 사용하는 것이 가장 바람직하다. 유도결합 플라즈마 공정을 사용해서 상기 비아홀(10)을 형성할 시, 식각에 의한 파티클의 발생을 감소시킬 수 있고, 식각면이 부드러운 거칠기를 갖는 장점이 있다.
또한, 유도결합 플라즈마 공정을 사용할 시, BCl3 및 Cl2로 이루어진 군으로부터 선택되는 적어도 하나의 가스를 포함하는 가스 분위기하에서 수행하는 것이 바람직하다.
상기 패턴은 규칙적인 배열을 가지며, 상기 패턴의 폭은 300nm 내지 5000nm로 설정됨이 바람직하다. 또한 상기 패턴의 형상은 원형 또는 사각형을 가질 수 있다. 상기 패턴의 폭이 300nm미만인 경우, 패턴을 통해 형성되는 상기 교대로 반복 적층된 n형 GaN 반도체층(310) 및 제2 언도프트 GaN층(320)가 충분한 높이를 가질 수 없으므로, 효율의 향상을 기대하기 힘들다. 또한, 패턴의 폭이 5000nm를 상회하는 경우, 기판 상에 충분한 수의 패턴을 확보할 수 없는 문제가 발생한다.
도 1d를 참조하면, 상기 마스크 패턴층(400)을 제거한 뒤, 상기 비아홀(10) 내 측면을 측면식각하여 상기 예비 n형 GaN층(310)으로부터 다공성 GaN층(330)을 형성한다.
상기 측면식각은 -OH기를 포함하는 식각용액으로 사용하여 전기화학적 식각할 수 있다.
상기 예비 n형 GaN층(310)의 전기화학적 식각에 있어, 상기 예비 n형 GaN층을 일정 식각전압에서 도핑농도를 증가시켜 식각하는 경우 식각속도가 빨라질 수 있고, 일정 도핑농도에서 식각전압을 증가시켜 식각하는 경우에도 식각속도가 빨라질 수 있다. 상기 전기화학적 식각은 상기 예비 n형 GaN층(310)을 양극으로 구성하고, 백금(Pt)전극을 음극으로 구성하여 두 전극을 연결해 전압을 인가하는 방식으로 수행될 수 있다.
상기 식각 OH기를 포함하는 식각용액은 옥살산(C2H2O4-2H2O), 수산화나트륨(NaOH), 또는 수산화칼륨(KOH)일 수 있다.
또한, 상기 식각 용액의 농도는 0.1M 내지 0.5M인 것이 바람직하다.
상기 식각 용액의 농도가 0.1M 미만일 경우, 다공성 GaN층을 형성하기에 충분한 기공의 밀도 및 기공의 크기를 얻기 어려워진다. 또한, 상기 식각 용액의 농고가 0.5M를 상회할 경우, 기공의 밀도 및 크기가 불균일해질 수 있다.
또한, 상기 전기화학적 식각은 15℃ 내지 60℃의 온도범위에서 수행되는 것이 바람직하다. 상기 온도가 15℃ 미만일 경우, 식각용액의 대류가 원활하지 않아 다공성 GaN층(330)을 형성하기에 충분한 기공의 밀도 및 기공의 크기를 얻기가 어려워진다. 또한, 60℃를 상회할 경우 형성되는 기공의 밀도 및 크기가 불균일해질 수 있다.
이 때, 상기 식각 용액에 포함된 OH기는 예비 n형 GaN층의 Ga의 댕글링 본드(dangling bond)와 결합한다. 이 후, 상기 GaN은 상기 OH기와 연쇄적으로 결합하여 Ga2O3이 생성되고, 생성된 Ga2O3는 생성과 즉시 상기 식각용액에 용해된다. 이에 따라, 기공이 형성되어, 상기 예비 n형 GaN층(310)으로부터 다공성 GaN층(330)이 형성되는 것이다.
이렇게 형성된 다공성 GaN층(330)은 응력 완화 및 하부에서 전파되는 전위결함을 차단할수 있는 효과가 있다. 이에 따라, 상기 실리콘 기판 상에 GaN 박막 성장 시 크랙(crack)의 발생을 억제할 수 있다.
이에, 다공성 GaN을 포함하는 패턴은 특정 파장, 상세하게는 600 내지 800nm의 파장에서 반사도가 증가하는 특성을 나타냄에 따라 DBR(Distributed Bragg reflector) 효과 나타난다.
이렇게 형성된 다공성 GaN을 포함하는 DBR층 패턴은 다공성 GaN의 기공을 통해 응력이 분산되어, 실리콘 기판 상에 발광 구조체를 형성할 시 발생하는 결함밀도를 감소시키고 고온 성장 후 쿨링 시 크렉을 완화 할 수 있는 효과가 있다.
또한, DBR층의 반사효과로 인해 활성층에서 발생하는 광자(photon)을 흡수를 억제하여 광 추출 효율을 향상시킬 수 있는 효과가 있다.
도 1e를 참조하면, 상기 비아홀(10) 내에 언도프트 GaN을 충진한뒤, 상기 다공성 GaN을 포함하는 DBR층 패턴 상에 n형 GaN 반도체층(510), 활성층(520), 및 p형 GaN 반도체층(530)이 순차적으로 적층된 발광 적층체(500)을 형성한다.
이 때, 상기 비아홀(10) 내에 언도프트 GaN을 충진함에 따라, 상기 다공성 GaN을 포함하는 DBR층 패턴 상에 상기 발광 적층체(500)를 형성 시, 구조적 안정성을 도모할 수 있다. 또한, 상기 언도프트 GaN이 실리콘 기판(100)과 발광 적층체(500) 사이에서 격자정합을 향상시키는 버퍼층 역할을 수행할 수 있다.
이 때, 상기 언도프트 GaN은 도 1e에 도시한 바와 같이 비아홀(10)내 및 상기 DBR층 패턴 상에 층 형태로 더 형성될 수 있다.
상기 n형 GaN 반도체층(510)은 n형 도펀트(dophant)가 도핑된 GaN층으로서, 상기 n형 도펀트로는 규소(Si), 저마늄(Ge), 셀레늄(Se), 또는 텔루륨(Te)을 사용할 수 있으나, 바람직하게는, 규소(Si)를 사용할 수 있다.
상기 활성층(520)은 상기 n형 GaN 반도체층(510) 상에 형성될 수 있다. 상기 활성층(520)은 전자 및 정공인 캐리어가 재결합되는 영역으로서, 양자 우물층(well layer)과 장벽층(barrier layer)가 반복적으로 형성된 다중양자우물(multi-quantum well, MQW)구조 또는 단일양자우물 구조를 가질 수 있다. 상기 우물층과 장벽층은 화학식 InxAlyGa1 -x-yN(0≤x<1, 0≤y<1 그리고 0≤x+y<1)로 표현되는 질화물계 반도체층일 수 있으며, InGaN, AlGaN, GaN, 또는 AlInGaN을 포함할 수 있다.
상기 p형 GaN 반도체층(530)은 상기 활성층(520) 상에 형성될 수 있다. 상기 p형 GaN 반도체층(530)은 p형 도펀트가 도핑된 GaN층으로서, 상기 p형 도펀트로는 마그네슘(Mg), 아연(Zn), 또는 베릴륨(Be)를 사용할 수 있다. 상기 n형 GaN 반도체층(510), 활성층(520) 및 상기 p형 GaN 반도체층(530)은 분자선 성장법(Molecular Beam Epitaxy, MBE), 수소화물 기상성장법(Hydride Vapor Phase Epitaxy, HVPE), 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition:MOCVD), 액상에피텍셜법(liquid phase epitaxy) 등의 방법에 의해 형성할 수 있다.
도 1f를 참조하면, 상기 n형 GaN 반도체층(510) 및 상기 p형 GaN 반도체층(530)과 각각 전기적으로 접속되는 n형 전극(620) 및 p형 전극(610)을 형성한다.
상기 n형 전극(620)은 음극일 수 있다. 예컨대 상기 음극은 Cr/Au 또는 Ti/Al/Au를 포함할 수 있다. 또한, 상기 n형 전극(620)의 형성은 하드 마스크를 이용하는 통상의 전극공정에 따른다.
상기 p형 전극(610)은 양극일 수 있다. 상기 양극은 Cr/Au 또는 Ni/Au를 가질 수 있다. 또한, 상기 p형 전극(610)은 식각에 의해 노출된 상기 n형 GaN 반도체층(510)의 평활한 면상에 형성될 수 있고, 하드 마스크를 이용하는 통상의 전극공정에 따라 형성될 수 있다.
이렇게 제조된 발광 다이오드는 실리콘 기판(100), 상기 실리콘 기판 상에 위치하는 제1 언도프트 GaN층(200), 상기 제1 언도프트 GaN층 상에 위치하며, 다공성 GaN을 포함하는 DBR층 패턴, 상기 DBR층 패턴 상에 위치하며, n형 GaN 반도체층(510), 활성층(520), p형 GaN 반도체층(530)이 순차적으로 적층된 발광 적층체(500) 및 상기 n형 GaN 반도체층(510) 및 상기 p형 GaN 반도체층(520)과 각각 전기적으로 접속되는 n형 전극(620) 및 p형 전극(610)을 포함한다.
상기 발광다이오드는 다공성 GaN을 포함하는 DBR층 패턴을 형성함에 따라, 활성층에서 발생하는 광자(photon)의 흡수를 억제하여 발광효율을 향상시킬 수 있다.
또한, 다공성 GaN층을 포함함에 따라 실리콘 기판과 질화물과의 격자상수 차이로 인해 발생하는 크랙 감소시켜, 발광다이오드의 기계적 및 전기적 특성을 향상시킬 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<제조예>
MOCVD성장 장비를 이용하여 실리콘 기판 상에 n-GaN/언도프트-GaN을 교대로 3번 이상 반복적층하였다. 이 후, PECVD 장비를 이용하여 SiO2 박막을 2 μm 증착 후 포토리소그라피 공정으로 줄무늬 패턴을 형성하였다. 패턴된 SiO2 박막을 마스크로 활용하여 상기 반복적층된 n-GaN/언도프트-GaN 층을 BCl가스를 사용하여 ICP공정으로 건식식각을 진행하였다. 이 후, 형성된 비아홀을 통해 상기 적층된 n-GaN/언도프트-GaN 층을 전기화학에칭법으로 식각하여 n-GaN/다공성 GaN 적층 구조를 갖는 DBR 패턴층을 형성하였다. 전기화학에칭법은 인가되는 전압이나 에칭시간에 따라 다공성 GaN의 다공성 밀도를 조절하였다. 다음과 같이 형성된 DBR구조 위 언도프트-GaN를 MOCVD증착장비로 재성장하였고, 이 후 n-GaN, 활성층, 그리고 p-GaN을 순차적으로 재성장 하였다.
<비교예>
실리콘 기판 상에 발광 적층체를 적층하여 발광 다이오드 구조를 형성하였다.
도 2 및 도 3은 본 발명에 따른 제조예의 SEM 이미지이다.
도 2 및 도 3을 참조하면, 언도프트 GaN 상에 언도프트 GaN층 및 다공성 GaN(도 2의 NP GaN)이 교대로 적층되어 DBR층 패턴을 형성함을 알 수 있다.
도 4는 본 발명에 따른 제조예의 잔류 응력 변화를 나타 그래프이다.
도 4를 참조하면, 실리콘 기판 상에 다공성 GaN층(nano porous GaN, NP GaN)을 포함하는 발광 다이오드(그래프 내 1~3)의 경우, 비교예의 일반 GaN층(As-grown GaN)을 포함하는 발광 다이오드와 비교하여, 라만 피크를 나타내는 라만 쉬프트 값이 작아짐을 알 수 있다.
결론적으로, 다공성 GaN층을 삽입할 시 발광 다이오드 내부의 잔류응력을 감소시킴을 알 수 있다. 이에 따라, 실리콘 기판과 질화물과의 격자상수 차이로 인해 발생하는 크랙 감소시켜, 발광다이오드의 기계적 및 전기적 특성을 향상시킬 수 있다.
도 5은 본 발명에 따른 제조예의 파장-반사율 그래프이다.
이 때, 그래프에서 with DBR은 제조예의 파장-반사율 그래프를 나타내며, w/o DBR(without DBR)은 비교예의 파장-반사율 그래프를 나타낸다.
도 5를 참조하면, 다공성 GaN을 포함하는 DBR층 패턴을 포함하는 발광 다이오드의 경우, 600nm 내지 800nm의 파장 영역에서 약 27%의 높은 반사율을 보임을 알 수 있다.
이는 실리콘 기판으로 전파하려는 광자가 상기 DBR층 패턴 구조에 의하여 반사하게 됨을 의미한다.
결론적으로, 본 발명의 발광 다이오드가 실리콘 기판으로의 광자 흡수를 억제시킬 수 있음을 알 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
100 : 실리콘 기판 200 : 제1 언도프트 GaN층
310 : 예비 n형 GaN층 320 : 제2 언도프트 GaN층
330 : 다공성 GaN층 400 : 마스크층
500 : 발광 적층체 510 : n형 GaN 반도체층
520 : 활성층 530 : p형 GaN 반도체층
610 : p형 전극 620 : n형 전극

Claims (11)

  1. 실리콘 기판;
    상기 실리콘 기판 상에 위치하는 제1 언도프트 GaN층;
    상기 제1 언도프트 GaN층 상에 위치하며, 다공성 GaN층 및 제2 언도프트 GaN층이 교대로 반복 적층된 구조를 갖는 DBR층 패턴;
    상기 DBR층 패턴 상에 위치하며, n형 GaN 반도체층, 활성층, 및 p형 GaN 반도체층이 순차적으로 적층된 발광 적층체; 및
    상기 n형 GaN 반도체층 및 상기 p형 GaN 반도체층과 각각 전기적으로 접속되는 n형 전극 및 p형 전극을 포함하는 발광다이오드.
  2. 삭제
  3. 제1항에 있어서,
    상기 DBR층 패턴은 600nm 내지 800nm의 파장 영역에서 피크반사율을 갖는 것을 특징으로 하는 발광다이오드.
  4. 실리콘 기판 상에 제1 언도프트 GaN층을 형성하는 단계;
    상기 제1 언도프트 GaN층 상에, 다공성 GaN층 및 제2 언도프트 GaN층이 교대로 반복 적층된 구조를 갖는 DBR층 패턴을 형성하는 단계;
    상기 DBR층 패턴 상에 n형 GaN 반도체층, 활성층, 및 p형 GaN 반도체층이 순차적으로 적층된 발광적층체를 형성하는 단계; 및
    상기 n형 GaN 반도체층 및 상기 p형 GaN 반도체층과 각각 전기적으로 접속되는 n형 전극 및 p형 전극을 형성하는 단계를 포함하는 발광다이오드의 제조방법.
  5. 제4항에 있어서,
    상기 DBR층 패턴을 형성하는 단계는,
    상기 제1 언도프트 GaN층 상에 예비 n형 GaN층 및 제2 언도프트 GaN층이 교대로 반복 적층하는 하는 단계;
    상기 교대로 반복 적층된 n형 GaN 반도체층 및 제2 언도프트 GaN층의 표면 일부가 노출되도록 마스크층을 패터닝하여 적층된 예비 n형 GaN층 및 제2 언도프트 GaN층을 관통하는 비아홀을 형성하는 단계;
    상기 비아홀 내 측면을 측면식각하여 상기 예비 n형 GaN층으로부터 다공성 GaN층을 형성하는 단계; 및
    상기 비아홀 내에 언도프트 GaN을 충진하여 DRB층 패턴을 형성하는 단계를 포함하는 발광다이오드의 제조방법.
  6. 제5항에 있어서,
    상기 측면식각은 옥살산(C2H2O4-2H2O), 수산화나트륨, 또는 수산화칼륨을 식각용액으로 사용하여 전기화학적 식각하는 것을 특징으로 하는 발광다이오드의 제조방법.
  7. 제6항에 있어서,
    상기 식각용액의 농도는 0.1M 내지 0.5M인 것을 특징으로 하는 발광다이오드의 제조방법.
  8. 제6항에 있어서,
    상기 전기화학적 식각은 15℃ 내지 60℃의 온도범위에서 수행되는 것을 특징으로 하는 발광다이오드의 제조방법.
  9. 제6항에 있어서,
    상기 다공성 GaN층을 형성하는 단계는,
    상기 예비 n형 GaN계 반도체층 일부분의 금속원소가 상기 식각 용액의 수산화기와 결합한 뒤, 상기 식각용액에 용해되어 형성되는 것을 특징으로 하는 발광다이오드의 제조방법.
  10. 제5항에 있어서,
    상기 비아홀을 형성하는 단계는 유도결합 플라즈마 공정을 사용하는 것을 특징으로 하는 발광다이오드의 제조방법.
  11. 제10항에 있어서,
    상기 유도결합 플라즈마 공정은 BCl3 및 Cl2로 이루어진 군으로부터 선택되는 적어도 하나의 가스를 포함하는 가스 분위기하에서 수행되는 것을 특징으로 하는 발광다이오드의 제조방법.
KR1020140010310A 2014-01-28 2014-01-28 Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법 KR101550200B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140010310A KR101550200B1 (ko) 2014-01-28 2014-01-28 Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140010310A KR101550200B1 (ko) 2014-01-28 2014-01-28 Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20150089551A KR20150089551A (ko) 2015-08-05
KR101550200B1 true KR101550200B1 (ko) 2015-09-04

Family

ID=53885970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140010310A KR101550200B1 (ko) 2014-01-28 2014-01-28 Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101550200B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697114A (zh) * 2020-07-29 2020-09-22 东南大学苏州研究院 一种垂直结构led芯片及其制备方法
KR20220167461A (ko) 2021-06-14 2022-12-21 한국광기술원 색간섭 효과 최소화 발광 다이오드 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205969A (ja) 2009-03-04 2010-09-16 Stanley Electric Co Ltd 光半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205969A (ja) 2009-03-04 2010-09-16 Stanley Electric Co Ltd 光半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697114A (zh) * 2020-07-29 2020-09-22 东南大学苏州研究院 一种垂直结构led芯片及其制备方法
CN111697114B (zh) * 2020-07-29 2021-01-12 东南大学苏州研究院 一种垂直结构led芯片及其制备方法
KR20220167461A (ko) 2021-06-14 2022-12-21 한국광기술원 색간섭 효과 최소화 발광 다이오드 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20150089551A (ko) 2015-08-05

Similar Documents

Publication Publication Date Title
EP2403022B1 (en) Manufacturing method of semiconductor light emitting diode
TWI484657B (zh) 發光二極體
JP6025933B2 (ja) 発光ダイオードの製造方法
TWI434433B (zh) 形成發光二極體裝置的方法
US9608163B2 (en) Nano-structure semiconductor light emitting device
US8574939B2 (en) Semiconductor optoelectronics structure with increased light extraction efficiency and fabrication method thereof
KR20170063919A (ko) GaN 수직 마이크로캐비티 표면 방출 레이저(VCSEL)를 위한 방법
KR20080052016A (ko) 전류 확산층을 포함하는 발광소자의 제조방법
KR102416010B1 (ko) 자외선 발광 소자
JP2023014201A (ja) 半導体発光素子およびその製造方法
TW202221938A (zh) Ｌｅｄ及製造方法
EP2985793A1 (en) Semiconductor light emitting element and method for manufacturing same
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
TWI442600B (zh) 光電半導體晶片
TW201622173A (zh) 垂直式紫外線發光裝置及其製造方法
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
KR101550200B1 (ko) Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법
EP3278372B1 (en) Uv light emitting device
CN110838538B (zh) 一种发光二极管元件及其制备方法
KR20100002485A (ko) 나노 로드 또는 나노 홀을 포함하는 투명 전극층을구비하는 발광다이오드 및 그 제조방법
JP2008300802A (ja) 半導体レーザ素子およびその製造方法
KR20050100485A (ko) 마스크 없는 선택적 습식식각을 이용하는 ⅲ-질화물계반도체 발광소자의 제조방법
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
KR20150089548A (ko) 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법
KR101303589B1 (ko) 질화물계 반도체 발광 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 4