CN111697114B - 一种垂直结构led芯片及其制备方法 - Google Patents

一种垂直结构led芯片及其制备方法 Download PDF

Info

Publication number
CN111697114B
CN111697114B CN202010742093.0A CN202010742093A CN111697114B CN 111697114 B CN111697114 B CN 111697114B CN 202010742093 A CN202010742093 A CN 202010742093A CN 111697114 B CN111697114 B CN 111697114B
Authority
CN
China
Prior art keywords
layer
gan layer
reflecting layer
substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010742093.0A
Other languages
English (en)
Other versions
CN111697114A (zh
Inventor
华斌
顾星
倪贤锋
范谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOUTHEAST UNIVERSITY SUZHOU INSTITUTE
Original Assignee
SOUTHEAST UNIVERSITY SUZHOU INSTITUTE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOUTHEAST UNIVERSITY SUZHOU INSTITUTE filed Critical SOUTHEAST UNIVERSITY SUZHOU INSTITUTE
Priority to CN202010742093.0A priority Critical patent/CN111697114B/zh
Publication of CN111697114A publication Critical patent/CN111697114A/zh
Application granted granted Critical
Publication of CN111697114B publication Critical patent/CN111697114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Abstract

本发明公开了一种垂直结构LED芯片及其制备方法，所述芯片包括第一n‑GaN层、图形化反射层、第二反射层、第二n‑GaN层、多量子阱层、p‑GaN层和第二衬底；图形化反射层为间隔排列的凸形结构，图形化反射层为分布式布拉格反射镜。所述制法包括：在第一衬底上形成本征GaN层和第一n‑GaN层；覆盖第一反射层；刻蚀形成图形化反射层；覆盖第二反射层；刻蚀暴露出第一n‑GaN层未覆盖图形化反射层的表面；覆盖第二n‑GaN层、多量子阱层、p‑GaN层；将p‑GaN层与第二衬底键合；剥离第一衬底、本征GaN层，露出第一n‑GaN层。本发明出光效率高，能够有效缓解大电流注入时的电流拥堵效应，电流分布均匀。

Description

一种垂直结构LED芯片及其制备方法
技术领域
本发明涉及半导体光电芯片与制法，具体为一种垂直结构LED芯片及其制备方法。
背景技术
发光二极管(LED)是一种可发光的半导体元件，LED具有体积小，消耗功率低，使用寿命长等优点。如今LED正逐步取代传统光源，高亮度的LED需求也越来越迫切，因为平面结构LED的p型电极和n型电极在同一侧，电流在n-GaN层和p-GaN层中横向流动，所以电流分布不均匀，导致电流拥挤，发热量高。而垂直结构LED的n型电极和p型电极上下分布，所以能够缓解传统平面结构LED的电流分布不均匀的问题。因此，垂直结构LED必然会加速LED应用于普通照明领域的进程，是市场所向，是半导体照明发展的必然趋势。
但是，发明人发现，在现有的垂直结构LED中，有利于增加出光效率的图形化蓝宝石衬底后期被激光剥离，这容易造成最终得到的LED芯片的出光效率低下。现有的垂直结构LED的n型电极和p型电极上下分布，大电流注入时，造成n型电极附近(尤其是电极叉指交叠区域)的电流拥挤效应明显，也影响了出光效率。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明目的是提供一种出光效率高、能够提高发光亮度的垂直结构LED芯片，本发明的另一目的是提供一种能够有效缓解大电流注入时的电流拥堵效应、电流分布均匀的垂直结构LED芯片的制备方法。
技术方案：本发明所述的一种垂直结构LED芯片，自上而下依次包括第一n-GaN层、图形化反射层、第二反射层、第二n-GaN层、多量子阱层、p-GaN层和第二衬底；图形化反射层为在第一n-GaN层表面阵列式或随机间隔排列的凸形结构，第二反射层覆盖在图形化反射层表面，第二n-GaN层的顶面高于第二反射层的顶面。
图形化反射层为分布式布拉格反射镜。第二反射层由SiO2、Si3N4、TiO2或者Ti3O5中的任意两种材料层交替生长形成。第二反射层的生长周期为3个～6个。
凸形结构为锥体、棱台、圆柱或者棱柱。凸形结构为阵列式间隔排列时，周期距离为2μm～5μm；凸形结构为随机间隔排列时，相邻两个凸形结构的距离为0.5μm～3μm。
垂直结构LED芯片还包括n型电极、p型电极，第一n-GaN层与n型电极相连。n型电极为Cr、Al、Ni、Pt、Au、Ti中的两种或多种。优选地，第一n-GaN层进行浓度为1×1018～1×1020cm-3的硅掺杂。第二衬底与p型电极相连。p型电极为Cr、Al、Ni、Pt、Au、Ti、Sn中的两种或多种，p型电极用于实现P型欧姆接触。
上述垂直结构LED芯片的制备方法，包括以下步骤：
S1：在第一衬底上依次形成本征GaN层和第一n-GaN层；
S2：在第一n-GaN层上通过化学气相沉积或物理气相沉积覆盖第一反射层；
S3：刻蚀第一反射层以形成图形化反射层，图形化反射层露出第一n-GaN层的部分表面，图形化反射层能有效提高光取出效率，优化外延层的横向生长方式，减少位错密度，提高外延材料的晶格质量；
S4：在图形化反射层和第一n-GaN层的部分露出表面通过化学气相沉积或物理气相沉积覆盖第二反射层，第二反射层可以将各个方向的入射光都高效地反射出去，从而提高光的取出效率，更有效地提高LED的发光效率和发光亮度；
S5：刻蚀第二反射层以暴露出第一n-GaN层未覆盖图形化反射层的表面；
S6：采用MOCVD或MBE生长工艺，在第一n-GaN层未覆盖图形化反射层的表面和第二反射层的表面覆盖高晶体质量的第二n-GaN层；
S7：在第二n-GaN层上依次覆盖多量子阱层、p-GaN层；
S8：将p-GaN层与第二衬底键合，第二衬底为导电性好并且具有高热导率的衬底；
S9：剥离第一衬底，去除本征GaN层，露出第一n-GaN层；
S10：在第二衬底上覆盖p型电极；
S11：在第一n-GaN层上形成n型电极。
其中，第一衬底为蓝宝石衬底、SiC衬底或硅衬底。所制得的垂直结构LED芯片可以倒置使用。
第一反射层的生长周期为6～10个。第一反射层为分布式布拉格反射镜，由SiO2、Si3N4、TiO2或者Ti3O5中的任意两种材料层交替生长形成。优选地，p-GaN层进行浓度为1×1018cm-3～5×1019cm-3的镁掺杂。
制备原理：第二n-GaN层的晶体生长至第二反射层顶端时会横向生长，并逐渐将第二反射层覆盖，在露出的第一n-GaN层的表面上生长的晶粒具有相同的取向，提高了第二n-GaN层晶粒取向的一致性，优化第二n-GaN层的横向生长，提高了第二n-GaN层122的生长速度，从而提高外延材料的晶格质量。同时，由图形化反射层131和第二反射层构成的双重反射结构依旧是凸形的结构，增加了第二n-GaN层的表面积，进而增加出光面积，从而进一步有效提高光取出效率，大大的提高了LED的出光效率，从而提高LED的外量子效率。图形化反射层和第二反射层构成的双重反射结构能够有效阻挡上下两个电极间的电流垂直注入，增加了电流扩展，缓解电流拥堵效应，使得电流分布均匀，从而使得垂直结构LED芯片发光更加均匀。
有益效果：本发明和现有技术相比，具有如下显著性特点：
1、出光效率高，能够提高发光亮度，能够有效缓解大电流注入时的电流拥堵效应，电流分布均匀；
2、由图形化反射层和第二反射层构成的双重反射结构可以将多量子阱层射出的光高效率地反射到出光的上表面，并且厚度均匀的第二反射层使得从各个方向入射的光都可以高效地反射出去，从而大大的提高了LED的出光效率，从而提高LED的外量子效率；
3、由图形化反射层和第二反射层构成的双重反射结构能够有效缓解大电流注入时的电流拥堵效应，使得电流分布均匀，从而提高垂直结构LED芯片发光亮度；
4、能够充分地利用有源区，降低电压，提升亮度，有效地散热以及降低外延结构的压应力。
附图说明
图1是本发明的制备流程图；
图2是本发明S1所得芯片的结构示意图；
图3是本发明S2所得芯片的结构示意图；
图4是本发明S3所得芯片的结构示意图；
图5是本发明S4所得芯片的结构示意图；
图6是本发明S5所得芯片的结构示意图；
图7是本发明S6所得芯片的结构示意图；
图8是本发明S7所得芯片的结构示意图；
图9是本发明S8所得芯片的结构示意图；
图10是本发明S9所得芯片的结构示意图；
图11是本发明S10所得芯片的结构示意图；
图12是本发明S11所得芯片的结构示意图。
具体实施方式
以说明书附图所示的方向为上、下、左、右。以下各实施例中所使用原料均为直接购买使用。
垂直结构LED芯片的制备方法如图1，包括：
S1：提供第一衬底1，在第一衬底1上依次形成本征GaN层2和第一n-GaN层3；
S2：形成第一反射层4，第一反射层4覆盖第一n-GaN层3；
S3：刻蚀第一反射层4，以形成图形化反射层5，其中，图形化反射层5露出第一n-GaN层3的部分表面；
S4：形成第二反射层6，第二反射层6覆盖图形化反射层5和第一n-GaN层3的部分表面；
S5：刻蚀第二反射层6，以暴露出第一n-GaN层3的部分表面；
S6：形成第二n-GaN层7，第二n-GaN层7覆盖第二反射层6和第一n-GaN层3的部分表面；
S7：形成覆盖第二n-GaN层7的多量子阱层8，形成覆盖多量子阱层8的p-GaN层9；
S8：提供第二衬底10，并将第二衬底10与p-GaN层9键合；
S9：剥离第一衬底1，并去除本征GaN层2，以露出第一n-GaN层3的表面。
具体来说，首先，如图2，提供第一衬底1，第一衬底1上依次形成有本征GaN层2和第一n-GaN层3。第一衬底1为蓝宝石衬底、SiC衬底或者硅衬底。本征GaN层2和第一n-GaN层3都可以采用MOCVD或MBE等生长工艺形成。本征GaN层2的厚度为10nm～2000nm，第一n-GaN层3的厚度为10nm～1000nm。第一n-GaN层3可进行硅掺杂，优选地，第一n-GaN层3的硅掺杂浓度为1×1018～1×1020cm-3。
如图3，形成第一反射层4，第一反射层4覆盖第一n-GaN层3。第一反射层4为DBR(分布式布拉格反射镜)，第一反射层4由SiO2、Si3N4、TiO2或者Ti3O5中的任意两种折射率不同的材料层交替生长形成，其生长工艺可以采用化学气相沉积工艺(CVD)或者物理气相沉积工艺(PVD)。根据计算DBR厚度的公式d＝λ/4n可知，可以根据实际需要的发光波长范围设置第一反射层4的生长周期。选定第一反射层4的厚度小于2μm，第一反射层4的生长周期为6个～10个。
如图4，刻蚀第一反射层4以形成图形化反射层5，其中，图形化反射层5露出第一n-GaN层3的部分上表面。形成图形化反射层5的具体步骤为：首先在第一反射层4上旋涂一层光刻胶作为掩膜，然后通过光刻和刻蚀得到图形化反射层5，最后灰化去除剩余的光刻胶掩膜。图形化反射层5包括：阵列式排布的多个凸形结构或者随机分布的多个凸形结构，凸形结构为圆台，则凸形结构的剖面对应地为矩形。圆台凸形结构可以替换为锥体、棱台、圆柱或者棱柱，剖面对应地可以替换为三角形、梯形或者矩形。阵列式排布的凸形结构的周期距离为2μm～5μm，阵列式排布的相邻的凸形结构之间的间隔0.5μm～3μm，周期距离是相邻的凸形结构的轴心之间的间距。若凸形结构随机分布，随机分布的相邻的凸形结构之间的间隔为0.5μm～3μm。
如图5，形成第二反射层6，第二反射层6覆盖图形化反射层5和第一n-GaN层3的部分表面，便于后续连接第二n-GaN层7。第二反射层6是分布式布拉格反射镜(BBR)，由SiO2、Si3N4、TiO2或者Ti3O5中的任意两种折射率不同的材料层交替生长形成，其生长工艺可以采用化学气相沉积工艺(CVD)或者物理气相沉积工艺(PVD)。第二反射层6的厚度小于1.5μm，生长周期为3～6个。第二反射层6均匀覆盖凸形结构的顶部和侧壁，可以将各个方向(法向以及侧向，尤其是侧向)的入射光都高效地反射出去，从而提高光的取出效率，更有效地提高LED的发光效率和发光亮度。
如图6，刻蚀第二反射层6以暴露出第一n-GaN层3的部分表面(未覆盖图形化反射层5的表面)。刻蚀第二反射层6的具体步骤为：首先在第二反射层6上旋涂一层光刻胶作为掩膜，然后通过光刻和刻蚀暴露出第一n-GaN层3的部分表面，最后灰化去除剩余的光刻胶掩膜。露出第一n-GaN层3的表面是为了后续生长高晶体质量的第二n-GaN层7。
如图7，形成第二n-GaN层7，第二n-GaN层7覆盖第二反射层6和第一n-GaN层3未覆盖图形化反射层5的表面。第二n-GaN层7采用MOCVD或MBE生长工艺形成，。第二n-GaN层7可进行硅掺杂，优选地，第二n-GaN层7的硅掺杂浓度为1×1018～1×1020cm-3。第二n-GaN层7的厚度高过第二反射层6的顶端，第二n-GaN层7为1μm～5μm。当第二n-GaN层7的晶体生长至第二反射层6顶端时会横向生长，并逐渐将第二反射层6覆盖，在露出的第一n-GaN层3的表面上生长的晶粒具有相同的取向，提高了第二n-GaN层7晶粒取向的一致性，优化第二n-GaN层7的横向生长，提高了第二n-GaN层7的生长速度，从而提高外延材料的晶格质量。同时，由图形化反射层5和第二反射层6构成的双重反射结构依旧是凸形的结构，增加了第二n-GaN层7的表面积，进而增加出光面积，从而进一步有效提高光取出效率。
如图8，形成覆盖第二n-GaN层7的多量子阱层8以及覆盖多量子阱层8的p-GaN层9。多量子阱层8为发光层，包括交替堆叠的多个周期的InGaN层/GaN层，选择在700～850℃温度、氮气气氛下生长的多量子阱层8。p-GaN层9可进行镁掺杂，优选地，镁掺杂浓度为1×1018～5×1019cm-3。由于多量子阱层8发出的光是向上下两个表面出射的，因此由图形化反射层5和第二反射层6构成的双重反射结构可以将多量子阱层8将向上入射的光高效率地反射到出光的上表面，并且厚度均匀的第二反射层6使得从各个方向入射的光都可以高效地反射出去，从而大大的提高了LED的出光效率，从而提高LED的外量子效率。由图形化反射层5和第二反射层6构成的双重反射结构页能够有效阻挡上下两个电极间的电流垂直注入，增加电流扩展，缓解电流拥堵效应，使得电流分布均匀，从而使得垂直结构LED芯片发光更加均匀，从而提高垂直结构LED芯片发光亮度。
如图9，提供第二衬底10，并将其与p-GaN层9键合。第二衬底10为导电衬底，需要是导电性好并且具有高热导率的衬底，例如导电型硅衬底或者金属衬底、金属合金衬底，使得后续形成的p型电极11可以与p-GaN层9电性连接。
如图10，采用激光剥离工艺或湿化学工艺剥离第一衬底1，并通过干法刻蚀、湿法刻蚀或者湿法清洗去除本征GaN层2以露出第一n-GaN层3的下表面。
如图11，形成用于实现P型欧姆接触的p型电极11，p型电极11覆盖第二衬底10。p型电极170为Cr、Al、Ni、Pt、Au、Ti、Sn中的两种或者多种金属元素组合的合金。
如图12，形成用于实现n型欧姆接触的n型电极12，n型电极12位于第一n-GaN层3的表面。n型电极12可以为Cr、Al、Ni、Pt、Au、Ti中的两种或者多种金属元素组合的合金。垂直结构LED芯片可以倒置使用，最终从第一n-GaN层3的表面出光。所制得的垂直结构LED芯片自上而下依次为：n型电极12、第一n-GaN层3、图形化反射层5、第二反射层6、第二n-GaN层7、多量子阱层8、p-GaN层9、第二衬底10和p型电极11。不仅不需要刻蚀p-GaN层9、多量子阱层8(有源层)形成台阶，在第一n-GaN层3上放置n型电极12，还可以充分地利用有源区，降低电压，提升亮度，有效地散热以及降低外延结构的压应力。

Claims (10)

1.一种垂直结构LED芯片，其特征在于：自上而下依次包括第一n-GaN层(3)、图形化反射层(5)、第二反射层(6)、第二n-GaN层(7)、多量子阱层(8)、p-GaN层(9)和第二衬底(10)；所述图形化反射层(5)为在第一n-GaN层(3)表面间隔排列的凸形结构，所述第二反射层(6)覆盖在图形化反射层(5)表面，所述第二n-GaN层(7)的底面低于第二反射层(6)的底面。
2.根据权利要求1所述的一种垂直结构LED芯片，其特征在于：所述第二反射层(6)由SiO2、Si3N4、TiO2或者Ti3O5中的任意两种材料层交替生长形成。
3.根据权利要求2所述的一种垂直结构LED芯片，其特征在于：所述第二反射层(6)的生长周期为3个～6个。
4.根据权利要求1所述的一种垂直结构LED芯片，其特征在于：所述凸形结构为锥体、棱台、圆柱或者棱柱。
5.根据权利要求4所述的一种垂直结构LED芯片，其特征在于：所述凸形结构为阵列式间隔排列时，周期距离为2μm～5μm；所述凸形结构为随机间隔排列时，相邻两个凸形结构的距离为0.5μm～3μm。
6.根据权利要求1所述的一种垂直结构LED芯片，其特征在于：还包括n型电极(12)，所述第一n-GaN层(3)与n型电极(12)相连。
7.根据权利要求1所述的一种垂直结构LED芯片，其特征在于：还包括p型电极(11)，所述第二衬底(10)与p型电极(11)相连。
8.根据权利要求1～7任一所述的一种垂直结构LED芯片的制备方法，其特征在于包括以下步骤：
S1：在第一衬底(1)上依次形成本征GaN层(2)和第一n-GaN层(3)；
S2：在第一n-GaN层(3)上覆盖第一反射层(4)；
S3：刻蚀第一反射层(4)以形成图形化反射层(5)，图形化反射层(5)露出第一n-GaN层(3)的部分表面；
S4：在图形化反射层(5)和第一n-GaN层(3)的部分露出表面覆盖第二反射层(6)；
S5：刻蚀第二反射层(6)以暴露出第一n-GaN层(3)未覆盖图形化反射层(5)的表面；
S6：在第一n-GaN层(3)未覆盖图形化反射层(5)的表面和第二反射层(6)的表面覆盖第二n-GaN层(7)；
S7：在第二n-GaN层(7)上依次覆盖多量子阱层(8)、p-GaN层(9)；
S8：将p-GaN层(9)与第二衬底(10)键合；
S9：剥离第一衬底(1)，去除本征GaN层(2)，露出第一n-GaN层(3)。
9.根据权利要求8所述的一种垂直结构LED芯片的制备方法，其特征在于：所述第一衬底(1)为蓝宝石衬底、SiC衬底或硅衬底。
10.根据权利要求8所述的一种垂直结构LED芯片的制备方法，其特征在于：所述第一反射层(4)的生长周期为6～10个。
CN202010742093.0A 2020-07-29 2020-07-29 一种垂直结构led芯片及其制备方法 Active CN111697114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010742093.0A CN111697114B (zh) 2020-07-29 2020-07-29 一种垂直结构led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010742093.0A CN111697114B (zh) 2020-07-29 2020-07-29 一种垂直结构led芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN111697114A CN111697114A (zh) 2020-09-22
CN111697114B true CN111697114B (zh) 2021-01-12

Family

ID=72486882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010742093.0A Active CN111697114B (zh) 2020-07-29 2020-07-29 一种垂直结构led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN111697114B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114093997B (zh) * 2021-09-23 2023-06-09 华灿光电（浙江）有限公司 大张角发光二极管芯片及其制造方法
CN114664983B (zh) * 2022-03-22 2023-03-21 西湖大学 一种基于Micro LED的显示装置的制作方法以及显示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314855A (ja) * 1993-04-30 1994-11-08 Fujitsu Ltd 半導体発光素子とその製造方法
JP2004241462A (ja) * 2003-02-04 2004-08-26 Hitachi Cable Ltd 発光素子及び発光素子用エピタキシャルウエハ
CN101740677A (zh) * 2008-11-20 2010-06-16 深圳世纪晶源华芯有限公司 图形化衬底的GaN基LED外延片及该外延片的制备方法
CN101796661A (zh) * 2007-09-06 2010-08-04 Lg伊诺特有限公司 半导体发光器件及其制造方法
CN101859860A (zh) * 2010-05-04 2010-10-13 厦门市三安光电科技有限公司 具有双反射层的铝镓铟磷系发光二极管及其制备方法
CN102315342A (zh) * 2011-09-02 2012-01-11 华灿光电股份有限公司 一种新型GaN基LED外延片及其制备方法
CN102709421A (zh) * 2012-06-21 2012-10-03 安徽三安光电有限公司 一种具有双反射层的氮化镓基发光二极管
CN103078023A (zh) * 2013-01-31 2013-05-01 武汉迪源光电科技有限公司 一种双反射发光二极管
CN204088355U (zh) * 2014-10-11 2015-01-07 厦门市三安光电科技有限公司 一种发光二极管结构
KR101550200B1 (ko) * 2014-01-28 2015-09-04 광주과학기술원 Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법
CN105047774A (zh) * 2015-07-06 2015-11-11 天津宝坻紫荆科技有限公司 一种复合反射层及半导体发光器件
CN105264678A (zh) * 2013-06-04 2016-01-20 克利公司 发光二极管介质镜
CN106159051A (zh) * 2015-04-22 2016-11-23 中国科学院微电子研究所 新型图形化衬底结构及器件
CN108369977A (zh) * 2015-10-01 2018-08-03 克利公司 低光学损失倒装芯片固态照明设备
CN209183567U (zh) * 2018-12-05 2019-07-30 湖北深紫科技有限公司 具有双层布拉格反射层的深紫外led外延结构及器件
CN111244238A (zh) * 2020-03-26 2020-06-05 湘能华磊光电股份有限公司 一种高亮度半导体发光二极管芯片及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721147B1 (ko) * 2005-11-23 2007-05-22 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314855A (ja) * 1993-04-30 1994-11-08 Fujitsu Ltd 半導体発光素子とその製造方法
JP2004241462A (ja) * 2003-02-04 2004-08-26 Hitachi Cable Ltd 発光素子及び発光素子用エピタキシャルウエハ
CN101796661A (zh) * 2007-09-06 2010-08-04 Lg伊诺特有限公司 半导体发光器件及其制造方法
CN101740677A (zh) * 2008-11-20 2010-06-16 深圳世纪晶源华芯有限公司 图形化衬底的GaN基LED外延片及该外延片的制备方法
CN101859860A (zh) * 2010-05-04 2010-10-13 厦门市三安光电科技有限公司 具有双反射层的铝镓铟磷系发光二极管及其制备方法
CN102315342A (zh) * 2011-09-02 2012-01-11 华灿光电股份有限公司 一种新型GaN基LED外延片及其制备方法
CN102709421A (zh) * 2012-06-21 2012-10-03 安徽三安光电有限公司 一种具有双反射层的氮化镓基发光二极管
CN103078023A (zh) * 2013-01-31 2013-05-01 武汉迪源光电科技有限公司 一种双反射发光二极管
CN105264678A (zh) * 2013-06-04 2016-01-20 克利公司 发光二极管介质镜
KR101550200B1 (ko) * 2014-01-28 2015-09-04 광주과학기술원 Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법
CN204088355U (zh) * 2014-10-11 2015-01-07 厦门市三安光电科技有限公司 一种发光二极管结构
CN106159051A (zh) * 2015-04-22 2016-11-23 中国科学院微电子研究所 新型图形化衬底结构及器件
CN105047774A (zh) * 2015-07-06 2015-11-11 天津宝坻紫荆科技有限公司 一种复合反射层及半导体发光器件
CN108369977A (zh) * 2015-10-01 2018-08-03 克利公司 低光学损失倒装芯片固态照明设备
CN209183567U (zh) * 2018-12-05 2019-07-30 湖北深紫科技有限公司 具有双层布拉格反射层的深紫外led外延结构及器件
CN111244238A (zh) * 2020-03-26 2020-06-05 湘能华磊光电股份有限公司 一种高亮度半导体发光二极管芯片及其制作方法

Also Published As

Publication number Publication date
CN111697114A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
KR100816841B1 (ko) 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100638732B1 (ko) 수직구조 질화물 반도체 발광소자의 제조방법
US8395167B2 (en) External light efficiency of light emitting diodes
US7821021B2 (en) Diode having vertical structure and method of manufacturing the same
TWI487133B (zh) 經粗化之高折射率索引層／用在高光提取之發光二極體
US8581295B2 (en) Semiconductor light-emitting diode
US8410506B2 (en) High efficiency light emitting diode
CN111697114B (zh) 一种垂直结构led芯片及其制备方法
KR100999756B1 (ko) 발광소자 및 그 제조방법
KR100999713B1 (ko) 발광소자 및 그 제조방법
KR100982988B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR100930187B1 (ko) 수직구조 반도체 발광소자 제조방법
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
US9306120B2 (en) High efficiency light emitting diode
KR20110043282A (ko) 발광소자 및 그 제조방법
JP2012080104A (ja) 半導体発光素子及びその製造方法
WO2011143919A1 (zh) 发光二极管及其制造方法
JP5165668B2 (ja) 半導体発光素子及びその製造方法
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
JP5630276B2 (ja) 半導体発光素子、半導体発光装置
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
JP2006295057A (ja) 半導体発光素子およびその製法
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
KR101340322B1 (ko) 수평형 파워 led 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant