KR101072200B1 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101072200B1
KR101072200B1 KR1020090022055A KR20090022055A KR101072200B1 KR 101072200 B1 KR101072200 B1 KR 101072200B1 KR 1020090022055 A KR1020090022055 A KR 1020090022055A KR 20090022055 A KR20090022055 A KR 20090022055A KR 101072200 B1 KR101072200 B1 KR 101072200B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
conductive semiconductor
conductive
emitting structure
Prior art date
Application number
KR1020090022055A
Other languages
English (en)
Other versions
KR20100103962A (ko
Inventor
송현돈
조현경
김형구
홍창희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090022055A priority Critical patent/KR101072200B1/ko
Priority to EP10156535.6A priority patent/EP2230699B1/en
Priority to CN201310054991.7A priority patent/CN103199167B/zh
Priority to US12/724,791 priority patent/US8344401B2/en
Priority to CN2010101344427A priority patent/CN101840983B/zh
Publication of KR20100103962A publication Critical patent/KR20100103962A/ko
Application granted granted Critical
Publication of KR101072200B1 publication Critical patent/KR101072200B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2113/00—Combination of light sources
    • F21Y2113/10—Combination of light sources of different colours
    • F21Y2113/13—Combination of light sources of different colours comprising an assembly of point-like light sources
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

실시예는 발광소자 및 그 제조방법에 관한 것이다.
실시예에 따른 발광소자는 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물 상에 제1 전극;을 포함하며, 상기 발광구조물의 일부는 일정한 경사를 포함할 수 있다.
발광소자, 광추출

Description

발광소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
실시예는 발광소자 및 그 제조방법에 관한 것이다.
질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, GaN와 같은 질화물 반도체를 이용한 청색, 녹색, UV 발광소자(LIGHT EMITTING DEVICE: LED)는 상용화되어 널리 사용되고 있다.
종래기술에 의하면 양질의 GaN 에피층을 성장함에 있어 GaN 기판이외에 실리콘(silicon), 사파이어(sapphire)와 실리콘카바이드(SiC) 등의 다른 물질로 구성된 이종기판을 사용하고 있다. 이러한 이종 기판위에 GaN 계열의 물질을 성장함에 있어서 열팽창계수와 결정격자 계수의 부정합등으로 인하여 TD(threading dislocations) 등과 같은 많은 결함이 성장되어지는 박막내에 포함되어지게 된다.
또한, 종래기술에 의하면 LED 칩간의 분리를 위해 건식식각(dry etching) 혹은 습식식각(wet etching) 방식의 아이솔레이션(isolation) 공정을 한다. 그런데, 아이솔레이션을 위한 식각동안 LED에 플라즈마(plasma) 혹은 케미칼(chemical)에 의한 대미지(damage)를 입어 칩의 신뢰성을 저하시킬수 있다.
실시예는 결정결함이 낮은 발광소자 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 칩의 광추출에 효과가 큰 발광소자 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 칩간의 영역분리를 위한 아이솔레이션(isolation) 공정수를 줄이고, 광추출이 증대된 수직형 발광소자 및 그 제조방법을 제공하고자 한다.
실시예에 따른 발광소자는 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물 상에 제1 전극;을 포함하며, 상기 발광구조물의 일부는 일정한 경사를 포함할 수 있다. 예를 들어, 실시예에 따른 발광소자는 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물 상에 제1 전극; 상기 제2 도전형 반도체층 하측에 제2 전극; 상기 제2 전극 하측에 제2 기판;을 포함하며, 상기 발광구조물 중 상기 활성층의 측면은 상기 제2 기판에 대해 수직이며, 상기 발광구조물 중 다른 일부는 상기 제2 기판에 대해 수직이지 않은 일정한 경사를 포함할 수 있다.
또한, 실시예에 따른 발광소자의 제조방법은 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 및 상기 발광구조물의 일부를 제거하여 상기 발광구조물에 일정한 경사를 가지도록 하는 단계;를 포함한다.
실시예에 따른 발광소자 및 그 제조방법에 의하면, 선택영역 성장방법을 활용하여 결정결함이 낮은 GaN 계열물질을 LED 구조로 성장하여 내부 발광효율(internal efficiency)이 높고 고신뢰성을 가지며 전류 스프레딩(current spreading)이 잘 될 수 있다.
또한, 실시예는 측면의 경사(slope)조절을 통해 얻어진 칩 형태에 의해 활성층에서 발생되는 포톤의 경로를 줄여 칩의 광추출에 효과가 크다.
또한, 실시예는 선택성장을 통해 양질의 반도체층을 얻음과 동시에 수직형 소자 제작시 칩간의 영역분리를 위한 아이솔레이션(isolation) 공정수를 줄이고, 광추출이 증대될 수 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(제1 실시예)
도 1은 제1 실시예에 따른 발광소자의 단면도이다.
실시예에 따른 발광소자는 제2 도전형 반도체층(140), 상기 제2 도전형 반도체층(140) 상에 활성층(130), 상기 활성층(130) 상에 제1 도전형 반도체층(120)을 포함하는 발광구조물; 상기 발광구조물 상에 제1 전극(125)을 포함하고, 상기 발광 구조물은 일정한 경사를 포함할 수 있다. 도 1에서 미설명된 도면부호는 이하 제조방법에서 설명한다.
실시예에 따른 발광소자 및 그 제조방법에 의하면, 선택영역 성장방법을 활용하여 결정결함이 낮은 GaN 계열물질을 LED 구조로 성장하여 내부 발광효율(internal efficiency)이 높고 고신뢰성을 가지며 전류 스프레딩(current spreading)이 잘 될 수 있다.
또한, 실시예는 측면의 경사(slope)조절을 통해 얻어진 칩 형태에 의해 활성층에서 발생되는 포톤의 경로를 줄여 칩의 광추출에 효과가 크다.
또한, 실시예는 선택성장을 통해 양질의 반도체층을 얻음과 동시에 수직형 소자 제작시 칩간의 영역분리를 위한 아이솔레이션(isolation) 공정수를 줄이고, 광추출이 증대될 수 있다.
이하, 도 2 내지 도 6을 참조하여 제1 실시예에 따른 발광소자의 제조방법을 설명한다.
먼저, 도 2와 같이 제1 기판(100)이 준비된다. 상기 제1 기판(100)은 사파이어(Al2O3) 단결정 기판, Si 기판, SiC 기판 등 반도체층과 이종물질의 기판일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(100)에 대해 습식세척을 실시하여 표면의 불순물을 제거할 수 있다.
다음으로, 상기 제1 기판(100) 상에 비도전형 반도체층(110)을 형성할 수 있다. 예를 들어, 상기 제1 기판(100)상에 undoped-GaN층을 형성할 수 있으나 이에 한정되는 것은 아니다. 상기 비도전형 반도체층(110)을 형성함으로써 이후 형성되 는 제1 도전형 반도체층(120)을 성장성을 향상시키고, 결정결함이 상측으로 확장되는 것을 막을 수 있다.
다음으로, 상기 비도전형 반도체층(110) 상에 일부 영역(M)을 노출하는 제1 패턴(210)을 형성한다. 상기 제1 패턴(210)은 칩간의 경계 영역에 잔존할 수 있다. 예를 들어, 상기 제1 패턴(210)은 SiO2 등과 같은 산화막 또는 질화막 등일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, PECVD로 SiO2를 증착하고 패터닝에 의해 일부 영역을 노출하는 제1 패턴(210)을 형성할 수 있다.
제1 실시예에서 비도전형 반도체층(110)은 이후 형성되는 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140)과는 결정 방향이 다를 수 있다. 이에 따라 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140)는 수직패턴으로 식각될 수 있고, 비도전형 반도체층(110)은 일정한 경사를 유지하면서 식각될 수 있다.
다음으로, 도 3과 같이 상기 노출된 비도전형 반도체층(110) 상에 제1 도전형 반도체층(120)을 형성한다. 상기 제1 도전형 반도체층(120)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(120)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
이때, 제1 도전형 반도체층(120)은 시드(seed) 영역으로부터 제1 패턴(210)쪽으로 측면성장할 수 있다. 제1 패턴(210) 상의 제1 도전형 반도체층(120)은 전위를 거의 포함하지 않는 고품위의 결정성을 가지게 된다.
즉, 실시예에 따른 발광소자 및 그 제조방법에 의하면, 선택영역 성장방법을 활용하여 결정결함이 낮은 GaN 계열물질을 LED 구조로 성장하여 내부 발광효율(internal efficiency)이 높고 고신뢰성을 가지며 전류 스프레딩(current spreading)이 잘 될 수 있는 장점이 있다.
실시예는 선택성장을 통해 결정결함이 낮은 반도체층을 얻음과 동시에 수직형 소자 제작시 칩간의 영역분리를 위한 아이솔레이션(isolation) 공정수를 줄이고, 광추출이 증대될 수 있다.
다음으로, 상기 제1 도전형 반도체층(120) 상에 활성층(130)을 형성한다. 활성층(130)은 에너지 밴드가 서로 다른 질화물 반도체 박막층을 교대로 한 번 혹은 여러 번 적층하여 이루어지는 양자우물구조를 가질 수 있다. 예를 들어, 상기 활성층(130)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
이때, 상기 활성층(130)은 상기 제1 도전형 반도체층(120) 상면에 형성될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(120)의 측면에 소정의 마스크 패턴(미도시)으로 형성하고, 상기 제1 도전형 반도체층(120) 상면에 활성층(130)을 형성할 수 있다.
다음으로, 도 4와 같이 상기 활성층(130)과 상기 제1 도전형 반도체층(120) 상에 제2 도전형 반도체층(140)을 형성한다. 예를 들어, 상기 제2 도전형 반도체층(140)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
이때, 상기 제2 도전형 반도체층(140)은 상기 활성층(130)과 상기 제1 도전형 반도체층(120)의 측면을 감싸도록 형성될 수 있다.
다음으로, 도 5와 같이 상기 제2 도전형 반도체층(140), 상기 활성층(130), 상기 제1 도전형 반도체층(120)의 측면을 건식식각 또는 습식식각할 수 있다.
상기 제2 도전형 반도체층(140), 상기 활성층(130), 상기 제1 도전형 반도체층(120)의 측면을 식각하는 단계에서, 상기 제1 패턴(210)이 제거되면서 상기 비도전형 반도체층(110)은 일정한 경사(slope)를 유지하면서 식각될 수 있다.
제1 실시예에 의하면 성장된 발광소자의 반도체층(120, 130, 140)의 측면 경사(slope) 조절을 위해 식각을 하게 되면 식각용액에 노출된 제1 패턴(210)은 제거되면서 비도전형 반도체층(110)인 undoped GaN부분은 일정한 경사(slope)를 유지하며 식각된다. 예를 들어, 상기 비도전형 반도체층(110)은 약 55°의 각도를 가질 수 있으나 이에 한정되는 것은 아니다.
또한, 제1 실시예는 에칭용액에 노출된 제1 패턴(210)이 제거되면서 성장된 undoped GaN의 측면 일부분이 일정한 경사(slope)를 유지하며 에칭될 수 있다. 즉, 실시예에 의하면 선택적 성장시 측면에 여러가지 성장면의 모드가 발생이 되는데, 그 성장면중 일부가 화학에칭용액에 반응하여 일정한 경사(slope)를 가진 면이 관찰된다. 예를 들어, 제2 도전형 반도체층(140), 상기 활성층(130), 상기 제1 도전형 반도체층(120)는 수직 프로파일을 가지도록 식각되고, 상기 비도전형 반도체층(110)인 undoped GaN부분은 일정한 경사(slope)를 유지하며 식각될 수 있다.
제1 실시예에서 상기 에칭용액으로 KOH 에칭용액을 이용할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 6과 같이 상기 제2 도전형 반도체층(140) 상에 제2 전극(150)을 형성한다. 예를 들어, 상기 제2 전극(150)은 p형 오믹층일 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금등을 다중으로 적층하여 형성할 수 있으나 이에 한정되는 것은 아니다. 상기 제2 전극(150)은 반사층이거나 투명층일 수 있다. 예를 들어, 상기 제2 전극(150)이 반사층인 경우 Al(알루미늄), Ag(은), 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다.
또한, 상기 제2 전극(150)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하며, 이러한 재료에 한정되는 않는다.
다음으로, 상기 제2 전극(150) 상에 제2 기판(160)을 형성시켜 이후 공정에서 제1 기판(100)을 제거하는 공정 등을 효율적으로 진행할 수 있다. 만약, 상기 제1 도전형 반도체층(120)이 70㎛ 이상으로 충분히 두꺼운 경우에는 제2 기판(160)을 형성하는 공정은 생략될 수 있다.
상기 제2 기판(160)은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 제2 기판(160)은 구리(Cu), 구리합금(Cu Alloy) 또는 SiGe 등일 수 있다. 상기 제2 기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.
다음으로, 상기 제1 기판(100)을 제거한다. 상기 제1 기판(100)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판(100)을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(100)은 물리적으로 갈아냄으로써 제거할 수도 있다. 상기 제1 기판(100)의 제거는 비도전형 반도체층(110)을 노출시킨다. 상기 노출된 비도전형 반도체층(110)은 제1 기판(100) 제거시 발생되는 표면 결함층을 갖을 수 있다. 이러한 표면 결함층은 습식 혹은 건식 식각 방법으로 제거할 수 있다.
다음으로, 상기 비도전형 반도체층(110)의 일부를 제거하고 상기 제1 도전형 반도체층(120) 상에 제1 전극(125)을 형성한다. 상기 비도전형 반도체층(110) 상면은 건식식각 또는 습식식각에 의해 제1 전극(125)을 제외한 영역에 표면요철을 형성할 수 있다.
실시예에 따른 발광소자 및 그 제조방법에 의하면, 선택영역 성장방법을 활용하여 결정결함이 낮은 GaN 계열물질을 LED 구조로 성장하여 내부 발광효 율(internal efficiency)이 높고 고신뢰성을 가지며 전류 스프레딩(current spreading)이 잘 될 수 있다.
또한, 실시예는 측면의 경사(slope)조절을 통해 얻어진 칩 형태에 의해 활성층에서 발생되는 포톤의 경로를 줄여 칩의 광추출에 효과가 크다.
또한, 실시예는 선택성장을 통해 결정결함이 낮은 반도체층을 얻음과 동시에 수직형 소자 제작시 칩간의 영역분리를 위한 아이솔레이션(isolation) 공정수를 줄이고, 광추출이 증대될 수 있다.
(제2 실시예)
도 11은 제2 실시예에 따른 발광소자의 단면도이며, 도 7 내지 도 11은 제2 실시예에 따른 발광소자의 제조방법의 공정단면도이다.
제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있으며, 이하 제1 실시예와 차별되는 점을 위주로 설명한다.
제2 실시예에서 발광구조물 중 제1 도전형 반도체층(127)의 일부에 일정한 경사가 형성될 수 있다. 예를 들어, 제1 도전형 반도체층(127)은 제1 도전형 제1 반도체층(121)과 제1 도전형 제2 반도체층(122)을 포함할 수 있고, 상기 제1 도전형 제1 반도체층(121)에 일정한 경사가 형성될 수 있다.
이하, 제2 실시예를 도 7 내지 도 11를 참조하여 설명한다.
우선, 도 7와 같이 제1 기판(100)이 준비되고, 상기 제1 기판(100) 상에 제1 도전형 제1 반도체층(121)을 형성할 수 있다. 이때, 상기 제1 기판(100) 상에 비도전형 반도층(미도시)을 형성할 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 제1 도전형 제1 반도체층(121) 상에 일부 영역(M)을 노출하는 제2 패턴(220)을 형성한다. 상기 제2 패턴(220)은 칩간의 경계 영역에 잔존할 수 있다.
제2 실시예에서 제1 도전형 제1 반도체층(121)은 이후 형성되는 제1 도전형 제2 반도체층(122), 활성층(130), 제2 도전형 반도체층(140)과는 결정 방향이 다를 수 있다. 이에 따라 제1 도전형 제2 반도체층(122), 활성층(130), 제2 도전형 반도체층(140)는 수직패턴으로 식각될 수 있고, 제1 도전형 제1 반도체층(121)은 일정한 경사를 유지하면서 식각될 수 있다.
다음으로, 도 8과 같이 상기 제1 도전형 제1 반도체층(121) 상에 제1 도전형 제2 반도체층(122)을 형성한다. 이때, 제1 도전형 제2 반도체층(122)은 시드(seed) 영역으로부터 제2 패턴(210)쪽으로 측면성장할 수 있다. 이후, 상기 제1 도전형 제2 반도체층(122) 상에 활성층(130)을 형성한다.
다음으로, 도 9와 같이 상기 활성층(130)과 상기 제1 도전형 제2 반도체층(122) 상에 제2 도전형 반도체층(140)을 형성한다. 이때, 상기 제2 도전형 반도체층(140)은 상기 활성층(130)과 상기 제1 도전형 제2 반도체층(122)의 측면을 감싸도록 형성될 수 있다.
다음으로, 도 10과 같이 상기 제2 도전형 반도체층(140), 상기 활성층(130), 상기 제1 도전형 제2 반도체층(122)의 측면을 건식식각 또는 습식식각할 수 있다.
상기 제2 도전형 반도체층(140), 상기 활성층(130), 상기 제1 도전형 제2 반도체층(122)의 측면을 식각하는 단계에서, 상기 제2 패턴(220)이 제거되면서 상기 제1 도전형 제1 반도체층(121)은 일정한 경사(slope)를 유지하면서 식각될 수 있다.
제2 실시예에 의하면 성장된 발광소자의 발광구조물(127, 130, 140)의 측면 경사(slope) 조절을 위해 식각을 하게 되면 식각용액에 노출된 제2 패턴(220)이 제거되면서 제1 도전형 제1 반도체층(121)이 일정한 경사(slope)를 유지하며 식각된다.
즉, 제2 실시예에서 제1 도전형 제1 반도체층(121)은 이후 형성되는 제1 도전형 제2 반도체층(122), 활성층(130), 제2 도전형 반도체층(140)과는 결정 방향이 다를 수 있다. 이에 따라 제1 도전형 제2 반도체층(122), 활성층(130), 제2 도전형 반도체층(140)는 수직패턴으로 식각될 수 있고, 제1 도전형 제1 반도체층(121)은 일정한 경사를 유지하면서 식각될 수 있다.
다음으로, 도 11과 같이 상기 제2 도전형 반도체층(140) 상에 제2 전극(150)을 형성한다. 예를 들어, 상기 제2 전극(150)은 오믹층(미도시), 반사층(미도시), 접촉층(미도시), 제2 기판(160) 등을 포함할 수 있다.
다음으로, 상기 제1 기판(100)을 제거한다. 상기 제1 기판(100)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판(100)을 분리하거나 화학적 식각 방법을 사용할 수 있다.
다음으로, 상기 제1 도전형 제2 반도체층(122)의 일부를 제거하고 상기 제1 도전형 제2 반도체층(122) 상에 제1 전극(125)을 형성한다. 상기 제1 도전형 제1 반도체층(121) 상면은 건식식각 또는 습식식각에 의해 제1 전극(125)을 제외한 영 역에 표면요철을 형성할 수 있다.
실시예에 따른 발광소자 및 그 제조방법에 의하면, 선택영역 성장방법을 활용하여 결정결함이 낮은 GaN 계열물질을 LED 구조로 성장하여 내부 발광효율(internal efficiency)이 높고 고신뢰성을 가지며 전류 스프레딩(current spreading)이 잘 될 수 있다.
또한, 실시예는 측면의 경사(slope)조절을 통해 얻어진 칩 형태에 의해 활성층에서 발생되는 포톤의 경로를 줄여 칩의 광추출에 효과가 크다.
또한, 실시예는 선택성장을 통해 결정결함이 낮은 반도체층을 얻음과 동시에 수직형 소자 제작시 칩간의 영역분리를 위한 아이솔레이션(isolation) 공정수를 줄이고, 광추출이 증대될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2 내지 도 6은 제1 실시예에 따른 발광소자의 제조방법의 공정단면도.
도 7 내지 도 11은 제2 실시예에 따른 발광소자의 제조방법의 공정단면도.

Claims (13)

  1. 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 발광구조물; 및
    상기 발광구조물 상에 제1 전극;
    상기 제2 도전형 반도체층 하측에 제2 전극;
    상기 제2 전극 하측에 제2 기판;을 포함하며,
    상기 발광구조물 중 상기 활성층의 측면은 상기 제2 기판에 대해 수직이며,
    상기 발광구조물 중 다른 일부는 상기 제2 기판에 대해 수직이지 않은 일정한 경사를 포함하는 발광소자.
  2. 제1 항에 있어서,
    상기 발광구조물은
    상기 제1 도전형 반도체층 상에 비도전형 반도체층을 포함하고,
    상기 비도전형 반도체층에 일정한 경사를 가지며,
    상기 비도전형 반도체층은 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층과는 결정 방향이 다른 발광소자.
  3. 제1 항에 있어서,
    상기 제1 도전형 반도체층은
    제1 도전형 제1 반도체층과 제1 도전형 제2 반도체층을 포함하고,
    상기 제1 도전형 제1 반도체층에 일정한 경사를 가지며,
    상기 제1 도전형 제1 반도체층은 상기 제1 도전형 제2 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층과는 결정 방향이 다른 발광소자.
  4. 제2 항 또는 제3 항에 있어서,
    상기 발광구조물에서 일정한 경사를 가진부분은
    상기 제2 도전형 반도체층, 상기 활성층의 폭보다 넓은 발광소자.
  5. 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 및
    상기 발광구조물의 일부를 제거하여 상기 발광구조물에 일정한 경사를 가지도록 하는 단계;를 포함하며,
    상기 발광구조물을 형성하는 단계는,
    제1 기판이 준비되는 단계;
    상기 제1 기판 상에 비도전형 반도체층을 형성하는 단계;
    상기 비도전형 반도체층의 일부 영역을 노출하는 제1 패턴을 형성하는 단계;
    상기 노출된 비도전형 반도체층 상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 활성층과 제2 도전형 반도체층을 형성하는 단계;를 포함하며,
    상기 발광구조물의 일부를 제거하여 상기 발광구조물에 일정한 경사를 가지도록 하는 단계는, 상기 제2 도전형 반도체층, 상기 활성층, 상기 제1 도전형 반도체층, 상기 비도전형 반도체층을 일부 식각하여 상기 비도전형 반도체층에 일정한 경사를 가지도록 하는 발광소자의 제조방법.
  6. 삭제
  7. 삭제
  8. 제5 항에 있어서,
    상기 발광구조물의 일부를 제거하여 상기 발광구조물에 일정한 경사를 가지도록 하는 단계는,
    상기 제1 패턴이 제거되면서 상기 비도전형 반도체층이 일정한 경사(slope)를 유지하면서 식각되는 발광소자의 제조방법.
  9. 제2 도전형 반도체층, 활성층, 제1 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 및
    상기 발광구조물의 일부를 제거하여 상기 발광구조물에 일정한 경사를 가지도록 하는 단계;를 포함하며,
    상기 발광구조물을 형성하는 단계는,
    제1 기판이 준비되는 단계;
    상기 제1 기판 상에 제1 도전형 제1 반도체층을 형성하는 단계;
    상기 제1 도전형 제1 반도체층의 일부 영역을 노출하는 제2 패턴을 형성하는 단계;
    상기 노출된 제1 도전형 제1 반도체층 상에 제1 도전형 제2 반도체층을 형성하는 단계;
    상기 제1 도전형 제2 반도체층 상에 활성층과 제2 도전형 반도체층을 형성하는 단계;를 포함하며,
    상기 발광구조물의 일부를 제거하여 상기 발광구조물에 일정한 경사를 가지도록 하는 단계는, 상기 제2 도전형 반도체층, 상기 활성층, 상기 제1 도전형 제2 반도체층, 상기 제1 도전형 제1 반도체층을 일부 식각하여 상기 제1 도전형 제1 반도체층에 일정한 경사를 가지도록 하는 발광소자의 제조방법.
  10. 삭제
  11. 제9 항에 있어서,
    상기 발광구조물의 일부를 제거하여 상기 발광구조물에 일정한 경사를 가지도록 하는 단계는,
    상기 제2 패턴이 제거되면서 상기 제1 도전형 제1 반도체층이 일정한 경사(slope)를 유지하면서 식각되는 발광소자의 제조방법.
  12. 제5 항 또는 제9 항에 있어서,
    상기 활성층과 상기 제2 도전형 반도체층을 형성하는 단계에서,
    상기 제2 도전형 반도체층은 상기 활성층과 상기 제1 도전형 반도체층의 측면에도 형성되는 발광소자의 제조방법.
  13. 제5 항 또는 제9 항에 있어서,
    상기 제2 도전형 반도체층을 형성하는 단계에서,
    상기 제2 도전형 반도체층은 상기 활성층과 상기 제1 도전형 반도체층을 감싸도록 형성하는 발광소자의 제조방법.
KR1020090022055A 2009-03-16 2009-03-16 발광소자 및 그 제조방법 KR101072200B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090022055A KR101072200B1 (ko) 2009-03-16 2009-03-16 발광소자 및 그 제조방법
EP10156535.6A EP2230699B1 (en) 2009-03-16 2010-03-15 Light emitting diode, package with the same and lighting system including the same
CN201310054991.7A CN103199167B (zh) 2009-03-16 2010-03-16 发光器件、发光器件封装及包括发光器件封装的照明系统
US12/724,791 US8344401B2 (en) 2009-03-16 2010-03-16 Light emitting device, light emitting device package and lighting system including the same
CN2010101344427A CN101840983B (zh) 2009-03-16 2010-03-16 发光器件、发光器件封装及包括发光器件封装的照明系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090022055A KR101072200B1 (ko) 2009-03-16 2009-03-16 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100103962A KR20100103962A (ko) 2010-09-29
KR101072200B1 true KR101072200B1 (ko) 2011-10-10

Family

ID=42313498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090022055A KR101072200B1 (ko) 2009-03-16 2009-03-16 발광소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US8344401B2 (ko)
EP (1) EP2230699B1 (ko)
KR (1) KR101072200B1 (ko)
CN (2) CN103199167B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921466B1 (ko) * 2007-08-30 2009-10-13 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법
KR20120042313A (ko) 2010-10-25 2012-05-03 삼성전자주식회사 입체영상표시장치 및 그 영상표시방법
KR20130079873A (ko) * 2012-01-03 2013-07-11 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
KR102075644B1 (ko) * 2013-06-14 2020-02-10 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
TWI621279B (zh) * 2017-02-08 2018-04-11 英屬開曼群島商錼創科技股份有限公司 發光元件與顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604562B1 (ko) 2005-07-01 2006-07-24 엘지전자 주식회사 발광 다이오드 및 그 제조방법
JP2008124254A (ja) 2006-11-13 2008-05-29 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19629920B4 (de) 1995-08-10 2006-02-02 LumiLeds Lighting, U.S., LLC, San Jose Licht-emittierende Diode mit einem nicht-absorbierenden verteilten Braggreflektor
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
RU2142661C1 (ru) 1998-12-29 1999-12-10 Швейкин Василий Иванович Инжекционный некогерентный излучатель
JP3988429B2 (ja) 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
TW565957B (en) * 2002-12-13 2003-12-11 Ind Tech Res Inst Light-emitting diode and the manufacturing method thereof
US20060209395A1 (en) * 2003-03-26 2006-09-21 Nec Corporation Semiconductor laser and method for manufacturing the same
TWM277111U (en) * 2004-06-18 2005-10-01 Super Nova Optoelectronics Cor Vertical electrode structure for white-light LED
KR20060125079A (ko) 2005-06-01 2006-12-06 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP5270088B2 (ja) * 2005-12-15 2013-08-21 エルジー エレクトロニクス インコーポレイティド 垂直型発光素子及びその製造方法
KR100735325B1 (ko) * 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100752721B1 (ko) 2006-07-12 2007-08-29 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR100867529B1 (ko) 2006-11-14 2008-11-10 삼성전기주식회사 수직형 발광 소자
KR100921466B1 (ko) * 2007-08-30 2009-10-13 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604562B1 (ko) 2005-07-01 2006-07-24 엘지전자 주식회사 발광 다이오드 및 그 제조방법
JP2008124254A (ja) 2006-11-13 2008-05-29 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子

Also Published As

Publication number Publication date
US20100230685A1 (en) 2010-09-16
CN103199167A (zh) 2013-07-10
KR20100103962A (ko) 2010-09-29
EP2230699B1 (en) 2014-01-01
CN101840983B (zh) 2013-03-27
CN101840983A (zh) 2010-09-22
EP2230699A2 (en) 2010-09-22
EP2230699A3 (en) 2010-12-08
CN103199167B (zh) 2016-04-06
US8344401B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
KR101064053B1 (ko) 발광소자 및 그 제조방법
KR101134731B1 (ko) 발광소자 및 그 제조방법
KR101007130B1 (ko) 발광소자 및 그 제조방법
KR101047617B1 (ko) 반도체 발광소자 및 그 제조방법
KR20100068839A (ko) 발광 소자의 제조 방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
US8324634B2 (en) Epitaxial wafer and manufacturing method thereof
KR101047652B1 (ko) 발광소자 및 그 제조방법
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR100999756B1 (ko) 발광소자 및 그 제조방법
KR101114047B1 (ko) 발광소자 및 그 제조방법
KR20110027296A (ko) 발광소자 및 그 제조방법
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR101014045B1 (ko) 발광소자 및 그 제조방법
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
KR101199129B1 (ko) 반도체 발광소자 및 그 제조방법
KR101755670B1 (ko) 발광소자 및 발광소자의 제조방법
KR101072172B1 (ko) 발광소자 및 그 제조방법
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR20170037024A (ko) 발광소자
KR100986327B1 (ko) 발광소자 및 그 제조방법
KR102304120B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR101681573B1 (ko) 발광소자의 제조방법
KR20090076164A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 9