KR101755670B1 - 발광소자 및 발광소자의 제조방법 - Google Patents

발광소자 및 발광소자의 제조방법 Download PDF

Info

Publication number
KR101755670B1
KR101755670B1 KR1020100022922A KR20100022922A KR101755670B1 KR 101755670 B1 KR101755670 B1 KR 101755670B1 KR 1020100022922 A KR1020100022922 A KR 1020100022922A KR 20100022922 A KR20100022922 A KR 20100022922A KR 101755670 B1 KR101755670 B1 KR 101755670B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
emitting structure
layer
substrate
Prior art date
Application number
KR1020100022922A
Other languages
English (en)
Other versions
KR20110103719A (ko
Inventor
조현경
홍창희
김형구
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100022922A priority Critical patent/KR101755670B1/ko
Priority to US12/772,532 priority patent/US8232566B2/en
Priority to EP10161794.2A priority patent/EP2249406B1/en
Priority to CN2010101702535A priority patent/CN101882660B/zh
Publication of KR20110103719A publication Critical patent/KR20110103719A/ko
Application granted granted Critical
Publication of KR101755670B1 publication Critical patent/KR101755670B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자의 제조방법에 관한 것이다.
실시예에 따른 발광소자의 제조방법은 제1 기판을 준비하는 단계; 상기 제1 기판의 일부 영역을 노출하는 제1 패턴을 형성하는 단계; 및 상기 노출된 제1 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;를 포함하고, 상기 제1 도전형 반도체층을 100 mbar 이하의 압력에서 형성할 수 있다.

Description

발광소자 및 발광소자의 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING LIGHT EMITTING DEVICE}
실시예는 발광소자의 제조방법에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. 발광소자는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
한편, 종래기술에 의하면 발광소자를 위한 에피층을 성장함에 있어 기판과 에피층 사이의 열팽창계수와 결정격자 계수의 부정합 등으로 인하여 전파전위(threading dislocations) 등과 같은 많은 결함이 에피층 내에 포함되게 된다.
종래기술은 이런 문제점을 해결하기 위해 측면성장을 통해 전파 전위 밀도를 감소시킬 수 있는 선택영역 에피성장방법이 제안되고 있다. 그런데, 종래기술에 의하면 선택영역 에피성장시 센터와 에지 사이의 단차(step between center and edge)가 생기는 문제가 있다.
또한, 종래기술에 의하면 발광구조물의 측면에 노출된 활성층 보호하기 위하여 패시베이션(passivation) 공정을 한다. 그런데, 종래기술에 의하면 패시베이션막으로 폴리머(Polymer) 계열의 막, 유전막 등이 이용되는데 이러한 막들은 발광구조물과의 접촉력이 좋지 않은 문제가 있다. 또한, 폴리머(polymer)의 경우 열에 약하여 소자에 열이 가해질 경우,변형이 발생하는 문제가 있고, 유전막질의 경우 증착시 조건에 따라 발광구조물과의 계면 간의 스트레스(stress)로 인한 영향을 줄 수 있다.
실시예는 선택영역 에피성장시 센터와 에지 사이의 단차(step between center and edge)가 생기지 않는 발광소자의 제조방법을 제공하고자 한다.
또한, 실시예는 발광구조물과 접촉력이 좋은 보호막을 포함하는 발광소자의 제조방법을 제공하고자 한다.
실시예에 따른 발광소자의 제조방법은 제1 기판을 준비하는 단계; 상기 제1 기판의 일부 영역을 노출하는 제1 패턴을 형성하는 단계; 및 상기 노출된 제1 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;를 포함하고, 상기 제1 도전형 반도체층을 100 mbar 이하의 압력에서 형성할 수 있다.
상기 발광구조물의 측면에 형성되는 제1 보호막의 두께는 상기 발광구조물의 상면에 형성되는 제2 보호막의 두께 보다 작을 수 있다.
상기 제2 보호막은 상기 발광구조물의 상면 전체에 배치될 수 있다.
상기 발광구조물의 측면에 형성되는 상기 제1 보호막은, 상기 제1 도전형 반도체층의 측면, 상기 활성층의 측면 및 상기 제2 도전형 반도체층의 측면들과 접할 수 있다.
상기 발광구조물의 측면에 형성되는 상기 제1 보호막은 100Å 이하의 두께로 형성될 수 있다.
실시예의 발광소자는 제1 기판; 상기 제1 기판 상에 배치되며, 상기 제1 기판의 일부 영역을 노출하는 제1 패턴; 상기 노출된 제1 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하여 배치되는 발광구조물; 및 상기 발광구조물과 같은 계열의 물질로 형성되며, 상기 발광구조물의 측면과 상기 발광구조물의 상면에 배치되는 보호막을 포함할 수 있다. 상기 발광구조물의 측면에 형성되는 제1 보호막의 두께는 상기 발광구조물의 상면에 형성되는 제2 보호막의 두께 보다 작을 수 있다. 상기 제2 보호막은 상기 발광구조물의 상면 전체에 배치될 수 있다.
실시예에 따른 발광소자의 제조방법에 의하면, 선택영역 에피성장시 센터와 에지 사이의 단차(step between center and edge)가 생기지 않을 수 있다.
또한, 실시예는 보호막(passivation layer)을 발광구조물과 동종의 물질로 형성함으로써 발광소자의 제조공정이 간단해지며, 발광구조물과 동종의 막으로 보호막을 형성함으로써 보호막과 발광구조물의 접촉력을 높일 수 있다.
도 1은 실시예에 따른 발광소자의 단면도.
도 2 내지 도 6 및 도 10 내지 도 11은 실시예에 따른 발광소자의 제조방법의 공정단면도.
도 7 및 도 8은 각각 실시예에 따른 발광소자의 상면 사진 및 부분 확대도.
도 9는 종래기술에 따른 발광소자의 부분 확대 사진.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
(실시예)
도 1은 실시예에 따른 발광소자의 단면도이다.
실시예에 따른 발광소자는 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140)을 포함하는 발광구조물 및 상기 발광구조물 상에 상기 발광구조물과 같은 계열의 물질로 형성된 보호막(145)을 포함할 수 있다. 도 1에서 미설명된 도면부호는 이하 제조방법에서 설명한다.
실시예에 따른 발광소자에 의하면, 선택영역 에피성장시 센터와 에지 사이의 단차(step between center and edge)가 생기지 않을 수 있다.
또한, 실시예는 보호막(passivation layer)을 발광구조물과 같은 계열의 물질로 형성함으로써 발광소자의 제조공정이 간단해지며, 발광구조물과 같은 계열의 물질로 보호막을 형성함으로써 보호막과 발광구조물의 접촉력을 높일 수 있다.
이하, 도 2 내지 도 11을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.
실시예에서의 발광소자는 3-5족의 물질로 형성될 수 있으며, 예를 들어 GaN, GaAs, GaAsP, GaP 등의 물질로 형성될 수 있다. 예를 들어, Green~Blue LED는 GaN(InGaN), Yellow~Red LED는 InGaAIP, AIGaAs를 사용할 수 있으며, 물질의 조성의 변경에 따라 Full Color 구현도 가능하다.
우선, 제1 기판(100) 상에 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140)을 포함하는 발광구조물을 형성한다.
예를 들어, 상기 제1 기판(100)은 사파이어(Al2O3) 단결정 기판, Si 기판, SiC 기판, GaN 기판, Ga2O3 기판 등일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(100)에 대해 습식세척을 실시하여 표면의 불순물을 제거할 수 있다. 상기 기판(100) 상에는 버퍼층(미도시)을 형성할 수 있으나 이에 한정되는 것은 아니다.
이후, 도 2와 같이 상기 제1 기판(100) 상에 언도프트(undoped) 반도체층(110), 예를 들어 언도프트 GaN층을 형성할 수 있으나 이에 한정되는 것은 아니다. 상기 언도프트 반도체층(110)을 형성함으로써 이후 형성되는 제1 도전형 반도체층(120)의 성장성을 향상시키고, 결정결함이 상측으로 확장되는 것을 막을 수 있다. 이러한 언도프트 반도체층(110)의 형성은 선택적인 공정으로서 생략될 수 있다.
이후, 상기 언도프트 반도체층(110) 상에 일부 영역(M)을 노출하는 제1 패턴(210)을 형성한다. 상기 제1 패턴(210)은 칩간의 경계 영역에 잔존할 수 있다. 예를 들어, 상기 제1 패턴(210)은 SiO2 등과 같은 산화막 또는 SiN 등의 질화막 등일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, PECVD로 SiO2를 증착하고 패터닝에 의해 일부 영역을 노출하는 제1 패턴(210)을 형성할 수 있다.
다음으로, 도 3과 같이 상기 노출된 언도프트 반도체층(110) 상에 제1 도전형 반도체층(120)을 형성한다. 상기 제1 도전형 반도체층(120)이 N 타입 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, or Te 중 어느 하나 이상을 포함하는 N 형 도펀트일 수 있다.
예를 들어, 상기 제1 도전형 반도체층(120)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 형성할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(120)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
이때, 제1 도전형 반도체층(120)은 노출된 언도프트 반도체층(110)인 시드(seed) 영역으로부터 제1 패턴(210)쪽으로 측면성장 및 제1 기판(100) 상에서 수직성장할 수 있다.
예를 들어, 제1 도전형 반도체층(120)이 제1 패턴(210) 및 제1 기판(100)에 따라서 선택적으로 수직, 수평 성장하고, 제1 패턴(210) 방향으로의 수평성장 영역에서 확장전위(threading dislocation:TD)는 벤딩(bending) 되거나 제1 패턴(210)에 의해 차단됨으로써, 활성층까지 확장전위(threading dislocation:TD)가 올라가는 것을 억제한다. 이에 따라 제1 도전형 반도체층(120)은 전위를 거의 포함하지 않는 고품위의 결정성을 가지게 된다.
실시예에 따른 발광소자의 제조방법에 의하면, 선택영역 성장방법을 활용하여 결정결함이 적은 GaN 계열물질을 LED 구조로 성장하여 내부 발광효율(internal efficiency)이 높고 고신뢰성을 가지며 전류 스프레딩(current spreading)이 잘 될 수 있는 장점이 있다.
선택영역 에피성장시 에지의 성장이 우세하여 생기는 센터와 에지 사이의 단차를 줄이기 위해 상기 제1 도전형 반도체층(120)은 약 100 mbar 이하의 압력에서 형성될 수 있다.
이에 따라 도 3과 같이 제1 도전형 반도체층(120)의 센터와 에지 사이의 단차(step between center and edge)가 거의 발생하지 않을 수 있다.
예를 들어, 도 4 내지 도 5는 실시예에 따른 발광소자의 제조방법에서 시간의 경과에 따른 제1 도전형 반도체층(120)의 성장 예시도이다.
예를 들어, 도 4는 약 10분 성장시 제1 도전형 반도체층(120a)의 성장 예시도이고, 도 5는 약 30분 성장시 제1 도전형 반도체층(120b)의 성장 예시도이고, 도 6은 약 60분 성장시에 제1 도전형 반도체층(120c)의 성장 예시도이다.
도 7 실시예에 따른 발광소자의 상면 사진이며, 도 8은 도 7에서 A 부분의 확대도이다.
예를 들어, 제1 도전형 반도체층(120)의 수평 폭이 약 1mm이고, 제1 패턴(210)의 폭이 약 90㎛인 대면적의 발광소자 성장시 센터와 에지의 단차가 약 500nm 미만으로 유지될 수 있으나 이에 한정되는 것은 아니다.
또한, 실시예에서 상기 제1 도전형 반도체층(120)은 약 1100℃ 이상의 온도에서 성장될 수 있다. 또한, 상기 제1 도전형 반도체층(120)은 MOCVD 등 상기 제1 도전형 반도체층(120)이 형성되는 장비에서 가능한 온도를 상한으로 할 수 있다.
이에 따라 도 8에서와 같이 발광소자 성장시 센터와 에지의 단차가 거의 없음과 더불어 표면의 형태(Morphology)가 향상될 수 있다.
또한, 실시예에 의하면 제1 도전형 반도체층(120)을 형성하는 단계에서 제5족 원소량대 제3족 원소량의 비율(V/III ratio)이 약 2,000인 상태로 제1 도전형 반도체층을 형성함으로써 발광소자 성장시 센터와 에지의 단차가 거의 없음과 더불어 표면의 형태(Morphology)가 향상될 수 있다. 물론, 이러한 제5족 원소량대 제3족 원소량의 비율(V/III ratio)은 온도, 압력, 가스의 종류에 따라 다를 수 있다.
예를 들어, TMGa 가스와 NH3 가스의 유량을 조절함으로써 제5족 원소량대 제3족 원소량의 비율(V/III ratio)을 조절할 수 있으나 이에 한정되는 것은 아니다.
한편, 도 9는 제5족 원소량대 제3족 원소량의 비율이 약 2,200 내지 약 2,300인 경우 표면의 형태(Morphology)가 나빠지며 V-pit (P)이 증가하였다.
실시예에 따른 발광소자의 제조방법에 의하면, 선택영역 에피성장시 성장 온도, 압력 또는 제5족 원소량대 제3족 원소량의 비율을 조절함으로써 센터와 에지 사이의 단차(step between center and edge)가 생기지 않을 수 있다.
다음으로, 도 10과 같이 상기 제1 도전형 반도체층(120) 상에 활성층(130)을 형성한다.
상기 활성층(120)은 에너지 밴드가 서로 다른 질화물 반도체 박막층을 교대로 한 번 혹은 여러 번 적층하여 이루어지는 단일(Single) 및 다중(Multi) 양자 우물(Quantum-Well) 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot) 구조를 가질 수 있다. 예를 들어, 상기 활성층(120)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN 우물층/InGaN 장벽층 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다. 이때 우물층의 에너지 밴드갭이 상기 장벽층의 에너지 밴드갭 보다 작을 수 있다.
상기 활성층(120)은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, InAlGaN/AlGaN, InAlGaN/InAlGaN, GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상으로 형성될 수 있다.
이때, 상기 활성층(130)은 상기 제1 도전형 반도체층(120) 위에 형성될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(120)의 측면에 소정의 마스크 패턴(미도시)으로 형성하고, 상기 제1 도전형 반도체층(120) 위에 활성층(130)을 형성할 수 있다.
이후, 상기 활성층(130) 상에 제2 도전형 반도체층(140)을 형성한다. 상기 제2 도전형 반도체층(140)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제2 도전형 반도체층(140)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP or AlGaInP 중 어느 하나 이상을 포함할 수 있다.
상기 제2 도전형 반도체층(140)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
예를 들어, 상기 제2 도전형 반도체층(140)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 P형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(120)은 P형 반도체층, 상기 제2 도전형 반도체층(140)은 N형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(140) 위에는 상기 제2 도전형과 반대의 극성을 갖는 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
다음으로, 상기 발광구조물 상에 상기 발광구조물과 같은 계열의 물질로 보호막(145)을 형성할 수 있다.
상기 보호막(145)은 언도프트(undoped) GaN, AlGaN, InGaN, AlInGaN 중 어느 하나 이상으로 형성될 수 있다. 예를 들어, 상기 보호막(145)은 언도프트(undoped) GaN, AlGaN, InGaN, AlInGaN 등으로 형성할 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 보호막(145)은 상기 발광구조물의 측면과 상면을 감싸도록 형성될 수 있다. 이때, 상기 발광구조물의 측면에 형성되는 보호막(145a)의 두께는 상기 발광구조물의 상면에 형성되는 보호막(145b)의 두께 보다 작을 수 있다.
이에 따라 상기 발광구조물 상면에 형성된 보호막(145b)은 측면에 형성된 보호막(145a) 보다 저항이 낮기 때문에 전류확산(current spreading) 역할을 하며, 발광구조물의 측면에 형성된 보호막(145a)은 얇고 저항성(resistive)이 있기 때문에 보호막(passivation layer)이 될수 있다.
실시예에서 선택적 성장된 발광구조물의 측면은 GaN의 우르차이트(Wurtzite) 구조 특성에 의하여 결정될 수 있다. 이러한 발광구조물의 측면은 제1 기판(100)의 면에 따라 여러 방향의 면이 형성된다. 실시예의 측면성장의 특성은 각 면의 표면 에너지와 표면 원자들의 안정성 때문에 달라지는데, 제1 패턴(210)의 마스크 패턴닝 때문에 측면성장이 억제 되면서 GaN의 우르차이트 물질 특성이 나타나게 된다.
예를 들어, 측면의 Ga원자는 1~2개의 본딩이 깨지나, (0001)면은 3개의 본딩이 깨지게 된다. 이러한 특성 때문에 측면성장은 매우 느린 성장속도를 가지게 되고, 이러한 성장속도는 대략 (0001)면의 성장 속도에 비해서 대략 1/5~1/10정도의 성장속도를 가지게 된다. 이에 따라 발광구조물의 측면 상에서의 GaN 보호막의 성장은 매우 얇고 저항성이 높은 박막이 형성될 수 있다.
이에 따라 실시예에서 측면에 형성되는 보호막(145a)은 저항성이 높도록 형성되어 전기적인 아이솔레이션 역할을 할 수 있다. 예를 들어, 상기 측면에 형성되는 보호막(145a)은 100Å 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
한편, 실시예는 상기 발광구조물 상에 존재하는 보호막(145b)의 일부를 제거하는 공정을 더 포함할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 11과 같이 상기 제2 도전형 반도체층(140) 또는 보호막(145) 아래에 제2 전극층(150)을 형성한다. 상기 제2 전극층(150)은 오믹층, 반사층, 접착층 등을 포함할 수 있다.
예를 들어, 상기 제2 전극층(150)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ni, Pt, Cr, Ti, Ag 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
또한, 상기 제2 전극층(150)이 반사층을 포함하는 경우 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
또한, 상기 제2 전극층(150)이 접착층을 포함하는 경우 상기 반사층이 접착층의 기능을 하거나, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 어느 하나 이상으로 접착층을 형성할 수 있다.
또한, 실시예에서 제2 전극층(150) 아래에 제2 기판(160)을 더 포함할 수 있다. 상기 제2 기판(160)은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 제2 기판은 구리(Cu), 구리합금(Cu Alloy) 또는 Cu-W, Si, Mo, SiGe, GaN, Ga2O3, Ge, GaN, SiC 중 어느 하니 이상일 수 있다. 상기 제2 기판을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.
다음으로, 상기 언도프트 반도체층(110)이 노출되도록 상기 제1 기판(100)을 제거한다. 상기 제1 기판(100)을 제거하는 방법은 레이저 리프트 오프(Laser Lift-Off:LLO)를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(100)은 물리적으로 갈아냄으로써 제거될 수도 있다.
예를 들어, 레이저 리프트 오프 방법은 소정의 파장을 가진 레이저를 제1 기판(100)과 발광구조물 사이에 가해주게 되면 상기 제1 기판(100)과 발광구조물의 계면에서 에너지가 흡수되어 발광구조물의 접합표면이 열분해 되어 제1 기판(100)과 발광구조물을 분리할 수 있다.
다음으로, 상기 언도프트 반도체층(110)의 일부를 제거하고 상기 제1 도전형 반도체층(120) 상에 제1 전극(125)을 형성한다.
한편, 도 11과 실시예에서 발광소자 칩은 끝이 잘린 역전된 피라미드(TIP: truncated inverted pyramid) 형태가 됨으로써 55% 이상의 외부양자효율을 얻을 수 있다. 실시예에 의하면 LED 형성후 칩형태가 끝이 잘린 역전된 피라미드(TIP: truncated inverted pyramid) 형태를 가지고 있기에 광추출에도 큰 효과를 가진다.
실시예에서 상기 제1 패턴(210)은 제거되거나 제거되지 않을 수 있으며, 상기 언도프트 반도체층(110) 상면은 표면요철을 형성하여 광추출 효율을 증대시킬 수 있다. 예를 들어, 상기 제1 패턴(210)은 습식식각에 의한 선택적 식각에 의해 제거될 수 있으며, 상기 언도프트 반도체층(110) 상면은 건식식각 또는 습식식각에 의해 제1 전극(125)을 제외한 영역에 표면요철을 형성할 수 있다.
실시예에 따른 발광소자의 제조방법에 의하면, 선택영역 에피성장시 센터와 에지 사이의 단차(step between center and edge)가 생기지 않을 수 있다.
또한, 실시예는 보호막(passivation layer)을 발광구조물과 같은 계열의 물질로 형성함으로써 발광소자의 제조공정이 간단해지며, 발광구조물과 같은 계열의 물질로 보호막을 형성함으로써 보호막과 발광구조물의 접촉력을 높일 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 제1 기판을 준비하는 단계;
    상기 제1 기판의 일부 영역을 노출하는 제1 패턴을 형성하는 단계; 및
    상기 노출된 제1 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 및
    상기 발광구조물의 측면과 상기 발광구조물의 상면에 상기 발광구조물과 같은 계열의 물질로 보호막을 형성하고,
    상기 발광구조물의 측면에 형성되는 제1 보호막의 두께는 상기 발광구조물의 상면에 형성되는 제2 보호막의 두께 보다 작으며,
    상기 제2 보호막은 상기 발광구조물의 상면 전체에 배치되며,
    상기 발광구조물의 측면에 형성되는 상기 제1 보호막은, 상기 제1 도전형 반도체층의 측면, 상기 활성층의 측면 및 상기 제2 도전형 반도체층의 측면들과 접하며,
    상기 발광구조물의 측면에 형성되는 상기 제1 보호막은 100Å 이하의 두께로 형성되는 발광소자의 제조방법.
  2. 제1 항에 있어서,
    상기 제1 도전형 반도체층을 형성하는 단계는,
    1100℃ 이상의 온도에서 상기 제1 도전형 반도체층을 형성하는 발광소자의 제조방법.
  3. 제1 항에 있어서,
    상기 제1 도전형 반도체층을 형성하는 단계는,
    제5족 원소량대 제3족 원소량의 비율이 2,000 이상인 상태로 제1 도전형 반도체층을 형성하는 발광소자의 제조방법.
  4. 제1 항에 있어서,
    상기 제1 도전형 반도체층을 형성하는 단계는,
    상기 노출된 제1 기판 상에 상기 제1 도전형 반도체층을 수직 및 수평 성장하는 발광소자의 제조방법.
  5. 제1 항에 있어서,
    상기 제1 도전형 반도체층을 100 mbar 이하의 압력에서 형성하는 발광소자의 제조방법.
  6. 제1 항에 있어서,
    상기 보호막을 형성하는 단계는,
    언도프트(undoped) GaN, AlGaN, InGaN, AlInGaN 중 어느 하나 이상으로 상기 보호막을 형성하는 발광소자의 제조방법.
  7. 삭제
  8. 제1 기판;
    상기 제1 기판 상에 배치되며, 상기 제1 기판의 일부 영역을 노출하는 제1 패턴; 및
    상기 노출된 제1 기판 상에 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하여 배치되는 발광구조물; 및
    상기 발광구조물과 같은 계열의 물질로 형성되며, 상기 발광구조물의 측면과 상기 발광구조물의 상면에 배치되는 보호막,
    상기 발광구조물의 측면에 형성되는 제1 보호막의 두께는 상기 발광구조물의 상면에 형성되는 제2 보호막의 두께 보다 작으며,
    상기 제2 보호막은 상기 발광구조물의 상면 전체에 배치되며,
    상기 발광구조물의 측면에 형성되는 상기 제1 보호막은, 상기 제1 도전형 반도체층의 측면, 상기 활성층의 측면 및 상기 제2 도전형 반도체층의 측면들과 접하며,
    상기 발광구조물의 측면에 형성되는 상기 제1 보호막은 100Å 이하의 두께로 형성되는 발광소자.
KR1020100022922A 2009-05-04 2010-03-15 발광소자 및 발광소자의 제조방법 KR101755670B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100022922A KR101755670B1 (ko) 2010-03-15 2010-03-15 발광소자 및 발광소자의 제조방법
US12/772,532 US8232566B2 (en) 2009-05-04 2010-05-03 Light emitting device, package, and system
EP10161794.2A EP2249406B1 (en) 2009-05-04 2010-05-03 Light emitting diode
CN2010101702535A CN101882660B (zh) 2009-05-04 2010-05-04 发光器件、封装和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100022922A KR101755670B1 (ko) 2010-03-15 2010-03-15 발광소자 및 발광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20110103719A KR20110103719A (ko) 2011-09-21
KR101755670B1 true KR101755670B1 (ko) 2017-07-10

Family

ID=44954843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100022922A KR101755670B1 (ko) 2009-05-04 2010-03-15 발광소자 및 발광소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101755670B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130059026A (ko) * 2011-11-28 2013-06-05 서울옵토디바이스주식회사 에피층을 성장 기판으로부터 분리하는 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068593A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2003002796A (ja) * 2001-06-13 2003-01-08 Ngk Insulators Ltd Ｅｌｏ用ｉｉｉ族窒化物半導体基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068593A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP2003002796A (ja) * 2001-06-13 2003-01-08 Ngk Insulators Ltd Ｅｌｏ用ｉｉｉ族窒化物半導体基板

Also Published As

Publication number Publication date
KR20110103719A (ko) 2011-09-21

Similar Documents

Publication Publication Date Title
KR101134731B1 (ko) 발광소자 및 그 제조방법
EP2249406B1 (en) Light emitting diode
KR100993074B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR100999779B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101707118B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20110052131A (ko) 발광소자 및 그 제조방법
US10243103B2 (en) Ultraviolet light emitting diode, light emitting diode package, and lighting device
KR102303502B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR101047652B1 (ko) 발광소자 및 그 제조방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR101114047B1 (ko) 발광소자 및 그 제조방법
EP2482318B1 (en) Light emitting device
KR101007145B1 (ko) 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법
KR101755670B1 (ko) 발광소자 및 발광소자의 제조방법
KR102249624B1 (ko) 발광구조물 및 이를 포함하는 발광소자
KR20170093614A (ko) 발광소자 및 조명시스템
KR101777263B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
EP2221886B1 (en) Semiconductor light-emitting device
KR101765903B1 (ko) 발광소자, 그 제조방법 및 발광소자 패키지
KR102515587B1 (ko) 자외선 발광소자 및 조명시스템
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR101072172B1 (ko) 발광소자 및 그 제조방법
KR102304120B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR102376672B1 (ko) 발광소자 및 발광소자 패키지
KR20160024439A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant