KR20130059026A - 에피층을 성장 기판으로부터 분리하는 방법 - Google Patents

에피층을 성장 기판으로부터 분리하는 방법 Download PDF

Info

Publication number
KR20130059026A
KR20130059026A KR1020110125105A KR20110125105A KR20130059026A KR 20130059026 A KR20130059026 A KR 20130059026A KR 1020110125105 A KR1020110125105 A KR 1020110125105A KR 20110125105 A KR20110125105 A KR 20110125105A KR 20130059026 A KR20130059026 A KR 20130059026A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
growth substrate
bonding
layers
Prior art date
Application number
KR1020110125105A
Other languages
English (en)
Inventor
인치현
서대웅
이규호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110125105A priority Critical patent/KR20130059026A/ko
Priority to PCT/KR2012/010096 priority patent/WO2013081348A1/en
Priority to US14/361,117 priority patent/US9218967B2/en
Publication of KR20130059026A publication Critical patent/KR20130059026A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 에피층을 성장 기판으로부터 분리하는 방법에 관한 것이다. 본 발명에 의하면, 성장 기판 상에 복수 층으로 이루어진 에피층을 성장시키는 단계; 상기 에피층의 적어도 하나의 층의 가장자리를 식각하여 노치를 형성하는 단계; 상기 에피층 상에 본딩층을 형성하고, 상기 본딩층 상에 본딩 기판을 접촉한 후, 상기 본딩층으로 상기 에피층과 본딩 기판을 접합하기 위해 접합 온도로 가열하는 단계; 상기 접합 온도로 가열 후 냉각하여 상기 에피층과 본딩 기판이 상기 본딩층에 의해 접합되며, 상기 에피층이 상기 성장 기판으로부터 분리하는 단계;를 포함하며, 상기 성장 기판으로부터 상기 에피층의 분리는 상기 노치가 형성된 어느 하나의 층으로부터 분리되는 것을 특징으로 하는 에피층을 성장 기판으로부터 분리하는 방법이 제공된다.

Description

에피층을 성장 기판으로부터 분리하는 방법{METHOD FOR SEPARATING EPITAXY LAYER FROM GROWTH SUBSTRATE}
본 발명은 에피층을 성장 기판으로부터 분리하는 방법에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.
이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.
이러한 발광 다이오드의 상기 반도체층은 그것을 성장시킬 수 있는 동종의 기판을 제작하는 것이 어려워, 유사한 결정 구조를 갖는 성장 기판 상에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 상기 성장 기판은 육방 정계의 구조를 갖는 사파이어(Sapphire) 기판이 주로 사용된다. 그러나, 상기 사파이어는 전기적으로 부도체이므로, 그 상부에 형성되는 발광 다이오드 구조를 제한한다.
이에 따라, 최근에는 상기 사파이어와 같은 성장 기판 상에 상기 반도체층과 같은 에피층을 성장시킨 후, 상기 성장 기판을 분리하여 수직형 구조의 발광 다이오드를 제조하는 기술이 연구되고 있다.
상기 성장 기판을 분리하는 방법으로 기판 연마 가공에 의한 기판 제거 방법이 사용될 수 있으나, 상기 성장 기판, 즉, 사파이어 기판을 연마하여 제거하는 것은 많은 시간이 걸리고 비용이 많이 드는 단점이 있다.
따라서, 상기 에피층을 성장 기판으로부터 분리하는 방법으로 LLO(laser lift-off)법, SLO(stress lift-off)법 또는 CLO(chemical lift-off)법이 주로 이용된다.
이때, 상기 LLO법은 성장 기판 상에 에피층을 성장시키고, 상기 에피층 상에 본딩 기판을 본딩한 후, 상기 사파이어 기판을 통해 레이저 빔을 조사하여 에피층을 성장 기판으로부터 분리하는 기술이고, 상기 SLO법은 성장 기판의 일측 표면에 요철 패턴을 형성한 후 상기 성장 기판의 일부 영역 상에서만 에피층이 성장되도록 다른 영역은 절연막 등으로 패시베이션하고, 두꺼운 에피층을 성장시킨 후 냉각하게 되면 표면 스트레스에 의해 상기 에피층이 분리되는 기술이고, 상기 CLO법은 상기 성장 기판의 표면 상에 화학적 손상이 쉬운 물질을 패턴 등의 형태로 형성하고, 에피층을 성장시킨 후, 전기화학적 또는 화학적으로 상기 화학적 손상이 쉬운 물질을 제거하여 분리하는 기술이다.
그러나 상기에서 상술한 성장 기판을 분리하는 방법들 중, 상기 LLO법은 레이저 빔을 조사함으로써 상기 레이저 빔에 의해 발생된 열이 에피층에 영향을 주어 에피층의 특성을 저하시키는 단점이 있고, 상기 SLO법 또는 CLO법은 에피층을 성장하기 전에 상기 성장 기판의 표면을 가공하는 별도의 공정을 진행하여 공정이 복잡하다는 단점이 있을 뿐만 아니라 실제 에피층을 분리하는데 많은 시간이 걸려 양산성에 문제가 있다. 그리고 상기 SLO법의 경우에는 상기 에피층을 두껍게 성장시켜야만 상기 에피층이 분리되기 때문에 적용이 용이하지 않다는 문제가 있다.
본 발명의 목적은 에피층에 영향을 주지않으면서 에피층을 성장 기판으로부터 용이하게 분리할 수 있는 에피층을 성장 기판으로부터 분리하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 성장 기판 상에 복수 층으로 이루어진 에피층을 성장시키는 단계; 상기 에피층의 적어도 하나의 층의 가장자리를 식각하여 노치를 형성하는 단계; 상기 에피층 상에 본딩층을 형성하고, 상기 본딩층 상에 본딩 기판을 접촉한 후, 상기 본딩층으로 상기 에피층과 본딩 기판을 접합하기 위해 접합 온도로 가열하는 단계; 상기 접합 온도로 가열 후 냉각하여 상기 에피층과 본딩 기판이 상기 본딩층에 의해 접합되며, 상기 에피층이 상기 성장 기판으로부터 분리하는 단계;를 포함하며, 상기 성장 기판으로부터 상기 에피층의 분리는 상기 노치가 형성된 어느 하나의 층으로부터 분리되는 것을 특징으로 하는 에피층을 성장 기판으로부터 분리하는 방법이 제공된다.
상기 복수 층으로 이루어진 에피층을 성장시키는 단계는 상기 성장 기판 상에 고농도 도핑 반도체층을 성장시키는 단계; 상기 고농도 도핑 반도체층 상에 언도핑 반도체층을 성장시키는 단계; 및 상기 언도핑 반도체층 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 순차적으로 성장시키는 단계;를 포함할 수 있다.
상기 복수 층으로 이루어진 에피층을 성장시키는 단계는 상기 성장 기판 상에 언도핑 반도체층을 성장시키는 단계; 상기 언도핑 반도체층 상에 고농도 도핑 반도체층을 성장시키는 단계; 및 상기 고농도 도핑 반도체층 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 순차적으로 성장시키는 단계;를 포함할 수 있다.
상기 노치는 상기 고농도 도핑 반도체층의 가장자리 영역에 형성될 수 있다.
상기 고농도 도핑 반도체층은 실리콘이 도핑된 n-GaN으로 이루어진 층이고, 상기 언도핑 반도체층은 u-GaN으로 이루어진 층일 수 있다.
상기 노치는 전해 에칭을 이용하여 형성할 수 있다.
본 발명에 의하면, 에피층에 영향을 주지않으면서 에피층을 성장 기판으로부터 용이하게 분리할 수 있는 에피층을 성장 기판으로부터 분리하는 방법을 제공하는 효과가 있다.
도 1 내지 도 6은 본 발명의 일 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법을 보여주는 단면도들이다.
도 7 내지 도 9는 본 발명의 다른 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법을 보여주는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1 내지 도 6은 본 발명의 일 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법을 보여주는 단면도들이다.
도 1을 참조하여 설명하면, 우선 성장 기판(100)을 준비한다.
상기 성장 기판(100)은 이후 설명되는 반도체층, 특히, Ⅲ족 질화물이 에피 성장 가능한 어떠한 기판, 즉, 사파이어 기판, 실리콘카바이드 기판 또는 실리콘 기판 등일 수 있으나, 바람직하게는 상기 성장 기판(100)은 사파이어 기판일 수 있다.
이어서, 상기 성장 기판(100)의 일측 표면 상에 복수 층으로 이루어진 에피층을 성장시킨다.
즉, 상기 성장 기판(100)의 일측 표면 상에 고농도 도핑 반도체층(200)을 성장시킨다. 이어서, 상기 고농도 도핑 반도체층(200) 상에 언도핑 반도체층(300)을 성장시킨다. 그리고 상기 언도핑 반도체층(300) 상에 제1형 반도체층(400), 활성층(500) 및 제2형 반도체층(600)을 순차적으로 성장시킨다.
이때, 도에서 도시하고 있지 않지만, 상기 제1형 반도체층(400)과 활성층(500) 사이에 초격자층(미도시)을 더 성장시키고, 상기 활성층(500)과 제2형 반도체층(600) 사이에 전자 브로킹층(미도시)을 더 성장시킬 수 있다.
상기 고농도 도핑 반도체층(200)은 실리콘(Si)이 고농도로 도핑된 n-GaN으로 이루어진 층일 수 있다. 상기 고농도 도핑 반도체층(200)은 0.1 내지 20㎛의 두께, 바람직하게는 3㎛의 두께로 구비될 수 있다.
상기 언도핑 반도체층(300)은 불순물이 도핑되지 않은 u-GaN으로 이루어진 층일 수 있다.
상기 제1형 반도체층(400)은 제1형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다. 상기 제1형 반도체층(400)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있다. 또한, 상기 제1형 반도체층(400)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 제1형 반도체층(400)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.
상기 활성층(500)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(500)은 단일층 또는 복수층으로 이루어질 수 있고, 적어도 일정 파장의 광, 예컨대, 자외선을 발광하는 층일 수 있다. 또한, 상기 활성층(500)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.
상기 제2형 반도체층(600)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 제2형 반도체층(600)은 P형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있다. 또한, 상기 제2형 반도체층(600)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제2형 반도체층(600)은 초격자 구조로 이루어질 수 있다.
상기 초격자층(미도시)는 상기 제1형 반도체층(400)과 활성층(500) 사이에 구비될 수 있으며, Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(500) 보다 먼저 형성됨으로써 상기 활성층(500)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(500)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(500)의 결정성을 우수하게 하는 역할을 할 수 있다.
상기 전자 브로킹층(미도시)은 상기 활성층(500)과 제2형 반도체층(600) 사이에 구비될 수 있으며, 전자 및 전공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 브로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.
도 2를 참조하여 설명하면, 상기 성장 기판(100) 상에 상기 고농도 도핑 반도체층(200), 언도핑 반도체층(300), 제1형 반도체층(400), 활성층(500) 및 제2형 반도체층(600)을 포함하는 복수 층으로 이루어진 에피층을 성장시킨 후, 상기 복수 층으로 이루어진 에피층 중 어느 하나의 층의 가장자리(edge) 영역을 식각하여 노치(210)를 형성한다.
이때, 상기 복수 층으로 이루어진 에피층 중 어느 하나의 층은 상기 고농도 도핑 반도체층(200)일 수 있다.
상기 노치(210)는 상기 고농도 도핑 반도체층(200)을 전해 에칭(electro-chemical etching) 공정을 이용하여 형성할 수 있다. 즉, 상기 복수 층으로 이루어진 에피층이 성장된 상기 성장 기판(100)을 전해 용액에 담근 후 상기 고농도 도핑 반도체층(200)에 전압을 인가함으로써 상기 성장 기판(100)의 측면으로 노출된 상기 고농도 도핑 반도체층(200)의 가장자리 영역이 내부 방향으로 전해 에칭되어 형성될 수 있다.
도 3을 참조하여 설명하면, 상기 복수 층으로 이루어진 에피층 상에 본딩층(700)을 형성한다.
이때, 상기 본딩층(700)을 형성하기 이전에 상기 복수 층으로 이루어진 에피층 상에 광을 반사시키는 역할 또는 상기 복수 층으로 이루어진 에피층, 특히, 제2형 반도체층(600)과 이후 설명되는 본딩층(700) 또는 본딩 기판(800)을 전기적으로 연결하는 역할을 하는 금속 반사 패턴층(710)을 더 형성할 수 있다.
상기 본딩층(700)은 이후 설명되는 본딩 기판(800)과 상기 제2형 반도체층(600) 또는 상기 금속 반사 패턴층(710)을 접합을 하되, 접합 온도, 즉, 100 내지 500도의 온도로 가열한 후 냉각하면, 접합하는 도전성 물질이면 어떠한 물질을 이용하여도 무방하나, 바람직하게는 주석(Sn)을 포함하는 합금 또는 구리, 금 또는 은 등을 포함하는 합금으로 이루어질 수 있다.
또한, 도에서는 도시하고 있지 않지만, 상기 복수 층으로 이루어진 에피층의 전층 또는 일부 층, 예컨대, 상기 제1형 반도체층(400), 활성층(500) 및 제2형 반도체층(600)을 식각하여 패터닝할 때, 식각 정지층으로 이용되는 식각 정지 패턴(미도시)이 상기 금속 반사 패턴층(710) 사이에 구비될 수도 있다.
상기 금속 반사 패턴층(710)은 광을 반사할 수 있는 금속 물질, 바람직하게는 광을 반사하면서 도전성인 금속 물질, 예컨대, 니켈(Ni), 백금(Pt), 팔라듐(Pd), 로듐(Rh), 텅스텐(W), 티탄(Ti), 은(Ag) 또는 금(Au)을 포함하는 물질로 형성될 수 있다.
상기 식각 정지 패턴(미도시)는 실리콘 산화막 또는 실리콘 질화막 등을 포함하는 절연 물질로 이루어질 수 있다.
도 4를 참조하여 설명하면, 상기 성장 기판(100)을 준비하고, 상기 성장 기판(100) 상에 복수 층으로 이루어진 에피층을 성장하는 과정과는 별도로 본딩 기판(800)을 준비한다.
상기 본딩 기판(800)은 상기 복수 층으로 이루어진 에피층과의 열팽창 계수의 차이가 큰 도전성 물질, 예컨대, 구리를 포함하여 이루어질 수 있다.
상기 본딩 기판(800)을 상기 본딩층(700)에 접촉한다.
이어서, 상기 본딩층(700)과 본딩 기판(800)이 접촉된 상태로 가열하되, 상기 본딩층(700)이 상기 복수 층으로 이루어진 에피층과 본딩 기판(800)을 접합하는 접합 온도로 가열한 후 냉각하여 상기 본딩층(700)으로 상기 복수 층으로 이루어진 에피층과 본딩 기판(800) 사이를 접합할 수 있도록 한다.
즉, 상기 본딩층(700)이 주석을 포함하는 합금, 예컨대, 솔더로 이루어진 경우, 상기 본딩층(700)을 약 450도의 온도로 가열하여 상기 본딩층(700)을 리플로우(reflow)시킨 후 냉각하면 상기 복수 층으로 이루어진 에피층과 본딩 기판(800)이 접합을 이루게 된다.
도 5를 참조하여 설명하면, 상기 본딩층(700)을 접합 온도로 가열한 후, 냉각하여 상기 성장 기판(100)으로부터 상기 복수 층으로 이루어진 에피층과 본딩 기판(800)을 분리한다.
이때, 상기 복수 층으로 이루어진 에피층과 성장 기판(100)의 분리는 상기 접합 온도로 가열한 후, 냉각될 때, 상기 복수 층으로 이루어진 에피층과 본딩 기판(800) 역시 동일한 온도로 가열된 후 냉각되는데, 상기 복수 층으로 이루어진 에피층과 상기 본딩 기판(800)은 열팽창 계수의 차이가 크게 남으로 인해, 열응력(thermal sress)이 발생하여 상기 복수 층으로 이루어진 에피층이 상기 성장 기판(100)으로부터 분리된다.
상기 분리는 상기 고농도 도핑 반도체층(200)의 가장자리에 형성된 상기 노치로부터 시작될 수 있다. 즉, 상기 복수 층으로 이루어진 에피층과 상기 본딩 기판(800)의 열팽창 계수 차에 의한 열응력이 상기 노치(210)에 집중되고, 열응력이 집중되는 상기 노치(210)로부터 균일이 발생되어 상기 복수 층으로 이루어진 에피층이 상기 성장 기판(100)으로부터 분리될 수 있다.
이때, 상기 노치(210)에 날카로운 도구로 충격을 가하면, 상기 분리가 더 용이하게 일어날 수 있다.
도 6을 참조하여 설명하면, 상기 성장 기판(100)을 분리한 후, 상기 노출된 고농도 도핑 반도체층(200)과 상기 고농도 도핑 반도체층(200)의 하부에 위치한 상기 언도핑 반도체층(300)을 제거하여 상기 복수 층으로 이루어진 에피층을 상기 성장 기판(100)으로부터 분리하는 공정을 완료할 수 있다.
상기 노출된 고농도 도핑 반도체층(200)과 언도핑 반도체층(300)의 제거는 평탄화 공정 또는 식각 공정을 통해 이루어질 수 있다.
상기 노출된 고농도 도핑 반도체층(200)은 상기 성장 기판(100)을 분리할 때, 열응력이 집중되어 손상되어 있을 수 있으므로, 상기 분리 공정을 마친 후, 상기 복수 층으로 이루어진 에피층 및 본딩 기판(800)을 이용하여 발광 다이오드 소자를 제조하는 경우, 발광 효율을 저하시키는 원인이 될 수 있기 때문에 제거될 수 있다.
또한, 상기 언도핑 반도체층(300)은 상기 분리 공정을 마친 후, 상기 복수 층으로 이루어진 에피층 및 본딩 기판(800)을 이용하여 발광 다이오드 소자를 제조하는 경우, 상기 복수 층으로 이루어진 에피층의 제1형 반도체층(400)의 표면을 노출시키기 위해 제거될 수 있다.
이때, 도에서는 상기 노출된 고농도 도핑 반도체층(200)과 언도핑 반도체층(300)은 제거되는 것으로 도시하고 있으나 이를 제거하지 않고 남겨둘 수도 있다.
도 7 내지 도 9는 본 발명의 다른 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법을 보여주는 단면도들이다.
도 7을 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법은 우선 성장 기판(100)을 준비한다. 상기 성장 기판(100)은 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법에서 설명하고 있으므로 자세한 설명은 생략한다.
이어서, 상기 성장 기판(100)의 일측 표면 상에 복수 층으로 이루어진 에피층을 에피 성장시킨다.
이때, 상기 복수 층으로 이루어진 에피층은 상기 성장 기판(100)의 일측 표면 상에 먼저 언도핑 반도체층(300)을 성장시키고, 상기 언도핑 반도체층(300) 상에 고농도 도핑 반도체층(200)을 성장시킨다. 이어서, 상기 고농도 도핑 반도체층(200) 상에 제1형 반도체층(400), 활성층(500) 및 제2형 반도체층(600)을 순차적으로 성장시킨다.
이때, 도에서 도시하고 있지 않지만, 상기 제1형 반도체층(400)과 활성층(500) 사이에 초격자층(미도시)을 더 성장시키고, 상기 활성층(500)과 제2형 반도체층(600) 사이에 전자 브로킹층(미도시)을 더 성장시킬 수 있다.
그러므로 본 실시 예는 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법과 상기 성장 기판(100) 상에 고농도 도핑 반도체층(200)이 아니라 언도핑 반도체층(300)을 먼저 성장시키고, 상기 고농도 도핑 반도체층(200)을 성장시키는 점에서 차이가 있다.
이때, 상기 고농도 도핑 반도체층(200), 언도핑 반도체층(300), 제1형 반도체층(400), 활성층(500), 제2형 반도체층(600), 초격자층(미도시) 및 전자 브로킹층(미도시)은 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법에서 설명하고 있으므로 자세한 설명은 생략한다.
이어서, 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법에서 설명하는 공정과 동일한 방법으로 상기 고농도 도핑 반도체층(200)의 가장 자리에 노치(210)를 형성한다.
이어서, 상기 복수 층으로 이루어진 에피층 상에 금속 반사 패턴층(710)을 포함하는 본딩층(700)을 형성할 수 있다. 또한 도에서 도시하고 있지 않지만, 상기 금속 반사 패턴층(710) 사이에 식각 정지 패턴(미도시)이 구비될 수 있다.
상기 금속 반사 패턴층(710), 본딩층(700) 및 식각 정지 패턴(미도시)은 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법에서 설명하고 있으므로 자세한 설명은 생략한다.
도 8을 참조하여 설명하면, 상기 성장 기판(100)을 준비하고, 상기 성장 기판(100) 상에 복수 층으로 이루어진 에피층을 성장하는 과정과는 별도로 본딩 기판(800)을 준비한다.
이때, 상기 본딩 기판(800)은 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법에서 설명하고 있으므로 자세한 설명은 생략한다.
이어서, 상기 본딩 기판(800)을 상기 본딩층(700)에 접촉시키고, 상기 본딩층(700)과 본딩 기판(800)이 접촉된 상태로 가열하고 냉각하여 상기 성장 기판(100)으로부터 상기 복수 층으로 이루어진 에피층을 분리한다.
이때, 도 8에 도시된 바와 같이 본 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법은 상기 성장 기판(100) 상에 상기 언도핑 반도체층(300)을 먼저 형성하고, 상기 언도핑 반도체층(300) 상에 고농도 도핑 반도체층(200)을 성장시켰음으로 상기 성장 기판(100) 분리 시 상기 성장 기판(100)과 함께 상기 언도핑 반도체층(300)이 분리된다.
상기 성장 기판(100)으로부터의 상기 복수 층으로 이루어진 에피층의 분리는 도 1 내지 도 6을 참조하여 설명한 본 발명의 일 실시 예에 따른 에피층을 성장 기판으로부터 분리하는 방법에서 설명하고 있으므로 자세한 설명은 생략한다.
도 9을 참조하여 설명하면, 상기 성장 기판(100)을 분리한 후, 상기 노출된 고농도 도핑 반도체층(200)을 제거하여 상기 제1형 반도체층(400)을 노출되도록 한 후, 상기 복수 층으로 이루어진 에피층을 상기 성장 기판(100)으로부터 분리하는 공정을 완료할 수 있다.
상기 노출된 고농도 도핑 반도체층(200)의 제거는 식각 또는 평탄화 공정을 실시하여 이룰 수 있다. 또한, 도에서는 상기 노출된 고농도 도핑 반도체층(200)은 제거하는 것으로 도시하고 있으나 이를 제거하지 않고 남겨둘 수도 있다.
따라서, 본 발명의 실시 예들에 따른 에피층을 성장 기판으로부터 분리하는 방법은 상기 성장 기판(100) 상에 상기 복수 층으로 이루어진 에피층을 에피 성장시키고, 상기 복수 층으로 이루어진 에피층 중 어느 한 층, 예컨대, 상기 고농도 도핑 반도체층(200)의 가장자리에 노치(210)를 형성한다. 그리고 상기 복수 층으로 이루어진 에피층 상에 상기 본딩층(700)을 형성하고, 상기 본딩층(700)에 상기 복수 층으로 이루어진 에피층과는 열팽창 계수 차이가 큰, 바람직하게는 상기 복수 층으로 이루어진 에피층 보다 열패창 계수의 큰 상기 본딩 기판(800)을 접촉시킨다. 그리고 상기 복수 층으로 이루어진 에피층, 본딩층(700) 및 본딩 기판(800)을 가열 및 냉각하여 상기 본딩층(700)은 상기 복수 층으로 이루어진 에피층과 본딩 기판(800)이 부착되도록 하고, 상기 열패창 계수의 차이로 인해 발생되는 열응력은 상기 복수 층으로 이루어진 에피층 중 어느 한 층에 형성된 노치(210)에 집중되도록 하여 상기 노치(210)로부터 상기 복수 층으로 이루어진 에피층이 상기 성장 기판(100)으로부터 분리되도록 한다.
그러므로 본 발명의 실시 예들에 따른 에피층을 성장 기판으로부터 분리하는 방법은 에피층에 영향을 주지않으면서 에피층을 성장 기판으로부터 용이하게 분리할 수 있는 에피층을 성장 기판으로부터 분리하는 방법을 제공하는 효과가 있다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
100 : 성장 기판 200 : 고농도 도핑 반도체층
210 : 노치 300 : 언도핑 반도체층
400 : 제1형 반도체층 500 : 활성층
600 : 제2형 반도체층 700 : 본딩층
800 : 본딩 기판

Claims (6)

  1. 성장 기판 상에 복수 층으로 이루어진 에피층을 성장시키는 단계;
    상기 에피층의 적어도 하나의 층의 가장자리를 식각하여 노치를 형성하는 단계;
    상기 에피층 상에 본딩층을 형성하고, 상기 본딩층 상에 본딩 기판을 접촉한 후, 상기 본딩층으로 상기 에피층과 본딩 기판을 접합하기 위해 접합 온도로 가열하는 단계;
    상기 접합 온도로 가열 후 냉각하여 상기 에피층과 본딩 기판이 상기 본딩층에 의해 접합되며, 상기 에피층이 상기 성장 기판으로부터 분리하는 단계;를 포함하며,
    상기 성장 기판으로부터 상기 에피층의 분리는 상기 노치가 형성된 어느 하나의 층으로부터 분리되는 것을 특징으로 하는 에피층을 성장 기판으로부터 분리하는 방법.
  2. 청구항 1에 있어서, 상기 복수 층으로 이루어진 에피층을 성장시키는 단계는
    상기 성장 기판 상에 고농도 도핑 반도체층을 성장시키는 단계;
    상기 고농도 도핑 반도체층 상에 언도핑 반도체층을 성장시키는 단계; 및
    상기 언도핑 반도체층 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 순차적으로 성장시키는 단계;를 포함하는 에피층을 성장 기판으로부터 분리하는 방법.
  3. 청구항 1에 있어서, 상기 복수 층으로 이루어진 에피층을 성장시키는 단계는
    상기 성장 기판 상에 언도핑 반도체층을 성장시키는 단계;
    상기 언도핑 반도체층 상에 고농도 도핑 반도체층을 성장시키는 단계; 및
    상기 고농도 도핑 반도체층 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 순차적으로 성장시키는 단계;를 포함하는 에피층을 성장 기판으로부터 분리하는 방법.
  4. 청구항 2 또는 3에 있어서, 상기 노치는 상기 고농도 도핑 반도체층의 가장자리 영역에 형성하는 에피층을 성장 기판으로부터 분리하는 방법.
  5. 청구항 2 또는 3에 있어서, 상기 고농도 도핑 반도체층은 실리콘이 도핑된 n-GaN으로 이루어진 층이고, 상기 언도핑 반도체층은 u-GaN으로 이루어진 층인 에피층을 성장 기판으로부터 분리하는 방법.
  6. 청구항 2 또는 3에 있어서, 상기 노치는 전해 에칭을 이용하여 형성하는 에피층을 성장 기판으로부터 분리하는 방법.
KR1020110125105A 2011-11-28 2011-11-28 에피층을 성장 기판으로부터 분리하는 방법 KR20130059026A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110125105A KR20130059026A (ko) 2011-11-28 2011-11-28 에피층을 성장 기판으로부터 분리하는 방법
PCT/KR2012/010096 WO2013081348A1 (en) 2011-11-28 2012-11-27 Method for separating epitaxial layer from growth substrate
US14/361,117 US9218967B2 (en) 2011-11-28 2012-11-27 Method for separating epitaxial layer from growth substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110125105A KR20130059026A (ko) 2011-11-28 2011-11-28 에피층을 성장 기판으로부터 분리하는 방법

Publications (1)

Publication Number Publication Date
KR20130059026A true KR20130059026A (ko) 2013-06-05

Family

ID=48535743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110125105A KR20130059026A (ko) 2011-11-28 2011-11-28 에피층을 성장 기판으로부터 분리하는 방법

Country Status (3)

Country Link
US (1) US9218967B2 (ko)
KR (1) KR20130059026A (ko)
WO (1) WO2013081348A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105359282A (zh) * 2013-07-29 2016-02-24 晶元光电股份有限公司 选择性转移半导体元件的方法
US9553009B2 (en) 2014-03-25 2017-01-24 Samsung Electronics Co., Ltd. Substrate separation device and substrate separation system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018033B (zh) * 2020-08-13 2022-05-31 华南师范大学 一种外延薄膜晶圆级剥离方法及其装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068572A2 (de) * 2003-01-31 2004-08-12 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements
TWI433343B (zh) 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
JP4862442B2 (ja) * 2006-03-15 2012-01-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP5199057B2 (ja) * 2008-12-24 2013-05-15 スタンレー電気株式会社 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
KR100999695B1 (ko) 2009-02-16 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101755670B1 (ko) 2010-03-15 2017-07-10 엘지이노텍 주식회사 발광소자 및 발광소자의 제조방법
EP2249406B1 (en) 2009-05-04 2019-03-06 LG Innotek Co., Ltd. Light emitting diode
JP5725927B2 (ja) * 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法
CN103222073B (zh) * 2010-08-03 2017-03-29 财团法人工业技术研究院 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
TWI419367B (zh) * 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法
US9312432B2 (en) * 2012-03-13 2016-04-12 Tsmc Solid State Lighting Ltd. Growing an improved P-GaN layer of an LED through pressure ramping
TWI654810B (zh) * 2012-07-20 2019-03-21 美國加利福尼亞大學董事會 用於製造氮化鎵垂直腔面發射雷射之結構及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105359282A (zh) * 2013-07-29 2016-02-24 晶元光电股份有限公司 选择性转移半导体元件的方法
US9553009B2 (en) 2014-03-25 2017-01-24 Samsung Electronics Co., Ltd. Substrate separation device and substrate separation system

Also Published As

Publication number Publication date
WO2013081348A1 (en) 2013-06-06
US9218967B2 (en) 2015-12-22
US20140335677A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
US7675077B2 (en) Light-emitting diode and method for manufacturing the same
KR20160034987A (ko) 기판 웨이퍼 상에 형성된 발광 디바이스들을 분리시키는 방법
KR20100068839A (ko) 발광 소자의 제조 방법
US8772808B2 (en) Semiconductor light emitting element and manufacturing method thereof
KR101072200B1 (ko) 발광소자 및 그 제조방법
CN102334203B (zh) 发光器件的制造方法
US20100219442A1 (en) Semiconductor light emitting device and method for manufacturing thereof
US9048343B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
KR20130059026A (ko) 에피층을 성장 기판으로부터 분리하는 방법
JP5646545B2 (ja) 半導体発光素子及びその製造方法
CN102244173B (zh) 发光元件及其制造方法
KR101707358B1 (ko) 질화물 발광 소자 및 그 제조 방법
KR101923671B1 (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
US10672945B2 (en) Method for manufacturing light emitting device
KR20130015770A (ko) 발광 다이오드 칩 및 이를 제조하는 방법
KR101014045B1 (ko) 발광소자 및 그 제조방법
KR20130067514A (ko) 반도체 소자 제조 방법
KR101364719B1 (ko) 수직형 발광 다이오드 제조방법
KR101910568B1 (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
US9761758B2 (en) Semiconductor component comprising an interlayer
US20200259042A1 (en) Ultraviolet light-emitting element and light-emitting element package
KR20090076164A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid