KR101072172B1

KR101072172B1 - 발광소자 및 그 제조방법

Info

Publication number: KR101072172B1
Application number: KR1020090039014A
Authority: KR
Inventors: 조현경
Original assignee: 엘지이노텍 주식회사
Priority date: 2009-05-04
Filing date: 2009-05-04
Publication date: 2011-10-10
Also published as: KR20100120026A

Abstract

실시예는 발광소자 및 그 제조방법에 관한 것이다.

실시예에 따른 발광소자는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 및 상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 형성된 보호막;을 포함한다.

발광소자, 접촉력

Description

발광소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}

실시예는 발광소자 및 그 제조방법에 관한 것이다.

발광소자(Light Emitting Device:LED)는 전류를 빛으로 변환시키는 반도체소자로서, 적색 LED가 상품화된 것을 시작으로 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 광원으로 이용되어 왔다.

예를 들어, GaN 반도체와 같은 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭을 가지고 있고, In, Al 등 타 원소들과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체층을 제조할 수 있고, 방출파장 조절이 용이하여 LED를 포함한 고출력 전자소자 개발 분야에서 많은 주목을 받아왔다.

종래기술에 의하면 GaN 발광구조물의 측면에 노출된 활성층 보호하기 위하여 패시베이션(passivation) 공정을 한다. 그런데, 종래기술에 의하면 패시베이션막으로 폴리머(Polymer) 계열의 막, 유전막 등이 이용되는데 이러한 막들은 GaN 막과의 접촉력이 좋지 않은 문제가 있다. 또한, 폴리머(polymer)의 경우 열에 약하여 소자에 열이 가해질 경우,변형이 발생하는 문제가 있고, 유전막질의 경우 증착시 조건 에 따라 GaN 막에 계면 간의 스트레스(stress)로 인한 영향을 줄 수 있다.

한편, 종래기술에 의하면 GaN 에피층을 성장함에 있어 GaN 기판이외에 실리콘(silicon), 사파이어(sapphire)와 실리콘카바이드(SiC) 등의 다른 물질로 구성된 이종기판을 사용하고 있다. 이러한 이종 기판위에 GaN 계열의 물질을 성장함에 있어서 열팽창계수와 결정격자 계수의 부정합등으로 인하여 TD(threading dislocations) 등과 같은 많은 결함이 성장되어지는 박막내에 포함되어지게 된다.

실시예는 발광구조물과 접촉력이 좋은 보호막을 포함하는 발광소자 및 그 제조방법을 제공하고자 한다.

또한, 실시예는 결정결함이 낮은 발광소자 및 그 제조방법을 제공하고자 한다.

또한, 실시예에 따른 발광소자의 제조방법은 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 및 상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 보호막을 형성하는 단계;를 포함한다.

실시예에 따른 발광소자 및 그 제조방법에 의하면, 보호막(passivation layer)을 발광구조물과 동종의 물질로 형성함으로써 발광소자의 제조공정이 간단해지며, 발광구조물과 동종의 막으로 보호막을 형성함으로써 보호막과 발광구조물의 접촉력을 높일 수 있다.

또한, 실시예는 선택영역 성장방법을 활용하여 결정결함이 낮은 GaN 계열물질을 LED 구조로 성장하여 내부 발광효율(internal efficiency)이 높고 고신뢰성을 가지며 전류 스프레딩(current spreading)이 잘 될 수 있다.

본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

(실시예)

도 1은 실시예에 따른 발광소자의 단면도이다.

실시예에 따른 발광소자는 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140)을 포함하는 발광구조물 및 상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 형성된 보호막(145)을 포함할 수 있다. 도 1에서 미설명된 도면부호는 이하 제조방법에서 설명한다.

실시예에 의하면 보호막(passivation layer)을 발광구조물과 동종의 물질로 형성함으로써 발광소자의 제조공정이 간단해지며, 발광구조물과 동종의 막으로 보호막을 형성함으로써 보호막과 발광구조물의 접촉력을 높일 수 있다.

또한, 실시예에 따른 발광소자 및 그 제조방법에 의하면, 선택영역 성장방법을 활용하여 결정결함이 낮은 GaN 계열물질을 LED 구조로 성장하여 내부 발광효율(internal efficiency)이 높고 고신뢰성을 가지며 전류 스프레딩(current spreading)이 잘 될 수 있다.

이하, 도 2 내지 도 5를 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.

우선, 제1 기판(100) 상에 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140)을 포함하는 발광구조물을 형성한다.

예를 들어, 상기 제1 기판(100)은 사파이어(Al₂O₃) 단결정 기판, Si 기판, SiC 기판 등일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(100)에 대해 습식세척을 실시하여 표면의 불순물을 제거할 수 있다.

이후, 도 2와 같이 상기 제1 기판(100) 상에 비도전형 반도체층(110)을 형성할 수 있다. 예를 들어, 상기 제1 기판(100)상에 undoped-GaN층을 형성할 수 있으나 이에 한정되는 것은 아니다. 상기 비도전형 반도체층(110)을 형성함으로써 이후 형성되는 제1 도전형 반도체층(120)의 성장성을 향상시키고, 결정결함이 상측으로 확장되는 것을 막을 수 있다. 이러한 비도전 반도체층(110)의 형성은 선택적인 공정으로서 생략될 수 있다.

이후, 상기 비도전형 반도체층(110) 상에 일부 영역(M)을 노출하는 제1 패턴(210)을 형성한다. 상기 제1 패턴(210)은 칩간의 경계 영역에 잔존할 수 있다. 예를 들어, 상기 제1 패턴(210)은 SiO₂ 등과 같은 산화막 또는 질화막 등일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, PECVD로 SiO₂를 증착하고 패터닝에 의해 일부 영역을 노출하는 제1 패턴(210)을 형성할 수 있다.

다음으로, 도 3과 같이 상기 노출된 비도전형 반도체층(110) 상에 제1 도전형 반도체층(120)을 형성한다. 예를 들어, 상기 제1 도전형 반도체층(120)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(120)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH₄)가 주입되어 형성될 수 있다.

이때, 제1 도전형 반도체층(120)은 노출된 비도전형 반도체층(110)인 시드(seed) 영역으로부터 제1 패턴(210)쪽으로 측면성장 및 제1 기판(100) 상에서 수직성장할 수 있다.

예를 들어, 제1 도전형 반도체층(120)이 제1 패턴(210) 및 제1 기판(100)에 따라서 선택적으로 수직, 수평 성장하고, 제1 패턴(210) 방향으로의 수평성장 영역에서 확장전위(threading dislocation:TD)는 벤딩(bending) 되거나 제1 패턴(210)에 의해 차단됨으로써 표면으로의 침투가 억제된다. 이에 따라 제1 도전형 반도체층(120)은 전위를 거의 포함하지 않는 고품위의 결정성을 가지게 된다.

즉, 실시예에 따른 발광소자 및 그 제조방법에 의하면, 선택영역 성장방법을 활용하여 결정결함이 낮은 GaN 계열물질을 LED 구조로 성장하여 내부 발광효율(internal efficiency)이 높고 고신뢰성을 가지며 전류 스프레딩(current spreading)이 잘 될 수 있는 장점이 있다.

이후, 상기 제1 도전형 반도체층(120) 상에 활성층(130)을 형성한다. 활성층(130)은 에너지 밴드가 서로 다른 질화물 반도체 박막층을 교대로 한 번 혹은 여러 번 적층하여 이루어지는 양자우물구조를 가질 수 있다. 예를 들어, 상기 활성층(130)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.

이때, 상기 활성층(130)은 상기 제1 도전형 반도체층(120) 위에 형성될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(120)의 측면에 소정의 마스크 패턴(미도시)으로 형성하고, 상기 제1 도전형 반도체층(120) 위에 활성층(130)을 형성할 수 있다.

이후, 상기 활성층(130) 상에 제2 도전형 반도체층(140)을 형성한다. 예를 들어, 상기 제2 도전형 반도체층(140)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp₂Mg){Mg(C₂H₅C₅H₄)₂}가 주입되어 P형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.

다음으로, 도 4와 같이 상기 발광구조물 상에 상기 발광구조물과 동종의 물 질로 보호막(145)을 형성할 수 있다.

상기 보호막(145)은 언도프트(undoped) GaN, AlGaN, InGaN, AlInGaN 중 어느 하나 이상으로 형성될 수 있다. 예를 들어, 상기 보호막(145)은 언도프트(undoped) GaN, AlGaN, InGaN, AlInGaN 등으로 형성할 수 있으나 이에 한정되는 것은 아니다.

실시예에서 상기 보호막(145)은 상기 발광구조물의 측면과 상면을 감싸도록 형성될 수 있다. 이때, 상기 발광구조물의 측면에 형성되는 보호막(145)의 두께는 상기 발광구조물의 상면에 형성되는 보호막의 두께 보다 작을 수 있다.

이에 따라 상기 발광구조물 상면에 형성된 보호막(145)은 전도성(conductivity)이 높기 때문에 전류확산(current spreading) 역할을 하며, 발광구조물의 측면에 형성된 보호막은 얇고 저항성(resistive)이 있기 때문에 보호막(passivation layer)이 될수 있다.

실시예에서 선택적 성장된 발광구조물의 측면은 GaN의 우르차이트(Wurtzite) 구조 특성에 의하여 결정될 수 있다. 이러한 발광구조물의 측면은 제1 기판(100)의 면에 따라 여러 방향의 면이 형성된다. 실시예의 측면성장의 특성은 각 면의 표면 에너지와 표면 원자들의 안정성 때문에 달라지는데, 제1 패턴(210)의 마스크 패턴닝 때문에 측면성장이 억제 되면서 GaN의 우르차이트 물질 특성이 나타나게 된다.

예를 들어, 측면의 Ga원자는 1~2개의 본딩이 깨지나, (0001)면은 3개의 본딩이 깨지게 된다. 이러한 특성 때문에 측면성장은 매우 느린 성장속도를 가지게 되고, 이러한 성장속도는 대략 (0001)면의 성장 속도에 비해서 대략 1/5~1/10정도의 성장속도를 가지게 된다. 이에 따라 발광구조물의 측면 상에서의 GaN 보호막의 성 장은 매우 얇고 저항성이 높은 박막이 형성될 수 있다.

이에 따라 실시예에서 측면에 형성되는 보호막(145)은 저항성이 높도록 형성되어 전기적인 아이솔레이션 역할을 할 수 있다. 예를 들어, 상기 측면에 형성되는 보호막(145)은 100Å 이하로 형성될 수 있으나 이에 한정되는 것은 아니다.

한편, 실시예는 상기 발광구조물 상에 존재하는 보호막(145)의 일부를 제거하는 공정을 더 포함할 수 있으나 이에 한정되는 것은 아니다.

다음으로, 도 5와 같이 상기 제2 도전형 반도체층(140) 상에 제2 전극층(150)을 형성한다. 상기 제2 전극층(150)은 오믹층, 반사층, 접착층 등을 포함할 수 있다.

예를 들어, 상기 제2 전극층(150)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.

또한, 상기 제2 전극층(150)이 반사층을 포함하는 경우 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.

또한, 상기 제2 전극층(150)이 접착층을 포함하는 경우 상기 반사층이 접착 층의 기능을 하거나, 니켈(Ni), 금(Au) 등을 이용하여 접착층을 형성할 수 있다.

또한, 실시예에서 제2 전극층(150) 상에 제2 기판(160)을 더 포함할 수 있다. 만약, 상기 제1 도전형 반도체층(120)이 50㎛ 이상으로 충분히 두꺼운 경우에는 제2 기판을 형성하는 공정은 생략될 수 있다. 상기 제2 기판(160)은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 제2 기판은 구리(Cu), 구리합금(Cu Alloy) 또는 Si, Mo, SiGe 등일 수 있다. 상기 제2 기판을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.

다음으로, 상기 비도전형 반도체층(110)이 노출되도록 상기 제1 기판(100)을 제거한다. 상기 제1 기판(100)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(100)은 물리적으로 갈아냄으로써 제거될 수도 있다.

다음으로, 상기 비도전형 반도체층(110)의 일부를 제거하고 상기 제1 도전형 반도체층(120) 상에 제1 전극(125)을 형성한다.

한편, 도 5와 같이 실시예에서 발광소자 칩은 끝이 잘린 역전된 피라미드(TIP: truncated inverted pyramid) 형태가 됨으로써 55% 이상의 외부양자효율을 얻을 수 있다. 실시예에 의하면 LED 형성후 칩형태가 끝이 잘린 역전된 피라미드(TIP: truncated inverted pyramid) 형태를 가지고 있기에 광추출에도 큰 효과를 가진다.

실시예에서 상기 제1 패턴(210)은 제거되거나 제거되지 않을 수 있으며, 상 기 비도전형 반도체층(110) 상면은 표면요철을 형성하여 광추출 효율을 증대시킬 수 있다. 예를 들어, 상기 제1 패턴(210)은 습식식각에 의한 선택적 식각에 의해 제거될 수 있으며, 상기 비도전형 반도체층(110) 상면은 건식식각 또는 습식식각에 의해 제1 전극(125)을 제외한 영역에 표면요철을 형성할 수 있다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

도 1은 실시예에 따른 발광소자의 단면도.

도 2 내지 도 5는 실시예에 따른 발광소자의 제조방법의 공정단면도.

Claims

제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 및

상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 형성된 보호막;을 포함하며,

상기 보호막은 언도프트(undoped) GaN, AlGaN, InGaN, AlInGaN 중 어느 하나 이상으로 형성된 발광소자.
삭제
제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 및

상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 형성된 보호막;을 포함하며,

상기 보호막은 상기 발광구조물의 측면과 상면에 형성되는 발광소자.
제3 항에 있어서,

상기 발광구조물의 측면에 형성되는 보호막의 두께가 상기 발광구조물의 상면에 형성되는 보호막의 두께 보다 작은 발광소자.
제4 항에 있어서,

상기 발광구조물의 측면에 형성되는 보호막은 100Å 이하로 형성되는 발광소자.
제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 및

상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 형성된 보호막;을 포함하며,

상기 보호막은 상기 발광구조물의 측면에 형성되는 발광소자.
제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 및

상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 보호막을 형성하는 단계;를 포함하며,

상기 보호막을 형성하는 단계는 언도프트(undoped) GaN, AlGaN, InGaN, AlInGaN 중 어느 하나 이상으로 상기 보호막을 형성하는 발광소자의 제조방법.
삭제
제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 및

상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 보호막을 형성하는 단계;를 포함하며,

상기 보호막을 형성하는 단계에서 상기 발광구조물의 측면에 형성되는 보호막의 두께는 상기 발광구조물의 상면에 형성되는 보호막의 두께 보다 작은 발광소자의 제조방법.
제9 항에 있어서,

상기 보호막을 형성하는 단계에서,

상기 발광구조물의 측면에 형성되는 보호막은 100Å 이하로 형성되는 발광소자의 제조방법.
제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 및

상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 보호막을 형성하는 단계;를 포함하며,

상기 발광구조물의 형성하는 단계는, 제1 기판이 준비되는 단계와, 상기 제1 기판의 일부 영역을 노출하는 제1 패턴을 형성하는 단계 및 상기 노출된 제1 기판 상에 발광구조물을 형성하는 단계를 포함하는 발광소장의 제조방법.
제11 항에 있어서,

상기 발광구조물의 제1 도전형 반도체층을 형성하는 단계는,

상기 노출된 제1 기판 상에 상기 제1 도전형 반도체층을 수직, 수평 성장하는 발광소자의 제조방법.
제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 및

상기 발광구조물 상에 상기 발광구조물과 동종의 물질로 보호막을 형성하는 단계; 및

상기 보호막의 형성단계 후에 상기 발광구조물 상면의 보호막 일부를 제거하는 단계를 포함하는 발광소자의 제조방법.