KR20130007682A - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20130007682A
KR20130007682A KR1020110059765A KR20110059765A KR20130007682A KR 20130007682 A KR20130007682 A KR 20130007682A KR 1020110059765 A KR1020110059765 A KR 1020110059765A KR 20110059765 A KR20110059765 A KR 20110059765A KR 20130007682 A KR20130007682 A KR 20130007682A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
emitting device
dislocation
layer
Prior art date
Application number
KR1020110059765A
Other languages
English (en)
Inventor
이선균
조현경
이장호
임현수
곽호상
권호기
정성훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110059765A priority Critical patent/KR20130007682A/ko
Publication of KR20130007682A publication Critical patent/KR20130007682A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 활성층 및 상기 활성층 상에 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층 및 상기 활성층 중 적어도 하나는 전위(dislocation)를 포함하고, 내부 양자 효율은 전위 밀도(dislocation density), 전위 크기(dislocation size) 및 전위 종류 비(dislocation type ratio) 중 적어도 하나와 반비례한다.

Description

발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
실시 예는 발광 소자 및 그 제조방법에 관한 것이다.
발광 소자(LIGHT EMITTING DEVICE, LED)는 전기 에너지를 빛 에너지로 변환하는 반도체 소자의 일종이다. 발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
이에 기존의 광원을 발광 소자로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가하고 있는 추세이다.
실시 예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공한다.
또한, 실시 예는 내부 양자 효율을 향상하는 발광 소자 및 그 제조방법을 제공한다.
실시 예는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 및 상기 활성층 상에 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층 및 상기 활성층 중 적어도 하나는 전위(dislocation)를 포함하고, 내부 양자 효율은 전위 밀도(dislocation density), 전위 크기(dislocation size) 및 전위 종류 비(dislocation type ratio) 중 적어도 하나와 반비례하는 발광 소자를 제공한다.
또한, 실시 예는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 및 상기 활성층 상에 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층 및 상기 황성층 중 적어도 하나는 전위(dislocation)를 포함하고, 전위 밀도(dislocation density), 전위 크기(dislocation size) 및 전위 종류 비(dislocation type ratio)의 곱의 역수는 10 내지 50인 발광 소자를 제공한다.
실시 예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공할 수 있다.
또한, 실시 예는 내부 양자 효율을 향상하는 발광 소자 및 그 제조방법을 제공할 수 있다.
한편 그 외의 다양한 효과는 후술될 본 발명의 실시 예에 따른 상세한 설명에서 직접적 또는 암시적으로 개시될 것이다.
도 1은 제1 실시 예에 따른 발광 소자를 설명하는 도면;
도 2는 제2 실시 예에 따른 발광 소자를 설명하는 도면;
도 3은 발광 소자별로 제1 도전형 반도체층 및 활성층에 대한 TEM(Transmission Electron Microscope) 영상을 나타낸 도면;
도 4는 발광 소자별로 전류 밀도(current density)에 따른 내부 양자 효율의 변화를 나타낸 도면;
도 5는 발광 소자별로 결함 파라미터(또는 전위 파라미터)와 내부 양자 효율과의 관계를 나타낸 도면;
도 6은 실시 예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광 소자 및 발광 소자 제조방법에 대해 설명한다.
도 1은 제1 실시 예에 따른 발광 소자를 설명하는 도면이다.
도 1을 참조하면, 제1 실시 예에 따른 발광 소자(100)는 기판(110), 상기 기판(110) 상에 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)을 포함하는 발광 구조물(150), 상기 발광 구조물(150) 상에 투광성 전극층(160) 및 제1, 2 전극(170, 180)을 포함한다.
상기 기판(110)은 투광성을 갖는 재질, 예를 들어, 사파이어(Al2O3), 단 결정 기판, SiC, GaAs, GaN, ZnO, AlN, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(110)의 상면은 상기 발광 구조물(150)을 원활히 성장하고, 상기 발광 소자(100)의 광 추출 효율을 향상시키기 위해 경사지게 형성되거나, 복수의 돌출 패턴이 형성될 수 있다. 예를 들어, 상기 돌출 패턴은 반구 형상, 다각형 형상, 삼각뿔 형상, 나노 기둥 형상 중 어느 하나의 형상으로 형성될 수도 있다.
상기 기판(110) 상에는 발광 구조물(150)이 형성될 수 있다.
상기 발광 구조물(150)은 Ⅲ족-Ⅴ족 화합물 반도체, 예를 들어, AlInGaN, GaAs, GaAsP, GaP 계열의 화합물 반도체 재질로 형성될 수 있으며, 상기 제1, 2 도전형 반도체층(120, 140)으로부터 제공되는 전자 및 정공이 상기 활성층(130)에서 재결합(Recombination) 됨으로써 빛을 생성할 수 있다.
상기 기판(110)과 상기 발광 구조물(150) 사이에는 언도프트 반도체층(미도시) 및/또는 버퍼층(미도시)이 더 포함될 수 있으며, 이에 대해 한정하지는 않는다.
상기 언도프트 반도체층은 상기 발광 구조물(150)의 결정성을 향상시키는 역할을 수행하며, 예를 들어, Undoped-GaN으로 형성될 수 있다.
상기 버퍼층은 상기 기판(110)과 상기 발광 구조물(150) 사이의 격자 상수 차이에 의한 격자 부정합을 완화하는 역할을 수행한다. 이러한 버퍼층은 AlN, GaN, InN, GaBN, AlGaN, AlInGaN, 또는 InGaN 중 적어도 어느 하나를 포함하는 단일층 또는 다중층으로 형성될 수 있다.
상기 제1 도전형 반도체층(120)은 n형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 이러한 제1 도전형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 또한, 상기 제1 도전형 반도체층(120)은 단층 또는 다층으로 형성될 수 있다.
상기 제1 반도체층(120)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 사일렌(SiH4) 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
상기 활성층(130)은 제1 도전형 반도체층(120)을 통해 주입되는 전자와 제2 도전형 반도체층(140)을 통해 주입되는 정공이 서로 만나서, 상기 활성층(130)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드 갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다.
상기 활성층(130)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(130)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 이러한 활성층(130)은 트리메틸 갈륨(TMGa) 가스, 트리메틸 인듐(TMIn) 가스, 암모니아(NH3) 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
상기 활성층(130)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(130)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일 예로, 상기 활성층(130)은 InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 교대로 적층되어 형성될 수 있다.
상기 활성층(130)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.
상기 제2 도전형 반도체층(140)은 p형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 이러한 제2 도전형 반도체층(140)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 또한, 상기 제2 도전형 반도체층(140)은 단층 또는 다층으로 형성될 수 있으며, 이를 제한하지는 않는다.
상기 제2 도전형 반도체층(140)은 트리메틸 갈륨(TMGa) 가스, 암모니아(NH3) 가스, 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2} 가스를 수소 가스와 함께 챔버에 주입하여 형성될 수 있다.
한편, 상기 제2 도전형 반도체층(140) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있으며, 이에 따라 상기 발광 소자는 np, pn, npn, 또는 pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 즉, 상기 발광 구조물(150)의 구조는 다양하게 변형될 수 있으며, 이를 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(120) 및 제2 도전형 반도체층(140) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다.
상기 제2 도전형 반도체층(140) 상에는 투광성 전극층(160)이 형성될 수 있다. 상기 투광성 전극층(160)은 상기 제2 도전형 반도체층(140)에 전류를 균일하게 확산(spreading)하는 역할을 수행한다.
상기 투광성 전극층(160)은 예를 들어, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이를 한정하지는 않는다.
상기 투광성 전극층(160) 상에는 제2 전극(180)이 형성될 수 있고, 상기 제2 도전형 반도체층(120) 상에는 제1 전극(170)이 형성될 수 있다. 그리고, 상기 제1 전극(170) 및 상기 제2 전극(180)은 상기 발광 소자(100)에 전원을 제공한다.
상술한 바와 같이, 제1 실시 예에 따른 발광 소자(100)의 제조 방법은 상기 기판(110) 위에 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)을 순차적으로 적층하고, 상기 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)의 일부를 선택적으로 제거하는 메사 에칭을 진행한다. 그 다음, 상기 제1 도전형 반도체층(120) 상에 제1 전극(170)을 형성하고, 상기 제2 도전형 반도체층(140) 상에 제2 전극(180)을 형성한다.
이러한 발광 소자(100)에서, 상기 기판(110) 위에 성장된 제1 도전형 반도체층(120) 및 활성층(130)은 기판과 질화물 반도체층 사이 또는 서로 다른 질화물 반도체층 사이의 격자 상수 차이에 의한 스트레인(strain)으로 인해 발생된 전위들(dislocations)을 포함한다. 또한, 상기 전위들은 기판과 질화물 반도체층 사이 또는 서로 다른 질화물 반도체층 사이의 열 팽창 계수 차이에 의한 스트레스(stress)로 인해 발생될 수 있다.
또한, 상기 전위들은 상기 격자 부정합 또는 열 팽창 계수의 차이에 의한 스트레스 외에도, 성장 온도 및 성장 압력과 같은 외부 조건의 변화에 따라 발생할 수도 있다.
이러한 전위들의 발생은 상기 질화물 반도체층의 결정성에 나쁜 영향을 미치게 되고, 그로 인해 발광 소자의 내부 양자 효율(Internal Quantum Efficiency, IQE)을 감소하게 된다. 가령, 활성층의 경우, 상기 전위들이 광을 발생하기 위한 전자와 정공의 효율적 결합을 저해하기 때문에 발광 소자의 내부 양자 효율을 감소하게 된다.
따라서, 상기 제1 도전형 반도체층(120) 또는 활성층(130)에 발생하는 전위들을 미리 결정된 조건 이하로 제어하게 되면, 상기 발광 소자(100)의 내부 양자 효율을 증가할 수 있다. 이하, 실시 예에서는 상기 질화물 반도체층의 결정성에 나쁜 영향을 미치는 결점들 및 결함들(defects)을 전위(dislocation)라 통칭하도록 한다.
상기 제1 도전형 반도체층(120) 또는 활성층(130) 상에 발생하는 전위는 그 형상에 따라 3 가지 타입으로 구분되며, 상기 3 가지 타입은 에지 타입(edge type), 스크류 타입(screw type) 및 혼합 타입(mixed type)이다.
상기 제1 도전형 반도체층(120) 또는 활성층(130)을 위에서 바라봤을 때, 상기 에지 타입은 상기 전위가 수평 방향으로 연장되는 모양을 갖고, 상기 스크류 타입은 상기 전위가 나선 형태로 수직 방향으로 연장되어 점으로 합체되는 모양을 갖는다. 그리고, 상기 혼합 타입은 상기 에지 타입과 상기 스크류 타입의 중간 정도에 해당하는 모양을 갖는다. 이와 같은 3 가지 타입들 중에서, 상기 에지 타입의 전위가 질화물 반도체층의 결정성에 가장 나쁜 영향을 미치게 된다.
이러한 제1 도전형 반도체층(120) 또는 활성층(130) 상에 발생하는 전위들을 정량적으로 계산하기 위해, 본 실시 예에서는 전위 파라미터(dislocation parameter) 값을 정의한다. 상기 전위 파라미터 값은 상기 발광 소자(100)의 내부 양자 효율과 비례하는 관계가 성립한다. 즉, 상기 전위 파라미터 값이 커지면 커질수록, 상기 발광 소자의 내부 양자 효율은 증가하게 된다.
이러한 전위 파라미터 값은 전위 밀도(dislocation density), 전위 종류 비(dislocation type ratio) 및 전위 크기(dislocation size)를 이용하여 정의될 수 있다.
상기 전위 밀도(dislocation density)는 기판(110) 상에 제1 도전형 반도체층(120) 또는 활성층(130)을 성장할 때 생성되는 전위들의 밀도를 나타낸다. 즉, 상기 전위 밀도는 단위 면적(㎠) 당 전위들의 개수를 의미한다.
상기 전위 타입 비(dislocation type ratio)는 전체 전위들 중에서 에지 타입의 전위가 차지하는 비율을 나타낸다. 여기서, 상기 전체 전위들은 에지 타입, 스크류 타입 및 혼합 타입의 전위들을 모두 합한 것과 같다.
한편, 상기 혼합 타입의 전위는 상기 에지 타입과 상기 스크류 타입의 중간 정도에 해당하는 모양을 갖는다. 따라서, 상기 혼합 타입의 전위들의 개수의 절반에 해당하는 개수를 상기 에지 타입의 전위들의 개수에 포함할 수 있고, 나머지 절반에 해당하는 개수를 상기 스크류 타입의 전위들의 개수에 포함할 수 있다. 이를 통해, 전체 전위들 중 상기 에지 타입의 전위들이 차지하는 비율(즉, 전위 타입 비)을 계산할 수 있다.
상기 전위 크기(dislocation size)는 상기 제1 도전형 반도체층(120) 또는 활성층(130)을 성장할 때 생성되는 전위의 크기를 나타낸다.
상기 발광 소자(100)의 내부 양자 효율을 향상하기 위해, 상기 제1 도전형 반도체층(120) 또는 활성층(130)의 전위 밀도는 1×107/㎠ 내지 1×109/㎠를 갖는 것이 바람직하다. 또한, 상기 제1 도전형 반도체층(120) 또는 활성층(130)에 생성되는 전위는 에지 타입 비율이 80% 이하가 되도록 형성하고, 상기 전위의 크기는 10㎚ 내지 1000㎚가 되도록 하는 것이 바람직하다.
상기 전위 파라미터 값은 상기 전위 밀도(dislocation density), 전위 타입 비(dislocation type ratio) 및 전위 크기(dislocation size)를 이용하여 하기 수학식 1과 같이 정의한다.
Figure pat00001
여기서, 계산의 편의상, 108/㎠ = 1이고, 100㎚ = 1임을 가정하여 계산한다.
이때, 상기 발광 소자(100)의 내부 양자 효율을 향상하기 위해, 상기 제1 도전형 반도체층(120) 또는 활성층(130)의 전위 파라미터는 1 내지 100 사이의 값을 가질 수 있으며, 좀 더 바람직하게는, 10 내지 50 사이의 값을 가질 수 있다.
또한, 상기 발광 소자(100)의 내부 양자 효율은 상기 전위 파라미터 값에 비례하기 때문에, 상기 제1 도전형 반도체층(120) 또는 활성층(130)은 가능한 높은 전위 파라미터 값을 갖도록 형성하는 것이 바람직하다.
이때, 상기 제1 도전형 반도체층(120) 및/또는 활성층(130)은 성장 온도 및 성장 압력과 같은 성장 조건의 변화를 통해 상기 전위 파라미터 값을 갖도록 성장할 수 있다. 예를 들어, 상기 활성층(130)은 100 내지 500 토르(torr)의 압력 범위와 1000℃ 내지 1500℃의 온도 범위에서 성장될 수 있다.
도 3 내지 도 5는 서로 다른 발광 소자들의 전위 파라미터에 따른 내부 양자 효율의 변화를 설명하는 도면이다.
즉, 도 3은 발광 소자별로 제1 도전형 반도체층 및 활성층에 대한 TEM(Transmission Electron Microscope) 영상을 나타낸다. 그리고, 도 4는 발광 소자별로 전류 밀도(current density)에 따른 내부 양자 효율의 변화를 나타내고, 도 5는 발광 소자별로 전위 파라미터와 내부 양자 효율과의 관계를 나타낸다.
그리고, 하기 표 1은 도 3의 발광 소자별로 전위 파라미터와 내부 양자 효율을 측정한 값을 나타낸다.
IQE _ MAX 영역(%) IQE _고전류 영역
(%) 		IQE _ 저전 류 영역
(%) 		전위 밀도
QW(n- GaN )
(개/㎠) 		전위 크기
QW(n- GaN )
(㎚) 		전위
종류 비
QW(n- GaN ) 		전위
파라미터 QW(n- GaN )
A 90.3 83.6 86.0 4(4)×108 80(100) 0.6(0.6) 5.2(4.2)
B 93.6 91.5 86.3 6(6)×108 50(100) 0.3(0.3) 11(5.6)
C 91.2 84.7 88.2 3(3)×108 50(100) 0.7(0.5) 9.5(6.7)
D 89 84.2 84.4 10(10)×108 50(100) 0.3(0.5) 6.7(2)
먼저, 도 3을 참조하면, 발광 소자 A 내지 D의 제1 도전형 반도체층(n-GaN)과 활성층(Quantum Well, QW)에 각각 서로 다른 전위 밀도, 전위 크기 및 전위 종류가 형성되어 있음을 확인할 수 있다.
상기 발광 소자 A 내지 D의 제1 도전형 반도체층 및 활성층에 형성된 전위들에 대한 전위 밀도, 전위 크기, 전위 종류 비 및 전위 파라미터는 상기 표 1과 같다.
상기 표 1을 참조하면, 발광 소자 A의 경우, 활성층(QW)에 대한 전위 파라미터 값은 5.2이고, 제1 도전형 반도체층에 대한 전위 파라미터 값은 4.2이다. 그리고, 저 전류 영역, 고 전류 영역 및 MAX 영역에서의 내부 양자 효율은 각각 86.0, 83.6, 90.3을 갖는다.
발광 소자 B의 경우, 활성층(QW)에 대한 전위 파라미터 값은 11이고, 제1 도전형 반도체층에 대한 전위 파라미터 값은 5.6이다. 그리고, 저 전류 영역, 고 전류 영역 및 MAX 영역에서의 내부 양자 효율은 각각 86.3, 91.5, 93.6을 갖는다.
발광 소자 C의 경우, 활성층(QW)에 대한 전위 파라미터 값은 9.5이고, 제1 도전형 반도체층에 대한 전위 파라미터 값은 6.7이다. 그리고, 저 전류 영역, 고 전류 영역 및 MAX 영역에서의 내부 양자 효율은 각각 88.2, 84.7, 91.2를 갖는다.
발광 소자 D의 경우, 활성층(QW)에 대한 전위 파라미터 값은 6.7이고, 제1 도전형 반도체층에 대한 전위 파라미터 값은 2이다. 그리고, 저 전류 영역, 고 전류 영역 및 MAX 영역에서의 내부 양자 효율은 각각 84.4, 84.2, 89를 갖는다.
상기 발광 소자들 중에서, 활성층(QW)에 대한 전위 파라미터 값은 발광 소자 B가 '11'로 가장 높고, 발광 소자 A가 '5.2'로 가장 낮음을 확인할 수 있다. 그리고, 제1 도전형 반도체층(n-GaN)에 대한 전위 파라미터 값은 발광 소자 C가 '6.7'로 가장 높고, 발광 소자 D가 '2'로 가장 낮음을 확인할 수 있다.
또한, 상기 표 1 및 도 4를 참조하면, 저 전류 영역(R1, 0.7A/㎠)에서의 내부 양자 효율은 발광 소자 C가 가장 높고, 발광 소자 D가 가장 낮음을 확인할 수 있다. 이는 저 전류 영역에서의 내부 양자 효율이 제1 도전형 반도체층에서 발생된 전위에 의해 많은 영향을 받기 때문이다. 따라서, 상기 저 전류 영역에서의 내부 양자 효율은 상기 제1 도전형 반도체층의 전위 파라미터와 비례함을 알 수 있다. 즉, 상기 제1 도전형 반도체층의 전위 파라미터는 발광 소자 C가 가장 높고, 발광 소자 D가 가장 낮음을 확인할 수 있다.
한편, 고 전류 영역(R3, 10.6A/㎠)에서의 내부 양자 효율은 발광 소자 B가 가장 높고, 발광 소자 A가 가장 낮음을 확인할 수 있다. 이는 고 전류 영역에서의 내부 양자 효율이 활성층에서 발생된 전위에 의해 많은 영향을 받기 때문이다. 따라서, 상기 고 전류 영역에서의 내부 양자 효율이 상기 활성층의 전위 파라미터와 비례함을 알 수 있다. 즉, 상기 활성층의 전위 파라미터는 발광 소자 B가 가장 높고, 발광 소자 A가 가장 낮음을 확인할 수 있다.
또한, MAX 영역(R2)에서의 내부 양자 효율은 발광 소자 B가 가장 높고, 발광 소자 D가 가장 낮음을 확인할 수 있다. 이는 MAX 영역에서의 내부 양자 효율이 제1 도전형 반도체층 및 활성층에서 발생된 전위에 의해 많은 영향을 받기 때문이다. 따라서, 상기 MAX 영역에서의 내부 양자 효율은 상기 제1 도전형 반도체층 및 활성층의 전위 파라미터와 비례함을 알 수 있다. 즉, 제1 도전형 반도체층 및 활성층 전체의 전위 파라미터는 발광 소자 B가 가장 높고, 발광 소자 D가 가장 낮음을 확인할 수 있다.
가령, 도 5를 참조하면, 저 전류 영역(R1)에서 내부 양자 효율은 제1 도전형 반도체층(n-GaN)의 전위 파라미터와 비례하고, 고 전류 영역(R3)에서의 내부 양자 효율은 활성층(QW)의 전위 파라미터와 비례함을 확인할 수 있다. 또한, MAX 영역(R2)에서의 내부 양자 효율은 전체의 전위 파라미터와 비례함을 확인할 수 있다.
상기 결과들을 기초로, 상기 제1 도전형 반도체층(120) 및/또는 활성층(130)을 미리 결정된 전위 파라미터 값을 갖도록 성장하면, 상기 발광 소자(100)의 내부 양자 효율이 증가함을 알 수 있다. 이때, 상기 미리 결정된 전위 파라미터 값은 발광 소자의 내부 양자 효율을 극대화하기 위한 최적의 전위 파라미터 값으로, 10 내지 50 사이의 값을 갖는 것이 바람직하다.
그리고, 상기 최적의 전위 파라미터 값을 갖는 제1 도전형 반도체층(120) 및/또는 활성층(130)은 성장 온도 및 성장 압력과 같은 성장 조건의 변화를 통해 형성될 수 있다.
이와 같이, 제1 실시 예는 최적의 전위 파라미터 값을 갖는 제1 도전형 반도체층(120) 및 활성층(130)을 성장함으로써, 발광 소자의 내부 양자 효율을 극대화할 수 있다. 한편, 본 실시 예에서는 발광 소자의 제1 도전형 반도체층 및 활성층에 대해 최적의 전위 파라미터 값을 갖도록 성장하는 것을 예시하고 있으나, 이를 제한하지는 않으며, 언도프트 반도체층(미도시)에 대해서도 동일하게 적용될 수 있다.
도 2는 제2 실시 예에 따른 발광 소자(200)를 설명하는 도면이다. 이하, 제2 실시 예에 따른 발광 소자를 설명함에 있어서 제1 실시 예에 따른 발광 소자의 설명과 중복되는 설명을 생략하도록 한다.
도 2를 참조하면, 제2 실시 예에 따른 발광 소자(200)는 제2 전극층(240), 상기 제2 전극층(240) 상에 제2 도전형의 반도체층(270), 상기 제2 도전형의 반도체층(270) 상에 활성층(260), 상기 활성층(260) 상에 제1 도전형의 반도체층(250)과, 상기 제1 도전형의 반도체층(250) 상에 제1 전극층(280)을 포함한다.
상기 제2 전극층(240)은 전도성 지지기판(230)과, 상기 전도성 지지기판(230) 상에 반사층(220) 및 상기 반사층(220) 상에 오믹 접촉층(210)을 포함한다.
상기 전도성 지지기판(230)은 Cu, Ti, Cr, Ni, Al, Pt, Au, W, 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나를 포함할 수 있고, 상기 반사층(220)은 Ag, Ag를 포함하는 합금, Al, Al을 포함하는 합금 중 적어도 어느 하나를 포함할 수 있다.
상기 전도성 지지기판(230)과 상기 반사층(220) 사이에는 계면 접합력을 강화시킬 수 있도록 Ni 또는 Ti을 포함하는 접합 금속층(미도시)이 더 형성될 수도 있다. 상기 오믹 접촉층(210)은 투명 금속 산화물로 형성될 수 있으며, 예를 들어, ITO, ZnO, RuOx, TiOx, IrOx 중 적어도 어느 하나를 포함할 수 있다.
상기 제2 실시 예에 따른 발광 소자(200)의 제조방법은 도 1에 도시된 바와 같이 성장 기판(미도시) 상에 제1 도전형의 반도체층(250), 활성층(260), 및 제2 도전형의 반도체층(270)을 형성하는 공정을 진행한 후, 도 2에 도시된 바와 같이 상기 제2 도전형의 반도체층(270) 아래에 상기 제2 전극층(240)을 형성한다.
이후, 상기 성장 기판(미도시)을 레이저 리프트 오프 또는 식각 방법으로 제거한 다음, 상기 제1 도전형의 반도체층(250) 상에 제1 전극층(280)을 형성한다.
한편, 제2 실시 예에 따른 발광 소자(200)의 제1 도전형 반도체층(250) 및 활성층(260)은 앞서 설명한 제1 실시 예에 따른 발광 소자(100)의 제1 도전형 반도체층(120) 및 활성층(130)과 동일한 전위 파라미터 값을 갖도록 성장될 수 있다.
즉, 제2 실시 예에 따른 발광 소자(200)의 제1 도전형 반도체층(250) 및/또는 활성층(260)을 미리 결정된 최적의 전위 파라미터 값을 갖도록 성장하여, 상기 발광 소자(200)의 내부 양자 효율을 극대화할 수 있다. 이때, 상기 미리 결정된 전위 파라미터 값은 발광 소자의 내부 양자 효율을 극대화하기 위한 최적의 전위 파라미터 값으로, 10 내지 50 사이의 값을 갖는 것이 바람직하다.
도 6은 실시 예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 6을 참조하면, 발광 소자 패키지(600)는 패키지 몸체(30)와, 상기 패키지 몸체(30)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 패키지 몸체(30)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
상기 패키지 몸체(30)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 측면이 경사면으로 형성된 캐비티를 가질 수 있다.
상기 제1 전극(31) 및 상기 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극(31) 및 상기 제2 전극(32)은 상기 발광 소자(100)에서 발생한 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생한 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 패키지 몸체(30) 상에 설치되거나 상기 제1 전극(31) 또는 상기 제2 전극(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제1 전극(31) 및 상기 제2 전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 본 실시 예에서는, 상기 발광 소자(100)가 상기 제1 전극(31)과 상기 와이어(50)를 통해 전기적으로 연결되고 상기 제2 전극(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.
상기 몰딩 부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
상술한 바와 같이, 실시 예에 따른 발광 소자는 최적의 전위 파라미터 값을 갖는 제1 도전형 반도체층 및 활성층을 형성함으로써, 발광 소자의 내부 양자 효율을 향상시킬 수 있다.
한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술 되는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 발광 소자 110: 기판
120: 제1 도전형 반도체층 130: 활성층
140: 제2 도전형 반도체층 150: 발광 구조물
160: 투광성 전극층 170: 제1 전극 180: 제2 전극

Claims (8)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 활성층; 및
    상기 활성층 상에 제2 도전형 반도체층을 포함하고,
    상기 제1 도전형 반도체층 및 상기 활성층 중 적어도 하나는 전위(dislocation)를 포함하고,
    내부 양자 효율은 전위 밀도(dislocation density), 전위 크기(dislocation size) 및 전위 종류 비(dislocation type ratio) 중 적어도 하나와 반비례하는 발광 소자.
  2. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 활성층; 및
    상기 활성층 상에 제2 도전형 반도체층을 포함하고,
    상기 제1 도전형 반도체층 및 상기 황성층 중 적어도 하나는 전위(dislocation)를 포함하고,
    전위 밀도(dislocation density), 전위 크기(dislocation size) 및 전위 종류 비(dislocation type ratio)의 곱의 역수는 10 내지 50인 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 전위 밀도는 단위 면적(㎠) 당 전위들의 개수를 나타내며, 1×107/㎠ 내지 1×109/㎠의 값을 갖는 발광 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 전위 크기는 10㎚ 내지 1000㎚의 값을 갖는 발광 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 전위 종류 비는 전체 전위 중에서 에지 타입의 전위가 차지하는 비율을 나타내며, 0.8 이하의 값을 갖는 발광 소자.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 도전형 반도체층 아래에 언도프트 반도체층을 포함하는 발광 소자.
  7. 제6항에 있어서,
    상기 언도프트 반도체층은 상기 전위를 포함하는 발광 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 전위 밀도, 전위 크기 및 전위 종류 비 중 적어도 하나는 성장 온도 및/또는 성장 압력의 조절을 통해 결정되는 발광 소자.
KR1020110059765A 2011-06-20 2011-06-20 발광 소자 및 그 제조방법 KR20130007682A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110059765A KR20130007682A (ko) 2011-06-20 2011-06-20 발광 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110059765A KR20130007682A (ko) 2011-06-20 2011-06-20 발광 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130007682A true KR20130007682A (ko) 2013-01-21

Family

ID=47838015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110059765A KR20130007682A (ko) 2011-06-20 2011-06-20 발광 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130007682A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD798914S1 (en) 2016-03-02 2017-10-03 Samsung Electronics Co., Ltd. Refrigerator
USD1001849S1 (en) 2019-08-19 2023-10-17 Samsung Electronics Co., Ltd. Refrigerator
USD1001848S1 (en) 2019-08-19 2023-10-17 Samsung Electronics Co., Ltd. Refrigerator

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD798914S1 (en) 2016-03-02 2017-10-03 Samsung Electronics Co., Ltd. Refrigerator
USD1001849S1 (en) 2019-08-19 2023-10-17 Samsung Electronics Co., Ltd. Refrigerator
USD1001848S1 (en) 2019-08-19 2023-10-17 Samsung Electronics Co., Ltd. Refrigerator
USD1006840S1 (en) 2019-08-19 2023-12-05 Samsung Electronics Co., Ltd. Refrigerator
USD1009094S1 (en) 2019-08-19 2023-12-26 Samsung Electronics Co., Ltd. Refrigerator

Similar Documents

Publication Publication Date Title
EP2722897B1 (en) Light emitting device
JP6081062B2 (ja) 発光素子
JP2013021296A (ja) 発光素子、発光素子パッケージおよびこれを含む照明システム
EP2405500B1 (en) Semiconducting light emitting device with resonance condition between bottom reflector and active layer
KR20140020028A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR20120098349A (ko) 발광 소자
KR20160013553A (ko) 발광소자 및 조명시스템
KR20120100056A (ko) 발광 소자
KR20120138275A (ko) 발광소자
KR102238195B1 (ko) 자외선 발광소자 및 조명시스템
KR20130007682A (ko) 발광 소자 및 그 제조방법
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR102461317B1 (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
KR20130006843A (ko) 발광소자
KR20120100057A (ko) 발광 소자 및 발광 소자 제조방법
KR102397266B1 (ko) 발광소자 및 조명장치
KR102261957B1 (ko) 발광소자 및 조명시스템
KR102471685B1 (ko) 발광소자 및 조명장치
KR20120137171A (ko) 발광 소자 및 그 제조방법
KR102315594B1 (ko) 발광소자 및 조명시스템
KR102212781B1 (ko) 발광소자 및 조명시스템
KR102515587B1 (ko) 자외선 발광소자 및 조명시스템
KR20120063953A (ko) 발광 소자 및 발광 소자 패키지
KR102352770B1 (ko) 발광소자 및 조명시스템
KR102317473B1 (ko) 자외선 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application