KR102238195B1 - 자외선 발광소자 및 조명시스템 - Google Patents

자외선 발광소자 및 조명시스템 Download PDF

Info

Publication number
KR102238195B1
KR102238195B1 KR1020140154292A KR20140154292A KR102238195B1 KR 102238195 B1 KR102238195 B1 KR 102238195B1 KR 1020140154292 A KR1020140154292 A KR 1020140154292A KR 20140154292 A KR20140154292 A KR 20140154292A KR 102238195 B1 KR102238195 B1 KR 102238195B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
quantum well
undoped
Prior art date
Application number
KR1020140154292A
Other languages
English (en)
Other versions
KR20160054814A (ko
Inventor
박찬근
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140154292A priority Critical patent/KR102238195B1/ko
Priority to PCT/KR2015/011472 priority patent/WO2016072661A1/ko
Priority to US15/524,810 priority patent/US10535795B2/en
Publication of KR20160054814A publication Critical patent/KR20160054814A/ko
Application granted granted Critical
Publication of KR102238195B1 publication Critical patent/KR102238195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 자외선 발광소자는 제1 도전형 반도체층(112); 양자벽(114B)과 양자우물(114W)을 포함하여 상기 제1 도전형 반도체층(112) 상에 배치되는 활성층(114); 상기 활성층(114) 상에 제2 도전형 반도체층(116);을 포함할 수 있다. 상기 양자벽(114B)은 언도프트 AlxGa1-xN층(0≤x≤1)(114BU)과 n형 AlyGa1-yN층(0≤y≤1)(114BN)을 포함할 수 있다.

Description

자외선 발광소자 및 조명시스템{ULTRA VIOLET LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지가 빛의 형태로 발산되면 발광소자가 될 수 있다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
이러한 종래기술에 의한 발광소자에서, 발광층인 활성층은 에너지 밴드갭이 작은 양자우물과 에너지 밴드갭이 큰 양자벽을 반복적층하여 이루어지며, n형 반도체층에서 주입된 전자와 p형 반도체층에서 주입된 정공이 양자우물에서 서로 만나 발광결합 하여 빛을 방출시킨다.
한편, 종래기술에 의한 발광소자는 주입전류량이 증가하면 발광효율이 저하되는 드룹(Droop) 문제점을 갖는데, 이는 발광층으로의 캐리어(정공 또는 전자)의 주입효율 등이 균일하지 못하여 발생하는 문제로, 이러한 문제를 해결하기 위해 발광층의 대부분의 양자우물들이 실질적으로 발광에 참여하도록 할 수 있는 기술개발이 요구된다.
최근 자외선 발광소자(UV LED)는 살균, 정화 등에 사용되거나, 노광기 또는 경화기 등에 사용되는 등 각광을 받고 있는데, 이러한 자외선 발광소자의 경우 종래 청색(Blue) 발광소자 등의 가시광선 영역의 발광소자에 비해 양자우물에서의 인듐(In)의 조성이 낮음 점을 고려하여 발광효율을 증대시킬 수 있는 기술이 요구된다.
실시예는 발광효율을 개선할 수 있는 자외선 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 자외선 발광소자는 제1 도전형 반도체층(112); 양자벽(114B)과 양자우물(114W)을 포함하여 상기 제1 도전형 반도체층(112) 상에 배치되는 활성층(114); 상기 활성층(114) 상에 제2 도전형 반도체층(116);을 포함하며, 상기 양자벽(114B)은 언도프트 AlxGa1-xN층(0≤x≤1)(114BU)과 n형 AlyGa1-yN층(0≤y≤1)(114BN)을 포함할 수 있다.
또한 실시예에 따른 자외선 발광소자는 제1 도전형 반도체층(112); 양자벽(114B)과 양자우물(114W)을 포함하여 상기 제1 도전형 반도체층(112) 상에 배치되는 활성층(114); 상기 활성층(114) 상에 제2 도전형 반도체층(116);을 포함하며, 상기 양자벽(114B)은, 언도프트 AlxGa1-xN층(0≤x≤1)(114BU)과 n형 AlyGa1-yN층(0≤y≤1)(114BN) 및 상기 제1 도전형 반도체층(112)에 가장 인접한 제1 양자벽(114B1)을 포함하고, 상기 양자벽(114B)에서 상기 언도프트 AlxGa1-xN층(114BU)은 상기 n형 AlyGa1-yN층(114BN)의 양측에 각각 배치되며, 상기 양자우물(114W)은, 상기 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114WL)과, 상기 제2 도전형 반도체층(116)에 가장 인접하지 않은 양자우물 중 어느 하나인 제2 양자우물(114W)을 포함할 수 있다.
실시예에 따른 발광소자 패키지는 상기 자외선 발광소자를 구비할 수 있다.
실시예는 발광효율이 개선된 자외선 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 실시예에 따른 발광소자의 단면도.
도 2는 제1 실시예에 따른 발광소자의 밴드 다이어그램.
도 3은 제2 실시예에 따른 발광소자의 밴드 다이어그램.
도 4 및 도 5는 제2 실시예에 따른 발광소자의 전기적 특성 데이터.
도 6은 제3 실시예에 따른 발광소자의 밴드 다이어그램.
도 7은 제4 실시예에 따른 발광소자의 밴드 다이어그램.
도 8 내지 도 10은 실시예에 따른 발광소자의 제조방법 공정 단면도.
도 11은 실시예에 따른 발광소자 패키지의 단면도.
도 12는 실시예에 따른 조명 장치의 사시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
(실시예)
도 1은 실시예에 따른 발광소자(100)의 단면도이다.
실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112)과, 양자벽(114B)과 양자우물(114W)을 포함하여 상기 제1 도전형 반도체층(112) 상에 배치되는 활성층(114)과, 상기 활성층(114) 상에 배치된 제2 도전형 반도체층(116)을 포함할 수 있다.
실시예는 상기 활성층(114)과 상기 제2 도전형 반도체층(116) 사이에 AlpGaqIn1-p-qN층(단,0〈p≤1, 0≤q≤1)(122)을 구비하여 전자차단 기능을 통해 발광효율을 증대시킬 수 있다.
실시예는 제2 도전형 반도체층(116) 상에 투광성 전극(130)을 포함할 수 있고, 제2 도전형 반도체층(116), 제1 도전형 반도체층(112)과 각각 전기적으로 연결되는 제2 전극(152), 제1 전극(151)을 포함할 수 있다.
실시예는 도 1과 같이, 기판(105) 상에 발광구조물(110)이 배치되는 수평형 발광소자 일 수 있으나 이에 한정되는 것은 아니며, 수직형 발광소자 등에도 적용될 수 있다.
도 2는 제1 실시예에 따른 발광소자(101)의 밴드 다이어그램이다.
종래기술에 의하면 블루(Blue) LED에서 발광효율 향상을 위해, 실제 발광영역(Active Area)을 넓히기 위해 양자우물(Qw)을 두껍게 성장하면 격자상수가 상대적으로 큰 인듐(In)에 의한 격자 상수차에 의해 피에조효과(Piezoelectric)이 발생하게 되고 그에 따라 QCSE(Quantum Confined Stark Effect)가 발생되어 오히려 광도가 저하 되는 문제가 있다.
반면, Blue LED와 달리 자외선(UV) LED에서는 양자우물에 인듐의 농도가 상대적으로 낮기 때문에, 격자상수 차에 의해 발생하는 피에조효과가 거의 발생하지 않기 때문에, 발광영역을 넓히기 위해 다소 두꺼운 활성층을 성장할 수 있다.
그런데 실질적으로 대부분의 발광은 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(Last Well)에서 진행이 되는데, 자외선(UV) 발광소자의 경우 활성층에서의 양자우물의 두께가 두꺼워짐에 따라 전체 양자우물의 볼륨이 넓어지게 되어 라스트 양자우물에로의 캐리어 주입효율, 예를 들어 전자주입 효율이 저하되는 문제가 있다.
이에 제1 실시예는 두꺼운 양자우물에 의해 발광영역을 넓혀서 광도를 향상시킴과 아울러 캐리어 주입효율을 개선하여 발광효율을 향상시킬 수 있는 발광소자를 제공할 수 있다.
이를 위해, 제1 실시예에 따른 발광소자의 양자벽(114B)은 언도프트 AlxGa1-xN층(0≤x≤1)(114BU)과 n형 AlyGa1-yN층(0≤y≤1)(114BN)을 포함할 수 있다.
상기 언도프트 AlxGa1-xN층(114BU)은 상기 n형 AlyGa1-yN층(114BN)의 양측에 각각 배치될 수 있다.
예를 들어, 제1 실시예에서 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자벽(114BL) 외의 양자벽(114B)의 구조는 언도프트 AlxGa1-xN층(114BU)/n형 AlyGa1-yN층(114BN)/언도프트 AlxGa1-xN층(114BU) 구조를 구비할 수 있으나 이에 한정되는 것은 아니며, 이하 제1 실시예를 좀 더 상술하기로 한다.
상기 언도프트 AlxGa1-xN층(114BU)에서 알루미늄의 농도(x)는, 0.1≤x≤0.2 범위일 수 있다. 상기 AlxGa1-xN층(114BU)에서 알루미늄의 농도(x)가 0.1 미만의 경우 캐리어 오버플로우(Overflow)에 의해 배리어(Barrier)로서의 기능을 하기 어려울 수 있으며, 0.2 초과의 경우 캐리어(전자나 홀)의 주입(Injection)효율이 저하될 수 있다.
상기 언도프트 AlxGa1-xN층(114BU)의 두께는 약 1nm 이상 내지 5nm 이하일 수 있으나 이에 한정되는 것은 아니다. 상기 언도프트 AlxGa1-xN층(114BU)의 두께가 1nm 미만의 경우 인접한 n형 AlyGa1-yN층(114BU)에 도핑되는 n형 도핑원소, 예를 들어 Si에 의하여 양자우물/양자벽 사이의 계면 품질(Quality)이 나빠져 비발광 재결합(Non-recombination)에 의해 광 손실이 발생할 수 있다. 상기 언도프트 AlxGa1-xN층(114BU)의 두께가 5nm 초과의 경우 양자우물로의 전자 주입(Electron Injection) 효율이 저하될 수 있다.
다음으로, 상기 n형 AlyGa1-yN층(0≤y≤1)(114BN)에서의 알루미늄의 농도(y)는 0.05≤y≤0.2 범위일 수 있다. 상기 n형 AlyGa1-yN층(114BN)에서의 알루미늄의 농도(y)가 0.05 미만의 경우 배리어(Barrier)로서의 기능이 저하될 수 있으며, 0.2 초과의 경우 캐리어(홀 또는 전자)의 주입효율이 저하될 수 있다.
실시예에서 상기 n형 AlyGa1-yN층(114BN)은 n형 도펀트가 모듈레이션(modulation) 형태로 도핑될 수 있다. 이에 따라, 상기 n형 AlyGa1-yN층(114BN)은 반복적 구조의 u-AlaGa1-aN층(0≤a≤1)(미도시)/n-AlbGa1-bN층(0≤b≤1)(미도시)을 포함할 수 있다.
상기 u-AlaGa1-aN층(0≤a≤1)/n-AlbGa1-bN층(0≤b≤1)은 각각 약 1nm~2nm두께일 수 있으나 이에 한정되는 것은 아니다.
상기 n-AlbGa1-bN층(0≤b≤1)에서의 n형 도핑원소의 도핑(doping) 수준은 약 2x1018 내지 약 6x1018 일 수 있으며, 도핑농도가 최저값 미만시 광도(Po) 및 동작전압(VF3)이 저하될 수 있으며, 도핑농도가 최고값 초과시 양자우물 품질(Quality) 저하에 의하여 광도(Po) 손실이 발생할 수 있다.
상기 n형 AlyGa1-yN층(114BN)의 두께는 약 2nm 내지 약 15nm일 수 있으나 이에 한정되는 것은 아니다. 상기 n형 AlyGa1-yN층(114BN)의 두께가 2nm 미만의 경우 전자 오버플로우(Electron Overflow)에 의해 광 손실이 발생하여 배리어(Barrier)로서의 역할에 영향이 있을 수 있고, 그 두께가 15nm 초과의 경우 캐리어의 주입효율이 저하될 수 있다.
제1 실시예에서 언도프트 AlxGa1-xN층(114BU)/n형 AlyGa1-yN층(114BN)/언도프트 AlxGa1-xN층(114BU)을 포함하는 양자벽(114B)의 두께는 약 4nm 내지 약 20nm의 두께를 구비할 수 있다. 그 두께가 3nm 미만의 경우 캐리어 오버플로우(Overflow)에 의해 배리어(Barrier) 역할에 지장을 줄 수 있으며, 그 두께가 20nm를 초과하는 경우 캐리어 주입(Injection) 효율이 저하될 수 있다.
광도(Po,mW) 동작전압(VF3, V)
비교예 428 4.15
제1 실시예 537 3.51
표 1은 비교예와 제1 실시예의 광도 및 동작전압 비교표이다.
비교예는 약 9nm의 양자우물, 약 7nm의 Si 도핑없는 양자벽을 구비하는 자외선 발광소자이며, 제1 실시예는 약 9nm의 양자우물, 약 14nm의 Si 도핑된 양자벽을 구비하는 자외선 발광소자인 예이다.
제1 실시예에 의하면 양자벽(1114B)이 언도프트 AlxGa1-xN층(114BU)/n형 AlyGa1-yN층(114BN)/언도프트 AlxGa1-xN층(114BU) 구조를 구비함으로써, 대부분의 발광이 발생하는 라스트 양자우물에로의 캐리어 주입(Carrier Injection) 효율을 개선 시켜줌에 따라, 광도(Po) 및 동작전압(VF3)을 개선 할 수 있다.
또한 제1 실시예에 의하면 모듈레이션 실리콘 도핑(modulation Si doping)을 통해 전자의 이동도(Electron mobility)가 증가되어 캐리어 주입(Carrier Injection) 효율을 더욱 개선 시켜줌에 따라 광도(Po) 및 동작전압(VF3)을 크게 개선 할 수 있다.
도 3은 제2 실시예에 따른 발광소자(102)의 밴드 다이어그램이다.
제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있다.
제2 실시예는 제1 도전형 반도체층(112)과 가장 인접한 제1 양자벽(114B1)의 구조를 개선하여 전류확산(Current spreading)을 개선하고, 고 전류(high current) 영역에서의 전자냉각(electron cooling) 효과를 통해 전기 특성을 개선할 수 있다.
제2 실시예에 의하면, 상기 양자벽(114B) 중에 상기 제1 도전형 반도체층(112)에 가장 인접한 제1 양자벽(114B1)은 n형 AlpGa1-pN층(0≤p≤1)(114BA)과 언도프트 AlqGa1-qN층(0≤q≤1)(114BC)을 포함할 수 있다.
상기 n형 AlpGa1-pN층(114BA)은 상기 언도프트 AlqGa1-qN층(114BC)에 비해 상기 제1 도전형 반도체층(112)에 인접하여 배치될 수 있다.
상기 언도프트 AlqGa1-qN층(114BC)은 상기 n형 AlpGa1-pN층(114BA)에 비해 양자우물(114W)에 인접하여 배치될 수 있다.
상기 n형 AlpGa1-pN층(0≤p≤1)(114BA)에서의 알루미늄농도(p)는 상기 언도프트 AlqGa1-qN층(0≤q≤1)(114BC)에서의 알루미늄농도(q) 이상일 수 있다.
예를 들어, 상기 n형 AlpGa1-pN층(0≤p≤1)(114BA)에서의 알루미늄의 농도(p)는 상기 언도프트 AlqGa1-qN층(0≤q≤1)(114BC)에서의 알루미늄의 농도(q)보다 클 수 있으며, 양자의 알루미늄의 농도는 0.07≤q<p≤0.2로 제어될 수 있으며, 보다 상세하게 0.1≤q<p≤0.18 일 때 좀 더 좋은 효과를 얻을 수 있으나, 농도범위가 이에 한정되는 것은 아니다.
한편, 상기 n형 AlpGa1-pN층(114BA)에서의 알루미늄의 농도(p)가 상기 언도프트 AlqGa1-qN층(114BC)에서의 알루미늄의 농도(q) 미만의 경우 전류확산(Current spreading) 효과가 저하될 수 있다.
상기 언도프트 AlqGa1-qN층(114BC)에서의 알루미늄의 농도(q)가 0.07 미만의 경우 전류확산(Current spreading) 효과가 저하될 수 있으며, n형 AlpGa1-pN층에서의 알루미늄의 농도(p)가 0.2 초과일 경우 캐리어 주입(Carrier injection) 효율저하에 의한 동작전압(VF3) 상승 및 광 손실이 발생할 수 있다.
상기 n형 AlpGa1-pN층(114BA)은 n형 도펀트, 예를 들어 Si이 도핑될 수 있다. 반면, 상기 언도프트 AlqGa1-qN층(114BC)은 Si 등이 도핑되는 경우 저 전류 수율 저하 및 전류확산(Current spreading) 효과가 저하 될 수 있다. 한편, 상기 언도프트 AlqGa1-qN층(114BC)에는 의도적인 n형 도핑을 진행하지 않는 것을 의미하며, n형 AlpGa1-pN층(114BA) 등 다른층에서 확산된 n형 원소까지 배제하는 의미는 아니다.
상기 n형 AlpGa1-pN층(114BA)은 n형 도펀트, 예를 들어 Si의 도핑(doping) 범위는 약 1x1018내지 약 2x1019이며, 좀 더 상세하게 약 2x1018 내지 약 7x1018 일 때 보다 효과적일 수 있으나 이에 한정되는 것은 아니다.
상기 n형 AlpGa1-pN층(114BA)은 n형 도펀트의 농도가 1x1018 미만이면 캐리어 주입(carrier injection)이 원활하지 못할 수 있고, 2x1019 초과일 경우 과잉 도핑(doping)에 의한 수율 저하 및 전기적 특성 저하의 문제가 발생할 수 있다.
상기 n형 AlpGa1-pN층(114BA)의 두께는 약 5nm 내지 약20nm일 수 있고, 좀 더 상세하게는 약 10nm 내지 약 15nm 일 때 더 효과적일 수 있다. 상기 n형 AlpGa1-pN층(114BA)의 두께가 5nm 미만의 경우 전류확산(current spreading) 효과가 저하될 수 있고, 20nm 초과의 경우 캐리어 주입(Carrier Injection)이 잘 안되어 광 손실 또는 동작전압(VF3)이 상승하는 문제가 발생할 수 있다.
상기 언도프트 AlqGa1-qN층(114BC)의 두께는 약 2nm 내지 약 7nm 일 수 있고, 좀더 상세하게는 약 3nm 내지 약 5nm 일 때 더 효과적일 수 있다. 상기 언도프트 AlqGa1-qN층(114BC)의 두께가 2nm 미만의 경우 전류확산 효과가 저하될 수 있고, 7nm 초과의 경우 캐리어 주입에 문제가 발생할 수 있다.
도 4와 도 도 5는 제2 실시예에 따른 발광소자와 비교예의 전기적 특성 데이터이다.
도 4와 같이, 제2 실시예(SMPL#1, SMPL#3)는 비교예(SMPL#2)에 비해 광도(Po)가 증대되었다. 제2 실시예의 SMPL#3는 제2 실시예를 다시 재현한 재현 데이터이며, 도 4에서 재현 데이터인 SMPL#3(녹색)이 SMPL#1(파란색)의 데이터와 거의 일치하여 SMPL#1(파란색)의 데이터가 명시되지는 않으나, 그만큼 이건 실시예의 실시가능성(재현 가능성)이 높은 상태로 해석될 수 있다.
또한 도 5와 같이, 제2 실시예(SMPL#1, SMPL#3)는 비교예(SMPL#2)에 비해 내부양자효율(EQE) 및 두룹(Droop)이 현저히 개선되었다.
도 6은 제3 실시예에 따른 발광소자(103)의 밴드 다이어그램이다.
제3 실시예는 제1 실시예 또는 제2 실시예의 기술적인 특징을 채용할 수 있다.
제3 실시예에 따른 발광소자(103)에서 양자우물(114W)은 상기 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114WL)과, 상기 제2 도전형 반도체층(116)에 가장 인접하지 않은 양자우물 중 어느 하나인 제2 양자우물(114W)을 포함할 수 있다.
제3 실시예에 따른 발광소자(103)에서는 라스트 양자우물(114WL)에서 발광된 빛이 다른 양자우물에 흡수되지 않도록 밴드갭 에너지를 제어하고자 한다.
예를 들어, 제3 실시예에서 라스트 양자우물(114WL)은 InrGa1-rN층(0≤r≤1)의 조성을 구비하며, 상기 제2 양자우물(114W)은 InsGa1-sN층(0≤s≤1)의 조성을 구비하고, 상기 라스트 양자우물(114WL)의 인듐(In)의 농도(r)가 상기 제2 양자우물(114W)의 인듐의 농도(s)보다 클 수 있다.
상기 라스트 양자우물(114WL)과 제2 양자우물(114W)에서의 인듐(In)의 조성은 0≤r<s≤0.015일 수 있으며, 상세하게는 상기 라스트 양자우물(114WL)에서의 인듐의 조성(r)은, 0.005≤r≤0.007일 수 있고, 상기 제2 양자우물(114W)에서의 인듐의 조성(s)은, 0.01≤s≤0.015일 수 있으나 이에 한정되는 것은 아니다.
상기 제2 양자우물(114W)에서의 인듐의 조성(s)이 0.015를 초과하면 이중 피크(Dual peak) 발생하거나 파장이 370nm 보다 길어질 수 있다.
상기 라스트 양자우물(114WL)에서의 인듐조성(r)과 제2 양자우물(114W)에서의 인듐조성(s)가 같을 경우 라스트 양자우물(114WL)에서 발광된 빛이 다른 양자우물에 흡수되어 광 손실이 발생할 수 있다.
이를 통해, 제3 실시예에 따른 발광소자(103)에서는 라스트 양자우물(114WL)에서 발광된 빛이 다른 양자우물에 흡수되지 않도록 밴드갭 에너지를 제어할 수 있다.
제3 실시예에 따른 발광소자(103)에서는 대부분의 발광이 일어나는 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114WL)에서의 실질적인 발광면적을 더 넓히고자 한다.
예를 들어 제3 실시예에서, 상기 라스트 양자우물(114WL)의 두께(T1)가 상기 제2 양자우물(114W)의 두께(T2)보다 두꺼울 수 있다.
상기 라스트 양자우물(114WL)의 두께(T1)과 제2 양자우물(114W)의 두께(T2)d의 관계는, 3nm≤T2<T1<15nm일 수 있으며, 상세하게는 7nm≤T2<T1<12nm 일 때 더 효과적일 수 있다.
상기 제2 양자우물(114W)의 두께(T2)가 3nm 미만 일 때는 발광 면적이 작아서 광 손실이 발생할 수 있고, 라스트 양자우물(114WL)의 두께(T1)가 15nm 이상 일 때는 품질(Quality) 저하에 의한 광 손실이 발생할 수 있다.
이에 따라, 제3 실시예에 따른 발광소자(103)에서는 라스트 양자우물(114WL)의 두께(T1)가 제2 양자우물(114W)의 두께(T2)보다 두껍게 제어하여, 대부분의 발광이 일어나는 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114WL)에서의 실질적인 발광면적을 더 넓힐 수 있다.
제3 실시예는 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자벽(114BL)에로의 홀 주입(Hole Injection)을 극대화할 수 있다.
이를 위해, 제3 실시예에 따른 발광소자(103)에서 상기 라스트 양자벽(114BL)의 두께(B1)가 상기 제2 양자벽(114B)의 두께(B2)보다 얇을 수 있다.
상기 라스트 양자벽(114BL)의 두께(B1)는 제2 양자벽(114B)의 두께(B2)의 약 30% 내지 약 70% 정도의 두께 범위를 구비할 수 있으며, 30% 미만일 때는 Mg 확산(diffusion), 전자차단(Electron blocking) 등에 영향을 미칠 수 있으며, 70% 초과일 때는 홀 주입(Hole injection)이 저하될 수 있다.
이를 통해, 제3 실시예에 따른 발광소자(103)에서는 라스트 양자벽(114BL)의 두께를 다른 제2 양자벽(114B)에 비해 얇게 형성하여, 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자벽(114BL)에로의 홀 주입(Hole Injection)을 극대화하여 발광효율을 증대시킬 수 있다.
광도(Po,mW) 동작전압(VF3, V)
비교예 498.0 3.61
제3 실시예 518.8 3.60
제3 실시예에 의하면, 비교예에 비해 동작전압이 유지되면서 광도가 현저히 향상되었다.
제3 실시예에 따른 발광소자(103)에서는 대부분의 발광이 일어나는 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114WL)에서의 실질적인 발광면적을 더 넓힘과 함께, 라스트 양자우물(114WL)에서 발광된 빛이 다른 양자우물에 흡수되지 않도록 밴드갭 에너지를 제어함과 아울러, 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자벽(114BL)에로의 홀 주입(Hole Injection)을 극대화 하기 위하여 라스트 양자벽(114BL)의 두께를 다른 양자벽에 비해 얇게 형성할 수 있다.
도 7은 제4 실시예에 따른 발광소자(104)의 에너지 밴드 다이어 그램이다.
제4 실시예는 제1 실시예, 제2 실시예 또는 제3 실시예의 기술적인 특징을 채용할 수 있다.
예를 들어, 제4 실시예에 따른 발광소자(104)는 제1 도전형 반도체층(112)과, 양자벽(114B)과 양자우물(114W)을 포함하여 상기 제1 도전형 반도체층(112) 상에 배치되는 활성층(114)과, 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함하며, 상기 양자벽(114B)은 언도프트 AlxGa1-xN층(0≤x≤1)(114BU)과 n형 AlyGa1-yN층(0≤y≤1)(114BN) 및 상기 제1 도전형 반도체층(112)에 가장 인접한 제1 양자벽(114B1)을 포함할 수 있다.
상기 양자벽(114B)에서 상기 언도프트 AlxGa1-xN층(114BU)은 상기 n형 AlyGa1-yN층(114BN)의 양측에 각각 배치되며, 상기 양자우물(114W)은 상기 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114WL)과, 상기 제2 도전형 반도체층(116)에 가장 인접하지 않은 양자우물 중 어느 하나인 제2 양자우물(114W)을 포함할 수 있다.
실시예에 의하면 양자벽(1114B)은 언도프트 AlxGa1-xN층(114BU)/n형 AlyGa1-yN층(114BN)/언도프트 AlxGa1-xN층(114BU) 구조를 구비할 수 있으며, 대부분의 발광이 발생하는 라스트 양자우물에로의 캐리어 주입(Carrier Injection) 효율을 개선 시켜줌에 따라, 광도(Po) 및 동작전압(VF3)을 개선 할 수 있다.
상기 제1 양자벽(114B1)은 n형 AlpGa1-pN층(0≤p≤1)(114BA)과 언도프트 AlqGa1-qN층(0≤q≤1)(114BC)을 포함할 수 있다. 이때, 상기 n형 AlpGa1-pN층(114BA)에서의 알루미늄의 농도(p)는 상기 언도프트 AlqGa1-qN층(114BC)에서의 알루미늄의 농도(q) 이상일 수 있다.
예를 들어, 상기 n형 AlpGa1-pN층(0≤p≤1)(114BA)에서의 알루미늄의 농도(p)는 상기 언도프트 AlqGa1-qN층(0≤q≤1)(114BC)에서의 알루미늄의 농도(q)보다 클 수 있으며, 양자의 알루미늄의 농도는 0.07≤q<p≤0.2로 제어될 수 있으며, 보다 상세하게는 0.1≤q<p≤0.18 일 때 좀 더 좋은 효과를 얻을 수 있으나, 농도범위가 이에 한정되는 것은 아니다.
한편, 상기 n형 AlpGa1-pN층(114BA)에서의 알루미늄의 농도(p)가 상기 언도프트 AlqGa1-qN층(114BC)에서의 알루미늄의 농도(q) 미만의 경우 전류확산(Current spreading) 효과가 저하될 수 있다. 상기 언도프트 AlqGa1-qN층(114BC)에서의 알루미늄의 농도(q)가 0.07 미만의 경우 전류확산(Current spreading) 효과가 저하될 수 있으며, n형 AlpGa1-pN층에서의 알루미늄의 농도(p)가 0.2 초과일 경우 캐리어 주입(Carrier injection) 효율저하에 의한 동작전압(VF3) 상승 및 광 손실이 발생할 수 있다.
상기 라스트 양자우물(114WL)의 두께(T1)가 상기 제2 양자우물(114W)의 두께(T2)보다 두꺼울 수 있다. 상기 라스트 양자우물(114WL)의 두께(T1)과 제2 양자우물(114W)의 두께(T2)d의 관계는, 3nm≤T2<T1<15nm일 수 있으며, 상세하게는 7nm≤T2<T1<12nm 일 때 더 효과적일 수 있다.
상기 제2 양자우물(114W)의 두께(T2)가 3nm 미만 일 때는 발광 면적이 작아서 광 손실이 발생할 수 있고, 라스트 양자우물(114WL)의 두께(T1)가 15nm 이상 일 때는 품질(Quality) 저하에 의한 광 손실이 발생할 수 있다.
이에 따라, 실시예에 따른 발광소자(103)에서는 라스트 양자우물(114WL)의 두께(T1)가 제2 양자우물(114W)의 두께(T2)보다 두껍게 제어하여, 대부분의 발광이 일어나는 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114WL)에서의 실질적인 발광면적을 더 넓힐 수 있다.
상기 라스트 양자우물(114WL)은 InrGa1-rN층(0≤r≤1)의 조성을 구비하며, 상기 제2 양자우물(114W)은 InsGa1-sN층(0≤s≤1)의 조성을 구비하고, 상기 라스트 양자우물(114WL)의 인듐(In)의 농도(r)가 상기 제2 양자우물(114W)의 인듐의 농도(s)보다 클 수 있다.
상기 라스트 양자우물(114WL)과 제2 양자우물(114W)에서의 인듐(In)의 조성은 0≤r<s≤0.015일 수 있으며, 상세하게는 상기 라스트 양자우물(114WL)에서의 인듐의 조성(r)은, 0.005≤r≤0.007일 수 있고, 상기 제2 양자우물(114W)에서의 인듐의 조성(s)은, 0.01≤s≤0.015일 수 있으나 이에 한정되는 것은 아니다.
상기 제2 양자우물(114W)에서의 인듐의 조성(s)이 0.015를 초과하면 이중 피크(Dual peak) 발생하거나 파장이 370nm 보다 길어질 수 있다. 상기 라스트 양자우물(114WL)에서의 인듐조성(r)과 제2 양자우물(114W)에서의 인듐조성(s)가 같을 경우 라스트 양자우물(114WL)에서 발광된 빛이 다른 양자우물에 흡수되어 광 손실이 발생할 수 있다.
이를 통해, 실시예에 따른 발광소자(103)에서는 라스트 양자우물(114WL)에서 발광된 빛이 다른 양자우물에 흡수되지 않도록 밴드갭 에너지를 제어할 수 있다.
이하, 도 8 내지 도 10을 참조하여, 실시예에 따른 발광소자의 제조방법을 설명하기로 한다.
먼저, 도 8과 같이 기판(105)을 준비한다. 상기 기판(105)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.
예를 들어, 상기 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 요철 구조가 형성될 수 있고, 상기 요철 구조의 단면은 원형, 타원형 또는 다각형일 수 있으며, 이에 대해 한정하지는 않는다.
이때, 상기 기판(105) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 이후 형성되는 발광구조물(110)의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
다음으로, 상기 제1 기판(105) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)이 형성될 수 있다.
상기 제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있고, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(112)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(114)은 양자우물(114W)/양자벽(114B) 구조일 수 있으며, 예를 들어 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InGaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaP/AlGaP, InGaP/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.
상기 활성층(114)은 앞서 기술한 제1 실시예 내지 제4 실시예의 기술적인 특징을 채용할 수 있다.
예를 들어, 상기 활성층(114)에서의 양자벽(114B)은 언도프트 AlxGa1-xN층(0≤x≤1)(114BU)과 n형 AlyGa1-yN층(0≤y≤1)(114BN) 및 상기 제1 도전형 반도체층(112)에 가장 인접한 제1 양자벽(114B1)을 포함할 수 있다.
상기 양자벽(114B)에서 상기 언도프트 AlxGa1-xN층(114BU)은 상기 n형 AlyGa1-yN층(114BN)의 양측에 각각 배치되며, 상기 양자우물(114W)은 상기 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114WL)과, 상기 제2 도전형 반도체층(116)에 가장 인접하지 않은 양자우물 중 어느 하나인 제2 양자우물(114W)을 포함할 수 있다.
실시예에 의하면 양자벽(1114B)은 언도프트 AlxGa1-xN층(114BU)/n형 AlyGa1-yN층(114BN)/언도프트 AlxGa1-xN층(114BU) 구조를 구비할 수 있으며, 대부분의 발광이 발생하는 라스트 양자우물에로의 캐리어 주입(Carrier Injection) 효율을 개선 시켜줌에 따라, 광도(Po) 및 동작전압(VF3)을 개선 할 수 있다.
상기 제1 양자벽(114B1)은 n형 AlpGa1-pN층(0≤p≤1)(114BA)과 언도프트 AlqGa1-qN층(0≤q≤1)(114BC)을 포함할 수 있다. 이때, 상기 n형 AlpGa1-pN층(114BA)에서의 알루미늄의 농도(p)는 상기 언도프트 AlqGa1-qN층(114BC)에서의 알루미늄의 농도(q) 이상일 수 있다.
상기 라스트 양자우물(114WL)의 두께(T1)가 상기 제2 양자우물(114W)의 두께(T2)보다 두꺼울 수 있다. 상기 라스트 양자우물(114WL)의 두께(T1)과 제2 양자우물(114W)의 두께(T2)d의 관계는, 3nm≤T2<T1<15nm일 수 있으며, 상세하게는 7nm≤T2<T1<12nm 일 때 더 효과적일 수 있다.
실시예에 따른 발광소자(103)에서는 라스트 양자우물(114WL)의 두께(T1)가 제2 양자우물(114W)의 두께(T2)보다 두껍게 제어하여, 대부분의 발광이 일어나는 제2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물(114WL)에서의 실질적인 발광면적을 더 넓힐 수 있다.
상기 라스트 양자우물(114WL)은 InrGa1-rN층(0≤r≤1)의 조성을 구비하며, 상기 제2 양자우물(114W)은 InsGa1-sN층(0≤s≤1)의 조성을 구비하고, 상기 라스트 양자우물(114WL)의 인듐(In)의 농도(r)가 상기 제2 양자우물(114W)의 인듐의 농도(s)보다 클 수 있다. 이를 통해, 실시예에 따른 발광소자(103)에서는 라스트 양자우물(114WL)에서 발광된 빛이 다른 양자우물에 흡수되지 않도록 밴드갭 에너지를 제어할 수 있다.
다음으로 도 8과 같이, 상기 활성층(114) 상에 AlpGaqIn1-p-qN층(단,0〈p≤1, 0≤q≤1)(122)이 활성층(114)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가지도록 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선될 수 있다.
다음으로, 상기 AlpGaqIn1-p-qN층(122) 상에 제2 도전형 반도체층(116)이 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
실시예에서 상기 제1 도전형 반도체층(112)이 n형 반도체층, 상기 제2 도전형 반도체층(116)이 p형 반도체층으로 형성되는 것으로 설명하였으나 이와 달리 상기 제1 도전형 반도체층(112)은 p형 반도체층, 상기 제2 도전형 반도체층(116)은 n형 반도체층으로 구현할 수도 있으며, 이에 한정되지 않는다.
또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
이후, 상기 제2 도전형 반도체층(116) 상에 투광성 전극(130)이 형성된다.
예를 들어, 상기 투광성 전극(130)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 단층 또는 다층으로 적층하여 형성할 수 있다.
예를 들어, 상기 투광성 전극(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
다음으로 도 9와 같이, 제1 도전형 반도체층(112)이 노출되도록 투광성 전극(130), 제2 도전형 반도체층(116), AlpGaqIn1-p-qN층(122), 및 활성층(114)의 일부가 제거되는 영역(H) 형성될 수 있다.
다음으로 도 10과 같이, 상기 투광성 전극(130) 상에 제2 전극(152), 노출된 제1 도전형 반도체층(112) 상에 제1 전극(151)을 각각 형성하여 실시예에 따른 발광소자를 형성할 수 있다.
실시예에 따른 발광소자는 패키지 형태로 복수개가 기판 상에 어레이될 수 있으며, 발광소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다.
예를 들어, 도 11은 실시예들에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.
실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다. 상기 몰딩부재(230)에는 형광체가(232)가 포함될 수 있다. 상기 몰딩부재(230)은 상면이 플랫(flat)하거나 볼록 또는 오목하여 형성될 수 있으며 이에 한정하지 않는다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
실시예에 따른 자외선 발광소자(UV LED)는 살균, 정화 등에 사용되거나, 노광기 또는 경화기 등에 사용될 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 실시예에 따른 자외선 발광소자는 백라이트 유닛, 조명 유닛, 디스플레이 장치, 지시 장치, 차량용 표시장치, 차량용 조명 장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
제1 도전형 반도체층(112), 활성층(114),
제2 도전형 반도체층(116), 양자벽(114B), 양자우물(114W),
언도프트 AlxGa1-xN층(0≤x≤1)(114BU), n형 AlyGa1-yN층(0≤y≤1)(114BN)

Claims (20)

  1. 제1 도전형 반도체층;
    복수의 양자벽과 복수의 양자우물을 포함하며 상기 제1 도전형 반도체층 상에 배치되는 활성층;
    상기 활성층 상에 배치되는 제2 도전형 반도체층;을 포함하며,
    상기 복수의 양자벽은,
    상기 제2 도전형 반도체층에 최인접한 라스트 양자벽;
    상기 라스트 양자벽보다 상기 제1 도전형 반도체층과 인접한 제1 양자벽을 포함하고,
    상기 제1 양자벽은 언도프트 AlxGa1-xN층(0≤x≤1)과 n형 AlyGa1-yN층(0≤y≤1)을 포함하고,
    상기 제1 양자벽의 상기 언도프트 AlxGa1-xN층은, 상기 n형 AlyGa1-yN층의 양측에 각각 배치된 제 1 및 제 2 언도프트 AlxGa1-xN층을 포함하고,
    상기 제1 양자벽은 상기 제 1 언도프트 AlxGa1-xN층, 상기 n형 AlyGa1-yN층 및 상기 제 2 언도프트 AlxGa1-xN층이 순차적으로 배치되는 구조를 가지는 자외선 발광소자.
  2. 제1 항에 있어서,
    상기 n형 AlyGa1-yN층은
    반복적 구조의 u-AlaGa1-aN층(0≤a≤1)/n-AlbGa1-bN층(0≤b≤1)을 포함하고,
    상기 u-AlaGa1-aN층 및 상기 n-AlbGa1-bN층 각각의 두께는 1nm 내지 2nm인 자외선 발광소자.
  3. 제1 항에 있어서,
    상기 언도프트 AlxGa1-xN층에서 알루미늄의 농도(x)는 0.1≤x≤0.2이고,
    상기 n형 AlyGa1-yN층에서의 알루미늄의 농도(y)는 0.05≤y≤0.2이고,
    상기 언도프트 AlxGa1-xN층의 두께는 1nm 내지 5nm이고,
    상기 n형 AlyGa1-yN층의 두께는 1nm 내지 15nm인 자외선 발광소자.
  4. 제1 항에 있어서,
    상기 복수의 양자벽은, 상기 제1 도전형 반도체층에 최인접한 제2 양자벽을 포함하고,
    상기 제2 양자벽은 n형 AlpGa1-pN층(0≤p≤1)과 언도프트 AlqGa1-qN층(0≤q≤1)을 포함하고,
    상기 n형 AlpGa1-pN층은 상기 언도프트 AlqGa1-qN층에 비해 상기 제1 도전형 반도체층에 인접하여 배치되고,
    상기 n형 AlpGa1-pN층에서의 알루미늄의 농도(p)는 상기 언도프트 AlqGa1-qN층에서의 알루미늄의 농도(q) 이상인 자외선 발광소자.
  5. 제4 항에 있어서,
    상기 n형 AlpGa1-pN층에서의 알루미늄의 농도(p)와 상기 언도프트 AlqGa1-qN층에서의 알루미늄의 농도(q)와의 관계는, 0.07≤q<p≤0.2인 자외선 발광소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140154292A 2014-11-07 2014-11-07 자외선 발광소자 및 조명시스템 KR102238195B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140154292A KR102238195B1 (ko) 2014-11-07 2014-11-07 자외선 발광소자 및 조명시스템
PCT/KR2015/011472 WO2016072661A1 (ko) 2014-11-07 2015-10-29 자외선 발광소자 및 조명시스템
US15/524,810 US10535795B2 (en) 2014-11-07 2015-10-29 Ultraviolet light emitting element and lighting system having a quantum barrier structure for improved light emission efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140154292A KR102238195B1 (ko) 2014-11-07 2014-11-07 자외선 발광소자 및 조명시스템

Publications (2)

Publication Number Publication Date
KR20160054814A KR20160054814A (ko) 2016-05-17
KR102238195B1 true KR102238195B1 (ko) 2021-04-07

Family

ID=55909339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140154292A KR102238195B1 (ko) 2014-11-07 2014-11-07 자외선 발광소자 및 조명시스템

Country Status (3)

Country Link
US (1) US10535795B2 (ko)
KR (1) KR102238195B1 (ko)
WO (1) WO2016072661A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7194720B2 (ja) * 2020-10-30 2022-12-22 日機装株式会社 窒化物半導体発光素子
EP4229685A1 (en) * 2020-12-03 2023-08-23 Avicenatech Corp. P-type doping in gan leds for high speed operation at low current densities
JP7260807B2 (ja) * 2020-12-24 2023-04-19 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875444B1 (ko) 2007-06-25 2008-12-23 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
JP2012234891A (ja) 2011-04-28 2012-11-29 Sharp Corp 窒化物半導体発光ダイオード素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476567B1 (ko) * 2003-09-26 2005-03-17 삼성전기주식회사 질화물 반도체 소자
US20080089376A1 (en) * 2004-09-21 2008-04-17 Takayoshi Anan Current Confining Structure and Semiconductor Laser
US7649195B2 (en) 2007-06-12 2010-01-19 Seoul Opto Device Co., Ltd. Light emitting diode having active region of multi quantum well structure
JP4539752B2 (ja) 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
KR20130103070A (ko) 2012-03-09 2013-09-23 삼성전자주식회사 반도체 발광소자
KR101924372B1 (ko) 2012-07-23 2018-12-03 엘지이노텍 주식회사 자외선 발광 소자 및 발광 소자 패키지
KR20140041225A (ko) 2012-09-27 2014-04-04 엘지이노텍 주식회사 발광소자
KR101983777B1 (ko) * 2012-12-20 2019-05-29 엘지이노텍 주식회사 발광소자
KR20140092092A (ko) * 2013-01-15 2014-07-23 엘지이노텍 주식회사 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875444B1 (ko) 2007-06-25 2008-12-23 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법
JP2012234891A (ja) 2011-04-28 2012-11-29 Sharp Corp 窒化物半導体発光ダイオード素子

Also Published As

Publication number Publication date
US10535795B2 (en) 2020-01-14
KR20160054814A (ko) 2016-05-17
WO2016072661A1 (ko) 2016-05-12
US20180261716A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
JP2013021296A (ja) 発光素子、発光素子パッケージおよびこれを含む照明システム
US10069035B2 (en) Light-emitting device and lighting system
KR102376468B1 (ko) 적색 발광소자 및 조명장치
KR102238195B1 (ko) 자외선 발광소자 및 조명시스템
KR102409201B1 (ko) 자외선 발광소자 및 조명시스템
KR102359824B1 (ko) 자외선 발광소자 및 발광소자 패키지
KR20220011771A (ko) 자외선 발광소자, 발광소자 패키지 및 조명장치
KR102308701B1 (ko) 자외선 발광소자 및 조명시스템
KR102397266B1 (ko) 발광소자 및 조명장치
KR102315594B1 (ko) 발광소자 및 조명시스템
KR102212781B1 (ko) 발광소자 및 조명시스템
KR102261957B1 (ko) 발광소자 및 조명시스템
KR101983292B1 (ko) 발광소자
KR102249647B1 (ko) 발광소자 및 조명시스템
KR102352770B1 (ko) 발광소자 및 조명시스템
KR102249633B1 (ko) 발광소자 및 조명시스템
KR102237119B1 (ko) 발광소자 및 조명시스템
KR102473393B1 (ko) 자외선 발광소자 및 조명시스템
KR102261958B1 (ko) 발광소자 및 조명장치
KR102212775B1 (ko) 발광소자 및 조명시스템
KR102181490B1 (ko) 발광소자 및 조명시스템
KR102237120B1 (ko) 발광소자 및 조명시스템
KR102308720B1 (ko) 자외선 발광소자 및 조명시스템
KR102302855B1 (ko) 발광소자 및 조명시스템
KR102317473B1 (ko) 자외선 발광소자 및 조명시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant