KR102237120B1 - 발광소자 및 조명시스템 - Google Patents
발광소자 및 조명시스템 Download PDFInfo
- Publication number
- KR102237120B1 KR102237120B1 KR1020140111095A KR20140111095A KR102237120B1 KR 102237120 B1 KR102237120 B1 KR 102237120B1 KR 1020140111095 A KR1020140111095 A KR 1020140111095A KR 20140111095 A KR20140111095 A KR 20140111095A KR 102237120 B1 KR102237120 B1 KR 102237120B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- doping concentration
- conductivity type
- layer
- light emitting
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 369
- 239000002019 doping agent Substances 0.000 claims abstract description 40
- 238000013459 approach Methods 0.000 claims abstract description 4
- 239000000203 mixture Substances 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 230000008859 change Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 369
- 239000000758 substrate Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 230000031700 light absorption Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- -1 AlInGaAs Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
실시예에 따른 발광소자는 제 1 전극; 상기 제 1 전극 상에 배치되고 제 1 도전형 도펀트를 포함하는 제 1 반도체층; 상기 제 1 반도체층 상에 상기 제 1 반도체층 보다 낮은 도핑농도로 상기 제 1 도전형 도펀트를 포함하는 제 2 반도체층; 상기 제 2 반도체층 상에 스트레스 제어를 위한 제 3 반도체층; 상기 제 3 반도체층 상에 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 활성층; 상기 활성층 상에 제 2 도전형 반도체층; 및 상기 제 2 도전형 반도체층 상에 제 2 전극; 을 포함하고, 상기 제 3 반도체층의 도핑농도는 상기 제 2 반도체층의 도핑농도와 상기 제 1 도전형 반도체층 사이의 도핑농도이고, 상기 제 1 도전형 반도체층에 가까울수록 도핑농도가 증가하는 것을 특징으로 한다.
Description
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자(electron)와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 된다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
특히, 자외선 발광소자의 활용도가 높아지면서, 그 수요가 증가하여, 자외선 발광소자에 대한 관심이 높아지고 있다.
그런데, 자외선 발광소자의 발광구조물은 타 질화물 발광소자와 다른 조성의 물질이 사용될 수 있다. 따라서, 타 발광대역의 빛을 발광하는 발광소자에서 발광구조물층을 제외한 다른 구조물들(예컨데, 전위제어층, 스트레인제어층, 전류확산층 등)을 자외선 발광소자에 그대로 적용하였을 때, 타 질화물 발광구조물층에서 발휘되던 효과가 반영되지 않을 수 있고, 예상치 못한 역효과가 발생될 수 있다.
한편, 발광소자는 전극의 위치에 따라 수평형 타입(lateral type)과 수직형 타입(vertical type)으로 구분할 수 있다.
종래기술에 의한 수직형 발광소자에서, 성장기판을 제거하고 전극을 연결할 때, 상기 전극과 접촉하는 반도체층의 조성물에 따라 동작전압(VF) 또는 광손실(Po)에 영향을 줄 수 있다.
실시예는 광도를 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예의 발광소자는 제 1 전극(110); 상기 제 1 전극(110) 상에 배치되고 제 1 도전형 도펀트를 포함하는 제 1 반도체층(120); 상기 제 1 반도체층(120) 상에 상기 제 1 반도체층 보다 낮은 도핑농도로 상기 제 1 도전형 도펀트를 포함하는 제 2 반도체층(130); 상기 제 2 반도체층(130) 상에 스트레스 제어를 위한 제 3 반도체층(140); 상기 제 3 반도체층(140) 상에 제 1 도전형 반도체층(151); 상기 제 1 도전형 반도체층(151) 상에 활성층(153); 상기 활성층(153) 상에 제 2 도전형 반도체층(155); 및 상기 제 2 도전형 반도체층(155) 상에 제 2 전극(160); 을 포함하고, 상기 제 3 반도체층은 상기 제 2 반도체층의 도핑농도와 상기 제 1 도전형 반도체층 사이의 도핑농도로 도핑되고, 제 1 도전형 반도체층에 가까울수록 도핑농도가 증가하는 것을 특징으로 한다.
또한, 실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광모듈을 포함할 수 있다.
실시예에 따른 발광소자는 소정의 패턴을 갖는 제 1 반도체층과 전극을 연결하여 동작전압이 낮아지는 효과가 있다. 또한, 실시예는 초격자구조를 갖는 제 1 반도체층을 통해 캐리어 주입을 원활하게 하여 수율과 신뢰성이 개선되고 광손실이 개선될 수 있다.
그리고, 실시예는 제 2 반도체층과 제 3 반도체층은 상기 제 1 반도체층과 제 1 도전형 반도체층 사이에 스트레스를 제어하여 결정품질을 향상시킬 수 있다. 또한, 실시예의 제 2 반도체층과 제 3 반도체층은 전류를 수평방향으로 스프레딩시켜 발광효율을 향상시킬 수 있다.
또한, 실시예는 제 1 내지 제 3 반도체층을 통해 전위(dislocation)를 방지하고 스트레인(strain)을 제어를 하여 크랙(crack) 발생을 저하시켜, 결정 품질을 향상시킬 수 있다.
또한, 실시예는 공정시 웨이퍼내에서 광손실(Po) 및 동작전압(VF3)을 일정하게 유지시키는 효과가 있다.
그리고, 실시예에 의하면 발광효율의 개선 및 소자신뢰성 개선할 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 실시예에 따른 발광소자의 단면도다.
도 2는 실시예에 따른, 제 2 반도체층, 제 3 반도체층 및 제 1 도전형 반도체층의 도핑농도를 나타낸다.
도 3은 다른 실시예에 따른, 제 2 반도체층, 제 3 반도체층 및 제 1 도전형 반도체층의 도핑농도를 나타낸다.
도 4는 또 다른 실시예에 따른, 제 2 반도체층, 제 3 반도체층 및 제 1 도전형 반도체층의 도핑농도를 나타낸다.
도 5는 제 3 반도체층의 유무에 따른 VR 수율 차이를 비교한 그래프이다.
도 6 내지 도 11은 실시예에 따른 발광소자 제조방법을 나타낸다.
도 12는 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.
도 2는 실시예에 따른, 제 2 반도체층, 제 3 반도체층 및 제 1 도전형 반도체층의 도핑농도를 나타낸다.
도 3은 다른 실시예에 따른, 제 2 반도체층, 제 3 반도체층 및 제 1 도전형 반도체층의 도핑농도를 나타낸다.
도 4는 또 다른 실시예에 따른, 제 2 반도체층, 제 3 반도체층 및 제 1 도전형 반도체층의 도핑농도를 나타낸다.
도 5는 제 3 반도체층의 유무에 따른 VR 수율 차이를 비교한 그래프이다.
도 6 내지 도 11은 실시예에 따른 발광소자 제조방법을 나타낸다.
도 12는 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 실시예에 따른 발광소자(100)의 단면도다.
실시예에 따른 발광소자(100)는 제 1 전극(110), 상기 제 1 전극(110) 상에 제 1 반도체층(120), 제 1 반도체층(120) 상에 제 2 반도체층(130), 상기 제 2 반도체층(130) 상에 제 3 반도체층(140), 상기 제 3 반도체층(140) 상에 발광구조물(150) 및 상기 발광구조물(150) 상에 제 2 전극(160)을 포함할 수 있다. 그리고, 상기 발광구조물(150)은 제 1 도전형 반도체층(151), 상기 제 1 도전형 반도체층(151) 상에 활성층(153), 상기 활성층(153) 상에 제 2 도전형 반도체층(155)을 포함할 수 있다.
실시예에서, 상기 제 1 전극(110)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속층들을 포함할 수 있으며, 투광성 또는 비 투광성으로 이루어질 수 있으나, 이에 대해서 한정하지는 않는다. 예를 들어, 상기 전극패턴은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있으며 단층 또는 다층으로 형성될 수 있다.
실시예에서, 상기 제 1 전극(110)은 복수의 패턴을 포함할 수 있고, 상기 복수의 패턴의 단면 형상은 삼각형, 사각형, 또는 사다리꼴 중 적어도 하나일 수 있으나, 이에 한정되는 것은 아니다. 상기 제 1 전극(110)은 복수의 패턴을 포함하여, 상기 제 1 반도체층(120)과의 접촉 면적을 증가시켜 효율적인 전류 주입을 가능하게 할 수 있다.
이러한 상기 제 1 전극(110) 상에는 제 1 반도체층(120)이 배치될 수 있다.
실시예에서, 상기 제 1 반도체층(120)의 일부 영역에 제 1 전극(110)이 배치될 수 있다. 이를 통해, 상기 제 1 반도체층(120)이 제 1 전극(110)으로부터 노출되는 면적을 증가시켜, 광추출 효율을 향상시킬 수 있다.
실시예에서, 상기 제 1 반도체층(120)은 상기 발광구조물(150)로 캐리어(carrier)를 주입하기 위해, 제 1 도전형 도펀트를 포함할 수 있다. 예를 들어, 상기 제 1 반도체층(120)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트를 포함할 수 있다.
또한 실시예에서, 상기 제 1 반도체층(120)은 AlxGa(1-x)N(0≤x≤1) 또는 GaN 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 제 1 반도체층(120)은 AlxGa(1-x)N과 GaN이 반복적으로 적층된 초격자층(121)을 포함할 수 있다.
상기 제 1 반도체층(120)이 GaN을 포함하여 형성될 경우, 상기 제 1 반도체층(120)과 제 1 전극(110) 사이의 접촉 저항이 낮출 수 있어, 발광소자(100)의 동작전압(VF3)을 낮출 수 있다. 또한, 제 1 반도체층(120)이 GaN을 포함하여 형성될 경우,결정품질이 좋은 장점이 있다.
또한, 상기 제 1 반도체층(120)이 AlxGa(1-x)N을 포함하여 형성될 경우, 낮은 파장 대역의 광흡수율이 낮아, 광추출 효율이 향상될 수 있다. 실시예에서, 상기 제 1 반도체층(120)의 초격자층(121) 상에는 라스트 레이어(last layer)(123)(예컨대, 제 2 반도체층(130)과 접하는 층)가 배치될 수 있다. 그리고, 상기 라스트 레이어(123)는 GaN일 수 있다. 상기 제 1 반도체층(120)은 캐리어 주입이 주 목적이므로, 상기 제 2 반도체층(130)과 접하는 라스트 레이어(123)를 GaN으로 하여 캐리어 주입량을 향상시킬 수 있다. 또한, 상기 라스트 레이어(123)를 GaN으로 할 때, 제 2 반도체층(130)과의 표면 결정품질을 향상시킬 수 있다. 이러한 상기 라스트 레이어(123)의 두께는 20nm~100nm 사이일 수 있다. 예를 들어, 상기 라스트 레이어(123)의 두께는 40nm일 수 있다. 상기 라스트 레이어(123)의 두께가 20nm 미만일 경우, 발광구조물(150)로 캐리어 주입이 어려워져 동작전압이 증가할 수 있다. 상기 라스트 레이어(123)의 두께가 100nm 초과할 경우, 상기 라스트 레이어(123)에 광 흡수 증가로 광 손실이 급격하게 증가할 수 있다.
한편, 실시예에서, 상기 초격자층(121)에 포함되는 상기 AlxGa(1-x)N에서 알루미늄의 조성비(x)는 2% 이상 15% 이하일 수 있다. 상기 AlxGa(1-x)N에서 상기 알루미늄의 조성비(x)가 2% 미만일 경우 광손실이 급격하게 발생할 수 있고, 상기 알루미늄의 조성비(x)가 15% 초과일 경우 동작전압(VF)이 급격하게 상승할 수 있다.
실시예에서, 상기 초격자층(121)에 포함되는 상기 AlxGa(1-x)N의 두께는 상기 GaN의 두께보다 작을 수 있다. 실시예에 따른 발광소자(100)는, 상기 GaN의 두께가 상기 AlxGa(1-x)N의 두께보다 큰 경우, 동작전압(VF)이 감소하는 효과가 있다.
실시예에서, 상기 초격자층(121)에 포함되는 상기 AlxGa(1-x)N과 상기 GaN은 각각 1 nm 이상 15nm 이하의 두께를 가질 수 있다. 상기 AlxGa(1-x)N과 상기 GaN의 두께가 15nm 초과하는 경우 전위를 블로킹하고 크랙을 제어하는 효과가 저하될 수 있다. 상기 두께를 1nm 미만으로 형성하는 데에는 공정상에 어려움이 있을 수 있다. 상기 초격자층(121)은 AlxGa(1-x)N과 GaN이 적어도 2 페어(pair) 이상으로 형성될 수 있다. 예를 들어, 상기 제 1 반도체층(120)은 15nm 두께의 AlxGa(1-x)N과 GaN이 20 페어(pair)로 반복 적층된 초격자구조를 포함할 수 이다. 또는, 상기 제 1 반도체층(120)은 2nm 두께의 AlxGa(1-x)N과 GaN이 100 페어로 반복 적층된 초격자구조를 포함할 수 있으며 AlxGa(1-x)N 및 GaN층과 페어(pair)수는 이에 한정하지 않는다.
또한 실시예에서, 상기 제 1 반도체층(120)의 두께는 300nm 이상 1500nm 이하의 범위일 수 있다. 구체적으로, 상기 제 1 반도체층(120)의 두께는 1000nm일 수 있다. 상기 제 1 반도체층(120)의 두께가 300nm 미만인 경우, 상기 복수의 패턴을 형성하기 위한 식각 공정 시 상기 제 2 내지 3 반도체층(130, 140)을 관통하여 상기 제 1 도전형 반도체층(151) 내부까지 패턴이 형성되어 동작전압이 상승할 수 있다. 또한, 상기 제 1 반도체층(120)의 두께가 1500nm를 초과하는 경우, 상기 초격자층(121)의 GaN 두께가 증가하여, 제 1 반도체층(120)의 광흡수율이 증가됨으로써 광손실이 발생할 수 있다.상기 제 1 반도체층(120)의 복수의 패턴의 폭(W)과 깊이(D) 각각은, 상기 제 1 전극(110)의 상기 복수의 패턴의 폭과 깊이 각각과 동일할 수 있다. 상기 제 1 반도체층(120)의 복수의 패턴은 제 1 전극(110)과의 접촉 면적을 증가시켜 효율적인 전류 주입을 가능하게 할 수 있다. 또한, 상기 제 1 반도체층(120)의 복수의 패턴은 광 추출 구조 역할을 하여, 광추출 효율을 향상시킬 수 있다.
상기 제 1 반도체층(120)의 복수의 패턴의 양측단은 상기 제 1 전극(110)의 복수의 패턴의 양측단과 서로 겹쳐질 수 있다.
즉, 실시예에서, 제 1 전극(110)은 상기 AlxGa(1-x)N과 상기 GaN을 동시에 접할 수 있다.
이러한 상기 제 1 반도체층(120) 상에는 제 2 반도체층(130)과 제 3 반도체층(140)이 배치될 수 있다. 상기 제 1 반도체층(120) 상에 제 1 도전형 반도체층(151)이 직접 접하도록 배치되는 경우, 상기 제 1 반도체층(120)과 제 1 도전형 반도체층(151) 사이의 조성 차이에 의하여, 제 1 도전형 반도체층(151)에 과다한 스트레스(예컨데, tensile stress)가 가해질 수 있다. 그리고, 상기 응력에 의해 전위(misfit dislocation) 및 크랙(crack) 등의 결함이 발생될 수 있다. 상기 결함은 누설 전류 등을 발생시켜, 발광소자(100)의 ESD 수율, VR 수율 또는 IR 수율 등을 낮출 수 있다.
이를 방지하기 위하여, 상기 제 2 반도체층(130)과 제 3 반도체층(140)은 상기 제 1 반도체층(120)과 제 1 도전형 반도체층(151) 사이에 개재되어, 스트레스를 제어할 수 있다.
먼저, 실시예에서, 상기 제 2 반도체층(130)은 AlyGa(1-y)N(0＜y≤1)일 수 있다. 또한, 상기 제 2 반도체층(130)은 제 1 도전형 도펀트를 포함할 수 있다. 이때, 상기 제 2 반도체층(130)의 도핑농도는 제 1 반도체층(120)의 도핑농도보다 낮을 수 있다. 또는, 상기 제 2 반도체층(130)은 언도프드 AlyGa(1-y)N일 수 있다. 나아가, 상기 제 2 반도체층(130)은 제 2 도전형 도펀트를 더 포함하도록 형성될 수 있으나 이에 한정하지 않는다.
상기 제 1 도전형 도펀트(예컨대, Si)는 격자상수가 갈륨보다 낮아 스트레스를 유발할 수 있다. 특히, 상기 제 1 반도체층(120)의 라스트 레이어(123)가 제 1 도전형 GaN일 때, 상기 라스트 레이어(123) 상에 제 1 도전형 도펀트를 포함하는 AlyGa(1-y)N이 배치되면 알루미늄의 격자와 제 1 도전형 도펀트의 격자가 갈륨보다 작아 과다한 스트레스를 유발할 수 있다.
실시예에서, 상기 제 2 반도체층(130)은 제 1 반도체층(120) 보다 제 1 도전형 도펀트의 도핑농도를 낮춰, 제 1 도전형 도펀트가 유발하는 스트레스를 최소화할 수 있다. 이를 통해, 상기 제 2 반도체층(130)의 표면 품질을 개선할 수 있다. 또한, 상기 제 2 반도체층(130)은 제 1 도전형 도펀트의 도핑농도를 낮춰 캐리어의 수직방향 이동을 어렵게 하여, 상기 제 1 전극(110)이 제 1 반도체층(120)의 일부 영역에 공급하는 전류를 수평방향으로 확산시킬 수 있다.
실시예에서, 상기 제 2 반도체층(130)의 두께는 5nm~100nm 사이일 수 있다. 좀더 구체적으로, 상기 제 2 반도체층(130)의 두께는 30nm~70nm 사이일 수 있다. 상기 제 2 반도체층(130)의 두께가 5nm 미만일 때, 제 2 반도체층(130)의 두께가 얇아 표면 품질 개선효과가 미비할 수 있다. 상기 제 2 반도체층(130)의 두께가 100nm 초과할 경우, 상기 제 2 반도체층(130)을 통해 캐리어가 통과하기 어려워, 발광구조물(150)에 캐리어 주입이 어려워져 동작전압이 상승할 수 있다.
이러한 상기 제 2 반도체층(130) 상에는 제 3 반도체층(140)이 배치될 수 있다.
실시예에서, 상기 제 3 반도체층(140)은 AlzGa(1-z)N(0＜z≤1)일 수 있다.
상기 제 1 도전형 반도체층(151)은 활성층(153)에 캐리어 주입을 위하여 높은 농도로 도핑될 수 있다. 상기 제 3 반도체층(140)은 상기 제 1 도전형 반도체층(151)과 제 2 반도체층(130) 사이에서 발생하는 스트레스를 완충시키기 위하여, 상기 제 2 반도체층(130)과 제 1 도전형 반도체층(151) 사이에 개재될 수 있다.
실시예에서, 상기 제 3 반도체층(140)은 제 1 도전형 도펀트를 위치에 따라 도핑농도를 달리하여 포함할 수 있다. 이하에서는 설명의 편의를 위하여, 상기 제 2 반도체층(130) 측의 제 3 반도체층(140)의 영역을 하부로 정의하고, 상기 제 1 도전형 반도체층(151) 측의 제 3 반도체층(140) 영역을 상부로 정의하기로 한다.
실시예에서, 상기 제 3 반도체층(140)은 하부에서 상부로 갈수록 제 1 도전형 도펀트의 도핑농도가 증가될 수 있다.
또한 실시예에서, 상기 제 3 반도체층(140)의 알루미늄 조성비는 상기 제 2 반도체층(130)의 알루미늄 조성비와 상기 제 1 도전형 반도체층(151)의 알루미늄 조성비 사이일 수 있다. 그리고, 실시예에서 상기 제 3 반도체층(140)의 알루미늄 조성비는 하부에서 상부로 갈수록 점차 증가할 수 있다. 이를 통해, 상기 제 3 반도체층(140)은 상기 제 2 반도체층(130)과 제 1 도전형 반도체층(151) 사이의 알루미늄 조성비에 따라 발생하는 스트레스를 완화할 수 있다.
그리고, 실시예에서, 상기 제 3 반도체층(140)의 두께는 20nm~200nm 사이일 수 있다. 더 구체적으로, 상기 제 3 반도체층(140)의 두께는 50nm~120nm 사이일 수 있다. 좀더 구체적으로, 실시예에서 상기 제 3 반도체층(140)의 두께는 80nm일 수 있다. 상기 제 3 반도체층(140)의 두께가 20nm 미만이면 제 3 반도체층(140)의 스트레스 완충효과가 급격하게 감소할 수 있다. 반면, 상기 제 3 반도체층(140)의 두께가 200nm를 초과하면, 제 3 반도체층(140)으로 인한 저항 증가로 인해 발광구조물(150)로의 캐리어 주입이 어려워져 동작전압이 급격히 상승할 수 있다.
도 2는 실시예에 따른, 제 2 반도체층(130), 제 3 반도체층(140) 및 제 1 도전형 반도체층(151)의 도핑농도를 나타낸다.
도 2를 참조하면, 상기 제 3 반도체층(140) 하면의 도핑농도는 제 2 반도체층(130)의 도핑농도와 동일할 수 있다. 그리고, 상기 제 3 반도체층(140)의 도핑농도는 하부에서 상부로 갈수록 증가하여, 상기 제 3 반도체층(140) 상면의 도핑농도는 제 1 도전형 반도체층(151)의 도핑농도와 동일할 수 있다.
즉, 실시예에서, 상기 제 3 반도체층(140)의 도핑농도는 제 2 반도체층(130)의 도핑농도에서 제 1 도전형 반도체층(151)의 도핑농도까지 서서히 증가할 수 있다.
구체적으로, 상기 제 3 반도체층(140)은 n형 도펀트(예컨대, Si)를 포함할 수 있으며, 상기 제 3 반도체층(140)의 하부에서 상부로 갈수록 n형 도펀트의 수가 일정한 비율로 증가할 수 있다.
도 3은 다른 실시예에 따른, 제 2 반도체층(130), 제 3 반도체층(140) 및 제 1 도전형 반도체층(151)의 도핑농도를 나타낸다.
도 3을 참조하면, 상기 제 3 반도체층(140)의 하면에서 도핑농도는 제 2 반도체층(130)의 도핑농도와 동일할 수 있다. 상기 제 3 반도체층(140)의 도핑농도는 하부에서 상부로 갈수록 증가하여, 상기 제 3 반도체층(140)의 상면에서 도핑농도는 제 1 도전형 반도체층(151)의 도핑농도와 동일할 수 있다. 즉, 상기 제 3 반도체층(140)의 도핑농도는 제 2 반도체층(130)의 도핑농도에서 제 1 도전형 반도체층(151)의 도핑농도까지 증가할 수 있다.
구체적으로, 상기 제 3 반도체층(140)은 n형 도펀트(예컨대, Si)를 포함할 수 있으며, 상기 제 3 반도체층(140)의 하부에서 상부로 갈수록 n형 도펀트의 수가 점차 증가할 수 있다.
이때, 다른 실시예에서 상기 제 3 반도체층(140)의 도핑농도 증가율은 상기 제 3 반도체층(140)의 하부에 상부로 갈수록 감소할 수 있다. 즉, 상기 제 3 반도체층(140)의 도핑농도 증가율은 제 3 반도체층(140)의 하부에서 크고, 제 3 반도체층(140)의 상부로 갈수록 작아질 수 있다. 다른 실시예에서, 상기 제 3 반도체층(140)은 하부에서 도핑농도를 급격히 상승시켜, 제 2 반도체층(130)과의 도핑농도차를 더욱 크게 함으로써, 전류를 더욱 수평방향으로 확산시킬 수 있다.
도 4는 또 다른 실시예에 따른, 제 2 반도체층(130), 제 3 반도체층(140) 및 제 1 도전형 반도체층(151)의 도핑농도를 나타낸다.
도 4를 참조하면, 상기 제 3 반도체층(140)의 하면에서 도핑농도는 제 2 반도체층(130)의 도핑농도와 동일할 수 있다. 상기 제 3 반도체층(140)의 도핑농도는 하부에서 상부로 갈수록 증가하여, 상기 제 3 반도체층(140)의 상면에서 도핑농도는 제 1 도전형 반도체층(151)의 도핑농도와 동일할 수 있다. 즉, 상기 제 3 반도체층(140)의 도핑농도는 제 2 반도체층(130)의 도핑농도에서 제 1 도전형 반도체층(151)의 도핑농도까지 증가할 수 있다.
구체적으로, 상기 제 3 반도체층(140)은 n형 도펀트(예컨대, Si)를 포함할 수 있으며, 상기 제 3 반도체층(140)의 하부에서 상부로 갈수록 n형 도펀트의 수가 증가할 수 있다.
이때, 또 다른 실시예에서 상기 제 3 반도체층(140)의 도핑농도 도 4와 같이 단계적으로 증가할 수 있다. 즉, 상기 제 3 반도체층(140)은 복수의 층으로 구분되어 복수의 층 각각은 일정 도핑농도를 갖고, 상부층은 하부층의 도핑농도보다 높을 수 있다.
또 다른 실시예에서, 상기 제 3 반도체층(140)의 복수의 층 각각의 계면에서는 도핑농도 차이에 따라서 격자상수 차이가 발생하며, 계면에서의 표면 에너지가 증가할 수 있다.
(여기서, hc는 균열저항성(crack resistance)이고, 
(=2
)는 파절저항성(fracture resistance)이고, 
는 표면 에너지(surface E of the crack plan)이다)
수학식 1은 그리피스 결함 전파식(Griffith crack propagation)이다.
수학식 1에서 보면, 상기 제 3 반도체층(140)의 복수 층 각각의 계면에서 도핑농도 차이로 인한 표면 에너지 증가에 따라 균열저항성이 증가할 수 있다. 그리고, 상기 균열저항성의 증가로 제 3 반도체층(140)의 상부로 갈수록 전파되는 크랙을 줄일 수 이어, 결정 품질이 향상될 수 있다.
한편, 상기 제 3 반도체층 상에는 발광구조물이 배치될 수 있다. 상기 발광구조물은 제 1 도전형 반도체층, 활성층 및 제 2 도전형 반도체층을 포함할 수 있다. 그리고, 상기 발광구조물 상에는 제 2 전극이 배치될 수 있다.
표 1은 제 3 반도체층(140)의 유무에 따른 VR 수율과 IR 수율을 비교한 표이다.
도 5는 제 3 반도체층(140)의 유무에 따른 VR 수율 차이를 비교한 그래프이다.
상기 VR과 IR은 리버스(reverse) 영역에서 발광소자(100)의 전류흐름의 거동을 보는 척도이다. 즉, 상기 IR은 특정 음전압을 걸어줬을 때, 흐르는 전류 값을 의미하고, 상기 VR은 특정 음전류를 인가하였을 때의 양단의 전압이다. 상기 VR 수율과 IR 수율이 향상된 것은 전류 누설 경로(current leakage path, 예컨대 dislocation, misfi, crack 등)가 줄어든 것을 의미하며, 이로부터 반도체층의 결정품질이 향상된 것을 알 수 있다.
도 5와 표 1을 보면, 상기 제 3 반도체층(140)이 없는 레퍼런스(reference)에 비해 40nm 두께의 제 3 반도체층(140)을 포함하는 발광소자(100)의 VR, IR 수율이 향상된 것을 알 수 있다. 나아가, 80nm 두께의 제 3 반도체층(140)을 포함하는 발광소자(100)의 VR, IR 수율이 가장 높은 것을 알 수 있다.
이로부터, 상기 제 3 반도체층(140)의 스트레스 완화로 결정품질(특히, 제 2 반도체층(130)과 제 3 반도체층(140) 사이의 표면 결정품질)이 향상된 것을 확인할 수 있다.
도 6 내지 도 11은 실시예에 따른 발광소자(100) 제조방법을 나타낸다.
이하, 도 6 내지 도 11을 참조하여, 실시예에 따른 발광소자(100)를 제조하는 방법을 설명한다.
먼저, 도 6과 같이 기판(180)을 준비한다. 상기 기판(180)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 기판(180)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 포함할 수 있다. 상기 기판(180) 위에는 PSS(Patterned Sapphire Substrate)(미도시)가 형성되어, 광 추출 효율을 향상시킬 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(180)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
상기 발광구조물(150) 형성 전에, 상기 기판(180) 위에는 버퍼층(190)이 형성될 수 있다. 상기 버퍼층(190)은 상기 제 1 반도체층(120)의 재료와 기판(180)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층(190)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 그리고, 상기 버퍼층(190)은 상부에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이후, 도 7을 보면, 상기 버퍼층(190) 상에 제 1 반도체층(120)이 형성될 수 있다.
상기 제 1 반도체층(120)은 제 1 도전형 도펀트를 포함하는 AlxGa(1-x)N 또는 GaN 중 적어도 하나 이상을 포함하도록 형성될 수 있다. 예를 들어, 상기 제 1 반도체층(120)은 상기 AlxGa(1-x)N과 상기 GaN이 반복적으로 적층된 초격자층(121)으로 형성될 수 있다. 이때, 실시예에서 상기 제 1 반도체층(120)의 라스트 레이어(123는 제 1 도전형 GaN으로 형성될 수 있다. 상기 제 1 반도체층(120)은 캐리어 주입이 주 목적이므로, 상기 제 2 반도체층(130)과 접하는 라스트 레이어(123)를 GaN으로 하여 캐리어 주입량을 향상시킬 수 있다. 또한, 상기 라스트 레이어(123)를 GaN으로 할 때, 제 2 반도체층(130)과의 표면 결정품질을 향상시킬 수 있다.
실시예에서, 이러한 상기 라스트 레이어(123)의 두께는 20nm~100nm 사이로 형성될 수 있다. 예를 들어, 상기 라스트 레이어(123)의 두께는 40nm로 형성될 수 있다. 상기 라스트 레이어(123)의 두께가 20nm 미만일 경우, 발광구조물(150)로 캐리어 주입이 어려워져 동작전압이 증가될 수 있다. 상기 라스트 레이어(123)의 두께가 100nm 초과할 경우, 상기 라스트 레이어(123)에 광 흡수 증가로 광 손실이 급격하게 증가할 수 있다.
실시예에서, 상기 초격자층의 AlxGa(1-x)N의 알루미늄의 조성비는 2% 이상 15% 이하로 형성될 수 있다. 상기 AlxGa(1-x)N에서 상기 알루미늄의 조성비가 2% 미만일 경우 광손실이 급격하게 발생할 수 있고, 상기 알루미늄의 조성비가 15% 초과일 경우 동작전압(VF)이 급격하게 상승할 수 있다.
실시예에서, 상기 AlxGa(1-x)N의 두께는 상기 GaN의 두께와 같거나 상기 GaN의 두께보다 작게 형성될 수 있다. 실시예에 따른 발광소자(100)는, 상기 GaN의 두께가 상기 AlxGa(1-x)N의 두께보다 큰 경우, 동작전압(VF)이 감소하는 효과가 있다.
실시예에서, 상기 초격자층의 AlxGa(1-x)N과 상기 GaN은 각각 1 nm 이상 15nm 이하의 두께로 형성될 수 있다. 상기 AlxGa(1-x)N과 상기 GaN의 두께가 15nm 초과하는 경우 전위를 블로킹하고 크랙을 제어하는 효과가 저하될 수 있다. 상기 두께를 1nm 미만으로 형성하는 데에는 공정상에 어려움이 있을 수 있다.
실시예에서, 상기 제 1 반도체층(120)의 두께는 300nm~1500nm로 형성될 수 있다. 예를 들어, 상기 제 1 반도체층(120)의 두께는 1000nm로 형성될 수 있다. 상기 제 1 반도체층(120)의 두께가 300nm 미만인 경우, 상기 복수의 패턴을 형성하기 위한 식각 공정 시 상기 제 2 내지 제 3 반도체층(130, 140)을 관통하여 상기 제 1 도전형 반도체층(151) 내부까지 패턴이 형성되어 동작전압이 상승할 수 있다. 또한, 상기 제 1 반도체층(120)의 두께가 1500nm를 초과하는 경우, 상기 초격자층(121)의 GaN 두께가 증가하여, 제 1 반도체층(120)의 광 흡수율이 증가됨으로써 광 손실이 발생할 수 있다.
도 8을 보면, 이러한 상기 제 1 반도체층(120) 상에는 제 2 반도체층(130)과 제 3 반도체층(140)이 순차적으로 적층될 수 있다.
먼저, 상기 제 2 반도체층(130)은 AlyGa(1-y)N으로 형성될 수 있다. 또한, 실시예에서, 상기 제 2 반도체층(130)은 제 1 도전형 도펀트를 포함하도록 형성될 수 있다. 이때, 상기 제 2 반도체층(130)의 도핑농도는 제 1 반도체층(120)의 도핑농도보다 낮을 수 있다.
실시예에서, 상기 제 2 반도체층(130)은 언도프드 AlyGa(1-y)N으로 형성될 수 있다. 나아가, 상기 제 2 반도체층(130)은 제 2 도전형 도펀트를 더 포함하도록 형성될 수도 있으나 이에 한정하지 않는다..
즉, 실시예에서, 상기 제 2 반도체층(130)은 제 1 반도체층(120) 보다 제 1 도전형 도펀트의 도핑농도를 낮춰, 제 1 도전형 도펀트에서 유발되는 스트레스를 최소화할 수 있다. 이를 통해, 상기 제 2 반도체층(130)의 표면 품질을 개선할 수 있다. 또한, 상기 제 2 반도체층(130)은 제 1 도전형 도펀트의 도핑농도를 낮춰 캐리어의 수직방향 이동을 어렵게 하여, 상기 제 1 전극(110)이 제 1 반도체층(120)의 일부 영역에 공급하는 전류를 수평방향으로 확산시킬 수 있다.
실시예에서, 상기 제 2 반도체층(130)의 두께는 5nm~100nm 사이로 형성될 수 있다. 실시예에 따라, 상기 제 2 반도체층(130)의 두께는 30nm~70nm 사이로 형성될 수 있다. 상기 제 2 반도체층(130)의 두께가 5nm 미만일 때, 제 2 반도체층(130)의 두께가 얇아 표면 품질 개선효과가 미비할 수 있다. 상기 제 2 반도체층(130)의 두께가 100nm 초과할 경우, 상기 제 2 반도체층(130)을 캐리어가 통과하기 어려워 동작전압이 상승할 수 있다.
이러한 상기 제 2 반도체층(130) 상에는 제 3 반도체층(140)이 배치될 수 있다.
실시예에서, 상기 제 3 반도체층(140)은 AlzGa(1-z)N(0＜z≤1)로 형성될 수 있다.
실시예에서, 상기 제 3 반도체층(140)은 제 1 도전형 도펀트를 위치에 따라 도핑농도를 달리하도록 형성될 수 있다.
실시예에서, 상기 제 3 반도체층(140)은 하부에서 상부로 갈수록 제 1 도전형 도펀트의 도핑농도가 증가되도록 형성될 수 있다.
그리고, 실시예에서, 상기 제 3 반도체층(140) 하면의 도핑농도는 제 2 반도체층(130)의 도핑농도로 형성될 수 있다. 그리고, 상기 제 3 반도체층(140)의 도핑농도는 하부에서 상부로 갈수록 증가하도록 형성되어, 상기 제 3 반도체층(140) 상면의 도핑농도는 제 1 도전형 반도체층(151)의 도핑농도로 형성될 수 있다.
실시예에 따라, 상기 제 3 반도체층(140)의 도핑농도 변화율을 다양하게 변화할 수 있다. 예를 들어, 실시예에서, 상기 제 3 반도체층(140)의 도핑농도는 제 2 반도체층(130)의 도핑농도에서 제 1 도전형 반도체층(151)의 도핑농도까지 일정한 변화율로 증가되도록 형성될 수 있다. 다른 실시예에서, 상기 제 3 반도체층(140)의 도핑농도 변화율은 상기 제 3 반도체층(140)의 하부에 상부로 갈수록 감소할 수 있다. 즉, 다른 실시예에서 상기 제 3 반도체층(140)의 도핑농도 증가율을 하부에서 크고, 상부에서 작을 수 있다. 또 다른 실시예에서, 상기 제 3 반도체층(140)의 도핑농도는 단계적으로 증가하도록 형성될 수 있다. 즉, 상기 제 3 반도체층(140)은 복수의 층으로 구분되어 복수의 층 각각은 일정 도핑농도를 갖고, 상부층은 하부층의 도핑농도보다 높게 형성될 수 있다.
실시예에서, 상기 제 3 반도체층(140)의 두께는 20nm~200nm 사이로 형성될 수 있다. 더 구체적으로, 상기 제 3 반도체층(140)의 두께는 50nm~120nm 사이일 수 있다. 예를 들어, 상기 제 3 반도체층(140)의 두께는 80nm일 수 있다. 상기 제 3 반도체층(140)의 두께가 20nm 미만이면 제 3 반도체층(140)의 스트레스 완충효과가 급격하게 감소할 수 있다. 반면, 상기 제 3 반도체층(140)의 두께가 200nm를 초과하면, 제 3 반도체층(140)으로 인한 저항 증가로 인해 발광구조물(150)로의 캐리어 주입이 어려워져 동작전압이 급격히 상승할 수 있다.
이후, 도 9를 보면, 상기 제 3 반도체층(140) 상에 발광구조물(150)과 제 2 전극(160)이 순차적으로 형성될 수 있다.
먼저, 상기 발광구조물(150)은 제 3 반도체층(140) 상에 제 1 도전형 반도체층(151)과, 제 1 도전형 반도체층(151) 상에 활성층(153)과, 상기 활성층(153) 상에 제 2 도전형 반도체층(155)이 순차적으로 적층되도록 형성될 수 있다.
상기 제 1 도전형 반도체층(151)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있다. 상기 제 1 도전형 반도체층(151)에는 제 1 도전형 도펀트가 도핑될 수 있다. 상기 제 1 도전형 반도체층(151)이 n형 반도체층인 경우, 상기 제 1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제 1 도전형 반도체층(151)은 InaAlbGa1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제 1 도전형 반도체층(151)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 실시예에서, 상기 제 1 도저형 반도체층은 활성층(153)이 자외선 파장대역에 빛을 방출하는 경우, 광손실을 최소화 하기 위하여 AlGaN을 포함하도록 형성될 수 있으나, 이에 한정하지는 않는다.
상기 제 1 도전형 반도체층(151)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 GaN층으로 형성될 수 있다. 이때, 상기 공정이 이루어지는 상기 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
다음으로, 상기 제 1 도전형 반도체층(151) 상에는 활성층(153)을 형성될 수 있다.
상기 활성층(153)은 제 1 도전형 반도체층(151)을 통해서 주입되는 전자와 이후 형성되는 제 2 도전형 반도체층(155)을 통해서 주입되는 정공이 서로 만나서 활성층(153)(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(153)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(153)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(153)의 양자우물/양자벽은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, GaP/AlGaP, InGaAs/AlGaAs, InGaP/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 양자우물은 상기 양자벽의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
다음으로, 상기 활성층(153) 상에는 제 2 도전형 반도체층(155)을 형성될 수 있다.
상기 제 2 도전형 반도체층(155)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 도펀트가 도핑될 수 있다.
예를 들어, 상기 제 2 도전형 반도체층(155)은 IncAldGa1-c-dN (0≤c≤1, 0≤d≤1, 0≤c+d≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제 2 도전형 반도체층(155)이 p형 반도체층인 경우, 상기 제 2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
실시예에서 상기 제 1 도전형 반도체층(151)은 p형 반도체층, 상기 제 2 도전형 반도체층(155)은 n형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제 2 도전형 반도체층(155) 위에는 상기 제 2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(150)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
다음으로, 상기 제 2 도전형 반도체층(155) 상에 제 2 전극(160)이 형성될 수 있다.
상기 제 2 전극(160)은 오믹접촉패턴과 반사층을 포함하도록 형성될 수 있다.
실시예에서, 상기 제 2 전극(160) 적어도 하나의 전도성 물질을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다. 예컨대, 상기 제 2전 극은 금속, 금속 산화물 및 금속 질화물 재질 중 적어도 하나를 포함할 수 있다.
도 10 내지 11을 참조하면, 상기 성장 기판(180)과 상기 하부 제 1 도전형 반도체층(151)을 제거하고, 상기 제 1 반도체층(120)을 소정의 복수의 패턴으로 식각하는 공정이 진행될 수 있다.
예컨대, 상기 복수의 패턴은 삼각형 모양으로 식각될 수 있고, 상기 복수의 패턴의 높이와 폭은 상기 제 1 반도체층(120)의 두께와 관련될 수 있다.
다음으로, 도 11를 참조하면, 제 1 전극(110)은 상기 제 1 반도체층(120)의 복수의 패턴과 대응하는 복수의 패턴으로 식각하는 공정이 진행될 수 있고, 상기 식각 공정을 거친 제 1 전극(110)은 상기 식각 공정을 거친 제 1 반도체층(120)과 서로 포개지도록 컨택될 수 있다. 즉, 제 1 전극(110)은 AlyGa(1-y)N 또는 GaN 중 적어도 하나를 포함하는 제 1 반도체층(120)과 겹쳐짐으로써, 제 1 전극(110)은 AlyGa(1-y)N 또는 GaN 중 적어도 하나와 컨택될 수 있다.
도 12는 실시 예에 따른 발광소자(100)가 적용된 발광소자(100) 패키지를 나타낸 도면이다.
도 12를 참조하면, 실시 예에 따른 발광소자(100) 패키지는 몸체(205)와, 상기 몸체(205)에 배치된 제1 리드전극(213) 및 제2 리드전극(214)과, 상기 몸체(205)에 제공되어 상기 제1 리드전극(213) 및 제2 리드전극(214)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(240)를 포함할 수 있다.
상기 몸체(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(213) 및 제2 리드전극(214)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(213) 및 제2 리드전극(214)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 상기 몸체(205) 위에 배치되거나 상기 제1 리드전극(213) 또는 제2 리드전극(214) 위에 배치될 수 있다.
상기 발광소자(100)는 상기 제1 리드전극(213) 및 제2 리드전극(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
실시예에서 발광소자(100)는 제2 리드전극(214)에 실장되고, 제1 리드전극(213)과 와이어(250)에 의해 연결될 수 있으나, 실시예가 이에 한정되는 것은 아니다.
상기 몰딩부재(240)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체(232)가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광소자(100) 또는 발광소자(100) 패키지는 복수 개가 기판(180) 위에 어레이될 수 있으며, 상기 발광소자(100) 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자(100) 패키지, 기판(180), 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자(100) 또는 발광소자(100) 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (12)
- 제 1 전극;
상기 제 1 전극 상에 배치되고 제 1 도전형 도펀트를 포함하는 제 1 반도체층;
상기 제 1 반도체층 상에 상기 제 1 반도체층 보다 낮은 도핑농도로 상기 제 1 도전형 도펀트를 포함하는 제 2 반도체층;
상기 제 2 반도체층 상에 스트레스 제어를 위한 제 3 반도체층;
상기 제 3 반도체층 상에 제 1 도전형 반도체층;
상기 제 1 도전형 반도체층 상에 활성층;
상기 활성층 상에 제 2 도전형 반도체층; 및
상기 제 2 도전형 반도체층 상에 제 2 전극; 을 포함하고,
상기 제 1 반도체층은 복수의 패턴을 포함하고,
상기 제 1 전극은 상기 제 1 반도체층의 복수의 패턴에 대응되는 복수의 패턴을 가지고,
상기 제 3 반도체층의 도핑농도는 상기 제 2 반도체층의 도핑농도와 상기 제 1 도전형 반도체층 사이의 도핑농도이고, 상기 제 1 도전형 반도체층에 가까울수록 도핑농도가 증가하고,
상기 제 2 반도체층과 접하는 상기 제 3 반도체층의 하면의 도핑농도는 상기 제 2 반도체층의 도핑 농도와 동일하고, 상기 제 1 도전형 반도체층과 접하는 상기 제 3 반도체층의 상면의 도핑농도는 상기 제 1 도전형 반도체층의 도핑 농도와 동일한 발광소자. - 삭제
- 제 1 항에 있어서,
상기 제 1 반도체층은 GaN과 AlyGa(1-y)N이 반복적으로 적층된 초격자층을 포함하는 발광소자. - 제 3 항에 있어서,
상기 제 1 반도체층의 라스트 레이어를 더 포함하고, 상기 라스트 레이어는 GaN인 발광소자. - 삭제
- 제 1 항에 있어서,
상기 제 3 반도체층의 도핑농도 변화율은 일정하거나, 하부에서 상부로 갈수록 점차 감소하는 발광소자. - 제 1 전극;
상기 제 1 전극 상에 배치되고 제 1 도전형 도펀트를 포함하는 제 1 반도체층;
상기 제 1 반도체층 상에 상기 제 1 반도체층 보다 낮은 도핑농도로 상기 제 1 도전형 도펀트를 포함하는 제 2 반도체층;
상기 제 2 반도체층 상에 스트레스 제어를 위한 제 3 반도체층;
상기 제 3 반도체층 상에 제 1 도전형 반도체층;
상기 제 1 도전형 반도체층 상에 활성층;
상기 활성층 상에 제 2 도전형 반도체층; 및
상기 제 2 도전형 반도체층 상에 제 2 전극; 을 포함하고,
상기 제 3 반도체층의 도핑농도는 상기 제 2 반도체층의 도핑농도와 상기 제 1 도전형 반도체층 사이의 도핑농도이고, 상기 제 1 도전형 반도체층에 가까울수록 도핑농도가 증가하고,
상기 제 2 반도체층과 접하는 상기 제 3 반도체층의 하면의 도핑농도는 상기 제 2 반도체층의 도핑 농도와 동일하고, 상기 제 1 도전형 반도체층과 접하는 상기 제 3 반도체층의 상면의 도핑농도는 상기 제 1 도전형 반도체층의 도핑 농도와 동일하고,
상기 제 3 반도체층은 AlzGa(1-z)N(0＜z≤1)을 포함하고,
상기 제 3 반도체층의 알루미늄 조성비는 상기 제 2 반도체층의 알루미늄 조성비와 상기 제 1 도전형 반도체층의 알루미늄 조성비 사이인 발광소자. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140111095A KR102237120B1 (ko) | 2014-08-25 | 2014-08-25 | 발광소자 및 조명시스템 |
| EP15181129.6A EP2988339B1 (en) | 2014-08-20 | 2015-08-14 | Light emitting device |
| US14/829,830 US9520535B2 (en) | 2014-08-20 | 2015-08-19 | Light emitting device and lighting system |
| CN201510516402.1A CN105390575B (zh) | 2014-08-20 | 2015-08-20 | 发光器件和照明系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140111095A KR102237120B1 (ko) | 2014-08-25 | 2014-08-25 | 발광소자 및 조명시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160024439A KR20160024439A (ko) | 2016-03-07 |
| KR102237120B1 true KR102237120B1 (ko) | 2021-04-08 |
Family
ID=55539960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140111095A KR102237120B1 (ko) | 2014-08-20 | 2014-08-25 | 발광소자 및 조명시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102237120B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200088934A (ko) | 2019-01-15 | 2020-07-24 | 삼성디스플레이 주식회사 | 발광 소자 및 이를 포함하는 표시 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8669585B1 (en) * | 2011-09-03 | 2014-03-11 | Toshiba Techno Center Inc. | LED that has bounding silicon-doped regions on either side of a strain release layer |
-
2014
- 2014-08-25 KR KR1020140111095A patent/KR102237120B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160024439A (ko) | 2016-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9520535B2 (en) | Light emitting device and lighting system | |
| US9431575B2 (en) | Light-emitting device | |
| US10069035B2 (en) | Light-emitting device and lighting system | |
| KR20160013552A (ko) | 발광소자 및 조명시스템 | |
| US10535795B2 (en) | Ultraviolet light emitting element and lighting system having a quantum barrier structure for improved light emission efficiency | |
| KR102461317B1 (ko) | 자외선 발광소자, 발광소자 패키지 및 조명장치 | |
| KR102237123B1 (ko) | 발광소자 및 조명시스템 | |
| KR102237120B1 (ko) | 발광소자 및 조명시스템 | |
| KR102397266B1 (ko) | 발광소자 및 조명장치 | |
| KR20160043751A (ko) | 발광소자 및 조명시스템 | |
| KR102261957B1 (ko) | 발광소자 및 조명시스템 | |
| KR102315594B1 (ko) | 발광소자 및 조명시스템 | |
| KR102212781B1 (ko) | 발광소자 및 조명시스템 | |
| KR102224109B1 (ko) | 발광소자, 발광소자 제조방법 및 조명시스템 | |
| KR102515587B1 (ko) | 자외선 발광소자 및 조명시스템 | |
| KR102008363B1 (ko) | 발광소자 및 조명시스템 | |
| KR102352770B1 (ko) | 발광소자 및 조명시스템 | |
| KR102249647B1 (ko) | 발광소자 및 조명시스템 | |
| KR102249633B1 (ko) | 발광소자 및 조명시스템 | |
| KR102304120B1 (ko) | 발광소자, 발광소자 제조방법 및 발광소자 패키지 | |
| KR102237119B1 (ko) | 발광소자 및 조명시스템 | |
| KR102302855B1 (ko) | 발광소자 및 조명시스템 | |
| KR20160115217A (ko) | 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템 | |
| KR102057719B1 (ko) | 발광소자 및 이를 포함하는 조명시스템 | |
| KR102308720B1 (ko) | 자외선 발광소자 및 조명시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |