KR102352770B1

KR102352770B1 - 발광소자 및 조명시스템

Info

Publication number: KR102352770B1
Application number: KR1020140111062A
Authority: KR
Inventors: 박찬근; 김형준
Original assignee: 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date: 2014-08-25
Filing date: 2014-08-25
Publication date: 2022-01-18
Also published as: KR20160024420A

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 상기 활성층 상에 Al_xGa_yIn₁ _-x- _yN층(단,0〈x≤1, 0≤y≤1)(122); 상기 Al_xGa_yIn₁ _-x- _yN층 상에 언도프트 Al_pGa₁ _- _pN층(단,0≤p〈1)(124); 및 상기 언도프트 Al_pGa₁ _- _pN층 상에 제2 도전형 반도체층;을 포함할 수 있다.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.

종래기술에 의한 발광소자는 발광층인 활성층은 에너지 밴드갭이 작은 양자우물과 에너지 밴드갭이 큰 양자벽을 반복적층하여 이루어지며, n층에서 주입된 전자와 p-층에서 주입된 정공이 양자우물에서 서로 만나 발광결합 하여 빛을 방출시킨다.

한편, 종래구조의 발광소자는 주입전류량이 증가하면 발광효율이 저하되는 문제점을 갖는데, 이는 발광층 내에서 전자주입효율 대비, 정공주입효율이 낮음에 기인한다.

구체적으로, 정공은 유효질량이 전자 대비 상대적으로 크고 이동도가 낮으며, p-형 도펀트의 활성화에너지가 커서 p-층내에서는 정공농도가 낮게 된다.

반면에, 전자는 유효질량이 상대적으로 작고, 이동도가 높으므로, p-형 도펀트의 활성화에너지가 작아서 n-층내에 전자농도가 높다.

결국, 전자와 정공을 발광층에 주입시 전자는 발광층 내에서 효과적으로 p-층 방향으로 이동하는 반면, 정공은 발광층내에서 n-층 방향으로 효과적으로 이동하지 못한다.

결국, 전자와 정공은 주로 p-층에 인접한 발광층에서 서로 만나서 주로 발광하게 된다. 이러한 전하 비대칭 현상은 결국, 발광에 실질적으로 참여하는 양자우물의 개수를 줄여서 유효발광면적을 감소하게 한다.

이러한 유효발광면적의 감소는 발광층으로부터 p-층으로의 전자 오버플로우(overflow)를 증가시키고, 발광층내에서는 비발광 재결합 현상이 증가하는 문제점을 야기하므로 발광효율이 저하된다.

따라서, 주입전류 증가시 발생하는 발광효율저하 이슈를 해결하여 고효율 질화물반도체 발광소자를 제공하기 위해서는 발광층내에서 정공이 p-층으로부터 n-층 쪽으로 효과적으로 이동될 수 있도록 하여서 정공이 발광층 내에 균일하게 분포하게 하고, 이를 통해서 발광층의 모든 양자우물들이 실질적으로 발광에 참여하도록 할 수 있는 기술개발이 요구된다.

실시예는 주입전류 증가시 발생하는 발광효율저하 이슈를 해결할 수 있는 고효율 질화물반도체 발광소자, 그 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.

실시예에 따른 발광소자는 제1 도전형 반도체층(112); 상기 제1 도전형 반도체층(112) 상에 활성층(114); 상기 활성층(114) 상에 Al_xGa_yIn₁ _-x- _yN층(단,0〈x≤1, 0≤y≤1)(122); 상기 Al_xGa_yIn₁ _-x- _yN층(122) 상에 언도프트 Al_pGa₁ _- _pN층(단,0≤p〈1)(124); 및 상기 언도프트 Al_pGa₁ _- _pN층(124) 상에 제2 도전형 반도체층(116);을 포함할 수 있다.

실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.

실시예는 주입전류 증가시 발생하는 발광효율저하 이슈를 해결할 수 있는 고효율 질화물반도체 발광소자, 그 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.

예를 들어, 실시예에 따른 발광소자에 의하면, 전류확산(Current spreading)이 원할 하게 되어 수율 개선 및 열 특성이 개선될 수 있다.

또한 실시예에 의하면 언도프트 Al_pGa₁ _- _pN층 영역에서의 홀(Hole) 이동도가 좋아져 광도(Po)가 개선될 수 있다.

도 1은 실시예에 따른 발광소자의 단면도.
도 2는 실시예에 따른 발광소자의 제1 에너지 밴드갭 다이어그램.
도 3은 실시예에 따른 발광소자의 제2 에너지 밴드갭 다이어그램.
도 4a는 실시예에 따른 발광소자의 조성 데이터.
도 4b는 실시예에 따른 발광소자의 조성 데이터 부분 확대도.
도 5a는 실시예에 따른 발광소자의 주입전류에 따른 제2 내부발광효율과 비교데이터.
도 5b는 실시예에 따른 발광소자의 주입전류에 따른 제3 내부발광효율과 비교예 데이터.
도 6 내지 도 8은 실시예에 따른 발광소자의 제조 공정도.
도 9는 실시예에 따른 발광소자 패키지의 단면도.
도 10은 실시예에 따른 조명 장치의 분해 사시도.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

(실시예)

도 1은 실시예에 따른 발광소자(100)의 단면도이다.

실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114)과 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 포함할 수 있다. 상기 제1 도전형 반도체층(112), 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)은 발광구조물(110)로 칭할 수 있다.

실시예는 상기 활성층(114)과 상기 제2 도전형 반도체층(116) 사이에 Al_xGa_yIn_1-x-yN층(단, 0〈x≤1, 0≤y≤1)(122)을 구비하여 전자차단 기능을 통해 발광효율을 증대시킬 수 있다.

실시예는 제2 도전형 반도체층(116) 상에 투광성 전극(130)을 포함할 수 있고, 제2 도전형 반도체층(116), 제1 도전형 반도체층(112)과 각각 전기적으로 연결되는 제2 전극(152), 제1 전극(151)을 포함할 수 있다.

실시예는 도 1과 같이, 기판(102) 상에 발광구조물(110)이 배치되는 수평형 발광소자 일 수 있으나 이에 한정되는 것은 아니며, 수직형 발광소자나 플립칩 발광소자 등에도 적용될 수 있다.

도 2는 실시예에 따른 발광소자의 제1 에너지 밴드갭 다이어그램이다.

실시예는 주입전류 증가시 발생하는 발광효율저하 이슈를 해결할 수 있는 고효율 질화물반도체 발광소자를 제공하고자 한다.

이를 위해 실시예는 Al_xGa_yIn₁ _-x- _yN층(122)과 제2 도전형 반도체층(116) 사이에 언도프트 Al_pGa₁ _- _pN층(단,0≤p〈1)(124)을 포함할 수 있다.

상기 제2 도전형 반도체층(116)은 제1 농도의 제2 도전형 반도체층(116a)과 상기 제1 농도의 제2 도전형 반도체층(116a) 상에 상기 제1 농도보다 높은 제2 농도의 제2 도전형 반도체층(116b)을 포함할 수 있다.

도 2와 같이, 언도프트 Al_pGa₁ _- _pN층은 언도프트 GaN층(124)일 수 있고, 제2 도전형 반도체층(116)은 p형 GaN층일 수 있다.

예를 들어, 상기 제2 도전형 반도체층(116)은 상기 언도프트 GaN층(124) 상에 제1 농도의 p형 GaN층(116a) 및 상기 제1 농도의 p형 GaN층(116a) 상에 상기 제1 농도보다 높은 제2 농도의 p형 GaN층(116b)을 포함할 수 있다.

도 3은 실시예에 따른 발광소자의 제2 에너지 밴드갭 다이어그램이다.

다른 실시예에서 언도프트 Al_pGa₁ _- _pN층은 언도프트 AlGaN 계열층(125)일 수 있고, 제2 도전형 반도체층(116)은 p형 AlGaN 계열층일 수 있다.

예를 들어 도 3과 같이, 상기 제2 도전형 반도체층(116)은 상기 언도프트 AlGaN 계열층(125) 상에 제1 농도의 p형 AlGaN 계열층(117a) 및 상기 제1 농도의 p형 AlGaN 계열층(117a) 상에 상기 제1 농도보다 높은 제2 농도의 p형 AlGaN 계열층(117b)을 포함할 수 있다.

실시예는 도 2 또는 도 3과 같이, 상기 활성층(114)과 상기 제2 도전형 반도체층(116) 사이에 Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122)을 구비하여 전자차단 기능을 통해 발광효율을 증대시킬 수 있다.

이때, 상기 Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122)의 두께는 약 10nm~약50nm 정도일 수 있다. 좀 더 구체적으로, Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122)의 두께는 15nm~30nm일 수 있으나 이에 한정되는 것은 아니다.

상기 Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122)의 두께가 10nm 미만일 경우 전자차단(electron blocking) 효과가 적어져 소자특성 저하 및 수율 저하 등의 문제가 발생할 수 있고, 상기 Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122)의 두께가 50nm 초과일 경우 홀주입(Hole Injection)이 어려워져서 동작전압(VF3) 상승 및 광도(Po)가 하락 가능성이 있다.

도 4a는 실시예에 따른 발광소자의 조성 데이터이며, 도 4b는 실시예에 따른 발광소자의 조성 데이터 부분(P) 확대도이다.

예를 들어 도 2에 설명한 바와 같이, 실시예는 언도프트 Al_pGa₁ _- _pN층(단, 0≤p〈1)(124)과 상기 언도프트 Al_pGa₁ _-pN(단,0≤p〈1)층 상에 상기 제 2 도전형 반도체층(116)을 포함할 수 있다. 도 4에서 언도프트 Al_pGa₁ _- _pN층(단, 0≤p〈1)(124)이 GaN층(124)인 경우를 예로 들고 있으나, 실시예가 이에 한정되는 것은 아니다.

또한 도 4와 같이, 실시예에서 상기 제2 도전형 반도체층(116)은 p형 GaN 층일 수 있으며, 이에 한정되는 것은 아니며, 상기 p형 도펀트의 도핑농도는 1x10¹⁸내지 1x10²² (atoms/cm³)일 수 있다.

예를 들어, 제1 농도의 p형 GaN층(116a)에서 p형 도펀트의 도핑 농도는 1x10¹⁸내지 8x10¹⁹(atoms/cm³)일 수 있다. 제1 농도의 p형 GaN층(116a)에서 p형 도펀트의 도핑 농도가 1x10¹⁸미만인 경우 홀 농도(Hole concentration) 저하가 될 수 있고, 8x10¹⁹초과시 표면개질(Morphology) 또는 품질(Quality) 저하에 의한 홀(Hole) 이동도 저하를 유발할 수 있다.

또한, 제2 농도의 p형 GaN층(116b)에서 p형 도펀트의 도핑 농도는 1x10²⁰내지 1x10²²(atoms/cm³)일 수 있으나 이에 한정되는 것은 아니다.

실시예에 따른 발광소자에 의하면, Al_xGa_yIn₁ _-x- _yN층(122)과 제2 도전형 반도체층(116) 사이에 언도프트 Al_pGa₁ _- _pN층(124)을 구비함으로써, 언도프트 Al_pGa₁ _- _pN층(124) 영역에서의 홀 스프레딩(hole spreading)에 따른 전류확산(Current spreading)이 원할 하게 되어 수율 개선 및 열 특성이 개선될 수 있다.

또한 실시예에 의하면 언도프트 Al_pGa₁ _- _pN층(124) 영역에서의 홀(Hole) 이동도가 좋아져 500mA 이상의 높은 주입전류 영역에서 광도(Po)가 약 10 mW 이상 개선되었다.

이에 따라 실시예는 주입전류 증가시 발생하는 발광효율저하 이슈를 해결할 수 있는 고효율 질화물반도체 발광소자, 그 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.

도 5a는 실시예에 따른 발광소자의 주입전류에 따른 제2 내부발광효율(E2)과 비교데이터(E1)이며, 도 5b는 실시예에 따른 발광소자의 주입전류에 따른 제3 내부발광효율(E3)과 비교데이터(E1)이다.

상기 Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122) 이후의, 언도프트 Al_pGa₁ _- _pN층(124)과 제1 농도의 제2 도전형 반도체층(116a) 및 제2 농도의 제2 도전형 반도체층(116b)의 전체두께는 약 40nm~약 150nm일 때 홀 주입 효율의 증대 및 결정품질이 향상될 수 있으며, 좀 더 구체적으로 약 50nm 내지 약 100nm 일 때 좀 더 효과적일 수 있다.

상기 언도프트 Al_pGa₁ _- _pN층(124)과 제1 농도의 제2 도전형 반도체층(116a) 및 제2 농도의 제2 도전형 반도체층(116b)의 전체두께가 40nm 미만일 경우 홀 농도(Hole concentration)에 불리할 수 있고, 그 전체두께가 150nm 초과할 경우 결정 품질(Quality) 저하 및 p-GaN 에 의한 광 흡수에 의해 광 손실이 일어날 수 있다.

상기 제2 농도의 제2 도전형 반도체층(116b)의 두께는 약 10nm 내지 약 20nm일 수 있으며, 그 두께가 10nm 미만인 경우 홀 농도(Hole Concentration)에 불리할 수 있고, 그 두께가 20nm를 초과하는 경우 품질(Quality) 저하 및 제2 농도의 제2 도전형 반도체층(116b) 자체에 의한 광 흡수에 의하여 광 손실이 일어 날 수 있다.

또한, 고농도인 제2 농도의 제2 도전형 반도체층(116b)이 20nm를 초과하여 두껍께 형성되는 경우, 제2 농도의 제2 도전형 반도체층(116b)을 형성하기 위해 p형 도펀트를 고농도 도핑에 의해 점결함(Point defect), 전위(dislocation) 등은 광 흡수 유발할 수 있다.

상기 언도프트 Al_pGa₁ _- _pN층(124)과 제1 농도의 제2 도전형 반도체층(116a)을 합한 두께에서 상기 언도프트 Al_pGa₁ _- _pN층(124)이 차지하는 비율은 약 50% 이상일 수 있다.

예를 들어, 상기 언도프트 Al_pGa₁ _- _pN층(124)의 두께는 상기 제1 농도의 제2 도전형 반도체층(116a)의 두께 대비 1.0 이상일 수 있다.

상기 언도프트 Al_pGa₁ _- _pN층(124)의 두께가 상기 제1 농도의 제2 도전형 반도체층(116a)의 두께 대비 1.0 미만인 경우, 전류 스프레딩(Current Spreading) 에 불리하여 고전류 주입에 따라 내부발광효율이 급격히 감소하여 드룹(Droop) 특성이 나빠질 수 있다. 약 500mA 이상의 고전류에서 드룹(Droop) 특성이 저하될 수 있다.

예를 들어, 상기 언도프트 Al_pGa₁ _- _pN층(124)의 두께는 상기 제1 농도의 제2 도전형 반도체층(116a)의 두께 대비 1.0 내지 1.5인 경우, 드룹(Droop) 특성이 현저히 개선될 수 있다.

양자의 두께 비율이 1.0 미만인 경우 언도프트 Al_pGa₁ _- _pN층(124)이 너무 얇아서 커런트 스프레딩의 효과를 제대로 나타내지 못할 수 있으며, 그 두께 비율이 1.5를 초과하는 경우 홀 주입(hole injection)이 제대로 이루어지지 않아 드룹(Droop) 특성이 나빠질 수 있다.

구체적으로, 도 5a는 비교예(E1)에서 언도프트 Al_pGa₁ _- _pN층(124)과 상기 제1 농도의 제2 도전형 반도체층(116a)의 두께 비율(전자/후자)이 0.75인 경우이며, 제2 내부발광효율(E2)은 두께비율이 1.0인 경우의 두룹(Droop) 곡선 데이터(data)이다.

도 5a와 같이, 500nmA 이상 고전류가 될수록 비교예(E1)에 비해 제1 실시예의 제2 내부발광효율(E2)의 감소현상이 뚜렷이 낮아지므로, 실시예에 의하면 고전류가 될수록 언도프트 Al_pGa₁ _- _pN층(124)에 의한 전류 스프레딩 및 홀 주입 효율 증대에 의해 내부발광효율이 증대될 수 있다.

또한 도 5b는 도 5a와 같이, 비교예(E1)의 두께 비율이 0.75인 경우이며, 제3 내부발광효율(E3)은 두께비율이 1.25인 경우의 두룹(Droop) 곡선 데이터(data)이다.

도 5b 역시 500nmA 이상 고전류가 될수록 비교예(E1)에 비해 제2 실시예의 제3 내부발광효율(E3)의 감소현상이 뚜렷이 낮아짐을 알 수 있다.

실시예는 주입전류 증가시 발생하는 발광효율저하 이슈를 해결할 수 있는 고효율 질화물반도체 발광소자를 제공할 수 있다.

이하, 도 6 내지 도 8을 참조하여 실시예에 따른 발광소자의 제조방법을 설명하면서 실시예의 기술적인 특징을 좀 더 상술하기로 한다.

먼저, 도 6과 같이 기판(102)이 성장기판으로 준비될 수 있다. 상기 기판(102)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다.

예를 들어, 상기 기판(102)은 사파이어(Al₂O₃), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 또는 Ga₂0₃ 중 적어도 하나를 사용할 수 있다. 상기 기판(102) 상에는 요철 구조가 형성되어 광추출 효율이 향상될 수 있으며, 이에 대해 한정하지는 않는다.

이때, 상기 기판(102) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 이후 형성되는 발광구조물(110)의 재료와 기판(102) 사이의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.

다음으로, 상기 제1 기판(102) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)이 형성될 수 있다.

상기 제1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.

상기 제1 도전형 반도체층(112)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.

상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.

상기 활성층(114)은 도 2와 같이, 양자우물(114W)/양자벽(114B) 구조일 있다. 예를 들어, 상기 활성층(114)은 AlInGaN/AlGaN, AlInGaN/GaN, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InGaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaP/AlGaP, InGaP/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 활성층(114)은 자외선(UV) 파장을 발광할 수 있으나 실시예에가 이에 한정되는 것은 아니다.

이하, 도 2 또는 도 3을 참조하여 실시예의 기술적인 특징을 좀 더 상술한다.

실시예는 상기 활성층(114) 상에 Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122)을 형성하여 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율이 개선될 수 있다.

상기 Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122)의 두께는 약 10nm~약50nm 정도일 수 있다. 좀 더 구체적으로, Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122)의 두께는 15nm~30nm일 수 있으나 이에 한정되는 것은 아니다.

실시예는 주입전류 증가시 발생하는 발광효율저하 이슈를 해결할 수 있는 고효율 질화물반도체 발광소자를 제공하고자, Al_xGa_yIn₁ _-x- _yN층(122) 상에 언도프트 Al_pGa_1-pN층(단,0≤p〈1)(124)이 형성될 수 있다.

이후, 상기 언도프트 Al_pGa₁ _- _pN층(단, 0≤p〈1)(124) 상에 제2 도전형 반도체층(116)이 형성될 수 있다.

또한 도 4와 같이, 실시예에서 상기 제2 도전형 반도체층(116)은 p형 GaN 층일 수 있으며, 이에 한정되는 것은 아니며, 상기 p형 도펀트의 도핑농도는 1x101¹⁸내지 1x10²² (atoms/cm³)일 수 있다.

또는 도 3과 같이, 다른 실시예에서 언도프트 Al_pGa₁ _- _pN층은 언도프트 AlGaN 계열층(125)일 수 있고, 제2 도전형 반도체층(116)은 p형 AlGaN 계열층일 수 있다.

예를 들어, 상기 제2 도전형 반도체층(116)은 상기 언도프트 AlGaN 계열층(125) 상에 제1 농도의 p형 AlGaN 계열층(117a) 및 상기 제1 농도의 p형 AlGaN 계열층(117a) 상에 상기 제1 농도보다 높은 제2 농도의 p형 AlGaN 계열층(117b)을 포함할 수 있다.

또한 실시예에서 상기 Al_xGa_yIn₁ _-x- _yN층(단, 0〈x≤1, 0≤y≤1)(122) 이후의, 언도프트 Al_pGa₁ _- _pN층(124)과 제1 농도의 제2 도전형 반도체층(116a) 및 제2 농도의 제2 도전형 반도체층(116b)의 전체두께는 약 40nm~약 150nm일 때 홀 주입 효율의 증대 및 결정품질이 향상될 수 있으며, 좀 더 구체적으로 약 50nm 내지 약 100nm 일 때 좀 더 효과적일 수 있다.

상기 제2 농도의 제2 도전형 반도체층(116b)의 두께는 약 10nm 내지 약 20nm일 수 있으며, 그 두께가 10nm 미만인 경우 홀 농도(Hole Concentration)에 불리할 수 있고, 그 두께가 20nm를 초과하는 경우 품질(Quality) 저하 및 p+-GaN 자체에 의한 광 흡수에 의하여 광 손실이 일어날 수 있다.

상기 언도프트 Al_pGa₁ _- _pN층(124)과 제1 농도의 제2 도전형 반도체층(116a)을 합한 두께에서 상기 언도프트 Al_pGa₁ _- _pN층(124)이 차지하는 비율은 약 50% 이상일 수 있다. 예를 들어, 상기 언도프트 Al_pGa₁ _- _pN층(124)의 두께는 상기 제1 농도의 제2 도전형 반도체층(116a)의 두께 대비 1.0 이상일 수 있다.

예를 들어, 상기 언도프트 Al_pGa₁ _- _pN층(124)의 두께는 상기 제1 농도의 제2 도전형 반도체층(116a)의 두께 대비 1.0 내지 1.5인 경우, 드룹(Droop) 특성이 현저히 개선될 수 있다. 양자의 두께 비율이 1.0 미만인경우 언도프트 Al_pGa₁ _- _pN층이 너무 얇아서 커런트 스프레딩의 효과를 제대로 나타내지 못할 수 있으며, 그 두께 비율이 1.5를 초과하는 경우 홀 주입(hole injection)이 제대로 이루어지지 않을 수 있다.

실시예에서 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다.

또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.

이후, 상기 제2 도전형 반도체층(116) 상에 투광성 전극(130)이 형성된다.

예를 들어, 상기 투광성 전극(130)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.

예를 들어, 상기 투광성 전극(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.

다음으로 도 7과 같이, 제1 도전형 반도체층(112)이 노출되도록 투광성 전극(130), 제2 도전형 반도체층(116), 언도프트 Al_pGa₁ _- _pN층(124), Al_xGa_yIn₁ _-x- _yN층(122) 및 활성층(114)의 일부를 제거할 수 있다.

다음으로 도 8과 같이, 상기 투광성 전극(130) 상에 제2 전극(152), 노출된 제1 도전형 반도체층(112) 상에 제1 전극(151)을 각각 형성하여 실시예에 따른 발광소자를 형성할 수 있다.

도 9는 실시예들에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.

실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다. 상기 몰딩부재(230)에는 형광체(232)가 포함될 수 있다.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.

도 10은 실시예에 따른 조명시스템의 분해 사시도이다.

실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.

상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

제1 도전형 반도체층(112), 활성층(114),
Al_xGa_yIn₁ _-x- _yN층(단,0〈x≤1, 0≤y≤1)(122),
언도프트 Al_pGa₁ _- _pN층(단,0≤p〈1)(124),
제2 도전형 반도체층(116), 제1 농도의 제2 도전형 반도체층(116a),
제2 농도의 제2 도전형 반도체층(116b)

Claims

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 활성층;
상기 활성층 상에 Al_xGa_yIn_1-x-yN층(단,0〈x≤1, 0≤y≤1);
상기 Al_xGa_yIn_1-x-yN층 상에 언도프트 Al_pGa_1-pN층(단,0≤p<1); 및
상기 언도프트 Al_pGa_1-pN층 상에 제2 도전형 반도체층;을 포함하고,
상기 언도프트 Al_pGa_1-pN층은 언도프트 GaN 계열층을 포함하고,
상기 제2 도전형 반도체층은,
상기 언도프트 GaN 계열층 상에 제1 농도의 p형 GaN 계열층; 및
상기 제1 농도의 p형 GaN 계열층 상에 상기 제1 농도보다 높은 제2 농도의 p형 GaN 계열층을 포함하고,
상기 제1 농도의 p형 GaN 계열층의 p형 도펀트의 도핑 농도는 1X10¹⁸ 내지 8X10¹⁹(atoms/cm³)이고, 상기 제2 농도의 p형 GaN의 p형 도펀트의 도핑 농도는 1X10²⁰ 내지 1X10²²(atoms/cm³)이고,
상기 언도프트 Al_pGa_1-pN층의 두께는 상기 제1 농도의 p형 GaN 계열층의 두께 대비 1.0 내지 1.5의 비율을 가지는 발광소자.
제1 항에 있어서,
상기 언도프트 Al_pGa_1-pN층, 상기 제1 농도의 p형 GaN 계열층 및 상기 제2 농도의 p형 GaN 계열층의 두께를 합한 전체 두께는 40nm 내지 150nm인 발광소자.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제