KR100875444B1

KR100875444B1 - 발광 다이오드 및 그 제조방법

Info

Publication number: KR100875444B1
Application number: KR20070062465A
Authority: KR
Inventors: 이동선; 김규범
Original assignee: 서울옵토디바이스주식회사
Priority date: 2007-06-25
Filing date: 2007-06-25
Publication date: 2008-12-23

Abstract

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, n형 반도체층과, 웰층과 배리어층이 적어도 2번 이상 교대로 적층되어 형성된 활성층 및 p형 반도체층을 포함하며, 배리어층의 제1 영역은 n형 불순물로 도핑되며, 제2 영역은 언도핑되는 발광 다이오드 및 그 제조방법이 제공된다.

발광 다이오드, 활성층, 웰층, 배리어층, 일부 도핑

Description

발광 다이오드 및 그 제조방법 {Light emitting diode and method for manufacturing the same}

도 1은 종래 기술에 따른 발광 다이오드의 단면도이다.

도 2는 본 발명에 따른 발광 다이오드의 개략적인 단면도이다.

도 3a는 본 발명의 제1 실시예에 따른 발광 다이오드 활성층의 단면도이며, 도 3b는 배리어층의 도핑 상태를 도시한 도이다.

도 4a는 본 발명의 제2 실시예에 따른 발광 다이오드 활성층의 단면도이며, 도 4b는 배리어층의 도핑 상태를 도시한 도이다.

도 5a는 본 발명의 제3 실시예에 따른 발광 다이오드 활성층의 단면도이며, 도 5b는 배리어층의 도핑 상태를 도시한 도이다.

도 6a 내지 도 6e는 본 발명의 제1 실시예에 따른 발광 다이오드의 제조공정 단면도이다.

*도면의 주요 부분에 대한 부호의 설명*

110: 기판

120: n형 반도체층

130: 활성층

131: 웰(well)층

132: 배리어(barrier)층

140: p형 반도체층

150: p 전극

160: n 전극

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로, 보다 상세하게는 발광 다이오드의 발광 효율을 개선시키기 위하여, 활성층을 구성하는 배리어층의 일부만을 n형 불순물로 도핑한 발광 다이오드 및 그 제조방법에 관한 것이다.

발광다이오드는 III족 또는 V족의 화합물 반도체를 웨이퍼 상에 P/N 접합을 형성하여 순방향 전류를 인가하여 가시광선 또는 근적외선 및 적외선 파장대의 발광을 유도하여 표시, 통신, 계측, 제어, 조명 및 다양한 분야에 응용되고 있다.

도 1은 종래 기술에 따른 발광 다이오드의 단면도이다. 도 1을 참조하면, 발광 다이오드는 기판(10), n형 반도체층(20), 활성층(30), p형 반도체층(40), p 전극(50) 및 n 전극(60)을 포함한다.

기판(10) 상에는 n형 반도체층(20), 활성층(30) 및 p형 반도체층(40)이 순차적으로 형성되며, p 전극(50)은 p형 반도체층(40) 상에 형성되고, n 전극(60)은 소정 영역이 노출된 n형 반도체층(20) 상에 형성된다. 활성층(30)은 에너지 밴드갭이 작은 웰층(well)(31)과 웰층(31) 보다 에너지 밴드갭이 큰 배리어층(barrier)(32) 이 교대로 적층되어 형성된 양자 우물(Quantum Well) 구조로 형성된다. 이때, 활성층(30)은 웰층(31)과 배리어층(32)이 한 번 또는 여러 번 교대로 적층 형성되어, 단일 양자 우물구조 또는 다중 양자 우물구조로 형성된다.

이와 같이 양자 우물구조를 갖는 활성층을 구비한 발광 다이오드의 내부 양자 효율을 향상시키기 위한 연구는 지속적으로 수행되고 있으며, 다양한 방식 예를 들면, 활성층의 재료, 활성층 수를 변화시키는 방식이 연구되었거나, 연구 진행 중에 있다.

본 발명은 활성층을 구성하는 배리어층의 일부 영역에만 불순물을 비대칭적으로 도핑함으로써, 활성층의 발광효율을 높이는 동시에 활성층의 품질을 개선시킬 수 있는 발광 다이오드 및 그 제조방법을 제공하기 위한 것이다.

본 발명의 일 측면에 따르면, n형 반도체층; 웰층과 배리어층이 적어도 2번 이상 교대로 적층되어 형성된 활성층; 및 p형 반도체층을 포함하며, 상기 배리어층의 제1 영역은 n형 불순물로 도핑되며, 제2 영역은 언도핑되는 발광 다이오드가 제공된다.

상기 제1 영역은 상기 배리어층의 일 면과 인접되어 형성되며, 상기 제2 영역은 상기 배리어층의 타 면과 인접되어 형성된다.

상기 배리어층의 일 면은 상기 p형 반도체층 방향으로 대향하는 면이며, 상기 배리어층의 타 면은 상기 n형 반도체층 방향으로 대향하는 면인 것을 특징으로 한다.

상기 제1 영역은 상기 배리어층의 일 면으로 근접할수록 상기 n형 불순물의 농도가 증가되게 도핑된다.

상기 제1 영역은 상기 배리어층의 일 면 및 타 면과 인접되어 형성되며, 상기 제2 영역은 상기 제1 영역 사이에 형성된다.

상기 제2 영역 두께는 상기 제1 영역 두께의 1.5배 내지 20배인 것을 특징으로 한다.

상기 배리어층은 상기 p형 반도체층과 인접하여 형성되는 제1 배리어층과, 상기 제1 배리어층을 제외한 나머지 배리어층인 제2 배리어층으로 구성되며, 상기 제1 배리어층의 제1 영역에 도핑되는 n형 불순물의 농도는 상기 제2 배리어층의 제1 영역에 도핑되는 n형 불순물 농도보다 낮은 것을 특징으로 한다.

본 발명의 다른 측면에 따르면, 기판 상에 n형 반도체층을 형성하는 단계; 웰층과 배리어층이 적어도 2번 이상 교대로 적층하여 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하며, 상기 활성층을 형성하는 단계는 상기 배리어층의 제1 영역은 n형 불순물로 도핑하며, 제2 영역은 언도핑하는 단계를 포함한다.

상기 활성층을 형성하는 단계는 상기 제1 영역은 상기 배리어층의 일 면과 인접되게 형성하며, 상기 제2 영역은 상기 배리어층의 타 면과 인접되게 형성하는 단계를 포함한다.

상기 배리어층의 일 면은 상기 p형 반도체층 방향으로 대향하는 면이며, 상 기 배리어층의 타 면은 상기 n형 반도체층 방향으로 대향하는 면인 것을 특징으로 한다.

상기 활성층을 형성하는 단계는 상기 제1 영역은 상기 배리어층의 일 면으로 근접할수록 상기 n형 불순물의 농도가 증가되게 도핑하는 단계를 포함한다.

상기 활성층을 형성하는 단계는 상기 제1 영역은 상기 배리어층의 일 면 및 타 면과 인접되게 형성하며, 상기 제2 영역은 상기 제1 영역 사이에 형성하는 단계를 포함한다.

상기 활성층을 형성하는 단계는 상기 제2 영역 두께는 상기 제1 영역 두께의 1.5배 내지 20배로 형성하는 단계를 포함한다.

상기 활성층을 형성하는 단계는 상기 배리어층은 상기 p형 반도체층과 인접하여 형성되는 제1 배리어층과, 상기 제1 배리어층을 제외한 나머지 배리어층인 제2 배리어층으로 형성하며, 상기 제1 배리어층의 제1 영역에 도핑되는 n형 불순물의 농도는 상기 제2 배리어층의 제1 영역에 도핑되는 n형 불순물 농도보다 낮게 형성하는 단계를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.

도 2를 참조하면, 발광 다이오드는 기판(110), n형 반도체층(120), 활성층(130), p형 반도체층(140), p 전극(150) 및 n 전극(160)을 포함한다.

기판(110)상에는 n형 반도체층(120), 활성층(130) 및 p형 반도체층(140)이 순차적으로 적층되어 형성된다. 그리고, p 전극(150)은 p형 반도체층(140) 상에 형성되며, n 전극(160)은 메사 식각을 통하여 n형 반도체층(120)의 소정 영역을 노출시킨 후, 노출된 n형 반도체층(120) 상에 형성된다.

활성층(130)은 에너지 밴드갭이 작은 웰층(well)(131)과 웰층(131) 보다 에너지 밴드갭이 큰 배리어층(barrier)(132)이 교대로 적층되어 형성된 양자 우물(Quantum Well) 구조로 형성된다. 이때, 활성층(130)은 웰층(131)과 배리어층(132)이 적어도 2번 이상 교대로 적층된 다중 양자 우물구조로 형성된다.

본 실시예의 경우, 5개의 배리어층(132) 사이에 4개의 웰층(131)이 삽입되어 형성된다. 그러나, 웰층과 배리어층의 개수가 이에 한정되는 것은 아니며, 다양하게 변화될 수 있다. 웰층(131)으로는 InGaN이 사용될 수 있으며, 웰층(131)의 In의 조성에 따라서 밴드갭 에너지가 결정되어 자외선에서 적색까지의 다양한 파장을 얻을 수 있다. 배리어층(132)으로는 GaN이 사용될 수 있다. 그러나, 웰층(131)과 배리어층(132)의 재료가 이에 한정되는 것은 아니며, 다양하게 변화될 수 있다.

또한, 배리어층(132)층 중 적어도 하나 이상의 배리어층은 n형 불순물로 도핑되며, 이때, n형 불순물로 도핑되는 각 배리어층은 전체 영역을 균일하게 도핑하는 것이 아니라, 일부 영역을 n형 불순물로 도핑한다. 본 실시예에서, n형 불순물로는 Si을 포함하는 SiH₄또는Si₂H₆ 등을 사용하나, 이외에도 Ge, Sn, Te, S 등을 포함하는 재료를 사용할 수도 있다.

배리어층에 n형 불순물을 도핑하는 이유는 웰층에 형성된 압전 전기장(piezo electric field)을 완화시켜 발광효율을 높이기 위한 것이다. 그러나, 배리어층에 도핑되는 n형 불순물은 배리어층의 표면을 거칠게 만들어 막의 품질을 열화시키는 문제점도 발생시킨다. 이는 활성층을 이루는 다중 양자우물 구조를 매우 얇게 형성할 때 균일한 막 두께를 얻는데 방해가 된다.

따라서, 본 발명에서와 같이, n형 불순물을 배리어층의 일부 영역에 도핑하게 되면, 웰층의 압전 전기장을 완화시켜서 전기적 특성을 향상시키는 동시에, 불필요한 n형 불순물의 도핑을 억제함으로써 배리어층의 막 품질을 향상시켜서 발광 다이오드의 발광 효율을 개선할 수 있게 된다.

이하에서는 배리어층에 n형 불순물이 비대칭 도핑되는 다양한 실시예들을 살펴본다.

도 3a 및 도 3b를 참조하면, 발광 다이오드는 n형 반도체층(120)상에 활성층(130)이 형성되며, 활성층(130)상에 p형 반도체층(140)이 형성된다. 활성층(130)은 웰층(131)과 배리어층(132)이 적어도 2번 이상 교대로 적층된 다중 양자 우물구조로 형성된다.

배리어층(132)의 제1 영역(132a)은 n형 불순물로 도핑되며, 제2 영역(132b)은 언도핑되어, 배리어층(132)은 전체 영역이 균일하게 도핑되는 것이 아니라 일부 영역(즉, 제1 영역(132a))이 n형 불순물로 도핑됨으로써, 배리어층(132)은 비대칭 도핑된다.

이때, 제1 영역(132a)은 배리어층(132)의 일 면 즉, p형 반도체층 방향으로 대향하는 면과 인접되어 형성되며, 제2 영역(132b)은 배리어층(132)의 타 면 즉, n형 반도체층 방향으로 대향하는 면과 인접되어 형성된다. 즉, 각 배리어층(132)의 상부 영역은 제1 영역(132a)으로 n형 불순물이 도핑되며, 하부 영역은 제2 영역(132b)으로 언도핑된다.

배리어층(132)의 제1 영역(132a)에 도핑되는 n형 불순물의 농도는 10¹⁸cm³ ~ 10¹⁹cm³일 수 있다. 또한, 제2 영역(132b) 두께는 제1 영역(132a) 두께의 1.5배 내지 20배로 형성될 수 있다.

한편, p형 반도체층(140)과 인접하여 형성되는 배리어층의 제1 영역에 도핑되는 n형 불순물의 농도를 나머지 배리어층의 제1 영역에 도핑되는 n형 불순물 농도보다 낮게 형성할 수도 있다.

도 4a 및 도 4b를 참조하면, 발광 다이오드는 n형 반도체층(220)상에 활성층(230)이 형성되며, 활성층(230)상에 p형 반도체층(240)이 형성된다. 활성층(230)은 웰층(231)과 배리어층(232)이 적어도 2번 이상 교대로 적층된 다중 양자 우물구 조로 형성된다.

배리어층(232)의 제1 영역(232a, 232c)은 n형 불순물로 도핑되며, 제2 영역(232b)은 언도핑되어, 배리어층(232)은 전체 영역이 균일하게 도핑되는 것이 아니라 일부 영역(즉, 제1 영역(232a, 232c))이 n형 불순물로 도핑된다.

이때, 제1 영역(232a, 232c)은 배리어층(232)의 일 면 및 타 면과 인접되어 형성되며, 제2 영역은(232b)은 이러한 제1 영역(232a, 232c) 사이에 삽입되어 형성된다. 즉, 제1 영역(232a)은 배리어층(232)의 일 면 즉, p형 반도체층 방향으로 대향하는 면과 인접되어 형성되며, 제1 영역(232c)은 배리어층(132)의 타 면 즉, n형 반도체층 방향으로 대향하는 면과 인접되어 형성되고, 제2 영역(232b)은 그 사이에 형성된다.

이때, 배리어층(232)의 제1 영역(232a, 232c)에 도핑되는 n형 불순물의 농도는 10¹⁸cm³ ~ 10¹⁹cm³일 수 있으며, 제2 영역(232b) 두께는 제1 영역(232a, 232c) 전체 두께의 1.5배 내지 20배로 형성될 수 있다.

도 5a 및 도 5b를 참조하면, 발광 다이오드는 n형 반도체층(320)상에 활성층(330)이 형성되며, 활성층(330)상에 p형 반도체층(340)이 형성된다. 활성층(330)은 웰층(331)과 배리어층(332)이 적어도 2번 이상 교대로 적층된 다중 양자 우물구 조로 형성된다.

배리어층(332)의 제1 영역은 제1층(332b), 제2층(332c) 및 제3층(332d)으로 구성되며, 제1 영역의 제1층 내지 제3층(332b ~ 332d)은 n형 불순물로 도핑되며, 제2 영역(332a)은 언도핑된다.

이때, 제1 영역의 제3층(332d)은 배리어층(132)의 일 면 즉, p형 반도체층 방향으로 대향하는 면과 인접되어 형성되며, 제2 영역(332a)은 배리어층(132)의 타 면 즉, n형 반도체층 방향으로 대향하는 면과 인접되어 형성된다.

또한, 제1 영역의 제1층 내지 제3층(332b ~ 332d)은 서로 다른 농도의 n형 불순물이 도핑되며, p형 반도체층(340)이나 웰층(331)에 근접할수록 n형 불순물의 농도가 증가되도록 형성될 수 있다. 본 실시예의 경우, 제1층(332b), 제2층(332c) 및 제3층(332d)의 순서로 n형 불순물의 농도가 증가된다. 이때, n형 불순물의 농도는 10¹⁸cm³ ~ 10¹⁹cm³이다.

도 6a 내지 도 6b는 본 발명의 제1 실시예에 따른 발광 다이오드의 제조공정 단면도이다.

도 6a를 참조하면, 우선 기판(110)을 준비하며, 기판(110) 상에 n형 반도체층(120)을 형성한다. 기판의 재료(110)로는 사파이어나 실리콘 카바이드(SiC) 등 다양한 물질이 사용될 수 있다.

본 실시예에서 n형 반도체층(120)으로 n형 GaN을 사용하나, 이에 한정되는 것은 아니며, 여러 가지 조성의 질화물계 화합물이 사용될 수 있으며, n형 불순물로는 Si을 사용하나, 이에 한정되는 것은 아니며 Ge, Sn, Te, S 등을 포함하는 재료가 사용될 수 있다.

도 6b 및 도 6c를 참조하면, n형 반도체층(120) 상에 활성층(130)을 형성한다. 활성층(130)은 웰층(131)과 배리어층(132)을 적어도 2번 이상 교대로 적층한 다중 양자 우물구조로 형성한다.

배리어층(132)의 제1 영역(132a)은 n형 불순물로 도핑하며, 제2 영역(132b)은 언도핑한다.

도 6d 및 도 6e를 참조하면, 활성층(130) 상에 p형 반도체층(140)을 형성한다. 본 실시예의 경우, p형 반도체층(140)으로 p형 GaN을 사용하고 있으나, 이에 한정되는 것은 아니며, 여러 가지 조성의 질화물계 화합물이 사용될 수 있으며, p형 불순물로는 Zn, Cd, Be, Mg, Ca, Sr, Ba 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.

그리고 나서, p형 반도체층(140)에서부터 n형 반도체층(120)의 일부분까지 메사 식각한 후, p형 반도체층(140) 상에는 p 전극(150)을 형성하며, 소정 영역이 노출된 n형 반도체층(120) 상에는 n 전극(160)을 형성한다.

이상에서 설명한 것은 본 발명에 따른 발광 다이오드 및 그 제조방법의 예시적인 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하 의 특허청구범위에서 청구하는 바와 같이, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

전술한 바와 같이 본 발명에 따르면, 배리어층의 일부에만 n형 불순물로 도핑함으로써, n형 불순물이 불필요하게 과도하게 사용되는 것을 방지하여, 발광 효율의 개선은 물론, n형 불순물을 사용함으로써 발생될 수 있는 막 품질의 열화를 방지할 수 있게 된다.

Claims

n형 반도체층;

상기 n형 반도체층 상에 형성되며, 웰층과 배리어층이 적어도 2번 이상 교대로 적층되어 형성된 활성층; 및

상기 활성층 상에 형성된 p형 반도체층을 포함하며,

상기 배리어층 각각은 상기 p형 반도체층 방향으로 대향하는 일 면과 인접하여 n형 불순물이 도핑되어 형성된 제 1 영역과, 상기 n형 반도체층 방향으로 대향하는 타 면과 인접하여 언도핑되어 형성된 제 2 영역으로 구성되며,

상기 제 1 영역은 n형 불순물의 농도가 상기 배리어층의 일 면으로 근접할수록 증가되게 도핑되는 발광 다이오드.
삭제
삭제
삭제
n형 반도체층;

상기 n형 반도체층 상에 형성되며, 웰층과 배리어층이 적어도 2번 이상 교대로 적층되어 형성된 활성층; 및

상기 활성층 상에 형성된 p형 반도체층을 포함하며,

상기 배리어층 각각은 상기 배리어층의 일 면 및 타 면과 인접하여 형성된 제 1 영역과, 상기 제 1 영역 사이에 형성된 제 2 영역으로 구성되며,

상기 제 1 영역은 n형 불순물로 도핑되고, 상기 제 2 영역은 언도핑되는 발광 다이오드.
제1항 또는 제5항에 있어서,

상기 제2 영역 두께는 상기 제1 영역 두께의 1.5배 내지 20배인 것을 특징으로 하는 발광 다이오드.
제1항 또는 제5항에 있어서,

상기 배리어층은 상기 p형 반도체층과 인접하여 형성되는 제1 배리어층과, 상기 제1 배리어층을 제외한 나머지 배리어층인 제2 배리어층으로 구성되며,

상기 제1 배리어층의 제1 영역에 도핑되는 n형 불순물의 농도는 상기 제2 배리어층의 제1 영역에 도핑되는 n형 불순물 농도보다 낮은 것을 특징으로 하는 발광 다이오드.
기판 상에 n형 반도체층을 형성하는 단계;

상기 n형 반도체층 상에 웰층과 배리어층이 적어도 2번 이상 교대로 적층하여 활성층을 형성하는 단계; 및

상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하며,

상기 배리어층 각각을 형성하는 단계는,

상기 p형 반도체층 방향으로 대향하는 상기 배리어층의 일 면과 인접하는 제 1 영역은 n형 불순물을 도핑하고, 상기 n형 반도체층 방향으로 대향하는 상기 배리어층의 타 면과 인접하는 제 2 영역은 언도핑하며,

상기 제 1 영역의 n형 불순물의 농도는 상기 배리어층의 일 면으로 근접할수록 증가되게 도핑하는 발광 다이오드 제조방법.
삭제
삭제
삭제
기판 상에 n형 반도체층을 형성하는 단계;

상기 n형 반도체층 상에 웰층과 배리어층이 적어도 2번 이상 교대로 적층하여 활성층을 형성하는 단계; 및

상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하며,

상기 배리어층 각각을 형성하는 단계는,

상기 배리어층의 일 면 및 타 면과 인접하여 제 1 영역을 형성하고, 상기 제 1 영역 사이에 제 2 영역을 형성하며,

상기 제 1 영역은 n형 불순물로 도핑하고, 상기 제 2 영역은 언도핑하는 발광 다이오드 제조방법.
제8항 또는 제12항에 있어서,

상기 제2 영역 두께는 상기 제1 영역 두께의 1.5배 내지 20배로 형성하는 것을 특징으로 하는 발광 다이오드 제조방법.
제8항 또는 제12항에 있어서,

상기 활성층을 형성하는 단계는,

상기 배리어층은 상기 p형 반도체층과 인접하여 형성되는 제1 배리어층과, 상기 제1 배리어층을 제외한 나머지 배리어층인 제2 배리어층으로 형성하며,

상기 제1 배리어층의 제1 영역에 도핑되는 n형 불순물의 농도는 상기 제2 배리어층의 제1 영역에 도핑되는 n형 불순물 농도보다 낮게 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.