JP4539752B2 - 量子井戸構造の形成方法および半導体発光素子の製造方法 - Google Patents

量子井戸構造の形成方法および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP4539752B2
JP4539752B2 JP2008101781A JP2008101781A JP4539752B2 JP 4539752 B2 JP4539752 B2 JP 4539752B2 JP 2008101781 A JP2008101781 A JP 2008101781A JP 2008101781 A JP2008101781 A JP 2008101781A JP 4539752 B2 JP4539752 B2 JP 4539752B2
Authority
JP
Japan
Prior art keywords
layer
source gas
well layer
temperature
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008101781A
Other languages
English (en)
Other versions
JP2009253164A (ja
Inventor
陽平 塩谷
祐介 善積
昌紀 上野
文毅 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008101781A priority Critical patent/JP4539752B2/ja
Priority to TW098111047A priority patent/TW200945452A/zh
Priority to US12/417,857 priority patent/US8173458B2/en
Priority to EP09005065A priority patent/EP2124266B1/en
Priority to DE602009000219T priority patent/DE602009000219D1/de
Priority to AT09005065T priority patent/ATE482475T1/de
Priority to CN200910134808.8A priority patent/CN101556917B/zh
Publication of JP2009253164A publication Critical patent/JP2009253164A/ja
Application granted granted Critical
Publication of JP4539752B2 publication Critical patent/JP4539752B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、量子井戸構造の形成方法および半導体発光素子の製造方法に関するものである。
近年、III族窒化物系の半導体発光素子として、窒化ガリウム基板上に、インジウムや他のIII族元素（例えばガリウム）を含むIII族窒化物半導体からなる井戸層と、井戸層よりバンドギャップが大きいＧａＮやＩｎＧａＮ等からなる障壁層とが交互に形成された多重量子井戸（ＭＱＷ）構造の活性層を有するものがある。このようなＭＱＷ構造において、井戸層を障壁層上に成長させる際には、Ｉｎの原料ガス（例えばトリメチルインジウム）、他のIII族元素の原料ガス（例えばトリメチルガリウム）、およびＮの原料ガス（例えばアンモニア）を成長炉内へ同時に供給し、III族窒化物半導体結晶をエピタキシャル成長させる。
なお、関連する技術として、特許文献１には、高融点金属化合物ガスおよび還元ガスを用いて被処理体の表面に所定の膜を成膜する際に、金属化合物ガスおよび還元ガスのいずれか一方の供給を他方より先に開始するプリフロー操作について記載されている。また、非特許文献１には、サファイア基板上に形成された（０００１）面を成長面とするＧａＮ層上に、ＩｎＧａＮ井戸層およびＧａＮ障壁層からなる多重量子井戸構造を有機金属気相成長（ＭＯＣＶＤ）法により成長させる技術が記載されている。この文献では、波長４０５［ｎｍ］付近の青紫色領域にフォトルミネッセンス（ＰＬ）波長を有するＩｎＧａＮ井戸層を成長させる前に、トリメチルインジウムを一定時間プリフローさせることが記載されている。
特開２００１−１９２８２８号公報 J.P. Liu et al., "Effectsof TMIn flow on the Interface and optical properties of InGaN/GaN mutiplequantum wells", Journal of Crystal Growth, ELSEVIER, Volume 264, pp53-57 (2004)
井戸層のバンドギャップは障壁層のバンドギャップより大きい必要があるので、一般的に井戸層のＩｎ組成は障壁層のＩｎ組成よりも大きく設定される。また、井戸層の層厚方向におけるＩｎ組成のばらつきは、可能な限り小さいことが望ましい。井戸層の層厚方向におけるＩｎ組成のばらつきを抑えることにより、バンドギャップ値が層厚方向に沿って一定となり、発光波長の拡がり（発光スペクトルの半値幅）が抑えられるからである。
しかしながら、本発明者らによる研究の結果、障壁層と井戸層との格子定数の相違に起因して、井戸層の成長初期においてはＩｎ組成が不十分となることがわかった。すなわち、井戸層（例えばＩｎＧａＮ）の成長を開始した直後においては障壁層（例えばＧａＮ）の直上にて十分なＩｎの取り込みが行われず、井戸層の成長に従って徐々にＩｎ組成が増大し、或る程度の厚さに達した時点で所望のＩｎ組成が実現される。したがって、井戸層の層厚方向においてＩｎ組成のばらつきが生じてしまい、発光波長の拡がりを抑えることが困難となる。
特に、井戸層の発光波長を４５０［ｎｍ］以上６５０［ｎｍ］以下といった緑色から赤色の波長領域とする場合には、主面が（０００１）面に対して傾斜した窒化ガリウム基板が用いられるが、このようなオフ角を有する窒化ガリウム基板上に井戸層を成長させる場合、（０００１）面上に成長させる場合と比較してＩｎが取り込まれにくく、井戸層の層厚方向におけるＩｎ組成のばらつきが顕著に発生する。
なお、非特許文献１に記載された技術では、ＩｎＧａＮ井戸層のＰＬ波長が波長４０５［ｎｍ］付近の青紫色領域であることから、井戸層のＩｎ組成は比較的小さいと考えられる。このような場合には、層厚方向におけるＩｎ組成のばらつきが問題となることは少ない。また、このような場合、井戸層の成長温度と障壁層の成長温度とを互いに同一とすることが一般的である。しかしながら、井戸層の成長温度を障壁層の成長温度より低くして更に高いＩｎ組成を得ようとした場合には、層厚方向のＩｎ組成のばらつきによる上記した問題が顕著となる。
本発明は、上記した問題点を鑑みてなされたものであり、オフ角を有する窒化ガリウム基板上に成長する井戸層の層厚方向におけるＩｎ組成のばらつきを抑えることができる量子井戸構造の形成方法、および半導体発光素子の製造方法を提供することを目的とする。
上記した課題を解決するために、本発明による量子井戸構造の形成方法は、窒化ガリウム基板の（０００１）面に対して傾斜した主面上に障壁層および井戸層を交互に成長させることにより量子井戸構造を形成する工程を備え、工程において、インジウムおよび他のIII族元素を有するIII族窒化物半導体を成長させることにより井戸層を形成し、障壁層の成長温度を第１の温度とし、井戸層の成長温度を第１の温度より低い第２の温度とし、井戸層を成長させる際に、他のIII族元素の原料ガスの供給を開始する前に予めインジウムの原料ガスを供給し、その後インジウムの原料ガスの供給を停止することなく、他のIII族元素の原料ガスの供給を開始することを特徴とする。
また、本発明による半導体発光素子の製造方法は、発光波長が４５０［ｎｍ］以上６５０［ｎｍ］以下である半導体発光素子の製造方法であって、窒化ガリウム基板の（０００１）面に対して傾斜した主面上に障壁層および井戸層を交互に成長させることにより量子井戸活性層を形成する工程を備え、工程において、インジウムおよび他のIII族元素を有するIII族窒化物半導体を成長させることにより井戸層を形成し、障壁層の成長温度を第１の温度とし、井戸層の成長温度を第１の温度より低い第２の温度とし、井戸層を成長させる際に、他のIII族元素の原料ガスの供給を開始する前に予めインジウムの原料ガスを供給し、その後インジウムの原料ガスの供給を停止することなく、他のIII族元素の原料ガスの供給を開始することを特徴とする。
上記した量子井戸構造の形成方法および半導体発光素子の製造方法においては、井戸層を成長させる際に、他のIII族元素の原料ガスの供給を開始する前に予めＩｎ原料ガスを供給している。これにより、他のIII族元素の原料ガスの供給を開始するまでの間、Ｉｎ結晶が障壁層上に生成される。その後、他のIII族元素の原料ガスの供給を開始して井戸層を引き続き成長させることによって、初期に形成されたＩｎ結晶が井戸層に取り込まれ、井戸層の成長初期におけるＩｎ組成の低下を抑えることができるので、窒化ガリウム基板の（０００１）面に対して傾斜した主面上において、井戸層の層厚方向におけるＩｎ組成のばらつきを抑えることができる。また、井戸層の成長温度（第２の温度）を障壁層の成長温度（第１の温度）より低くしてＩｎ組成を高める場合には、層厚方向におけるＩｎ組成のばらつきを特に効果的に抑えることができるので、例えば４５０［ｎｍ］以上６５０［ｎｍ］以下といった比較的長いＰＬ波長を有する井戸層を好適に形成できる。
また、量子井戸構造の形成方法および半導体発光素子の製造方法は、他のIII族元素の原料ガスの供給を開始する前に、インジウムの原料ガスとともに窒素の原料ガスを供給することを特徴としてもよい。この場合、Ｉｎ原料ガスおよびＮ原料ガスの供給を開始してから他のIII族元素の原料ガスの供給を開始するまでの間、Ｉｎ結晶およびＩｎＮ結晶が障壁層上に生成される。このような方法であっても、井戸層の成長初期におけるＩｎ組成の低下を抑えることができる。
また、量子井戸構造の形成方法および半導体発光素子の製造方法は、井戸層を成長させる際に、基板温度が第２の温度に達してからインジウムの原料ガスの供給を開始することを特徴としてもよい。これにより、井戸層の成長初期においてＩｎ結晶を障壁層上に効果的に生成し、上記した効果を好適に得ることができる。
また、量子井戸構造の形成方法および半導体発光素子の製造方法は、他のIII族元素がガリウムであることを特徴としてもよい。すなわち、ＩｎＧａＮを成長させることにより井戸層を形成する際に、Ｉｎ原料ガスおよびＮ原料ガスの供給を開始してから所定時間が経過した後にＧａ原料ガスの供給を開始することにより、井戸層の層厚方向におけるＩｎ組成のばらつきを効果的に抑えることができる。
また、量子井戸構造の形成方法および半導体発光素子の製造方法は、インジウムの原料ガスがトリメチルインジウム（ＴＭＩ）であり、ガリウムの原料ガスがトリメチルガリウム（ＴＭＧ）であることを特徴としてもよい。すなわち、ＴＭＧの供給を開始する前に予めＴＭＩを供給することにより、井戸層の層厚方向におけるＩｎ組成のばらつきを効果的に抑えることができる。
また、量子井戸構造の形成方法および半導体発光素子の製造方法は、井戸層のＩｎ組成が１５％以上であることを特徴としてもよい。このようにＩｎ組成が比較的高い井戸層を成長させる場合、従来は所望のＩｎ組成を得るために厚く成長させる必要があった。上記した各方法によれば、Ｉｎ組成が比較的高い井戸層を成長させる場合であってもより薄い層厚でもって所望のＩｎ組成を得ることができる。
本発明による量子井戸構造の形成方法、および半導体発光素子の製造方法によれば、井戸層の層厚方向におけるＩｎ組成のばらつきを抑えることができる。
以下、添付図面を参照しながら本発明による量子井戸構造の形成方法、および半導体発光素子の製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本実施の形態に係る半導体発光素子の製造方法によって製造される半導体発光素子の一例として、半導体発光素子１の構成を概略的に示す側断面図である。半導体発光素子１としては、例えば面発光の発光ダイオードがある。半導体発光素子１は、ｎ型ＧａＮ半導体層３といったｎ型窒化ガリウム系半導体層と、多重量子井戸構造を有する活性層５と、ｐ型ＡｌＧａＮ半導体層７と、ｐ型ＧａＮ半導体層９といったｐ型窒化ガリウム系半導体層と、電極１１とを備えている。活性層５は、ｎ型ＧａＮ半導体層３上に設けられており、本実施の形態に係る量子井戸構造の形成方法によって形成される。ｐ型ＡｌＧａＮ半導体層７は、活性層５上に設けられている。ｐ型ＧａＮ半導体層９は、ｐ型ＡｌＧａＮ半導体層７上に設けられている。電極１１は、ｐ型ＧａＮ半導体層９に接触しており、例えばアノード電極である。この接触は、好ましくはオーミック接触である。
ｎ型ＧａＮ半導体層３は、下部クラッド層或いはバッファ層として機能する。ｎ型ＧａＮ半導体層３の厚さは、例えば２［μｍ］である。また、ｐ型ＡｌＧａＮ半導体層７は、活性層５からの電子リークを低減して発光効率を高めるための電子ブロック層として機能する。ｐ型ＡｌＧａＮ半導体層７の厚さは、例えば２０［ｎｍ］である。ｐ型ＧａＮ半導体層９は、電極１１と電気的に導通するためのコンタクト層として機能する。ｐ型ＧａＮ半導体層９の厚さは、例えば５０［ｎｍ］である。
半導体発光素子１はｎ型ＧａＮ基板１５を更に含む。ｎ型ＧａＮ基板１５は、主面１５ａを有している。主面１５ａは（０００１）面すなわちｃ面に対して傾斜しており、その傾斜角（いわゆるオフ角）は１０°以上８０°以下の範囲に含まれ、例えば１８°である。ｎ型ＧａＮ基板１５の主面１５ａ上にはｎ型ＧａＮ半導体層３が設けられており、またｎ型ＧａＮ基板１５の裏面上には電極１９（カソード電極）が接触している。
活性層５は、交互に積層されたＩｎＧａＮ井戸層５ａおよび障壁層５ｂを含む。井戸層５ａは、Ｉｎと、Ｉｎを除く他のIII族元素とを含むIII族窒化物半導体層であり、例えばＩｎＧａＮからなることができる。障壁層５ｂは、窒化ガリウム系半導体からなり、例えば井戸層５ａのインジウム組成よりも少ないインジウム組成のＩｎＧａＮからなることができる。なお、障壁層５ｂの材料としては、必要な場合にはＧａＮであることができる。活性層５の構造は、多重の量子井戸構造に限定されることなく、単一の量子井戸構造からなることもできる。井戸層５ａの一層毎の厚さは２［ｎｍ］以上６［ｎｍ］以下であることが好ましく、例えば３［ｎｍ］である。障壁層５ｂの厚さは井戸層５ａより厚いことが好ましく、障壁層５ｂの一層毎の厚さは例えば１５［ｎｍ］である。活性層５からの光Ｌは、電極１１を介して出射される。
半導体発光素子１はｎ型ＩｎＧａＮ緩衝層２１といったｎ型窒化ガリウム系緩衝層を更に含む。ｎ型ＩｎＧａＮ緩衝層２１は、ｎ型ＧａＮ半導体層３と活性層５との間に設けられている。ＩｎＧａＮからなる井戸層５ａのｃ軸格子定数は、ＧａＮからなるｎ型ＧａＮ半導体層３のｃ軸格子定数（０．５１８５１ｎｍ）よりも大きい。この半導体発光素子１においては、ｎ型ＧａＮ半導体層３と活性層５との格子定数の違いによる活性層５の歪みを緩和するためにｎ型ＩｎＧａＮ緩衝層２１が用いられる。これにより、活性層５はＧａＮとの格子定数の違いの影響を緩和した状態で成長可能である。
半導体発光素子１では、ｎ型ＩｎＧａＮ緩衝層２１は低温成長ＩｎＧａＮからなることが好ましく、ｎ型ＩｎＧａＮ緩衝層２１の厚さは例えば５０［ｎｍ］である。低温成長ＩｎＧａＮの成長温度は、例えば８００℃以下であることが好ましく、また例えば３００℃以上であることが好ましい。
図２は、本実施の形態に係る半導体発光素子１の製造方法の主要な工程を示すフローチャートである。また、図３〜図５は、図２に示した各工程を説明するための図である。まず、図２の工程Ｓ１０１では、図３（ａ）に示すように、ｃ面に対しオフ角を有する主面４０ａを含むウェハ状のｎ型ＧａＮ基板４０を準備する。次に、工程Ｓ１０３において、エピタキシャルウェハといった基板生産物を製造する。工程Ｓ１０３ａでは、図３（ｂ）に示すように、ｎ型ＧａＮ基板４０上にｎ型ＧａＮ半導体層４１、およびｎ型ＩｎＧａＮ緩衝層４２を主面４０ａ上にエピタキシャル成長させる。これらの各層の厚さは、例えばｎ型ＧａＮ半導体層４１が２［μｍ］、ｎ型ＩｎＧａＮ緩衝層４２が５０［ｎｍ］である。この成長は、例えば有機金属気相成長（ＭＯＣＶＤ）炉を用いて行うことができる。
続く工程Ｓ１０３ｂでは、障壁層および井戸層を交互に成長させることにより、量子井戸構造を有する活性層をｎ型ＩｎＧａＮ緩衝層４２上に形成する。まず、図４（ａ）に示すように、障壁層４３をｎ型ＩｎＧａＮ緩衝層４２上にエピタキシャル成長させる。障壁層４３は、窒化ガリウム系半導体からなり、例えばＧａＮからなる。或いは、障壁層４３は、後に成長させる井戸層のインジウム組成よりも少ないインジウム組成のＩｎＧａＮからなる。障壁層４３の厚さは、例えば１５［ｎｍ］である。次に、Ｉｎおよび他のIII族元素を有するIII族窒化物半導体を障壁層４３上に成長させることにより、図４（ｂ）に示す井戸層４４を形成する。ここで、他のIII族元素とは例えばＧａであり、井戸層４４は例えばＩｎＧａＮからなる。井戸層４４の厚さは２［ｎｍ］以上６［ｎｍ］以下であることが好ましく、例えば３［ｎｍ］である。その後、図５（ａ）に示すように、障壁層４５、井戸層４６、障壁層４７、井戸層４８、及び障壁層４９を井戸層４４上に順に成長させることにより、３周期の多重量子井戸構造からなる活性層５０を形成する。これらの成長は、例えば有機金属気相成長（ＭＯＣＶＤ）炉を用いて行うことができる。
なお、厚さ２［μｍ］のｎ型ＧａＮ半導体層４１上に低温成長ＩｎＧａＮからなるｎ型ＩｎＧａＮ緩衝層４２を設けているので、活性層５０におけるＩｎＧａＮ井戸層の歪みの影響が緩和される。また、前述したように、ｎ型ＧａＮ基板４０の主面４０ａは、ｃ面に対しオフ角を有する。これにより、ピエゾ電界の影響を低減可能な半導体発光素子を作製できる。
続く工程Ｓ１０３ｃでは、図５（ｂ）に示すように、ｐ型ＡｌＧａＮ半導体層５１およびｐ型ＧａＮ半導体層５２を活性層５０上にエピタキシャル成長させる。ｐ型ＡｌＧａＮ半導体層５１は例えば電子ブロック層であり、ｐ型ＧａＮ半導体層５２は例えばコンタクト層である。これらの各層の厚さは、例えばｐ型ＡｌＧａＮ半導体層５１が２０［ｎｍ］、ｐ型ＧａＮ半導体層５２が５０［ｎｍ］である。以上の工程により、エピタキシャルウェハが作製される。
工程Ｓ１０５では、エピタキシャルウェハのｐ型ＧａＮ半導体層５２上に半透明電極（アノード電極）を形成する。更に、ｎ型ＧａＮ基板４０の裏面上に別の電極（カソード電極）を形成する。最後に、このエピタキシャルウェハをチップ状に分割することにより、本実施形態の半導体発光素子１が完成する。
ここで、本実施形態における多重量子井戸構造の形成方法について詳細に説明する。図６（ａ）は多重量子井戸構造を形成する際の基板温度（炉内温度）の変化を示しており、図６（ｂ）は多重量子井戸構造を形成する際の原料ガス流量の変化を示している。なお、図６（ａ），（ｂ）に示す期間Ｔｂ1〜Ｔｂ4はそれぞれ障壁層４３，４５，４７，及び４９を成長させるための期間を示しており、期間Ｔｗ1〜Ｔｗ3はそれぞれ井戸層４４，４６，及び４８を成長させるための期間を示している。また、図６（ｂ）において、グラフＧ１はＧａの原料ガスであるＴＭＧの流量を示しており、グラフＧ２はＩｎの原料ガスであるＴＭＩの流量を示しており、グラフＧ３はＮの原料ガスであるＮＨ3の流量を示している。
多重量子井戸構造を形成する際には、まず、期間Ｔｂ1において、成長温度すなわち基板温度を第１の温度ｔ1（例えば８８０℃）に設定する。そして、Ｇａの原料ガスであるＴＭＧと、Ｎの原料ガスであるＮＨ3とを成長炉内に供給して、ＧａＮからなる障壁層４３の成長を開始する。
障壁層４３を所定の厚さに成長させたのち、ＮＨ3の供給を維持したままＴＭＧの供給を停止し、成長温度（基板温度）を第２の温度ｔ2（＜ｔ1、例えば７００℃）まで低下させる。ここで温度を低下させるのは、井戸層におけるＩｎ組成を１５％以上、例えば３０％まで高めるためである。このような高Ｉｎ組成の井戸層を形成することにより、例えば４５０［ｎｍ］以上６５０［ｎｍ］以下といった緑色から赤色領域のＰＬ波長を有する井戸層を好適に形成できる。成長温度が温度ｔ2に達したのち、期間Ｔｗ1において、Ｉｎの原料ガスであるＴＭＩと、Ｎの原料ガスであるＮＨ3とを成長炉内に供給しつつ、井戸層４４の成長を開始する。なお、この成長開始時点においては、Ｇａの原料であるＴＭＧの供給を停止した状態とする。
そして、ＴＭＩの供給を開始してから所定時間Δｔが経過した後に、ＴＭＧの供給を開始する。この所定時間Δｔは１分以内の時間であり、例えば１０秒である。所定時間Δｔは、必要とされる井戸層４４の厚さやＩｎ組成等に応じて適宜変更される。こうして、成長炉内にＴＭＩ、ＴＭＧ、及びＮＨ3が供給されることにより、ＩｎＧａＮからなる井戸層４４が成長する。なお、井戸層４４を成長させる際には、ＮＨ3の供給量を障壁層４３成長時より増加させるとよい。
井戸層４４を所望の厚さに成長させたのち、ＮＨ3の供給を維持したままＴＭＧ及びＴＭＩの供給を停止し、成長温度を再び第１の温度ｔ1へ上昇させる。そして、成長温度が温度ｔ1に達したのちＴＭＧの供給を再開し、期間Ｔｂ2においてＧａＮからなる障壁層４５を成長させる。以降、井戸層４４および障壁層４５の各成長工程と同様にして、期間Ｔｗ2において井戸層４６を成長させ、期間Ｔｂ3において障壁層４７を成長させ、期間Ｔｗ3において井戸層４８を成長させ、期間Ｔｂ4において障壁層４９を成長させる。
本実施形態に係る量子井戸構造の形成方法および半導体発光素子の製造方法により得られる効果について、従来の課題とともに説明する。ここで、比較のため、図７に従来の量子井戸構造の形成方法における（ａ）基板温度（炉内温度）の変化と、（ｂ）原料ガス流量の変化とを示す。なお、図７（ａ），（ｂ）に示す期間Ｔｂa〜Ｔｂdはそれぞれ障壁層を成長させるための期間を示しており、期間Ｔｗa〜Ｔｗcはそれぞれ井戸層を成長させるための期間を示している。また、図７（ｂ）において、グラフＧ４はＧａの原料ガスであるＴＭＧの流量を示しており、グラフＧ５はＩｎの原料ガスであるＴＭＩの流量を示しており、グラフＧ６はＮの原料ガスであるＮＨ3の流量を示している。図７に示した従来の方法において本実施形態の方法と異なる点は、井戸層を成長させる際（期間Ｔｗa〜Ｔｗc）に、ＴＭＩ、ＴＭＧ、およびＮＨ3の供給を同時に開始している点である。
本発明者らによる研究の結果、図７に示した従来の方法では、障壁層と井戸層との格子定数の相違に起因して、井戸層の成長初期においてＩｎ組成が不十分となることがわかった。すなわち、ＩｎＧａＮ井戸層の成長を開始した直後においてはＧａＮ障壁層の直上にて十分なＩｎの取り込みが行われず、井戸層の成長に従って徐々にＩｎ組成が増大し、或る程度の厚さに達した時点で所望のＩｎ組成が実現される。
ここで、図８（ａ）は、ＩｎＧａＮからなる井戸層の厚さと発光波長との理論上の相関を示すグラフである。同図のグラフＧ１１に示すように、井戸層が厚くなるほど量子閉じ込め効果が小さくなり、発光波長は長波化する。また、同図のグラフＧ１２に示すように、井戸幅が厚くなるほど膜厚方向にピエゾ電界が生じてバンドが曲がるので、井戸幅が厚くなるほど発光波長は長波化する。したがって、これらの作用を合成すると、井戸層の厚さと発光波長との理論上の相関は同図のグラフＧ１３のようになり、井戸層が厚くなるほど発光波長が長くなると考えられる。
しかしながら、図７に示した従来の方法により作製した半導体発光素子の波長特性を調べた結果、図８（ｂ）に示されるように、井戸層が薄い場合（図中の区間Ａ）には発光波長が理論ほどには長波化しないことが判明した。このことからも、井戸層の成長初期においては十分なＩｎの取り込みが行われず、Ｉｎ組成が不十分となることがわかる。
図９は、従来の方法により作製される量子井戸構造における（ａ）井戸層の厚さ方向位置とＩｎ組成との関係、および（ｂ）井戸層の厚さ方向位置とバンド構造との関係をそれぞれ示すグラフである。上述したように、ＩｎＧａＮ井戸層の成長初期においてはＩｎ組成が低くなり、ＩｎＧａＮ井戸層の成長が進むにしたがって歪みが緩和されてＩｎ組成が増大する傾向がある（図９（ａ））。特に、ＩｎＧａＮ井戸層において成長面から２［ｎｍ］以下の範囲においては、Ｉｎ組成が低く抑えられる傾向がある。その結果、井戸層の層厚方向においてＩｎ組成にばらつきが生じてしまうので、井戸層のバンド構造は図９（ｂ）のようになり、発光波長の範囲が拡大して発光スペクトルの半値幅が大きくなってしまう。また、ヘテロ界面におけるバンドギャップ変化が緩くなってしまいキャリア閉じ込め作用が低下するといった問題や、発光に寄与する井戸層の体積が小さくなり発光強度が小さくなるといった問題も生じることとなる。
そこで、本実施形態に係る量子井戸構造の形成方法および半導体発光素子の製造方法においては、ＩｎＧａＮからなる井戸層４４，４６，及び４８を成長させる際、図６（ｂ）に示したように、Ｇａ原料ガス（ＴＭＧ）の供給を開始する前に予めＩｎ原料ガス（ＴＭＩ）およびＮ原料ガス（ＮＨ3）を供給する。これにより、Ｇａ原料ガス（ＴＭＧ）の供給を開始するまでの期間Δｔにおいて、Ｉｎ結晶およびＩｎＮ結晶が障壁層４３，４５，及び４７上に生成される。その後、Ｇａ原料ガス（ＴＭＧ）の供給を開始して井戸層４４，４６，及び４８を引き続き成長させることによって、初期に形成されたＩｎ結晶およびＩｎＮ結晶が井戸層４４，４６，及び４８に取り込まれ、井戸層４４，４６，及び４８の成長初期におけるＩｎ組成の低下を抑えることができる。したがって、井戸層４４，４６，及び４８の層厚方向におけるＩｎ組成のばらつきを抑えることができ、また井戸層４４，４６，及び４８の厚さが例えば３［ｎｍ］といった薄い場合であっても所望のＩｎ組成を実現できる。
図１０は、本実施形態の方法により作製される量子井戸構造における（ａ）井戸層の厚さ方向位置とＩｎ組成との関係、および（ｂ）井戸層の厚さ方向位置とバンド構造との関係をそれぞれ示すグラフである。本実施形態の方法によれば、ＩｎＧａＮ井戸層４４，４６，及び４８の成長初期の段階で、障壁層４３，４５，及び４７上においてＩｎが過剰な状態を作り出すことができ、Ｉｎの取り込み量を改善できる。したがって、図１０（ａ）に示すように層厚方向に均質なＩｎ組成を有する井戸層を形成できるので、井戸層４４，４６，及び４８のバンド構造は図１０（ｂ）のようになり、発光波長の拡がりを抑えて発光スペクトルの半値幅を狭くできる。更に、ヘテロ界面におけるバンドギャップ変化が急峻となるのでキャリア閉じ込め作用を高めることができ、また発光に寄与する井戸層４４，４６，及び４８の体積が大きくなるので発光強度を強くできる。また、井戸層４４，４６，及び４８のバンド構造が平坦であるほうが、量子閉じ込め作用による発光エネルギーの増加が抑えられるので、発光波長を長波化する作用もある。また、ピエゾ電界が層厚方向に均一に生じるので、ピエゾ効果がスクリーニングされないような小電流時の発光では波長が更に長くなると考えられる。
図１１（ａ）は、図７に示した従来の方法により作製される量子井戸構造において、井戸層の目標Ｉｎ組成を例えば１０％とした場合および３０％とした場合のそれぞれにおける、井戸層の厚さ方向位置とＩｎ組成との関係を示したグラフである。なお、この図１１（ａ）において、グラフＧ２１は井戸層の目標Ｉｎ組成を１０％とした場合を示しており、グラフＧ２２は井戸層の目標Ｉｎ組成を３０％とした場合を示している。井戸層の厚さ方向位置に対するＩｎ組成の変化率は互いに同様であるが、目標Ｉｎ組成が低い場合（グラフＧ２１）には膜厚が薄い段階でＩｎ組成が目標値に達することから、或る膜厚（例えば３［ｎｍ］）の井戸層を成長させた場合におけるＩｎ組成の層厚方向のばらつきは、目標Ｉｎ組成が大きい場合（グラフＧ２２）の方が小さい場合（グラフＧ２１）と比較して大きくなる。したがって、目標Ｉｎ組成が大きいほど、本実施形態の方法により得られる効果が顕著であるといえる。例えば、本実施形態のように、井戸層４４，４６，及び４８の成長温度（第２の温度ｔ2）を障壁層４３，４５，及び４７の成長温度（第１の温度ｔ1）より低くして井戸層４４，４６，及び４８のＩｎ組成を高めるような場合、層厚方向におけるＩｎ組成のばらつきを特に効果的に抑えることができるので、例えば４５０［ｎｍ］以上６５０［ｎｍ］以下といった長いＰＬ波長を有する井戸層を好適に形成できる。
また、図１１（ｂ）は、図７に示した従来の方法により作製される量子井戸構造において、障壁層がＩｎＧａＮからなる場合（グラフＧ３１）と、障壁層がＧａＮからなる場合（グラフＧ３２）のそれぞれにおける、井戸層の厚さ方向位置とＩｎ組成との関係を示したグラフである。図１１（ｂ）に示すように、障壁層がＩｎＧａＮからなる場合（グラフＧ３１）には、障壁層がＧａＮからなる場合（グラフＧ３２）より膜厚が薄い段階でＩｎ組成が増加し始める。したがって、障壁層がＩｎＧａＮからなる場合と比較してＧａＮからなる場合のほうが層厚方向におけるＩｎ組成のばらつきは大きくなるが、Ｉｎ組成を過大にすると井戸層と障壁層とのバンドギャップ差が小さくなり、量子井戸構造によるキャリア閉じ込め作用が低下してしまう。これに対し、本実施形態の方法によれば、障壁層がＧａＮからなる場合やＩｎＧａＮからなりＩｎ組成が小さい場合であっても、Ｉｎ組成のばらつきを効果的に抑制できるので、井戸層と障壁層とのバンドギャップ差を大きくしてキャリア閉じ込め作用を効果的に得ることができる。
図１２は、図７に示した従来の方法により作製される量子井戸構造において、ＧａＮ基板のｃ面に対する主面の傾斜角（オフ角）が０°の場合（グラフＧ４１）、１５°または７５°の場合（グラフＧ４２）、３０°または６０°の場合（グラフＧ４３）、及び４５°の場合（グラフＧ４４）のそれぞれにおける、井戸層の厚さ方向位置とＩｎ組成との関係を示したグラフである。また、図１３は、ｃ面に対するオフ角と、ＩｎＧａＮ結晶におけるＩｎ組成比との関係を示すグラフである。図１３に示すように、オフ角が０°の場合（すなわちｃ面を主面とするＧａＮ基板上にＩｎＧａＮ結晶を成長させた場合）と比較して、オフ角が０°より大きい場合にはＩｎ組成比が小さくなっており、オフ角が大きくなるほどＩｎを取り込みにくくなる（Ｉｎ組成比がより小さくなる）傾向があることがわかる。したがって、図１２に示すように、オフ角が４５°に近いほど、膜厚が厚い段階（成長が進んだ段階）になるまでＩｎ組成が増加せず、Ｉｎ組成のばらつきが大きくなる。
本実施形態の方法は、このようにＧａＮ基板のオフ角が大きくＩｎを取り込みにくい場合に顕著な効果を発揮し、Ｉｎ組成のばらつきを効果的に抑制できる。すなわち、本実施形態のように、ｎ型ＧａＮ基板４０の主面はｃ面に対して傾斜していてもよい。井戸層４４，４６，及び４８の発光波長を４５０［ｎｍ］以上６５０［ｎｍ］以下といった緑色から赤色の波長領域とする場合（特に、４５０［ｎｍ］以上５５０［ｎｍ］以下といった緑色の波長領域とする場合）、このようなオフ角を有するｎ型ＧａＮ基板４０が用いられるが、本実施形態の方法によれば、このような場合にＩｎの取り込み量を改善してＩｎ組成のばらつきを効果的に抑えることができる。
また、本実施形態のように、井戸層４４，４６，及び４８のＩｎ組成は１５％以上であってもよい。このようにＩｎ組成が比較的高い井戸層４４，４６，及び４８を成長させる場合、従来は成長初期におけるＩｎの取り込み量が少なく、所望のＩｎ組成を得るために厚く成長させる必要があった。しかしながら、本実施形態の製造方法によれば、Ｉｎ組成が比較的高い井戸層４４，４６，及び４８を成長させる場合であっても、例えば３［ｎｍ］といった薄い層厚でもって所望のＩｎ組成を得ることができる。
また、本実施形態のように、井戸層４４，４６，及び４８を成長させる際には、基板温度が第２の温度ｔ2に達してからＩｎ原料ガス（ＴＭＩ）の供給を開始することが好ましい。これにより、井戸層４４，４６，及び４８の成長初期においてＩｎ結晶およびＩｎＮ結晶を障壁層４３，４５，及び４７上に効果的に生成し、上記した効果を好適に得ることができる。
なお、本実施形態ではＧａ原料ガス（ＴＭＧ）の供給を開始する前に、Ｉｎ原料ガス（ＴＭＩ）とともにＮ原料ガス（ＮＨ3）を供給しているが、ＮＨ3の供給を停止してＴＭＩのみ供給してもよい。この場合、ＴＭＧの供給を開始するまでの期間Δｔにおいて、Ｉｎ結晶が障壁層４３，４５，及び４７上に生成される。このような方法であっても、井戸層４４，４６，及び４８の成長初期におけるＩｎ組成の低下を効果的に抑えることができる。
＜実施例＞
次に、高いＩｎ組成の井戸層を有する緑色発光ダイオード構造を製造する方法の一実施例について説明する。
まず、ｃ面に対しａ軸方向に１８°傾斜した主面を有するＧａＮ基板（図３（ａ）のｎ型ＧａＮ基板４０に相当）を反応炉内に設置し、反応炉内の圧力を２７［ｋＰａ］としてＮＨ3ガスおよびＨ2ガスを導入しつつ、炉内温度１０５０℃で１０分間の熱処理を行う。その後、該反応炉内において基板温度を１１５０℃とし、ＴＭＧおよびＮＨ3を導入するとともに、ｎ型ドーパント源であるモノメチルシラン（ＭＭＳｉ）を導入することにより、ｎ型のＧａＮ層（図３（ｂ）のｎ型ＧａＮ半導体層４１に相当）を２［μｍ］の厚さに成長させる。
続いて、基板温度を８００℃まで下げ、ＴＭＧ、ＴＭＩ、ＮＨ3およびＭＭＳｉを反応炉内に導入してｎ型のＩｎＧａＮ緩衝層（図３（ｂ）のｎ型ＩｎＧａＮ緩衝層４２に相当）を５０［ｎｍ］の厚さに成長させる。この際、ＩｎＧａＮ緩衝層のＩｎ組成は５％とする。
続いて、基板温度を８８０℃（第１の温度ｔ1）まで上げ、ＴＭＧおよびＮＨ3を反応炉内に導入してＩｎＧａＮ緩衝層上にＧａＮ障壁層（図４（ａ）に示した障壁層４３に相当）を１５［ｎｍ］の厚さに成長させる。そして、ＴＭＧの供給を一旦停止し、基板温度を７００℃（第２の温度ｔ2）まで下げ、ＴＭＩ及びＮＨ3（またはＴＭＩのみ）を反応炉内に１０秒間導入する。その後、ＴＭＧの供給も加えてＩｎ0.30ＧａＮ井戸層（図４（ｂ）に示した井戸層４４に相当）を３［ｎｍ］の厚さに成長させる。以降、ＧａＮ障壁層およびＩｎ0.30ＧａＮ井戸層の成長を上記と同様の方法により繰り返すことによって、３周期の多重量子井戸構造からなる活性層（図５（ａ）に示した活性層５０に相当）を成長させる。なお、このときの基板温度および原料ガス流量の遷移は図６の通りである。
続いて、ＴＭＧおよびＴＭＩの供給を停止したのち基板温度を１０００℃まで上昇させ、ＴＭＧ、ＴＭＡおよびＮＨ3を導入するとともに、ｐ型ドーパント源であるビスシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）を導入することにより、ｐ型ＡｌＧａＮ層（図５（ｂ）に示したｐ型ＡｌＧａＮ半導体層５１に相当）を２０［ｎｍ］の厚さに成長させる。そして、ＴＭＡの供給のみ停止し、ｐ型ＧａＮ層（図５（ｂ）のｐ型ＧａＮ半導体層５２に相当）を５０［ｎｍ］の厚さに成長させる。
以上の工程により、高いＩｎ組成の井戸層を有する緑色発光ダイオード構造を備えるエピタキシャルウェハが得られる。最後に、反応炉内の温度を室温まで下げてＧａＮ基板を炉内から取り出したのち、図１の電極１１及び１９に相当する各電極を形成し、ウェハをチップ状に分割することにより、緑色発光ダイオードが得られる。
上記実施例により作製されたエピタキシャルウェハと、図７に示した方法により作製された従来のエピタキシャルウェハとの比較の為、これらのウェハの光励起による発光スペクトル及び電流注入による発光スペクトルについて計測した結果、上記実施例により作製されたウェハの方が、何れの発光スペクトルにおいてもその半値幅が狭く、また光強度も強くなった。また、発光波長は上記実施例により作製されたウェハの方が長かった。発光スペクトルの半値幅が狭いという結果は、井戸層を成長させる際、ＴＭＧの供給開始前に予めＴＭＩを供給するによって、井戸層のＩｎ組成の均一性が、厚さ方向及びウェハ面内の双方において向上したためと考えられる。また、発光強度が強くなったことに関しては、井戸層のＩｎ組成の均一性が向上したことにより、井戸層と障壁層とのヘテロ界面におけるバンド構造が急峻となり、キャリア閉じ込め作用が強化されたためと考えられる。更に、発光波長が長くなったことに関しては、井戸層のＩｎ組成の均一性が向上したことにより、井戸層と障壁層との格子定数差から生じるピエゾ電界が厚さ方向に均一となったためと考えられる。
また、これらのウェハに対しＸ線回折測定を行ったところ、活性層の周期構造によるサテライトピークは、上記実施例により作製されたウェハの方がより急峻であった。このような現象も、井戸層と障壁層とのヘテロ界面におけるバンド構造が急峻となった結果といえる。
本発明による量子井戸構造の形成方法、および半導体発光素子の製造方法は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態においては、Ｉｎおよび他のIII族元素を有するIII族窒化物半導体からなる井戸層の例として、ＩｎＧａＮからなる井戸層を例示した。本発明における井戸層の構成材料はこれに限られず、Ｇａに代えて他のIII族元素を含んでもよく、或いはＧａに加えて他のIII族元素を含んでもよい。また、活性層は、Ｎに加えて他のＶ族元素を更に含んでもよい。
また、上記実施形態においては窒化ガリウム基板としてｃ面に対しオフ角を有するＧａＮ基板を例示したが、ｃ面を主面とするＧａＮ基板を用いる場合においても本発明は上記実施形態と同種の効果を得ることができる。
図１は、実施形態に係る半導体発光素子の製造方法によって製造される半導体発光素子の構成を概略的に示す側断面図である。 図２は、実施形態に係る半導体発光素子の製造方法の主要な工程を示すフローチャートである。 図３は、図２に示した各工程を説明するための図である。 図４は、図２に示した各工程を説明するための図である。 図５は、図２に示した各工程を説明するための図である。 図６（ａ）は、多重量子井戸構造を形成する際の基板温度（炉内温度）の変化を示している。図６（ｂ）は、多重量子井戸構造を形成する際の原料ガス流量の変化を示している。 図７は、従来の量子井戸構造の形成方法における（ａ）基板温度（炉内温度）の変化と、（ｂ）原料ガス流量の変化とを示す図である。 図８（ａ）は、ＩｎＧａＮからなる井戸層の厚さと発光波長との理論上の相関を示すグラフである。図８（ｂ）は、従来の方法により作製した半導体発光素子の波長特性を示すグラフである。 図９は、従来の方法により作製される量子井戸構造における（ａ）井戸層の厚さ方向位置とＩｎ組成との関係、および（ｂ）井戸層の厚さ方向位置とバンド構造との関係をそれぞれ示すグラフである。 図１０は、実施形態の方法により作製される量子井戸構造における（ａ）井戸層の厚さ方向位置とＩｎ組成との関係、および（ｂ）井戸層の厚さ方向位置とバンド構造との関係をそれぞれ示すグラフである。 図１１（ａ）は、従来の方法により作製される量子井戸構造において、井戸層の目標Ｉｎ組成を１０％とした場合（グラフＧ２１）および３０％とした場合（グラフＧ２２）のそれぞれにおける、井戸層の厚さ方向位置とＩｎ組成との関係を示したグラフである。図１１（ｂ）は、従来の方法により作製される量子井戸構造において、障壁層がＩｎＧａＮからなる場合（グラフＧ３１）と、障壁層がＧａＮからなる場合（グラフＧ３２）のそれぞれにおける、井戸層の厚さ方向位置とＩｎ組成との関係を示したグラフである。 図１２は、従来の方法により作製される量子井戸構造において、ＧａＮ基板のｃ面に対する主面の傾斜角（オフ角）が０°の場合（グラフＧ４１）、１５°または７５°の場合（グラフＧ４２）、３０°または６０°の場合（グラフＧ４３）、及び４５°の場合（グラフＧ４４）のそれぞれにおける、井戸層の厚さ方向位置とＩｎ組成との関係を示したグラフである。 図１３は、ｃ面に対するオフ角と、ＩｎＧａＮ結晶におけるＩｎ組成比との関係を示すグラフである。
符号の説明
１…半導体発光素子、３，４１…ｎ型ＧａＮ半導体層、５，５０…活性層、５ａ，４４，４６，４８…井戸層、５ｂ，４３，４５，４７，４９…障壁層、７，５１…ｐ型ＡｌＧａＮ半導体層、９，５２…ｐ型ＧａＮ半導体層、１１，１９…電極、１５，４０…ｎ型ＧａＮ基板、１５ａ，４０ａ…主面、２１，４２…ｎ型ＩｎＧａＮ緩衝層。

Claims (12)

  1. 窒化ガリウム基板の（０００１）面に対して傾斜した主面上に障壁層および井戸層を交互に成長させることにより量子井戸構造を形成する工程を備え、
    前記工程において、インジウムおよび他のIII族元素を有するIII族窒化物半導体を成長させることにより前記井戸層を形成し、
    前記障壁層の成長温度を第１の温度とし、
    前記井戸層の成長温度を前記第１の温度より低い第２の温度とし、
    前記井戸層を成長させる際に、前記他のIII族元素の原料ガスの供給を開始する前に予めインジウムの原料ガスを供給し、その後インジウムの原料ガスの供給を停止することなく、前記他のIII族元素の原料ガスの供給を開始することを特徴とする、量子井戸構造の形成方法。
  2. 前記他のIII族元素の原料ガスの供給を開始する前に、インジウムの前記原料ガスとともに窒素の原料ガスを供給することを特徴とする、請求項１に記載の量子井戸構造の形成方法。
  3. 前記井戸層を成長させる際に、基板温度が前記第２の温度に達してからインジウムの前記原料ガスの供給を開始することを特徴とする、請求項１又は２のいずれか一項に記載の量子井戸構造の形成方法。
  4. 前記他のIII族元素がガリウムであることを特徴とする、請求項１〜３のいずれか一項に記載の量子井戸構造の形成方法。
  5. インジウムの前記原料ガスがトリメチルインジウムであり、ガリウムの前記原料ガスがトリメチルガリウムであることを特徴とする、請求項４に記載の量子井戸構造の形成方法。
  6. 前記井戸層のＩｎ組成が１５％以上であることを特徴とする、請求項１〜５のいずれか一項に記載の量子井戸構造の形成方法。
  7. 発光波長が４５０［ｎｍ］以上６５０［ｎｍ］以下である半導体発光素子の製造方法であって、
    窒化ガリウム基板の（０００１）面に対して傾斜した主面上に障壁層および井戸層を交互に成長させることにより量子井戸活性層を形成する工程を備え、
    前記工程において、インジウムおよび他のIII族元素を有するIII族窒化物半導体を成長させることにより前記井戸層を形成し、
    前記障壁層の成長温度を第１の温度とし、
    前記井戸層の成長温度を前記第１の温度より低い第２の温度とし、
    前記井戸層を成長させる際に、前記他のIII族元素の原料ガスの供給を開始する前に予めインジウムの原料ガスを供給し、その後インジウムの原料ガスの供給を停止することなく、前記他のIII族元素の原料ガスの供給を開始することを特徴とする、半導体発光素子の製造方法。
  8. 前記他のIII族元素の原料ガスの供給を開始する前に、インジウムの前記原料ガスとともに窒素の原料ガスを供給することを特徴とする、請求項７に記載の半導体発光素子の製造方法。
  9. 前記井戸層を成長させる際に、基板温度が前記第２の温度に達してからインジウムの前記原料ガスの供給を開始することを特徴とする、請求項７又は８のいずれか一項に記載の半導体発光素子の製造方法。
  10. 前記他のIII族元素がガリウムであることを特徴とする、請求項７〜９のいずれか一項に記載の半導体発光素子の製造方法。
  11. インジウムの前記原料ガスがトリメチルインジウムであり、ガリウムの前記原料ガスがトリメチルガリウムであることを特徴とする、請求項１０に記載の半導体発光素子の製造方法。
  12. 前記井戸層のＩｎ組成が１５％以上であることを特徴とする、請求項７〜１１のいずれか一項に記載の半導体発光素子の製造方法。
JP2008101781A 2008-04-09 2008-04-09 量子井戸構造の形成方法および半導体発光素子の製造方法 Expired - Fee Related JP4539752B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008101781A JP4539752B2 (ja) 2008-04-09 2008-04-09 量子井戸構造の形成方法および半導体発光素子の製造方法
TW098111047A TW200945452A (en) 2008-04-09 2009-04-02 Method for forming quantum well structure and method for manufacturing semiconductor light emitting element
US12/417,857 US8173458B2 (en) 2008-04-09 2009-04-03 Method for forming quantum well structure and method for manufacturing semiconductor light emitting element
DE602009000219T DE602009000219D1 (de) 2008-04-09 2009-04-06 Verfahren zur Bildung einer Quantentopfstruktur und Verfahren zur Herstellung eines lichtemittierenden Halbleiterelements
EP09005065A EP2124266B1 (en) 2008-04-09 2009-04-06 Method for forming quantum well structure and method for manufacturing semiconductor light emitting element
AT09005065T ATE482475T1 (de) 2008-04-09 2009-04-06 Verfahren zur bildung einer quantentopfstruktur und verfahren zur herstellung eines lichtemittierenden halbleiterelements
CN200910134808.8A CN101556917B (zh) 2008-04-09 2009-04-09 形成量子阱结构的方法和制造半导体发光元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008101781A JP4539752B2 (ja) 2008-04-09 2008-04-09 量子井戸構造の形成方法および半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009253164A JP2009253164A (ja) 2009-10-29
JP4539752B2 true JP4539752B2 (ja) 2010-09-08

Family

ID=40911598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101781A Expired - Fee Related JP4539752B2 (ja) 2008-04-09 2008-04-09 量子井戸構造の形成方法および半導体発光素子の製造方法

Country Status (7)

Country Link
US (1) US8173458B2 (ja)
EP (1) EP2124266B1 (ja)
JP (1) JP4539752B2 (ja)
CN (1) CN101556917B (ja)
AT (1) ATE482475T1 (ja)
DE (1) DE602009000219D1 (ja)
TW (1) TW200945452A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442455B (zh) * 2010-03-29 2014-06-21 Soitec Silicon On Insulator Iii-v族半導體結構及其形成方法
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
EP2667421A1 (en) 2011-01-21 2013-11-27 Panasonic Corporation Gallium nitride compound semiconductor light emitting element and light source provided with said light emitting element
CN102208500A (zh) * 2011-05-20 2011-10-05 武汉迪源光电科技有限公司 一种led外延生长方法和led外延结构
US20130023079A1 (en) * 2011-07-20 2013-01-24 Sang Won Kang Fabrication of light emitting diodes (leds) using a degas process
WO2013046564A1 (ja) 2011-09-29 2013-04-04 パナソニック株式会社 窒化物半導体発光素子およびｌｅｄシステム
JP5883331B2 (ja) 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
WO2013132812A1 (ja) 2012-03-05 2013-09-12 パナソニック株式会社 窒化物半導体発光素子、光源及びその製造方法
FR3001334B1 (fr) * 2013-01-24 2016-05-06 Centre Nat De La Rech Scient (Cnrs) Procede de fabrication de diodes blanches monolithiques
TWI714891B (zh) * 2014-09-03 2021-01-01 晶元光電股份有限公司 發光元件及其製造方法
TWI612686B (zh) 2014-09-03 2018-01-21 晶元光電股份有限公司 發光元件及其製造方法
TWI641160B (zh) * 2014-09-03 2018-11-11 晶元光電股份有限公司 發光元件及其製造方法
KR102238195B1 (ko) * 2014-11-07 2021-04-07 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템
CN106972083B (zh) * 2017-02-17 2019-02-12 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法
CN107634128A (zh) * 2017-09-14 2018-01-26 厦门三安光电有限公司 氮化物半导体元件
JP7095498B2 (ja) * 2018-08-31 2022-07-05 住友電気工業株式会社 垂直共振型面発光レーザ、垂直共振型面発光レーザを作製する方法
CZ2018563A3 (cs) * 2018-10-22 2019-10-30 Fyzikální Ústav Av Čr, V. V. I. Způsob výroby epitaxní struktury s InGaN kvantovými jamami
CN113394313B (zh) * 2020-03-13 2022-12-27 华为技术有限公司 一种led芯片及其制作方法、显示模组、终端
CN113036600B (zh) * 2021-03-04 2022-08-02 东莞理工学院 一种氮化镓基绿光激光器及其制备方法
CN113270525A (zh) * 2021-04-30 2021-08-17 广东德力光电有限公司 一种绿光外延结构的制备方法
CN114481088B (zh) * 2022-04-18 2022-07-01 苏州长光华芯光电技术股份有限公司 一种超晶格有源层及半导体发光结构的制作方法
CN116344693B (zh) * 2023-05-31 2023-09-08 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168241A (ja) * 1997-12-04 1999-06-22 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2001028458A (ja) * 1998-09-21 2001-01-30 Nichia Chem Ind Ltd 発光素子
JP2002344089A (ja) * 2001-05-14 2002-11-29 Sharp Corp 窒化物系半導体発光素子およびその製造方法
JP2003273470A (ja) * 2002-01-10 2003-09-26 Sharp Corp Ｉｉｉ族窒化物半導体レーザ素子
JP2007515791A (ja) * 2004-08-13 2007-06-14 ソウル ナショナル ユニヴァーシティー インダストリー ファンデーション 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542526B1 (en) * 1996-10-30 2003-04-01 Hitachi, Ltd. Optical information processor and semiconductor light emitting device suitable for the same
US6614059B1 (en) * 1999-01-07 2003-09-02 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device with quantum well
JP4505915B2 (ja) 2000-01-13 2010-07-21 東京エレクトロン株式会社 成膜方法
US6734530B2 (en) * 2001-06-06 2004-05-11 Matsushita Electric Industries Co., Ltd. GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
TW544956B (en) * 2001-06-13 2003-08-01 Matsushita Electric Ind Co Ltd Nitride semiconductor, production method therefor and nitride semiconductor element
US6645885B2 (en) * 2001-09-27 2003-11-11 The National University Of Singapore Forming indium nitride (InN) and indium gallium nitride (InGaN) quantum dots grown by metal-organic-vapor-phase-epitaxy (MOCVD)
GB2407701A (en) * 2003-10-28 2005-05-04 Sharp Kk Manufacture of a semiconductor light-emitting device
DE112005000296B4 (de) * 2004-02-24 2015-10-15 Toyoda Gosei Co., Ltd. Galliumnitrid-Verbindungshalbleiter-Mehrschichtstruktur, Lampe damit und Herstellungsverfahren dafür
JP2005268581A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
EP1583190B1 (en) * 2004-04-02 2008-12-24 Nichia Corporation Nitride semiconductor laser device
US7339255B2 (en) * 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
CN100511737C (zh) * 2004-09-28 2009-07-08 住友化学株式会社 Ⅲ-ⅴ族化合物半导体及其制备方法
EP1869717B1 (en) 2005-04-07 2017-01-04 Toyoda Gosei Co., Ltd. Production method of group iii nitride semioconductor element
JP2006332258A (ja) * 2005-05-25 2006-12-07 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2007087973A (ja) * 2005-09-16 2007-04-05 Rohm Co Ltd 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子
US7691658B2 (en) * 2006-01-20 2010-04-06 The Regents Of The University Of California Method for improved growth of semipolar (Al,In,Ga,B)N
JP5025168B2 (ja) * 2006-06-08 2012-09-12 昭和電工株式会社 Ｉｉｉ族窒化物半導体積層構造体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168241A (ja) * 1997-12-04 1999-06-22 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2001028458A (ja) * 1998-09-21 2001-01-30 Nichia Chem Ind Ltd 発光素子
JP2002344089A (ja) * 2001-05-14 2002-11-29 Sharp Corp 窒化物系半導体発光素子およびその製造方法
JP2003273470A (ja) * 2002-01-10 2003-09-26 Sharp Corp Ｉｉｉ族窒化物半導体レーザ素子
JP2007515791A (ja) * 2004-08-13 2007-06-14 ソウル ナショナル ユニヴァーシティー インダストリー ファンデーション 窒化物半導体層を成長させる方法及びこれを利用する窒化物半導体発光素子

Also Published As

Publication number Publication date
ATE482475T1 (de) 2010-10-15
JP2009253164A (ja) 2009-10-29
DE602009000219D1 (de) 2010-11-04
US8173458B2 (en) 2012-05-08
CN101556917A (zh) 2009-10-14
TW200945452A (en) 2009-11-01
CN101556917B (zh) 2013-01-09
EP2124266B1 (en) 2010-09-22
EP2124266A1 (en) 2009-11-25
US20090258452A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP4539752B2 (ja) 量子井戸構造の形成方法および半導体発光素子の製造方法
JP5048236B2 (ja) 半導体発光素子、および半導体発光素子を作製する方法
JP5108532B2 (ja) 窒化物半導体発光装置
JP4888857B2 (ja) Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子
JP4999866B2 (ja) 窒化ガリウム系半導体ヘテロ構造体の成長方法
TWI381547B (zh) 三族氮化合物半導體發光二極體及其製造方法
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
WO2011125449A1 (ja) 窒素化合物半導体発光素子およびその製造方法
WO2015146069A1 (ja) 発光ダイオード素子
JP2008288397A (ja) 半導体発光装置
JP2008103665A (ja) 窒化物半導体デバイス及びその製造方法
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
JP2008028121A (ja) 半導体発光素子の製造方法
JP3626423B2 (ja) フォトニックデバイスの製造方法
JP2006100518A (ja) 基板表面処理方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法。
JP2009231609A (ja) 半導体発光素子の製造方法
JP2008214132A (ja) Ｉｉｉ族窒化物半導体薄膜、ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体薄膜の製造方法
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
JP2008227103A (ja) ＧａＮ系半導体発光素子
JP2011223043A (ja) 半導体発光素子、および半導体発光素子を作製する方法
KR20090107928A (ko) 양자 우물 구조의 형성 방법 및 반도체 발광 소자의 제조 방법
KR102114619B1 (ko) 무분극 질화물계 발광 소자의 제조 방법
JP4369970B2 (ja) 化合物半導体発光素子の製造方法および化合物半導体発光素子
JP2007201152A5 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees