WO2013046564A1 - 窒化物半導体発光素子およびｌｅｄシステム - Google Patents

窒化物半導体発光素子およびｌｅｄシステム Download PDF

Info

Publication number
WO2013046564A1
WO2013046564A1 PCT/JP2012/005775 JP2012005775W WO2013046564A1 WO 2013046564 A1 WO2013046564 A1 WO 2013046564A1 JP 2012005775 W JP2012005775 W JP 2012005775W WO 2013046564 A1 WO2013046564 A1 WO 2013046564A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
nitride semiconductor
semiconductor light
layer
wavelength
Prior art date
Application number
PCT/JP2012/005775
Other languages
English (en)
French (fr)
Inventor
井上　彰
吉田　俊治
横川　俊哉
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2012551819A priority Critical patent/JP5296264B1/ja
Priority to CN2012800105303A priority patent/CN103384922A/zh
Publication of WO2013046564A1 publication Critical patent/WO2013046564A1/ja
Priority to US13/974,211 priority patent/US9318659B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H01L33/0058—Processes for devices with an active region comprising only group IV elements comprising amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

　本開示の窒化物半導体発光素子は、発光層を有する窒化物半導体発光素子であって、発光層は、主面がｍ面であるＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を含み、ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの深さ方向プロファイル（ｄｅｐｔｈ ｐｒｏｆｉｌｅ）は複数のピークを有しており、複数のピークのそれぞれにおけるＩｎ組成比ｘの値は異なっている。

Description

窒化物半導体発光素子およびＬＥＤシステム
　本願は、窒化物半導体発光素子、および複数の窒化物半導体発光素子を備えるＬＥＤシステムに関する。
　Ｖ族元素として窒素（Ｎ）を含む窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体の研究が盛んに行われており、窒化ガリウム系化合物半導体を用いた青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、および青色半導体レーザも実用化されている。
　窒化物半導体には、ガリウム（Ｇａ）の一部または全部を、アルミニウム（Ａｌ）およびインジウム（Ｉｎ）の少なくとも一方で置換した化合物半導体が含まれる。このような窒化物半導体は、組成式ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表される。以下、窒化ガリウム系化合物半導体を窒化物半導体と呼ぶ。
　ＧａをＡｌやＩｎで置換することによって、バンドギャップをＧａＮのバンドギャップよりも大きくすることも小さくすることも可能である。これにより、青色や緑色などの短波長の光のみならず、オレンジ色や赤色の光を発光させることも可能となる。このような特徴から、窒化物半導体発光素子は、画像表示装置や照明装置へ応用することも期待されている。
　窒化物半導体はウルツ鉱型結晶構造を有している。図１（ａ）、（ｂ）、（ｃ）は、ウルツ鉱型結晶構造の面を４指数表記（六方晶指数）で示している。４指数表記では、ａ１、ａ２、ａ３およびｃで示される基本ベクトルを用いて結晶面や方位が表される。基本ベクトルｃは、［０００１］方向に延びており、この方向の軸は「ｃ軸」と呼ばれる。ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」または「（０００１）面」と呼ばれている。図１（ａ）には、ｃ面の他、ａ面、ｍ面が図示されている。また、図１（ｂ）には、ｒ面が図示され、図１（ｃ）には、（１１―２２）面が図示されている。
　図２（ａ）は、窒化物半導体の結晶構造を棒球モデルで示している。図２（ｂ）は、ｍ面表面付近の原子配列を、ａ軸方向から観察したものである。ｍ面は、図２（ｂ）の紙面に垂直である。図２（ｃ）は、＋ｃ面表面の原子配列を、ｍ軸方向から観察したものである。ｃ面は、図２（ｃ）の紙面に垂直である。図２（ｂ）からわかるように、ｍ面に平行な平面上にＮ原子およびＧａ原子が位置している。これに対して、ｃ面では、図２（ｃ）からわかるように、Ｇａ原子のみが配置される層と、Ｎ原子のみが配置される層とが形成される。
　従来、窒化物半導体を用いて半導体素子を作製する場合、窒化物半導体結晶を成長させる基板として、ｃ面基板すなわち（０００１）面を主面に有する基板が使用される。この場合、Ｇａ原子およびＮ原子の配置に起因して、窒化物半導体にはｃ軸方向に自発的な分極（Ｅｌｅｃｔｒｉｃａｌ　Ｐｏｌａｒｉｚａｔｉｏｎ）が形成される。このため、「ｃ面」は「極性面」とも呼ばれている。分極の結果、窒化物半導体発光素子の発光層におけるＩｎＧａＮの量子井戸には、ｃ軸方向に沿ってピエゾ電界が発生する。この電界により、発光層内における電子およびホールの分布に位置ずれが生じるため、キャリアの量子閉じ込めシュタルク効果により、発光層の内部量子効率が低下することが問題であった。発光層の内部量子効率が低下することを抑制するため、（０００１）面に形成される発光層の厚さは、３ｎｍ以下に設計されている。
　さらに近年、非極性面と呼ばれるｍ面やａ面、あるいは半極性面と呼ばれる－ｒ面や（１１－２２）面を表面に有する基板を使用して、発光素子を製造することが検討されている。図１に示すように、ウルツ鉱型結晶構造におけるｍ面はｃ軸に平行であり、ｃ面と直交する６つの等価な面である。例えば、図１において［１－１００］方向に垂直な（１－１００）面がｍ面に該当する。（１－１００）面と等価な他のｍ面には、（－１０１０）面、（１０－１０）面、（－１１００）面、（０１－１０）面、（０－１１０）面がある。ここで、ミラー指数を表すカッコ内の数字の左に付された「－」は、「バー」を意味する。
　ｍ面においては、図２（ｂ）に示されるように、Ｇａ原子およびＮ原子は同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。そのため、ｍ面上に形成した半導体積層構造を用いて発光素子を作製すれば、発光層にピエゾ電界が発生せず、キャリアの量子閉じ込めシュタルク効果による内部量子効率の低下という課題を解決することができる。このことは、ｍ面以外の非極性面であるａ面でも同様であり、また、半極性面と呼ばれる－ｒ面や（１１－２２）面でも類似の効果を得ることが可能である。
特開２００９－２５３１６４号公報
　半導体のバンドギャップは、温度が上昇すると小さくなる（Ｖａｒｓｈｎｉ　Ｅｆｆｅｃｔ）ことが知られている。窒化物半導体発光素子の温度が上昇すると、窒化物半導体発光素子内の発光層のバンドギャップが小さくなるため、発光層において生じる光の波長が長くなる。
　本開示の実施形態によれば、温度が変化した場合の波長の変化が抑制されたｍ面窒化物半導体発光素子、および、温度が上昇した場合に光が短波長化するｍ面窒化物半導体発光素子を提供することができる。
　本開示の他の実施形態によれば、ｍ面窒化物半導体発光素子を有するシステムにおいて、温度が変化した場合の波長の変化を抑制することができる。
　本開示の窒化物半導体発光素子は、発光層を有する窒化物半導体発光素子であって、前記発光層は、主面がｍ面であるＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を含み、前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの深さ方向プロファイル（ｄｅｐｔｈ　ｐｒｏｆｉｌｅ）は複数のピークを有しており、前記複数のピークのそれぞれにおける前記Ｉｎ組成比ｘの値は異なっている。
　本開示のＬＥＤシステムは、第１の発光層を有する１または複数の第１の窒化物半導体発光素子と第２の発光層を有する１または複数の第２の窒化物半導体発光素子とを備えたＬＥＤシステムであって、前記第１の発光層は、主面がｍ面であるＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を含み、前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの深さ方向プロファイル（ｄｅｐｔｈ　ｐｒｏｆｉｌｅ）は複数のピークを有しており、前記複数のピークのそれぞれにおける前記Ｉｎ組成比ｘの値は異なっており、所定の温度範囲において、前記第１の発光層において発生する光の波長の温度係数は負となり、前記第２の発光層において発生する光の波長の温度係数は正となる。
　本開示の実施形態によると、波長の温度係数が０に近い、または負である窒化物半導体発光素子を実現することができる。また、本開示の他の実施形態によると、温度が変化しても波長の変化の少ないシステムを実現することができる。
（ａ）から（ｃ）は、ウルツ鉱型結晶構造を示す図 （ａ）から（ｃ）は、窒化物半導体の結晶構造を棒球モデルで示した図 （ａ）、（ｂ）は、井戸層の深さ方向のＩｎ組成比、およびエネルギーを示す図 （ａ）から（ｃ）は、温度が変化しても発光波長が維持されるメカニズムを示す図 （ａ）、（ｂ）は、実施形態１の窒化物半導体発光素子（フリップチップ）の構造を示す図 （ａ）、（ｂ）は、実施形態１の窒化物半導体発光素子（ワイヤボンディング）の構造を示す図 実施形態２のＬＥＤシステムを示す図 （ａ）、（ｂ）は、実施形態４におけるＬＥＤシステムを示す図 （ａ）、（ｂ）は、実施形態５におけるＬＥＤシステムを示す図 実施例１におけるＩｎＧａＮ井戸層のフォトルミネッセンス測定の温度特性を示す図 実施例１におけるＭ面ＧａＮ基板上に作製した厚さ９ｎｍのＩｎＧａＮ井戸層のＩｎ組成比の測定結果を示す図 実施例２におけるＬＥＤの電流密度と発光波長の温度係数を示す図 実施例２におけるＬＥＤのＩｎＧａＮ井戸幅と発光波長の温度係数が０または負となる電流密度の関係を示す図
　窒化物半導体であるＧａＮのバンドギャップの温度依存性は、（式１）で近似される。
Figure JPOXMLDOC01-appb-M000001
ここでＴ［Ｋ］はＧａＮの温度（絶対温度）である。また、発光波長は（式２）で与えられる。
Figure JPOXMLDOC01-appb-M000002
　温度が２１３Ｋ（－６０℃）から４７３Ｋ（２００℃）程度の範囲では、ＧａＮの温度（横軸）と発光波長（縦軸）はほぼ線形の関係にあり、温度が１Ｋ上昇するごとに、発光波長が０．０５ｎｍ程度長くなる。波長の温度特性の傾きを「波長の温度係数」と称するとすると、波長の温度係数は、ＧａＮでは＋０．０５［ｎｍ／Ｋ］程度である。波長の温度係数は材料に依存しており、２９８Ｋ（２５℃）における発光波長が４５０ｎｍ程度のＩｎＧａＮでは、波長の温度係数は＋０．０６［ｎｍ／Ｋ］程度である。
　一般的に、温度が上昇することによって窒化物半導体を構成する結晶の原子間距離が長くなるため、バンドギャップが小さくなり、発光波長は長くなる。従来の窒化物半導体では、温度係数は常に正であった。
　ＬＥＤを屋内でプロジェクター光源やＬＣＤのバックライト等に使用する場合には、例えば、２４３Ｋ（－３０℃）から３５３Ｋ（８０℃）の環境温度において、温度変化に伴う波長変化量は２ｎｍ以下にすることが求められる。また、ＬＥＤを屋外で街路灯や自動車のヘッドランプ等に使用する場合には、例えば、２３３Ｋ（－４０℃）から３９３Ｋ（１２０℃）の環境温度において、温度変化に伴う波長変化量は５ｎｍ以下にすることが求められる。さらに、大電流、大発光量の場合などは、その環境温度として、２３３Ｋ（－４０℃）程度から４５３Ｋ（１８０℃）程度が要求される。ＬＥＤをこの温度範囲で使用すると、低温時と高温時で発光波長が１０ｎｍ以上も異なってしまう。
　本発明者らは、波長の温度係数および温度変化に伴う波長変化を制御するため、発光層であるＩｎＧａＮ井戸層の構成について注目した。ＬＥＤの動作範囲を２３３Ｋ（－４０℃）程度から４５３Ｋ（１８０℃）程度とした場合、（式１）から、バンドギャップは１００ｍｅＶ程度低下する。従来のＩｎＧａＮ井戸層では、伝導帯の底と価電子帯の上で決まるエネルギー差が最も小さくなる状態、すなわちバンドギャップに対応する電子－正孔ペアが優先的に光を発するため、温度の上昇に伴い、発光波長は長くなる。
　そこで、本発明者らは、熱によって電子・正孔を高いエネルギー状態に励起し、高いエネルギー状態のまま発光させることで、温度係数を小さくするＩｎＧａＮ井戸構造および温度係数が負のＩｎＧａＮ井戸構造を発明した。
　具体的には、ＬＥＤを４５３Ｋ（１８０℃）に加熱した場合、その熱励起による活性化エネルギーは４０ｍｅＶ程度に達する。この活性化エネルギーを電子および正孔に独立に与えることで電子－正孔ペアとして８０ｍｅＶ程度、エネルギー状態を高めたまま発光させる。窒化物半導体のバンドギャップは４５３Ｋ（１８０℃）において１００ｍｅＶ程度低下するため、熱励起による電子・正孔の活性化が発光波長の変化を補償することになる。
　従来のＩｎＧａＮ発光層では、発光層の電子－正孔ペアはバンドギャップが最も小さな箇所で優先的に光るため、熱によって電子・正孔を高いエネルギー状態に励起したとしても、バンドギャップで決まる発光波長でしか素子は発光しない。例えば、特許文献１には、主面が（０００１）面に対して傾斜した面では膜厚方向のＩｎ組成比のばらつきが発生することが記載されている。しかしながら、ＩｎＧａＮ井戸層の膜厚は６ｎｍと薄く、さらに、波長の温度係数との関係が不明瞭であった。そこで、本発明者らはＩｎＧａＮ井戸層の構造に関して鋭意、検討を行い、ＩｎＧａＮ井戸層の厚さ方向にＩｎ組成比が波型に変動する新しい構造を実現した。
　本開示の窒化物半導体発光素子は、発光層を有する窒化物半導体発光素子であって、前記発光層は、主面がｍ面であるＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を含み、前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの深さ方向プロファイル（ｄｅｐｔｈ　ｐｒｏｆｉｌｅ）は複数のピークを有しており、前記複数のピークのそれぞれにおける前記Ｉｎ組成比ｘの値は異なっている。
　ある実施形態において、前記発光層において発生する光の波長の温度係数は、２４３Ｋから３５３Ｋの間の何れかの温度において０となり、２４３Ｋにおける波長または３５３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差が２ｎｍ以下である。
　ある実施形態において、前記発光層において発生する光の波長の温度係数は２３３Ｋから３９３Ｋの間の何れかの温度において０となり、２３３Ｋにおける波長または３９３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差が５ｎｍ以下である。
　ある実施形態において、前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの平均値は、０．０８以上０．４０以下である。
　ある実施形態において、前記複数のピークのうち隣り合う２つのピークの間の領域のＩｎ組成比ｘの最小値と、前記隣り合う２つのピークのうちＩｎ組成比ｘの値が大きい方の値とのＩｎ組成比ｘの差は０．００５以上０．０４以下である。
　ある実施形態において、前記発光層の主面側および裏面側のそれぞれに設けられたｐ型層およびｎ型層をさらに備え、前記複数のピークは３つ以上あり、前記３つ以上のピークのＩｎ組成比ｘの値は、前記ｐ型層から前記ｎ型層の方向に向かって小さくなっている、または大きくなっている。
　ある実施形態において、前記発光層の主面側および裏面側のそれぞれに設けられたｐ型層およびｎ型層をさらに備え、前記複数のピークは４つ以上あり、前記４つ以上のピークのＩｎ組成比Ｘの値は、前記ｐ型層から前記ｎ型層の方向に向かってＶ字型または逆Ｖ字型になっている。
　ある実施形態において、前記ＩｎxＧａ1-xＮ井戸層の厚さは７ｎｍ以上である。
　ある実施形態において、前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記窒化物半導体発光素子の動作電流値をＩ、前記窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌ、前記動作電流値Ｉを前記面積Ｓ＿ｗｅｌｌで割った値を電流密度Ｊ［Ａ／ｃｍ2］とした場合、Ｗは７ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される。
Figure JPOXMLDOC01-appb-M000003
　ある実施形態において、前記発光層において発生する光の波長の温度係数の絶対値は０．０３以下である。
　ある実施形態において、前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記窒化物半導体発光素子の動作電流値をＩ、前記窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌ、前記動作電流値Ｉを前記面積Ｓ＿ｗｅｌｌで割った値を電流密度Ｊ［Ａ／ｃｍ2］とした場合、Ｗは７ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される。
Figure JPOXMLDOC01-appb-M000004
　ある実施形態において、前記発光層において発生する光の波長の温度係数は負の値である。
　本開示のＬＥＤシステムは、上記いずれかの窒化物半導体発光素子を複数備え、前記複数の窒化物半導体発光素子は並列に接続され、前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、並列接続された前記複数の窒化物半導体発光素子の全体の動作電流値をＩ＿ｔｏｔａｌ、前記複数の窒化物半導体発光素子のそれぞれを上面視した場合の前記ＩｎxＧａ1-xＮ井戸層の面積の総和をＳ＿ｗｅｌｌ＿ｔｏｔａｌ、前記Ｉ＿ｔｏｔａｌを前記Ｓ＿ｗｅｌｌ＿ｔｏｔａｌで割った値を電流密度Ｊ＿ｔｏｔａｌ［Ａ／ｃｍ2］とした場合、前記複数の窒化物半導体発光素子における前記ＩｎxＧａ1-xＮ井戸層の厚さＷは等しく、かつ、Ｗは７ｎｍ以上であり、以下の関係式を満足する状態で動作される。
Figure JPOXMLDOC01-appb-M000005
　本開示の他のＬＥＤシステムは、上記いずれかの窒化物半導体発光素子をＮ個（Ｎは２以上の整数）備え、前記Ｎ個の窒化物半導体発光素子は並列に接続され、前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記Ｎ個の窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積Ｓ＿ｗｅｌｌ、並列接続された前記Ｎ個の窒化物半導体発光素子の全体の動作電流値Ｉ＿ｔｏｔａｌとした場合、前記Ｎ個の窒化物半導体発光素子の前記厚さＷおよび前記面積Ｓ＿ｗｅｌｌは等しく、かつ、Ｗは７ｎｍ以上であり、以下の関係式を満足する状態で動作される。
Figure JPOXMLDOC01-appb-M000006
　本開示の他のＬＥＤシステムは、上記いずれかの１または複数の窒化物半導体発光素子を備え、前記発光層において発生する光の波長の温度係数は２４３Ｋから３５３Ｋの間の何れかの温度において０となり、２４３Ｋにおける波長または３５３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差が２ｎｍ以下となる電流を前記１または複数の窒化物半導体発光素子に供給する電流供給部を有する。
　本開示の他のＬＥＤシステムは、上記いずれかの１または複数の窒化物半導体発光素子を備え、前記発光層において発生する光の波長の温度係数は２３３Ｋから３９３Ｋの間の何れかの温度において０となり、２３３Ｋにおける波長または３９３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差が５ｎｍ以下となる電流を前記１または複数の窒化物半導体発光素子に供給する電流供給部を有する。
　本開示の他のＬＥＤシステムは、第１の発光層を有する１または複数の第１の窒化物半導体発光素子と第２の発光層を有する１または複数の第２の窒化物半導体発光素子とを備えたＬＥＤシステムであって、前記第１の発光層は、主面がｍ面であるＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を含み、前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの深さ方向プロファイル（ｄｅｐｔｈ　ｐｒｏｆｉｌｅ）は複数のピークを有しており、前記複数のピークのそれぞれにおける前記Ｉｎ組成比ｘの値は異なっており、所定の温度範囲において、前記第１の発光層において発生する光の波長の温度係数は負となり、前記第２の発光層において発生する光の波長の温度係数は正となる。
　ある実施形態において、前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記第１の窒化物半導体発光素子の動作電流値をＩ、前記第１の窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌ、前記動作電流値Ｉを前記面積Ｓ＿ｗｅｌｌで割った値を電流密度Ｊ［Ａ／ｃｍ2］とした場合、Ｗは７ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される。
Figure JPOXMLDOC01-appb-M000007
       
　ある実施形態において、前記１または複数の第１の窒化物半導体発光素子からの光と前記１または複数の第２の窒化物半導体発光素子からの光とを合成した合成光の前記所定の温度範囲における中心波長の最大値と最小値との差は５ｎｍ以内である。
　ある実施形態において、前記１または複数の第１の窒化物半導体発光素子からの光の全光量と前記１または複数の第２の窒化物半導体発光素子からの光の全光量とがほぼ等しい。
　ある実施形態において、前記ＬＥＤシステムは、前記第１の窒化物半導体発光素子を複数有し、前記複数の第１の窒化物半導体発光素子は直列接続されており、前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記直列接続された複数の第１の窒化物半導体発光素子に流す電流の電流値をＩ＿ｔｏｔａｌ、前記第１の窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌとした場合、Ｗは８ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される。
Figure JPOXMLDOC01-appb-M000008
　ある実施形態において、前記ＬＥＤシステムは、前記第１の窒化物半導体発光素子を複数有し、前記複数の第１の窒化物半導体発光素子は並列接続されており、前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記並列接続された複数の第１の窒化物半導体発光素子に流す電流の電流値をＩ＿ｔｏｔａｌ、前記第１の窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌとした場合、Ｗは８ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される。
Figure JPOXMLDOC01-appb-M000009
　ある実施形態において、前記１または複数の第１の窒化物半導体発光素子からの光と前記１または複数の第２の窒化物半導体発光素子からの光とを合成した合成光の２４３Ｋから３５３Ｋの温度範囲における中心波長の最大値と最小値との差は２ｎｍ以下である。
　ある実施形態において、前記１または複数の第１の窒化物半導体発光素子からの光と前記１または複数の第２の窒化物半導体発光素子からの光とを合成した合成光の２３３Ｋから３９３Ｋの温度範囲における中心波長の最大値と最小値との差は５ｎｍ以下である。
　ある実施形態において、前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの平均値は、０．０８以上０．４０以下である。
　ある実施形態において、前記複数のピークのうち隣り合う２つのピークの間の領域のＩｎ組成比ｘの最小値と、前記隣り合う２つのピークのうちＩｎ組成比ｘの値が大きい方の値とのＩｎ組成比ｘの差は０．００５以上０．０４以下である。
　ある実施形態において、前記第１の窒化物半導体発光素子は、前記第１の発光層の主面側および裏面側のそれぞれに設けられたｐ型層およびｎ型層をさらに備え、前記複数のピークは３つ以上あり、前記３つ以上のピークのＩｎ組成比ｘの値は、前記ｐ型層から前記ｎ型層の方向に向かって小さくなっている、または大きくなっている。
　ある実施形態において、前記第１の窒化物半導体発光素子は、前記第１の発光層の主面側および裏面側のそれぞれに設けられたｐ型層およびｎ型層をさらに備え、前記複数のピークは４つ以上あり、前記４つ以上のピークのＩｎ組成比ｘの値は、前記ｐ型層から前記ｎ型層の方向に向かってＶ字型または逆Ｖ字型になっている。
　ある実施形態において、前記ＩｎxＧａ1-xＮ井戸層の厚さは７ｎｍ以上である。
　ある実施形態において、前記所定の温度範囲は、３２０Ｋ以上４５３Ｋ以下の範囲である。
　以下、実施形態１、２として波長の温度係数を０に近づける方法を説明し、また、実施形態３として、波長の温度係数を負にする方法を説明する。また、実施形態４、５として、複数の窒化物半導体発光素子を有するＬＥＤシステムを説明する。
（実施形態１）
　図を参照しながら、本開示による窒化物半導体発光素子の第１の実施形態を説明する。
　まず、ＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）について図３を用いて説明する。図３（ａ）は、特許文献１に開示された従来の窒化物半導体発光素子におけるＩｎＧａＮ井戸層のＩｎ組成比のプロファイルとエネルギーを示した図である。図３（ｂ）は、本実施形態の窒化物半導体発光素子におけるＩｎＧａＮ井戸層のＩｎ組成比のプロファイルとエネルギーを示した図である。従来構造では、Ｉｎ組成比が単調に変化しているため、エネルギーが安定する箇所、すなわちエネルギーが最も低い箇所が１箇所（図中において、井戸層の厚さ方向位置が６ｎｍの箇所）である。そのため、ＩｎＧａＮ井戸層に注入された電子・正孔は、このエネルギーが安定する箇所で発光することになる。窒化物半導体発光素子の温度が変化しても、エネルギーが最も低い箇所が優先的に発光する。
　一方、本実施形態における窒化物半導体発光素子の発光層は、主面がｍ面であるＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を有する。ＩｎxＧａ1-xＮ井戸層は、ＩｎyＧａ1-yＮ層（０≦ｙ＜１）（障壁層）によって挟まれている。ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比（ｘ）の深さ方向プロファイル（ｄｅｐｔｈ　ｐｒｏｆｉｌｅ）Ｐｒは複数のピークｘ１からｘ３を有している。複数のピークｘ１からｘ３のそれぞれにおけるＩｎ組成比（ｘ）の値は異なっている。
　ＩｎＧａＮ井戸層の深さ方向（層の厚さ方向）プロファイルは、波状に変動している。本実施形態においては、ピークｘ１からｘ３のそれぞれの周囲の領域を「高Ｉｎ領域」と示し、高濃度領域の間に挟まれる領域を「低濃度領域」と称している。
　このように厚さ方向に複数のピーク（高Ｉｎ領域）を形成することで、その動作温度に応じて、複数のエネルギー状態での発光が可能となると考えられる。すなわち、温度上昇に伴って、小さいバンドギャップにおいて発光が生じるのを補償することができる。よって、温度の上昇に伴う光の長波長化を抑制することができる。以下、図４を用いて、本発明者が推測する発光過程を具体的に説明する。
　図４（ａ）、（ｂ）、（ｃ）に、本実施形態におけるＩｎＧａＮ井戸層の伝導帯と価電子帯のエネルギー状態を示す。図４（ａ）は低温動作時、図４（ｃ）は高温動作時、図４（ｂ）はその中間の温度での動作、中温動作時における窒化物半導体発光素子の発光の様子を示している。高Ｉｎ領域を、高Ｉｎ領域１のＩｎ組成比の最大値（ピーク）をｘ１、バンドギャップをＥｇ１、発光波長をλ１、高Ｉｎ領域２のＩｎ組成比の最大値をｘ２、バンドギャップをＥｇ２、発光波長をλ２、高Ｉｎ領域３のＩｎ組成比の最大値をｘ３、バンドギャップをＥｇ３、発光波長をλ３と定義する。Ｉｎ組成比ｘ、バンドギャップＥｇおよび発光波長λの大小関係は、下記の関係を満たす。
　ｘ１＞ｘ２＞ｘ３
　Ｅｇ１＜Ｅｇ２＜Ｅｇ３
　λ１＞λ２＞λ３
　図４（ｂ）および（ｃ）では、図４（ａ）に対して動作温度が高い状態にある。この場合、バンドギャップおよび発光波長は（式１）および（式２）の関係式で決まる。図４（ｂ）の中温動作でのバンドギャップをＥｇ１'、Ｅｇ２’、Ｅｇ３’、発光波長をλ１’、λ２’、λ３’とする。図４（ｃ）の高温動作でのバンドギャップをＥｇ１’’、Ｅｇ２’’、Ｅｇ３’’、発光波長をλ１’'、λ２’’、λ３’’とする。この場合、下記の関係を満たす。
　Ｅｇ１’’＜Ｅｇ１'＜Ｅｇ１
　Ｅｇ２’’＜Ｅｇ２'＜Ｅｇ２
　Ｅｇ３’’＜Ｅｇ３'＜Ｅｇ３
　λ１’’＞λ１'＞λ１
　λ２’’＞λ２'＞λ２
　λ３’’＞λ３'＞λ３
　高Ｉｎ領域１と高Ｉｎ領域２の間には低Ｉｎ領域１が形成されているため、高Ｉｎ領域１と高Ｉｎ領域２の間にはエネルギー障壁が存在している。伝導帯側のエネルギー障壁をΔＥｇｃ１、価電子帯側のエネルギー障壁をΔＥｇｖ１とする。また、同様に、高Ｉｎ領域２と高Ｉｎ領域３の間には低Ｉｎ領域２が形成されており、伝導帯側のエネルギー障壁をΔＥｇｃ２、価電子帯側のエネルギー障壁をΔＥｇｖ２とする。
　図４（ａ）の低温動作時では、バンドギャップが最も小さい高Ｉｎ領域１での発光が支配的であり、発光波長は長くλ１で発光する。図４（ｂ）のように、窒化物半導体発光素子の動作温度が上昇し電子および正孔が熱励起されると、高Ｉｎ領域１で発光せずに、エネルギー障壁ΔＥｇｃ１およびΔＥｇｖ１を乗り越えて高Ｉｎ領域２に移動する電子・正孔が発生する。重要な点は、高Ｉｎ領域２のエネルギー状態が準安定に形成されている点である。すなわち、ΔＥｇｃ１およびΔＥｇｖ１を乗り越えて高Ｉｎ領域２に移動したキャリアは高Ｉｎ領域２内のエネルギーが小さい状態で準安定し、高Ｉｎ領域１に戻ることなく、高Ｉｎ領域２内で優先的に発光する。すなわち、Ｅｇ１よりも大きなバンドギャップＥｇ２で発光するため、発光波長はλ１よりも小さくなる。さらに温度が上昇し、図４（ｃ）の高温動作時では、エネルギー障壁ΔＥｇｃ１およびΔＥｇｖ１を乗り越え、さらにエネルギー障壁ΔＥｇｃ２およびΔＥｇｖ２を乗り越える電子・正孔が発生し、高Ｉｎ領域３内で優先的に発光する。
　以上のように、窒化物半導体発光素子の動作温度が上昇するにつれて、主として発光する領域は、高Ｉｎ領域１、高Ｉｎ領域２、高Ｉｎ領域３の順に変化し、バンドギャップがより大きな領域、すなわち短波長な領域で発光することになる。実際には、動作温度が変化しているわけであるから、主として発光に寄与するバンドギャップは、Ｅｇ１、Ｅｇ２’、Ｅｇ３’’の順に変化する。また、発光波長は、λ１、λ２'、λ３’’の順に変化する。
　従って、Ｅｇ１、Ｅｇ２'およびＥｇ３’’が、できるだけ等しくなるように各高Ｉｎ領域のＩｎ組成比ｘ１、ｘ２およびｘ３を設定すれば、波長の温度係数を０に近づけることができる。具体的には、動作温度範囲を決定すれば、（式１）からバンドギャップの温度変化範囲が決定される。低温動作ではＥｇ１が支配的であり、高温状態ではＥｇ３が支配的であるから、Ｉｎ組成比としては、Ｉｎ組成比のピークｘ１およびｘ３に注目すればよい。低温動作時の温度をＴｍｉｎ、高温動作時の温度をＴｍａｘとした場合、（式１）から温度によるバンドギャップ変化ΔＥｇ＿Ｔは近似的に、
Figure JPOXMLDOC01-appb-M000010
で表される。ＧａＮのバンドギャップを３．４ｅＶ、ＩｎＮのバンドギャップを０．９ｅＶとした場合、高Ｉｎ領域１のピークｘ１および高Ｉｎ領域３のピークｘ３によって決まるバンドギャップ差ΔＥｇ＿３１は、
Figure JPOXMLDOC01-appb-M000011
で表される。ΔＥｇ＿ＴとΔＥｇ＿３１がほぼ等しくなるようにピークｘ１およびｘ３の値を設定すればよいから、高Ｉｎ領域１のピークｘ１および高Ｉｎ領域３のピークｘ３のＩｎ組成差は、
Figure JPOXMLDOC01-appb-M000012
を満足すればよい。具体的には、低温動作時の温度を２３３Ｋ（－４０℃）、高温動作時の温度を４５３Ｋ（１８０℃）とした場合、ｘ１－ｘ３のＩｎ組成比の差は２．３２％となる。
　実施例で詳しく述べるが、実際の窒化物半導体発光素子は電流注入によって動作させるため、電流注入によるバンドフィリング現象が起きる。すなわち、ＩｎＧａＮ井戸内の電流密度が増加すると、高Ｉｎ領域１の状態密度が寡占状態になり、熱励起されることなくより高いエネルギー状態、すなわち高Ｉｎ領域２および高Ｉｎ領域３で発光するという現象が発生する。そのため、実際のＩｎ組成比の差は（式５）で決まる値よりも高く設定することが望ましい。
　エネルギー障壁ΔＥｇｃ１、ΔＥｇｖ１、ΔＥｇｃ２およびΔＥｇｖ２は、高Ｉｎ領域２および高Ｉｎ領域３において電子・正孔が準安定するために重要な役割を果たす。すなわち、ΔＥｇｃ１、ΔＥｇｖ１、ΔＥｇｃ２およびΔＥｇｖ２が熱による励起エネルギーに対して極めて大きい場合、高Ｉｎ領域１の電子・正孔は、高Ｉｎ領域２および高Ｉｎ領域３に移動できない。ΔＥｇｃ１、ΔＥｇｖ１、ΔＥｇｃ２およびΔＥｇｖ２としては、１０ｍｅＶ以上８０ｍｅＶ以下が望ましい。これは、Ｉｎ組成比に換算すると０．５％以上４％以下程度に相当する。すなわち、高Ｉｎ領域と高Ｉｎ領域で挟まれた低Ｉｎ領域のＩｎ組成比の最小値と、隣り合う高Ｉｎ領域のうち、そのＩｎ組成比の最大値が大きいほうのＩｎ組成比との差が、０．５％以上４％以下であることが望ましい。これにより、波長の温度係数を０に近づけることができる。
　上記方法により、ＩｎＧａＮ井戸層内の高Ｉｎ領域および低Ｉｎ領域のＩｎ濃度を制御して、２４３Ｋ（－３０℃）から３５３Ｋ（８０℃）の環境温度の間のいずれかの温度において、波長の温度係数を０とすることができる。また、２４３Ｋ（－３０℃）から３５３Ｋ（８０℃）の環境温度において、温度変化に伴う波長変化量を２ｎｍ以下にすることができる。すなわち、２４３Ｋにおける波長または３５３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差を２ｎｍ以下とすることができる。この場合、波長の温度係数の２４３Ｋから３５３Ｋまでの平均値は、例えば＋０．０２［ｎｍ／Ｋ］以下となる。
　また、２３３Ｋ（－４０℃）から３９３Ｋ（１２０℃）の環境温度の間のいずれかの温度において、波長の温度係数を０とすることができる。また、２３３Ｋ（－４０℃）から３９３Ｋ（１２０℃）の環境温度において、温度変化に伴う波長変化量を５ｎｍ以下にすることもできる。すなわち、２３３Ｋにおける波長または３９３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差を５ｎｍ以下とすることができる。この場合、波長の温度係数の２３３Ｋから３９３Ｋまでの平均値は、例えば＋０．０３［ｎｍ／Ｋ］以下となる。
　さらに、ＩｎＧａＮ井戸層内の高Ｉｎ領域は、窒化物半導体発光素子のｐ型層からｎ型層の方向に向かって、高Ｉｎ領域１、高Ｉｎ領域２、高Ｉｎ領域３、・・・の順に並んでいることが望ましい。すなわち、図４（ａ）において、図面の向かって右側がｐ型半導体側、図面の向かって左側がｎ型半導体側を意味する。本構成によって、正孔は有効質量が大きく、移動度が小さいため拡散し難いが、ｐ型半導体側に高Ｉｎ領域１を配置することで、高Ｉｎ領域１に優先的に正孔の注入を行うことが可能となる。すなわち、複数のピークにおけるＩｎ組成比ｘの値は、ｐ型層からｎ型層の方向に向かって小さくなっていてもよく、この場合には、拡散しにくい正孔を、最もＩｎ組成比が高いピークを有する領域に注入することができる。ただし、何れの方向でも高Ｉｎ領域が並んだ順にピークのＩｎ組成比が小さくなっていけば、温度の変化と共にキャリアが高Ｉｎ領域から隣接する高Ｉｎ領域に移動し、主として発光する高Ｉｎ領域が順に変わっていく。すなわち、複数のピークにおけるＩｎ組成ｘの値は、ｐ型層からｎ型層の方向に向かって大きくなっていてもよいし、Ｖ字型（Ｖの形）または逆Ｖ字型（Ｖが上下逆になった形）に並んでいても良い。
　ＩｎＧａＮ井戸層の厚さを７ｎｍ以上にすることで、ＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）の層厚方向に対して２つ以上の高Ｉｎ領域の形成が容易になる。ＩｎＧａＮ井戸層の厚さは８ｎｍ以上、または９ｎｍ以上にすることができる。
　実施例で詳しく述べるが、波長の温度係数を－０．０３～＋０．０３［ｎｍ／Ｋ］（絶対値が０．０３［ｎｍ／Ｋ］以下）または－０．０１～＋０．０１［ｎｍ／Ｋ］（絶対値が０．０１［ｎｍ／Ｋ］以下）の範囲にするためには、動作電流の設定も重要である。窒化物半導体発光素子へ投入した電流値をＩとし、窒化物半導体発光素子の上面視におけるＩｎＧａＮ井戸層の面積をＳ＿ｗｅｌｌとした場合、ＩｎＧａＮ井戸層の電流密度ＪはＩ／Ｓ＿ｗｅｌｌで定義される。ＩｎＧａＮ井戸幅をＷとした場合、ＪとＷは以下の関係を満足することが望ましい。
Figure JPOXMLDOC01-appb-M000013
　また、波長の温度係数を負にするためには、ＪとＷが以下の関係を満足すればよい。
Figure JPOXMLDOC01-appb-M000014
　図３および図４では、高Ｉｎ領域が３つの例を用いて説明したが、高Ｉｎ領域は２つ以上あればよい。また、図３、図４にはＩｎ組成比のピークが３つである場合を示したが、ピークは４つ以上であってもよい。この場合、ｐ型層からｎ型層の方向に向かってＩｎ組成比はＶ字型または逆Ｖ字型になっていてもよい。このような形状を有することにより、図３、図４に示した例と同様に、温度の変化と共にキャリアが高Ｉｎ領域から隣接する高Ｉｎ領域に移動し、主として発光する高Ｉｎ領域が順に変わっていく。さらに、このような形状を有することにより、電子・正孔が準安定するＩｎ領域を複数形成することが容易になり、動作電流範囲を拡大できるといった利点がある。
 従来の主面がｃ面であるＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を用いた場合、ＩｎxＧａ1-xＮ井戸層の内部に強いピエゾ電界が発生するため、図４に示すような伝導帯と価電子帯のエネルギー状態を実現することができない。従って、本実施形態を実現できるのは、ｍ面およびａ面などの非極性面、あるいは自発分極の影響が十分に小さい面に限られる。
　次に、図５（ａ）、（ｂ）を参照して本実施形態の窒化物半導体発光素子の構造を説明する。図５（ａ）は、本開示の実施形態における窒化物半導体発光素子を模式的に示した上面図である。図５（ｂ）は、図５（ａ）のＸ－Ｘ’線断面図である。窒化物半導体発光チップ３００は、例えば少なくとも表面にｍ面ＧａＮ層を有する基板３０４と、基板３０４上に形成されたｎ型窒化物半導体層３０５と、窒化物半導体活性層３０６と、ｐ型窒化物半導体層３０７と、ｐ型窒化物半導体層３０７に接するように形成されたｐ型電極３０８と、ｎ型窒化物半導体層３０５に接するように形成されたｎ型電極３０９とを含んでいる。
　ここで、窒化物半導体とは、ＧａＮ系からなる半導体、より具体的には、ＡｌxＩｎyＧａzＮ（ｘ＋ｙ＋ｚ＝１、ｘ≧０、ｙ≧０、ｚ≧０）半導体である。窒化物半導体活性層３０６はｍ面にほぼ平行に形成されている。窒化物半導体発光チップ３００は、実装基板３０１上の配線３０２にバンプ３０３を介して電気的に接続されている。このような構成はフリップチップ構造と呼ばれる。
　また、図６に示すように、ワイヤボンディング構造も実施することができる。図６において、ｐ型電極３０８は実装基板３０１上の配線３０２に電気的に接続され、ｎ型電極３０９はＡｕワイヤ３１０を用いて実装基板３０１上の配線３０２に電気的に接続される。
　フリップチップ構造とワイヤボンディング構造の違いは、ｐ型電極３０８およびｎ型電極３０９と、実装基板３０１上の配線３０２の接続方法の違いに起因している。その他の構成は、類似しているため、以下では、図５を用いて実施形態１を説明する。
　ここで、「ｍ面」とは、ｍ面に対して完全に平行な面のみだけでなく、ｍ面から±５°以下の角度だけ傾斜した面を含む。ｍ面から僅かに傾斜する程度では、自発分極の影響は非常に小さい。一方、結晶成長技術では結晶方位が厳密に一致した基板よりも僅かに傾斜した基板上の方が半導体層をエピタキシャル成長させやすい場合がある。したがって、自発分極の影響を十分に抑制させながら、エピタキシャル成長させる半導体層の質を向上させたり、結晶成長速度を高めたりするために結晶面を傾斜させることが有用な場合もある。
　基板３０４は、六方晶のｍ面ＧａＮ基板でも良い。また、表面にｍ面ＧａＮ層が形成された六方晶のｍ面ＳｉＣ基板、ｍ面ＧａＮ層が形成されたｒ面サファイア基板、ｍ面サファイア基板、ａ面サファイア基板であってもよい。
　ｎ型窒化物半導体層３０５は、例えばｎ型のＡｌuＧａvＩｎwＮ（ｕ＋ｖ＋ｗ＝１、ｕ≧０、ｖ≧０、ｗ≧０）から形成されている。ｎ型ドーパントとして例えば、シリコン（Ｓｉ）を用いることができる。
　窒化物半導体活性層３０６は、ＩｎyＧａ1-yＮ障壁層（０≦ｙ＜１）で挟まれたＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を有する。ＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）は単一であってもよい。また、窒化物半導体活性層３０６は、ＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）とＩｎyＧａ1-yＮ障壁層（０≦ｙ＜１）とが交互に積層されたＧａＩｎＮ／ＧａＩｎＮ多重量子井戸（ＭＱＷ）構造を有していてもよい。窒化物半導体発光チップ３００から出射する光の波長は、上記井戸層の半導体組成であるＩｎxＧａ1-xＮ半導体におけるＩｎの組成比ｘによって決まる。ｍ面上に形成された窒化物半導体活性層３０６にはピエゾ電界が発生しないため、ＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）は７ｎｍ以上に厚くすることが可能である。
　ｐ型窒化物半導体層３０７は、例えばｐ型のＡｌsＧａtＮ（ｓ＋ｔ＝１、ｓ≧０、ｔ≧０）半導体からなる。ｐ型ドーパントとして、例えばＭｇが添加されている。Ｍｇ以外のｐ型ドーパントとして、例えばＺｎ、Ｂｅなどを用いてもよい。ｐ型窒化物半導体層３０７において、Ａｌの組成比率ｓは、厚さ方向に一様であってもよいし、Ａｌの組成比率ｓが厚さ方向に連続的または階段的に変化していてもよい。具体的には、ｐ型窒化物半導体層３０７の厚さは、例えば、０．０５～２μｍ程度である。ｐ型窒化物半導体層３０７の上面近傍、すなわち、ｐ型電極３０８との界面近傍はＡｌの組成比率ｓがゼロである半導体、つまり、ＧａＮから形成され得る。また、この場合、ＧａＮはｐ型の不純物が高濃度で含まれており、コンタクト層として機能し得る。
　ｐ型電極３０８は概ねｐ型窒化物半導体層３０７の表面全体を覆っていることができる。ｐ型電極３０８はＰｄ層およびＰｔ層の積層構造（Ｐｄ／Ｐｔ）などで形成される。また、反射率を高めるためにＡｇ層およびＰｔ層の積層構造（Ｐｄ／Ｐｔ）、あるいはＰｄ層、Ａｇ層およびＰｔ層の積層構造（Ｐｄ／Ａｇ／Ｐｔ）を用いても良い。
　ｎ型電極３０９は、例えば、Ｔｉ層およびＰｔ層の積層構造（Ｔｉ／Ｐｔ）などで形成される。反射率を高めるためにＴｉ層、Ａｌ層およびＰｔ層の積層構造（Ｔｉ／Ａｌ／Ｐｔ）を用いても良い。
　次に、本実施形態１の製造方法について、図５を再度用いて説明する。
　Ｍ面を主面とするｎ型ＧａＮ基板３０４上に、ｎ型窒化物半導体層３０５を、ＭＯＣＶＤ法などを用いてエピタキシャル成長させる。例えば、ｎ型不純物としてシリコンを用い、ＴＭＧ（Ｇａ（ＣＨ3）3）、およびＮＨ3を原料として供給し、９００℃以上１１００℃以下程度の成長温度で、ＧａＮからなる厚さ１～３μｍ程度のｎ型窒化物半導体層３０５を形成する。
　次に、ｎ型窒化物半導体層３０５上に、窒化物半導体活性層３０６を形成する。窒化物半導体活性層３０６は、例えば、厚さ１５ｎｍのＩｎ1-xＧａxＮ井戸層と、厚さ３０ｎｍのＧａＮ障壁層が交互に積層されたＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｉｎ1-xＧａxＮ井戸層を形成する際には、Ｉｎの取り込みを行うために、成長温度を７００℃以上８００℃以下に設定することができる。窒化物半導体発光素子の用途に応じて発光波長を選択し、波長に応じたＩｎ組成比ｘを決定する。波長を４５０ｎｍ（青色）にする場合にはＩｎ組成比ｘを０．２５～０．２７に決定する。５２０ｎｍ（緑色）であればｘ＝０．４０～０．４２であり、６３０ｎｍ（赤色）であればｘ＝０．５６～０．５８となる。なお、ＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）のＩｎ組成比ｘの平均値は、０．０８以上０．４２以下であってもよい。Ｉｎ組成比ｘの平均値がこの範囲内にあれば、同様の材料物性を示すため、本実施形態の構成において効果がもっとも顕著に現れる。すなわち、波長の温度特性を０または負にすることができる高Ｉｎ領域の形成が容易となる。
　後に実施例１として説明するが、ＩｎＧａＮ井戸層の厚さを調整することにより、発光層の厚さ方向に、複数の発光起源（Ｉｎ組成比のピークによって形成されるバンドギャップの小さい領域）を形成することができる。
　また、ＩＩＩ族原料中に占めるＩｎ原料の割合であるＩｎ供給比([ＴＭＩ]／[ＴＭＧ]＋[ＴＭＩ])を変化させることによっても、Ｉｎの組成比を厚さ方向に変化させることができる。具体的には、ＩｎＧａＮ井戸層の形成時にＩｎ供給量もしくはＧａ供給量のどちらか、もしくは両方を時間の経過と共に変動させる。Ｉｎ供給比が高い条件化においてＩｎ組成は高くなるので、Ｉｎ供給比が波状に変動するように原料供給量を制御すればよい。
　また、ＩｎＧａＮ井戸層を形成する際の成長温度を変化させることによっても、Ｉｎの組成比を厚さ方向に変化させることができる。具体的には、ＩｎＧａＮ井戸層の形成時の成長温度を時間の経過と共に変動させる。成長温度が低い条件化においてＩｎ組成は高くなるので、成長温度を波状に変化させればよい。
　窒化物半導体活性層３０６の上に、ｐ型窒化物半導体層３０７を形成する。例えば、ｐ型不純物としてＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、ＴＭＧおよびＮＨ3を原料として供給し、９００℃以上１１００℃以下程度の成長温度で、厚さ５０～５００ｎｍ程度のｐ型ＧａＮからなるｐ型窒化物半導体層３０７を形成する。ｐ型窒化物半導体層３０７の内部に、厚さ１５～３０ｎｍ程度のｐ－ＡｌＧａＮ層を含んでいても良い。ｐ－ＡｌＧａＮ層を設けることで、動作時に電子のオーバーフローを抑制することができる。
　次に、ｐ－ＧａＮ層の活性化のため、８００～９００℃程度の温度で、２０分程度の熱処理を行う。
　次に、塩素系ガスを用いてドライエッチングを行うことにより、ｐ型窒化物半導体層３０７、窒化物半導体活性層３０６およびｎ型窒化物半導体層３０５の一部を除去して凹部３１２を形成し、ｎ型窒化物半導体層３０５の一部を露出させる。
　次いで、露出したｎ型窒化物半導体層３０５の一部に接するように、ｎ型電極３０９を形成する。例えば、ｎ型電極３０９としてＴｉ／Ｐｔ層を形成する。さらにｐ型窒化物半導体層３０７に接するように、ｐ型電極３０８を形成する。例えば、ｐ型電極３０８としてＰｄ／Ｐｔ層を形成する。その後、熱処理を行って、Ｔｉ／Ｐｔ層とｎ型窒化物半導体層３０５、および、Ｐｄ／Ｐｔ層とｐ型窒化物半導体層３０７を合金化させる。
　その後、ｎ型ＧａＮ基板３０４を研磨し薄膜化する。
　このようにして作製された窒化物半導体発光素子を窒化物半導体発光チップ３００に小片化する。小片化工程はレーザーダイシング、壁開など、いくつかの手法がある。
　このように小片化された窒化物半導体発光チップ３００は、実装基板３０１に実装される。ここでは、フリップチップ構造について説明する。
　実装基板３０１には、あらかじめ配線３０２が形成されている。実装基板の主材料としては、アルミナ、ＡｌＮなどの絶縁物、Ａｌ、Ｃｕなどの金属、ＳｉやＧｅなど半導体、あるいはこれらの複合材料を用いることができる。金属や半導体を実装基板３０１の主材料として用いる場合には、表面を絶縁膜で覆うことができる。配線３０２は、窒化物半導体発光チップ３００の電極形状に合わせて配置すればよい。配線３０２には、Ｃｕ、Ａｕ、Ａｇ、Ａｌなどを用いることができる。これらの材料は、スパッタやメッキなどによって実装基板３０１上に形成される。
　配線３０２上に、バンプ３０３を形成する。バンプにはＡｕを用いると良い。バンプボンダを用いて、直径５０～７０μｍ程度のＡｕバンプを形成することができる。また、Ａｕメッキ処理によってＡｕバンプを形成することもできる。このように、バンプ３０３が形成された実装基板３０１に、超音波接合を用いて窒化物半導体発光チップ３００を接続する。
　このようにして、本実施形態の半導体発光素子が完成する。
（実施形態２）
　図を参照しながら、本開示による第２の実施形態を説明する。
　図７は、第１の実施形態の窒化物半導体発光素子を複数個備えるＬＥＤシステム（第２の実施形態）の回路構成の一例を示す。第１の実施形態の窒化物半導体発光素子３１３は、複数個並列に接続されている。窒化物半導体発光素子のＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）の厚さはＷで共通している。並列接続された複数の窒化物半導体発光素子３１３の全体の動作電流値をＩ＿ｔｏｔａｌ、各々の窒化物半導体発光素子３１３の上面視におけるＩｎＧａＮ井戸層の面積をＳ１、Ｓ２、Ｓ３、・・・Ｓｎとする。これら面積の総和をＳ＿ｗｅｌｌ＿ｔｏｔａｌ、Ｉ＿ｔｏｔａｌをＳ＿ｗｅｌｌ＿ｔｏｔａｌで割った値を電流密度Ｊ＿ｔｏｔａｌ［Ａ／ｃｍ2］とする。
　複数のＬＥＤを使用したシステムを設計する場合、まず、目標とする総光量が決定され、システム全体としての投入電流値が決定される。すなわち、Ｉ＿ｔｏｔａｌが最初に決定される。Ｗは窒化物半導体発光素子の製造時点で決定されるため、後に変更することはできない。しかし、Ｓ＿ｗｅｌｌ＿ｔｏｔａｌは、ＩｎＧａＮ井戸層の面積および使用するＬＥＤの個数で変更が可能である。すなわち、（式３）から以下の関係を満足するようにＳ＿ｗｅｌｌ＿ｔｏｔａｌを設定すれば、波長の温度係数がほぼ０となるＬＥＤシステムを実現できる。
Figure JPOXMLDOC01-appb-M000015
　さらに、ＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）の厚さＷおよび上面視におけるＩｎＧａＮ井戸層の面積Ｓ＿ｗｅｌｌがほぼ同一のＬＥＤを複数使用する場合には、以下の関係式を満足するようにＬＥＤの個数を設定すれば、波長の温度係数がほぼ０となるＬＥＤシステムを実現できる。
Figure JPOXMLDOC01-appb-M000016
　また、本実施形態においては、システム全体として、２４３Ｋ（－３０℃）から３５３Ｋ（８０℃）の環境温度の間のいずれかの温度において、波長の温度係数を０とすることができる。また、２４３Ｋ（－３０℃）から３５３Ｋ（８０℃）の環境温度において、温度変化に伴う波長変化量を２ｎｍ以下にすることができる。あるいは、２３３Ｋ（－４０℃）から３９３Ｋ（１２０℃）の環境温度の間のいずれかの温度において、波長の温度係数を０とすることができる。また、２３３Ｋ（－４０℃）から３９３Ｋ（１２０℃）の環境温度において、温度変化に伴う波長変化量を５ｎｍ以下にすることもできる。
　このように、第１の実施形態の窒化物半導体発光素子を複数個使用することで、上面視におけるＩｎＧａＮ井戸層の面積が異なる窒化物半導体発光素子を作製する必要がなくなり、同一構成の窒化物半導体発光素子を複数個用いることで任意の動作電流値を設定することが可能となる。よって、システム設計が容易になり、製造コストが低下するという利点がある。このようなＬＥＤシステムは、システムの一部として回路内に組み込まれていてもよい。
（実施形態３）
　本開示による窒化物半導体発光素子の第３の実施形態を説明する。実施形態３は、温度が上昇した場合に光の波長が短波長化する窒化物半導体発光素子である。本実施形態において実施形態１と同様の構成についての説明は省略する。
　実施形態１においては、図４に示されるバンドギャップの値Ｅｇ１、Ｅｇ２’およびＥｇ３’’ができるだけ等しくなるようにＩｎ組成比ｘ１、ｘ２およびｘ３を設定した。それに対して、本実施形態においては、下記関係が成立するようにＩｎ組成比ｘ１、ｘ２およびｘ３を設定する。これにより、波長の温度係数を負にすることができる。
　Ｅｇ１　＜　Ｅｇ２’　＜　Ｅｇ３’’
　また、実施形態１においては、温度によるバンドギャップ変化であるΔＥｇ＿Ｔと、高Ｉｎ領域１のピークｘ１および高Ｉｎ領域３のピークｘ３によって決まるバンドギャップ差であるΔＥｇ＿３１とがほぼ等しくなるようにピークｘ１およびｘ３の値を決定した（式５）。それに対して、本実施形態においては、ΔＥｇ＿３１がΔＥｇ＿Ｔよりも大きくなるようにｘ１およびｘ３を設定すればよいから、高Ｉｎ領域１の最大Ｉｎ組成比ｘ１および高Ｉｎ領域３の最大Ｉｎ組成比ｘ３のＩｎ組成比の差は、下記式を満たせばよい。
Figure JPOXMLDOC01-appb-M000017
　また、電流密度ＪとＩｎＧａＮ井戸幅Ｗとは、下記式の関係を満たせばよい。
Figure JPOXMLDOC01-appb-M000018
　本実施形態によると、波長の温度係数を負にすることができる。
（実施形態４）
　図を参照しながら、本開示による第４の実施形態を説明する。
　第４の実施形態は、一つまたは複数の第１の実施形態の窒化物半導体発光素子３１３と、それ以外の１つまたは複数の窒化物半導体発光素子３１４とを含むＬＥＤシステムである。それ以外の窒化物半導体発光素子３１４とは、主面がｃ面であるＩｎＧａＮ井戸層を有する窒化物半導体発光素子、あるいは主面がｍ面であるＩｎＧａＮ井戸層であり、かつＩｎＧａＮ井戸層の膜厚が７ｎｍ以下の窒化物半導体発光素子である。窒化物半導体発光素子３１４の波長の温度係数は＋０．０５～＋０．０６［ｎｍ／Ｋ］である。上述したように、窒化物半導体の波長の温度係数は＋０．０５［ｎｍ／Ｋ］から＋０．０６［ｎｍ／Ｋ］程度であるため、窒化物半導体発光素子３１４としては従来の窒化物半導体発光素子を用いることができる。
　第１の実施形態の窒化物半導体発光素子３１３の波長の温度係数は－０．０５～－０．０６［ｎｍ／Ｋ］になるように電流密度範囲を設定することが望ましい。より具体的には、第１の実施形態の窒化物半導体発光素子３１３のＩｎＧａＮ井戸層の厚さをＷとした場合、第１の実施形態の窒化物半導体発光素子３１３は、
Figure JPOXMLDOC01-appb-M000019
の関係を満足するように電流密度Ｊを設定することが望ましい。このように設定することで、システム全体としての波長の温度変化を補償することが可能になる。
　図８（ａ）は、井戸層の厚さがＷ、上面視におけるＩｎＧａＮ井戸層の面積がＳである第１の実施形態の窒化物半導体発光素子３１３をＮ個直列接続したＬＥＤブロック３２１と、窒化物半導体発光素子３１４をＭ個直列接続したＬＥＤブロック３２２からなる温度補償ＬＥＤシステム３２３である。ＬＥＤブロック３２１にはＩ＿ｔｏｔａｌ１の電流値を、ＬＥＤブロック３２２にはＩ＿ｔｏｔａｌ２の電流値を流す。この場合、ＬＥＤブロック３２１から出力される全光量と、ＬＥＤブロック３２２から出力される全光量がほぼ等しくなるようにすることが望ましい。このように設定することで、システム全体として波長の温度変化を補償することが可能になる。
　ＬＥＤブロック３２１では、Ｗ、Ｓ、およびＩ＿ｔｏｔａｌ１が、
Figure JPOXMLDOC01-appb-M000020
の関係を満足するようにすれば、ＬＥＤブロック３２１の波長の温度係数を－０．０５～－０．０６［ｎｍ／Ｋ］にすることができ、ＬＥＤシステム全体として波長の温度変化を補償することが可能になる。また、図８（ａ）のＬＥＤブロック３２２において、複数の窒化物半導体発光素子３１４を直列接続した例を示しているが、窒化物半導体発光素子３１４の接続方法は並列でも、直列でも、マトリクス状に配置してあっても構わない。Ｉ＿ｔｏｔａｌ１とＩ＿ｔｏｔａｌ２が等しい場合には、図８（ｂ）に示すようにＬＥＤブロック３２１とＬＥＤブロック３２２を直列に接続することが可能である。この場合、電流源が一つになり、ＬＥＤシステムが簡略化される。また図８（ａ）、（ｂ）では、ＬＥＤブロック３２１とＬＥＤブロック３２２が明確に区別されているが、第１の実施形態の窒化物半導体発光素子３１３と、窒化物半導体発光素子３１４は面内で様々に配置しても構わない。
　本実施形態においては、所定の温度範囲において、窒化物半導体発光素子３１３の発光層において発生する光の波長の温度係数を負に、窒化物半導体発光素子３１４の発光層において発生する光の温度係数を正にすることができる。なお、「所定の温度範囲」とは、具体的には、システムを動作させる際の温度範囲の少なくとも一部である。例えば、システムの動作範囲の温度が２３３Ｋ（－４０℃）から４５３Ｋ（１８０℃）である場合、「所定の温度範囲」は、例えば３２０Ｋから４５３Ｋまでの範囲である。
　本実施形態においては、窒化物半導体発光素子３１３の発光層において発生する光と、窒化物半導体発光素子３１４の発光層において発生する光とを合成した合成光がシステムから発せられる。所定の温度範囲において、温度変化に対する合成光の中心波長の変化量は、例えば５ｎｍ以内に収まっている。すなわち、所定温度範囲における合成光の中心波長の最大値と最小値との差は５ｎｍ以内となる。
　また、１つまたは複数の第１の実施形態の窒化物半導体発光素子３１３と、それ以外の１つまたは複数の窒化物半導体発光素子３１４とを組み合わせることにより、２４３Ｋ（－３０℃）から３５３Ｋ（８０℃）の環境温度において、温度変化に伴う波長変化量を２ｎｍ以下にすることができる。また、２３３Ｋ（－４０℃）から３９３Ｋ（１２０℃）の環境温度において、温度変化に伴う波長変化量を５ｎｍ以下にすることもできる。
（実施形態５）
　図を参照しながら、本開示による第５の実施形態を説明する。
　図９は、井戸層の厚さがＷ、上面視におけるＩｎＧａＮ井戸層の面積がＳである第１の実施形態の窒化物半導体発光素子３１３をＮ個並列接続したＬＥＤブロック３２１と、窒化物半導体発光素子３１４をＭ個並列接続したＬＥＤブロック３２２からなる温度補償ＬＥＤシステム３２３である。ＬＥＤブロック３２１にはＩ＿ｔｏｔａｌ１の電流値を、ＬＥＤブロック３２２にはＩ＿ｔｏｔａｌ２の電流値を流す。この場合、ＬＥＤブロック３２１から出力される全光量と、ＬＥＤブロック３２２から出力される全光量がほぼ等しくなるようにすることが望ましい。このように設定することで、システム全体として波長の温度変化を補償することが可能になる。
　ＬＥＤブロック３２１では、Ｗ、Ｓ、Ｉ＿ｔｏｔａｌ１、およびＮが、
Figure JPOXMLDOC01-appb-M000021
の関係を満足するようにすれば、ＬＥＤブロック３２１の波長の温度係数を－０．０５～－０．０６［ｎｍ／Ｋ］にすることができ、ＬＥＤシステム全体として波長の温度変化を補償することが可能になる。並列接続することで電流密度の範囲設定に自由度が向上する。また、図９（ａ）のＬＥＤブロック３２２において、複数の窒化物半導体発光素子３１４を並列接続した例を示しているが、窒化物半導体発光素子３１４の接続方法は並列でも、直列でも、マトリクス状に配置してあっても構わない。Ｉ＿ｔｏｔａｌ１とＩ＿ｔｏｔａｌ２が等しい場合には、図９（ｂ）に示すようにＬＥＤブロック３２１とＬＥＤブロック３２２を直列に接続することが可能である。この場合、電流源が一つになり、ＬＥＤシステムが簡略化される。また図９（ａ）、（ｂ）では、ＬＥＤブロック３２１とＬＥＤブロック３２２が明確に区別されているが、第１の実施形態の窒化物半導体発光素子３１３と、窒化物半導体発光素子３１４は面内で様々に配置しても構わない。
（実施例１）
　ＩｎＧａＮ井戸層の厚さが発光特性に与える影響について検討した。
　Ｍ面を主面とするｎ型ＧａＮ基板を用意し、硫酸および過酸化水素水で表面の洗浄を行った。その後、有機金属気相成長用の炉内に上記ｎ型ＧａＮ基板を配置した。ｎ型ＧａＮ基板は、窒素、水素、アンモニアの混合ガス中にて８００℃で１０分間の熱処理を行った。その後、トリメチルガリウム（ＴＭＧ）、水素、窒素、アンモニアおよびシランの混合ガス中にて、基板温度を８００℃から１０００℃まで昇温した。基板温度が１０００℃まで到達後は、その状態を維持し、厚さ約２μｍのｎ型ＧａＮ層を製膜した。その後、基板温度を７８５℃に降温した。降温後、トリメチルガリウム（ＴＭＧ）、窒素およびアンモニア雰囲気中でＧａＮ障壁層を形成し、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、窒素およびアンモニア雰囲気中でＩｎＧａＮ井戸層の結晶成長を形成し、これらの工程を繰り返すことで３周期のＩｎＧａＮ発光層を形成した。ＩｎＧａＮ井戸層成長時のアンモニア供給量は３．０ｓｌｍとした。Ｉｎの原料ガスであるＴＭＩの供給量は３１５ｓｃｃｍ、Ｇａの原料ガスであるＴＭＧの供給量は９ｓｃｃｍとした。この場合のＩｎ供給比は０．８である。ＩｎＧａＮ井戸層の厚さは９ｎｍ、ＧａＮ障壁層の厚さは１５ｎｍとなるように成長時間を制御した。ＩｎＧａＮ井戸層の面積は７６５００ｕｍ2とした。
　比較のため、同様の成長条件を用いて、Ｍ面を主面とするｎ型ＧａＮ基板に、厚さ３ｎｍのＩｎＧａＮ井戸層と厚さ１５ｎｍのＧａＮ障壁層からなる３周期のＩｎＧａＮ発光層を作製した（比較例１）。さらに、同様の成長条件を用いて、ｃ面を主面とするｎ型ＧａＮ基板に、厚さ３ｎｍのＩｎＧａＮ井戸層と厚さ１５ｎｍのＧａＮ障壁層からなる３周期のＩｎＧａＮ発光層を作製した（比較例２）。さらに、同様の成長条件を用いて、ｃ面を主面とするｎ型ＧａＮ基板に、厚さ９ｎｍのＩｎＧａＮ井戸層と厚さ１５ｎｍのＧａＮ障壁層からなる３周期のＩｎＧａＮ発光層を作製した（比較例３）。比較例１から３においても、ＩｎＧａＮ井戸層の面積は実施例と等しくした。
　図１０は、実験例１、比較例１、比較例２および比較例３のサンプルに対してフォトルミネッセンス測定の温度依存性を測定した結果であり、横軸は測定温度、縦軸はフォトルミネッセンス測定のピーク波長を示している。測定温度は１０Ｋから４００Ｋまで変化させた。励起光源にはＨｅ－Ｃｄレーザを用いた。レーザの光出力は１０ｍＷである。
　比較例３は、ＩｎＧａＮ井戸層からの発光がほとんど観測されなかった。これは、ｃ面ＧａＮ上ではピエゾ電界の影響が大きく、厚い井戸層を形成できないことを意味している。比較例１および比較例２では、温度の増加に対して、フォトルミネッセンス測定のピーク波長は単調に長波長側に変化した。一方、実験例１では３００Ｋ以下の領域では温度の増加に対して、フォトルミネッセンス測定のピーク波長は単調に長波長側に変化したが、３２０Ｋを超えると、ピーク波長が短波長側に変化する現象が確認できた。この結果は、物性値で決まる温度係数が制御可能であることを意味している。
　図１０に示す実験例１では、温度係数は３２０Ｋ付近で０となり、１５０Ｋから３２０Ｋの温度範囲において正であり、３２０Ｋから４００Ｋ（「所定の温度範囲」）において、温度係数が負である。温度係数が負の発光素子を、３２０Ｋから４００Ｋにおける温度係数が正の発光素子と組み合わせてシステムを構成することにより、この温度範囲においてシステムから発せられる光の波長と、３２０Ｋより低い温度においてシステムから発せられる光の波長との差を小さくすることができる。
　図１１は、実験例１のサンプルに関して、アトムプローブ法を用いて、ＩｎＧａＮ井戸層に含まれるＩｎ組成比の様子を分析した結果である。横軸は深さを意味しており、向かって左側がサンプル表面、右側がＭ面ＧａＮ基板側である。向かって右側の縦軸はＩｎ組成比、向かって左側の縦軸はＧａ組成比および窒素組成比を表している。ＩｎＧａＮ井戸層は３つ形成しているが、いずれのＩｎＧａＮ井戸層においても、Ｍ面ＧａＮ基板側からサンプル表面側に向かうにつれてＩｎ組成比が波状に変動していることが分かる。なお、図１１の測定結果にしめされているように、「波状」とは、Ｉｎ組成比のプロファイルが曲線で構成されている状態だけではなく、複数のピークを有し、そのピークの間に相対的にＩｎ組成比の小さい領域が存在する状態を含む。図１１において、９ｎｍのＩｎＧａＮ井戸層の層厚方向に、２から３つの高Ｉｎ領域が形成されている。この高Ｉｎ領域と高Ｉｎ領域で挟まれた低Ｉｎ領域のＩｎ組成比の最小値は、隣り合う高Ｉｎ領域のうち、そのＩｎ組成比の最大値が大きいほうのＩｎ組成比の値に対して１～２％程度の差を有している。
（実施例２）
　実際に、本開示に係る実施形態のＩｎＧａＮ発光層を有するＬＥＤを作製し、温度特性を調べた。
　Ｍ面を主面とするｎ型ＧａＮ基板を用意し、硫酸および過酸化水素水で表面の洗浄を行った。その後、有機金属気相成長用の炉内に上記ｎ型ＧａＮ基板を配置した。ｎ型ＧａＮ基板は、窒素、水素、アンモニアの混合ガス中にて８００℃で１０分間の熱処理を行った。その後、ＴＭＧ、水素、窒素、アンモニアおよびシランの混合ガス中にて、基板温度を８００℃から１０００℃まで昇温した。基板温度が１０００℃まで到達後は、その状態を維持し、厚さ約２μｍのｎ型ＧａＮ層を製膜した。その後、基板温度を７８５℃に降温した。降温後、トリメチルガリウム（ＴＭＧ）、窒素およびアンモニア雰囲気中でＧａＮ障壁層を形成し、ＴＭＧ、ＴＭＩ、窒素およびアンモニア雰囲気中でＩｎＧａＮ井戸層の結晶成長を形成し、これらの工程を繰り返すことで３周期のＩｎＧａＮ発光層を形成した。ＩｎＧａＮ井戸層成長時のアンモニア供給量は３．０ｓｌｍとした。Ｉｎの原料ガスであるＴＭＩの供給量は３１５ｓｃｃｍ、Ｇａの原料ガスであるＴＭＧの供給量は９ｓｃｃｍとした。この場合のＩｎ供給比は０．８である。ＩｎＧａＮ井戸層の面積は７６５００ｕｍ2とした。
　次に、ＴＭＧ、水素、窒素、アンモニアの混合ガス中にて、基板温度を７８５℃から９５０℃まで昇温した。さらにトリメチルアルミニウム（ＴＭＡｌ）およびビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を原料として添加し、厚さ約２０ｎｍのｐ型ＡｌＧａＮ層を形成した。さらに、ＴＭＧ、Ｃｐ２Ｍｇ、水素、窒素、アンモニアの混合ガス中で、厚さ約５００ｎｍのｐ型ＧａＮ層を形成することで、窒化物半導体積層構造を形成した。
　このように形成した窒化物半導体積層構造に従来フォトリソグラフィ技術を用いてレジストパターンを形成し、ドライエッチングによってｐ型ＧａＮ層、ｐ型ＡｌＧａＮ層およびＩｎＧａＮ発光層の一部を除去し、ｎ型ＧａＮ層の一部を露出させた。このように露出させたｎ型ＧａＮ層に接するように、Ｔｉ／Ａｌ層からなるｎ電極を形成した。また、ｐ型ＧａＮ層に接するように、Ｐｄ／Ｐｔ層からなるｐ電極を形成した。それぞれの電極表面には、Ｔｉ／Ａｕ層からなるパッド電極を形成した。次に、Ｍ面ＧａＮ基板の膜厚が約１００μｍになるまで、Ｍ面ＧａＮ基板の裏面を研磨した。その後、従来のダイシング技術を用いることで、３００μｍ角に小片化し、窒化物半導体チップを形成した。
　このように形成した窒化物半導体チップは、従来のフリップチップ実装法を用いて、ＡｌＮ製の実装基板上にフィリップチップ実装することで、窒化物半導体発光素子を形成した。
　ＩｎＧａＮ発光層の影響を調べるため、Ｍ面ＧａＮ基板上の窒化物半導体発光素子においては、ＩｎＧａＮ井戸層の厚さが３ｎｍでＧａＮ障壁層の厚さが７ｎｍ、ＩｎＧａＮ井戸層の厚さが６ｎｍでＧａＮ障壁層の厚さが７ｎｍ、ＩｎＧａＮ井戸層の厚さが９ｎｍでＧａＮ障壁層の厚さが１５ｎｍ、ＩｎＧａＮ井戸層の厚さが１５ｎｍでＧａＮ障壁層の厚さが３０ｎｍ、ＩｎＧａＮ井戸層の厚さが２１ｎｍでＧａＮ障壁層の厚さが３０ｎｍ、の５種類のサンプルを準備した。さらに、比較のため、Ｃ面ＧａＮ基板上の窒化物半導体発光素子として、ＩｎＧａＮ井戸層の厚さが３ｎｍでＧａＮ障壁層の厚さが１５ｎｍのサンプルを準備した。
　図１２はこのようにして作製した窒化物半導体発光素子に関して、発光層の電流密度Ｊと波長の温度係数との関係を示したものである。ここで発光層の電流密度Ｊとは、窒化物半導体発光素子へ投入した電流値Ｉを、窒化物半導体発光素子の上面視におけるＩｎＧａＮ井戸層の面積Ｓ＿ｗｅｌｌで割った値である。図１２に示す測定結果は、３００Ｋから３９０Ｋの範囲における平均的な温度係数である。井戸層の厚さが３ｎｍのサンプルは、Ｃ面ＧａＮ基板の場合もＭ面ＧａＮ基板の場合も、動作電流密度に寄らず波長の温度係数はほぼ一定であり、＋０．０４～＋０．０６［ｎｍ／Ｋ］程度の値を示す。井戸層の厚さが９ｎｍの窒化物半導体発光素子では、電流密度が２０［Ａ／ｃｍ2］において温度係数が０になり、電流密度が２０［Ａ／ｃｍ2］未満において温度係数が負になる。井戸層の厚さが１５ｎｍの窒化物半導体発光素子では、電流密度が９０［Ａ／ｃｍ2］において温度係数が０になり、電流密度が９０［Ａ／ｃｍ2］未満において温度係数が負になる。本実施例においては、窒化物半導体発光素子の温度係数が電流密度によって変化する。電流密度を適切に選ぶことで、動作時の波長の温度係数を負にすることもできる。
　図１３は、ＩｎＧａＮ井戸幅の厚さと、波長の温度係数が０となるときの電流密度の関係、および波長の温度係数が負となるときの電流密度の関係を示した図である。図中にプロットされた点は、ＩｎＧａＮ井戸幅の厚さが９ｎｍ、１５ｎｍ、および２１ｎｍのサンプルにおいて温度係数が０となる実測データである。図から、ＩｎＧａＮ井戸幅の厚さと波長の温度係数が０となるときの電流密度の関係は、ほぼ線形の関係にあることが分かる。図中の太線は、実測点を線形近似した直線であり、波長の温度係数が０となるときの電流密度を示している。図中の太線よりも右下の領域は、波長の温度係数が負になる範囲を示している。本実施例では、Ｉｎの原料ガスの供給量を変化させなかったため、ＩｎＧａＮ井戸層の厚さが３ｎｍおよび６ｎｍの場合、波長の温度係数が０にも負にならなかった。したがって、ＩｎＧａＮ井戸層の厚さが３ｎｍおよび６ｎｍの場合は、図１３中にデータはプロットされていない。
　図１３から、本実施例の条件において、波長の温度係数が０または負を実現するためには、ＩｎＧａＮ井戸幅を７ｎｍ以上にすれば良いことがわかる。
　井戸幅をＷ［ｎｍ］、電流密度をＪ［Ａ／ｃｍ2］とした場合、下記式が満たされるときに電流密度Ｊが０になる。
Figure JPOXMLDOC01-appb-M000022
　電流密度が±１０［Ａ／ｃｍ2］程度ずれたとしても、波長の温度係数は－０．０３～＋０．０３［ｎｍ／Ｋ］または－０．０１～＋０．０１［ｎｍ／Ｋ］の範囲にあるため、波長の温度係数はほぼ０とみなすことができる。すなわち、ＩｎＧａＮ井戸幅Ｗの窒化物半導体発光素子に対して、
Figure JPOXMLDOC01-appb-M000023
の電流密度範囲で窒化物半導体発光素子を動作させれば、波長の温度係数をほぼ０にすることができる。また、動作電流値あるいは動作電流密度が決定している場合には、（式４）を修正し、
Figure JPOXMLDOC01-appb-M000024
の関係式から、ＩｎＧａＮ井戸幅Ｗを設定することも可能である。ただし、Ｗは７ｎｍ以上にすることが望ましい。また、Ｗは、３０ｎｍ以下であってもよい。Ｗを３０ｎｍ以下とすることにより、ＩｎＧａＮ井戸内の欠陥を抑制し、発光効率を高めることができる。
　一方、井戸幅をＷ［ｎｍ］、電流密度をＪ［Ａ／ｃｍ2］とした場合、下記式が成り立つときに、電流密度Ｊが負になる。
Figure JPOXMLDOC01-appb-M000025
　さらに、波長の温度係数が－０．０５～－０．０６［ｎｍ／Ｋ］となる井戸幅Ｗ［ｎｍ］と電流密度Ｊ［Ａ／ｃｍ2］の範囲は、下記式で表される。
Figure JPOXMLDOC01-appb-M000026
　本開示によれば、例えば、温度変化の激しい屋外での窒化物半導体発光素子の使用や、温度上昇が大きい閉空間での使用に利用が可能となる。さらに、例えば、液晶ディスプレイ用光源や液晶プロジェクターなど、光源の波長変化を抑制する必要がある用途への応用が可能である。
　３００　窒化物半導体発光チップ
　３０１　実装基板
　３０２　配線
　３０３　バンプ
　３０４　基板
　３０５　ｎ型窒化物半導体層
　３０６　窒化物半導体活性層
　３０７　ｐ型窒化物半導体層
　３０８　ｐ型電極
　３０９　ｎ型電極
　３１０　Ａｕワイヤ
　３１２　凹部
　３１３　実施形態１の窒化物半導体発光素子

Claims (30)

  1. 　発光層を有する窒化物半導体発光素子であって、
    　前記発光層は、主面がｍ面であるＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を含み、
    　前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの深さ方向プロファイル（ｄｅｐｔｈ ｐｒｏｆｉｌｅ）は複数のピークを有しており、
    　前記複数のピークのそれぞれにおける前記Ｉｎ組成比ｘの値は異なっている、窒化物半導体発光素子。
  2. 　前記発光層において発生する光の波長の温度係数は、２４３Ｋから３５３Ｋの間の何れかの温度において０となり、２４３Ｋにおける波長または３５３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差が２ｎｍ以下である、請求項１に記載の窒化物半導体発光素子。
  3. 　前記発光層において発生する光の波長の温度係数は２３３Ｋから３９３Ｋの間の何れかの温度において０となり、２３３Ｋにおける波長または３９３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差が５ｎｍ以下である、請求項１に記載の窒化物半導体発光素子。
  4. 　前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの平均値は、０．０８以上０．４０以下である、請求項１から３のいずれかに記載の窒化物半導体発光素子。
  5. 　前記複数のピークのうち隣り合う２つのピークの間の領域のＩｎ組成比ｘの最小値と、前記隣り合う２つのピークのうちＩｎ組成比ｘの値が大きい方の値とのＩｎ組成比ｘの差は０．００５以上０．０４以下である、請求項１から４のいずれかに記載の窒化物半導体発光素子。
  6. 　前記発光層の主面側および裏面側のそれぞれに設けられたｐ型層およびｎ型層をさらに備え、
    　前記複数のピークは３つ以上あり、前記３つ以上のピークのＩｎ組成比ｘの値は、前記ｐ型層から前記ｎ型層の方向に向かって小さくなっている、または大きくなっている請求項１から５のいずれかに記載の窒化物半導体発光素子。
  7. 　前記発光層の主面側および裏面側のそれぞれに設けられたｐ型層およびｎ型層をさらに備え、
    　前記複数のピークは４つ以上あり、前記４つ以上のピークのＩｎ組成比ｘの値は、前記ｐ型層から前記ｎ型層の方向に向かってＶ字型または逆Ｖ字型になっている請求項１から５のいずれかに記載の窒化物半導体発光素子。
  8. 　前記ＩｎxＧａ1-xＮ井戸層の厚さは７ｎｍ以上である、請求項１から７のいずれかに記載の窒化物半導体発光素子。
  9. 　前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記窒化物半導体発光素子の動作電流値をＩ、前記窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌ、前記動作電流値Ｉを前記面積Ｓ＿ｗｅｌｌで割った値を電流密度Ｊ［Ａ／ｃｍ2］とした場合、Ｗは７ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される、請求項１から８のいずれかに記載の窒化物半導体発光素子。
    Figure JPOXMLDOC01-appb-M000027
  10. 　前記発光層において発生する光の波長の温度係数の絶対値は０．０３以下である、請求項１から９のいずれかに記載の窒化物半導体発光素子。
  11. 　前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記窒化物半導体発光素子の動作電流値をＩ、前記窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌ、前記動作電流値Ｉを前記面積Ｓ＿ｗｅｌｌで割った値を電流密度Ｊ［Ａ／ｃｍ2］とした場合、Ｗは７ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される、請求項１から８のいずれかに記載の窒化物半導体発光素子。
    Figure JPOXMLDOC01-appb-M000028
  12. 　前記発光層において発生する光の波長の温度係数は負の値である、請求項１から８および１１のいずれかに記載の窒化物半導体発光素子。
  13. 　請求項１から１０のいずれかに記載の窒化物半導体発光素子を複数備え、
    　前記複数の窒化物半導体発光素子は並列に接続され、
    　前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、並列接続された前記複数の窒化物半導体発光素子の全体の動作電流値をＩ＿ｔｏｔａｌ、前記複数の窒化物半導体発光素子のそれぞれを上面視した場合の前記ＩｎxＧａ1-xＮ井戸層の面積の総和をＳ＿ｗｅｌｌ＿ｔｏｔａｌ、前記Ｉ＿ｔｏｔａｌを前記Ｓ＿ｗｅｌｌ＿ｔｏｔａｌで割った値を電流密度Ｊ＿ｔｏｔａｌ［Ａ／ｃｍ2］とした場合、
    　前記複数の窒化物半導体発光素子における前記ＩｎxＧａ1-xＮ井戸層の厚さＷは等しく、かつ、Ｗは７ｎｍ以上であり、
    　以下の関係式を満足する状態で動作される、ＬＥＤシステム。
    Figure JPOXMLDOC01-appb-M000029
  14. 　請求項１から１０のいずれかに記載の窒化物半導体発光素子をＮ個（Ｎは２以上の整数）備え、
    　前記Ｎ個の窒化物半導体発光素子は並列に接続され、
    　前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記Ｎ個の窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積Ｓ＿ｗｅｌｌ、並列接続された前記Ｎ個の窒化物半導体発光素子の全体の動作電流値Ｉ＿ｔｏｔａｌとした場合、
    　前記Ｎ個の窒化物半導体発光素子の前記厚さＷおよび前記面積Ｓ＿ｗｅｌｌは等しく、かつ、Ｗは７ｎｍ以上であり、
    　以下の関係式を満足する状態で動作される、ＬＥＤシステム。
    Figure JPOXMLDOC01-appb-M000030
  15. 　請求項１から１０のいずれかに記載の１または複数の窒化物半導体発光素子を備え、
    　前記発光層において発生する光の波長の温度係数は２４３Ｋから３５３Ｋの間の何れかの温度において０となり、２４３Ｋにおける波長または３５３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差が２ｎｍ以下となる電流を前記１または複数の窒化物半導体発光素子に供給する電流供給部を有する、ＬＥＤシステム。
  16. 　請求項１から１０のいずれかに記載の１または複数の窒化物半導体発光素子を備え、
    　前記発光層において発生する光の波長の温度係数は２３３Ｋから３９３Ｋの間の何れかの温度において０となり、２３３Ｋにおける波長または３９３Ｋにおける波長の何れか短い方と温度係数が０となる温度における波長との差が５ｎｍ以下となる電流を前記１または複数の窒化物半導体発光素子に供給する電流供給部を有する、ＬＥＤシステム。
  17. 　第１の発光層を有する１または複数の第１の窒化物半導体発光素子と第２の発光層を有する１または複数の第２の窒化物半導体発光素子とを備えたＬＥＤシステムであって、
    　前記第１の発光層は、主面がｍ面であるＩｎxＧａ1-xＮ井戸層（０＜ｘ≦１）を含み、
    　前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの深さ方向プロファイル（ｄｅｐｔｈ　ｐｒｏｆｉｌｅ）は複数のピークを有しており、
    　前記複数のピークのそれぞれにおける前記Ｉｎ組成比ｘの値は異なっており、
    　所定の温度範囲において、前記第１の発光層において発生する光の波長の温度係数は負となり、前記第２の発光層において発生する光の波長の温度係数は正となる、ＬＥＤシステム。
  18. 　前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記第１の窒化物半導体発光素子の動作電流値をＩ、前記第１の窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌ、前記動作電流値Ｉを前記面積Ｓ＿ｗｅｌｌで割った値を電流密度Ｊ［Ａ／ｃｍ2］とした場合、Ｗは７ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される、請求項１７に記載のＬＥＤシステム。
    Figure JPOXMLDOC01-appb-M000031
  19. 　前記１または複数の第１の窒化物半導体発光素子からの光と前記１または複数の第２の窒化物半導体発光素子からの光とを合成した合成光の前記所定の温度範囲における中心波長の最大値と最小値との差は５ｎｍ以内である、請求項１７または１８に記載のＬＥＤシステム。
  20. 　前記１または複数の第１の窒化物半導体発光素子からの光の全光量と前記１または複数の第２の窒化物半導体発光素子からの光の全光量とがほぼ等しい、請求項１７から１９の何れかに記載のＬＥＤシステム。
  21. 　前記ＬＥＤシステムは、前記第１の窒化物半導体発光素子を複数有し、
    　前記複数の第１の窒化物半導体発光素子は直列接続されており、
    　前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記直列接続された複数の第１の窒化物半導体発光素子に流す電流の電流値をＩ＿ｔｏｔａｌ、前記第１の窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌとした場合、Ｗは８ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される、請求項１７から２０のいずれかに記載のＬＥＤシステム。
    Figure JPOXMLDOC01-appb-M000032
  22. 　前記ＬＥＤシステムは、前記第１の窒化物半導体発光素子を複数有し、
    　前記複数の第１の窒化物半導体発光素子は並列接続されており、
    　前記ＩｎxＧａ1-xＮ井戸層の厚さをＷ、前記並列接続された複数の第１の窒化物半導体発光素子に流す電流の電流値をＩ＿ｔｏｔａｌ、前記第１の窒化物半導体発光素子を上面視した場合のＩｎxＧａ1-xＮ井戸層の面積をＳ＿ｗｅｌｌとした場合、Ｗは８ｎｍ以上であり、かつ、以下の関係式を満足する状態で動作される、請求項１７から２０のいずれかに記載のＬＥＤシステム。
    Figure JPOXMLDOC01-appb-M000033
  23. 　前記１または複数の第１の窒化物半導体発光素子からの光と前記１または複数の第２の窒化物半導体発光素子からの光とを合成した合成光の２４３Ｋから３５３Ｋの温度範囲における中心波長の最大値と最小値との差は２ｎｍ以下である、請求項１７から２２の何れかに記載のＬＥＤシステム。
  24. 　前記１または複数の第１の窒化物半導体発光素子からの光と前記１または複数の第２の窒化物半導体発光素子からの光とを合成した合成光の２３３Ｋから３９３Ｋの温度範囲における中心波長の最大値と最小値との差は５ｎｍ以下である、請求項１７から２２の何れかに記載のＬＥＤシステム。
  25. 　前記ＩｎxＧａ1-xＮ井戸層におけるＩｎ組成比ｘの平均値は、０．０８以上０．４０以下である、請求項１７から２４のいずれかに記載のＬＥＤシステム。
  26. 　前記複数のピークのうち隣り合う２つのピークの間の領域のＩｎ組成比ｘの最小値と、前記隣り合う２つのピークのうちＩｎ組成比ｘの値が大きい方の値とのＩｎ組成比ｘの差は０．００５以上０．０４以下である、請求項１７から２５の何れかに記載のＬＥＤシステム。
  27. 　前記第１の窒化物半導体発光素子は、前記第１の発光層の主面側および裏面側のそれぞれに設けられたｐ型層およびｎ型層をさらに備え、
    　前記複数のピークは３つ以上あり、前記３つ以上のピークのＩｎ組成比ｘの値は、前記ｐ型層から前記ｎ型層の方向に向かって小さくなっている、または大きくなっている請求項１７から２６の何れかに記載のＬＥＤシステム。
  28. 　前記第１の窒化物半導体発光素子は、前記第１の発光層の主面側および裏面側のそれぞれに設けられたｐ型層およびｎ型層をさらに備え、
    　前記複数のピークは４つ以上あり、前記４つ以上のピークのＩｎ組成比ｘの値は、前記ｐ型層から前記ｎ型層の方向に向かってＶ字型または逆Ｖ字型になっている請求項１７から２６の何れかに記載のＬＥＤシステム。
  29. 　前記ＩｎxＧａ1-xＮ井戸層の厚さは７ｎｍ以上である、請求項１７から２８の何れかに記載のＬＥＤシステム。
  30. 　前記所定の温度範囲は、３２０Ｋ以上４５３Ｋ以下の範囲である、請求項１７から２９の何れかに記載のＬＥＤシステム。
PCT/JP2012/005775 2011-09-29 2012-09-12 窒化物半導体発光素子およびｌｅｄシステム WO2013046564A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012551819A JP5296264B1 (ja) 2011-09-29 2012-09-12 窒化物半導体発光素子およびｌｅｄシステム
CN2012800105303A CN103384922A (zh) 2011-09-29 2012-09-12 氮化物半导体发光元件和led系统
US13/974,211 US9318659B2 (en) 2011-09-29 2013-08-23 Nitride semiconductor light emitting element having light emitting layer including INxGa1-xN well layer and LED system

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011215130 2011-09-29
JP2011-215130 2011-09-29
JP2011-215206 2011-09-29
JP2011215206 2011-09-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/974,211 Continuation US9318659B2 (en) 2011-09-29 2013-08-23 Nitride semiconductor light emitting element having light emitting layer including INxGa1-xN well layer and LED system

Publications (1)

Publication Number Publication Date
WO2013046564A1 true WO2013046564A1 (ja) 2013-04-04

Family

ID=47994653

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/005775 WO2013046564A1 (ja) 2011-09-29 2012-09-12 窒化物半導体発光素子およびｌｅｄシステム

Country Status (4)

Country Link
US (1) US9318659B2 (ja)
JP (1) JP5296264B1 (ja)
CN (1) CN103384922A (ja)
WO (1) WO2013046564A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140131412A (ko) * 2013-05-02 2014-11-13 삼성디스플레이 주식회사 유기 발광 표시 장치의 주입 에너지 측정 방법
JP2016092253A (ja) * 2014-11-06 2016-05-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270028A (ja) * 2005-02-25 2006-10-05 Mitsubishi Electric Corp 半導体発光素子
JP2007150066A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2009245982A (ja) * 2008-03-28 2009-10-22 Sumitomo Electric Ind Ltd 窒化物発光素子
JP2010092898A (ja) * 2008-10-03 2010-04-22 Nec Corp 半導体発光素子
JP2011077109A (ja) * 2009-09-29 2011-04-14 Sharp Corp 窒化物半導体発光ダイオード素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608330B1 (en) * 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
JP2003234545A (ja) 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体発光素子
JP4571372B2 (ja) 2002-11-27 2010-10-27 ローム株式会社 半導体発光素子
US7285799B2 (en) 2004-04-21 2007-10-23 Philip Lumileds Lighting Company, Llc Semiconductor light emitting devices including in-plane light emitting layers
JP4872450B2 (ja) * 2006-05-12 2012-02-08 日立電線株式会社 窒化物半導体発光素子
JP2008235606A (ja) 2007-03-20 2008-10-02 Sony Corp 半導体発光素子、半導体発光素子の製造方法、バックライト、表示装置、電子機器および発光装置
JP2008288397A (ja) 2007-05-17 2008-11-27 Eudyna Devices Inc 半導体発光装置
JP5152714B2 (ja) 2007-09-20 2013-02-27 ハリソン東芝ライティング株式会社 発光装置および灯具
JP4539752B2 (ja) 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
JP4908453B2 (ja) 2008-04-25 2012-04-04 住友電気工業株式会社 窒化物半導体レーザを作製する方法
JP4450112B2 (ja) 2009-06-29 2010-04-14 住友電気工業株式会社 窒化物系半導体光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006270028A (ja) * 2005-02-25 2006-10-05 Mitsubishi Electric Corp 半導体発光素子
JP2007150066A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
JP2009245982A (ja) * 2008-03-28 2009-10-22 Sumitomo Electric Ind Ltd 窒化物発光素子
JP2010092898A (ja) * 2008-10-03 2010-04-22 Nec Corp 半導体発光素子
JP2011077109A (ja) * 2009-09-29 2011-04-14 Sharp Corp 窒化物半導体発光ダイオード素子

Also Published As

Publication number Publication date
US9318659B2 (en) 2016-04-19
JPWO2013046564A1 (ja) 2015-03-26
JP5296264B1 (ja) 2013-09-25
CN103384922A (zh) 2013-11-06
US20130334986A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
US9054269B2 (en) Semiconductor light-emitting device
JP5201563B2 (ja) Ｉｉｉ族窒化物半導体発光素子
US9147804B2 (en) Nitride semiconductor light-emitting element and light source including the nitride semiconductor light-emitting element
JP2011517099A (ja) プレーナー半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎベースの発光ダイオード向けＭＯＣＶＤ成長技術
JP2011517098A (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎベースの発光ダイオードの製造のための方法
JP2000133842A (ja) 半導体素子及びその製造方法
JP2014518448A (ja) 窒化ガリウム半極性基板上の低ドループ発光ダイオード構造
WO2013042297A1 (ja) 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置
US20110057166A1 (en) Nonpolar iii-nitride light emitting diodes with long wavelength emission
WO2015146069A1 (ja) 発光ダイオード素子
JP4815013B2 (ja) 窒化物系半導体発光素子、照明装置、液晶表示装置および照明装置の製造方法
JP2008118049A (ja) ＧａＮ系半導体発光素子
WO2014002959A1 (ja) ｍ面窒化物系発光ダイオードの製造方法
JPWO2011058697A1 (ja) 窒化物半導体素子の製造方法
JP2008288532A (ja) 窒化物系半導体装置
JP5075298B1 (ja) 窒化物系半導体発光素子およびその製造方法
JP5296264B1 (ja) 窒化物半導体発光素子およびｌｅｄシステム
WO2008056632A1 (fr) Élément électroluminescent semi-conducteur gan
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
JP5094488B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
US20110095401A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2000294829A (ja) 半導体積層構造とそれを備えた半導体素子及び結晶成長方法
JP2009026956A (ja) 発光素子、発光素子のための基板生産物、および発光素子を作製する方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2012551819

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12837093

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12837093

Country of ref document: EP

Kind code of ref document: A1