JP5025168B2 - Iii族窒化物半導体積層構造体の製造方法 - Google Patents

Iii族窒化物半導体積層構造体の製造方法 Download PDF

Info

Publication number
JP5025168B2
JP5025168B2 JP2006159470A JP2006159470A JP5025168B2 JP 5025168 B2 JP5025168 B2 JP 5025168B2 JP 2006159470 A JP2006159470 A JP 2006159470A JP 2006159470 A JP2006159470 A JP 2006159470A JP 5025168 B2 JP5025168 B2 JP 5025168B2
Authority
JP
Japan
Prior art keywords
layer
type
group iii
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006159470A
Other languages
English (en)
Other versions
JP2007329312A (ja
Inventor
浩光 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006159470A priority Critical patent/JP5025168B2/ja
Priority to US11/808,023 priority patent/US20070284599A1/en
Publication of JP2007329312A publication Critical patent/JP2007329312A/ja
Application granted granted Critical
Publication of JP5025168B2 publication Critical patent/JP5025168B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、高出力の青色、緑色、あるいは紫外領域の光を発する発光素子の製造に有用なIII族窒化物半導体積層構造体の製造方法に関する。
近年、短波長の光を発光する発光素子用の半導体材料として、III族窒化物半導体材料が注目を集めている。一般にIII族窒化物半導体は、サファイア単結晶を始めとする種々の酸化物結晶、炭化珪素単結晶およびIII−V族化合物半導体単結晶等を基板として、その上に有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)あるいは水素化物気相エピタキシー法(HVPE法)等によって積層される。
現在、工業レベルで最も広く採用されている結晶成長方法は、基板としてサファイアやSiC、GaN、AlN等を用い、その上に有機金属気相化学反応法(MOCVD法)を用いて作製する方法で、前述の基板を設置した反応管内にIII族の有機金属化合物とV族の原料ガスを用い、温度700℃〜1200℃程度の領域でn型層、発光層およびp型層を成長させる。各半導体層の成長後、基板もしくはn型層に負極を形成し、p型層に正極を形成することによって発光素子を得ることが出来る。
例えば特開2004−72044号公報では、信頼性の高い素子を製造するためにn型層やp型層の膜厚や基板温度について規定している。この公報で記載されたLEDでは、基板上において0.4〜5μmの範囲内の厚さを有するn型GaN系半導体層、活性層、および0.05〜1μmの範囲内の厚さを有するp型GaN系半導体層をこの順に形成し、n型GaN系半導体層が1100℃以上の基板温度で、かつp型GaN系半導体層が1100℃未満の基板温度で成長している。
また特許第3654738号公報では、基板上にIII族窒化物半導体から成るn型層を基板温度1150℃、発光層を850℃で形成し、その後に、1100℃でp型クラッド層を形成し、次に850℃で第2コンタクト層、850℃同温で第1コンタクト層を形成している。すなわち、コンタクト層の基板温度はクラッド層より下げて成長させている。しかしながら、本発明者らが従来の方法でIII族窒化物型半導体発光素子を作製したところ、p型層の結晶性は悪く、そのため素子の発光出力が低く、20mA時の動作電圧が高くなり、エージングにより動作電圧が変動し、素子の歩留まりにも問題が生ずることがわかった。
p型層の結晶性の評価として、例えば透過電子線回折(TEM)観察による方法がある。しかしながら高度な測定技術が必要で評価に時間を要すること、観察領域が狭い等の問題がある。一方、X線回折法は測定が容易で、観察領域が広いためTEM代替の簡便な手法として広く用いられている。X線回折法では、(10−10)面のX線ロッキングカーブ(XRC)半値幅の解析が有効であることが、例えばJpn.J.Appl.Phys.Vol.42(2003)L1−L3に報告されている。(10−10)面でのXRC測定では、X線が成長面内すれすれの角度で入射するため表面近傍の結晶性の情報が得られる。すなわちp型層の結晶性を把握することが可能であると考えられる。
しかし、窒化ガリウム単膜での報告例しかなく発光ダイオード構造の積層膜での報告例はなく、LED構造におけるp型層の結晶性を評価することは知られていない。要するに、p型層の作製方法によってp型層の結晶性を向上させ、素子信頼性を改善することに関してはこれまで具体的に検討されていない。
また、発光素子において、動作電圧(例えば、20mAでの順方向電圧)が高い場合、あるいは、エージングによってその値が時間とともに大きく変化する場合は、発光強度の低下や静電耐圧の低下などが起こり、信頼性が低下することが一般的に知られている。そのため、このような動作電圧の上昇を抑え、エージングによる時間的な変化を小さくすることが必要となる。
さらに、低電流領域の電圧(例えば、10μAでの順方向電圧)が低い場合、あるいは、エージングによってその値が時間とともに大きく変化する場合も、発光強度の低下や静電耐圧の低下などが起こり、信頼性が低下することが一般的に知られている。
特開2004−72044号公報 特許第3654738号公報 Jpn.J.Appl.Phys.Vol.42(2003)L1−L3
本発明は上述のような事情に鑑みてなされたものであり、本発明の目的は、発光層の結晶性を良好に維持しつつ、p型層の結晶性を良好にし、発光出力を低下させることなく、20mAでの順方向電圧(駆動電圧)が低く、且つ、20mAでの順方向電圧の時間的な変化量が少ない信頼性の良好なIII族窒化物半導体発光素子の製造に有用なIII族窒化物半導体積層構造体の製造方法を提供することである。
本発明は以下の発明を提供する。
(1)基板上にIII族窒化物半導体からなる、n型下地層、活性層、p型クラッド層およびp型コンタクト層をこの順序で有するIII族窒化物半導体積層構造体の製造方法において、p型コンタクト層成長時の基板温度を2つ以上の温度域で成膜し、後の成膜温度域が最初の成膜温度域より高いことを特徴とするIII族窒化物半導体積層構造体の製造方法。
(2)活性層がInを含んでいる上記1項に記載のIII族窒化物半導体積層構造体の製造方法。
(3)p型クラッド層が窒化アルミニウムガリウム(AlxGa1-xN:0<x≦0.5)からなる上記1または2項に記載のIII族窒化物半導体積層構造体の製造方法。
(4)p型コンタクト層が窒化アルミニウムガリウム(AlxGa1-xN:0≦x≦0.1)からなる上記1〜3項のいずれか一項に記載のIII族窒化物半導体積層構造体の製造方法。
(5)n型下地層成長時の基板温度をT℃、p型クラッド層成長時の基板温度をT0℃、p型コンタクト層成長時の第1段階目の基板温度をT1℃およびp型コンタクト層成長時の第2段階目の基板温度をT2℃とした場合に、T、T0、T1およびT2が下記式を満足している上記1〜4項のいずれか一項に記載のIII族窒化物半導体積層構造体の製造方法。
T−70<T1<T
T−30<T2<T+30
T1<T2
T0<T,T2
(6)上記1〜5項のいずれか一項に記載の製造方法によって製造されたIII族窒化物半導体積層構造体。
(7)基板上にIII族窒化物半導体からなる、n型下地層、活性層、p型クラッド層およびp型コンタクト層をこの順序で有するIII族窒化物半導体積層構造体において、p型コンタクト層の(10−10)面のX線ロッキングカーブの半値幅が400arcsec以下であることを特徴とするIII族窒化物半導体積層構造体。
(8)p型コンタクト層の厚さが50〜300nmである上記6または7項に記載のIII族窒化物半導体積層構造体。
(9)第1段階目のp型コンタクト層の厚さが10nm以上である上記8項に記載のIII族窒化物半導体積層構造体。
(10)第2段階目のp型コンタクト層の厚さが30nm以上である上記8または9項に記載のIII族窒化物半導体積層構造体。
(11)p型クラッド層の厚さが10〜100nmである上記6〜10項のいずれか一項に記載のIII族窒化物半導体積層構造体。
(12)上記6〜11項のいずれか一項に記載のIII族窒化物半導体積層構造体からなる発光素子。
(13)発光波長が420nm以下である上記12項に記載の発光素子。
(14)上記12または13項に記載の発光素子からなるランプ。
(15)上記14項に記載のランプが組み込まれている電子機器。
(16)上記15項に記載の電子機器が組み込まれている機械装置。
本発明のIII族窒化物半導体積層構造体の製造方法によれば、活性層の結晶性を良好に維持しつつ、p型層の結晶性が良好なIII族窒化物半導体積層構造体を製造することができる。従って、本発明によっ得られたIII族窒化物半導体積層構造体を用いて、発光出力が高く、20mAでの順方向電圧が低く、且つ、20mAおよび10μAでの順方向電圧の時間的な変化量が少ないため、発光強度の低下や静電耐圧の低下などが発生しにくい信頼性の高いIII族窒化物半導体発光素子を製造することができる。
本発明において、基板には、サファイア単結晶(Al23;A面、C面、M面、R面)、スピネル単結晶(MgAl24)、ZnO単結晶、LiAlO2単結晶、LiGaO2単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶およびZrB2などのホウ化物単結晶などの公知の基板材料を何ら制限なく用いることができる。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いしオフ角を付与した基板であっても良い。
本発明の製造方法によって製造されるIII族窒化物半導体積層構造体を構成するIII族窒化物半導体には、GaNの他、InN、AlNなどの2元系混晶、GaInN、AlGaNなどの3元系混晶およびAlGaInNなどの4元系混晶等が全て含まれる。本発明においてはさらに、窒素以外のV族元素を含む、GaPN、GaNAsなどの3元混晶や、これにInやAlを含むGaInPN、GaInAsN、AlGaPNおよびAlGaAsNなどの4元混晶、更にIn、Alの両方を含むAlGaInPN、AlGaInAsNや、PとAsの両方を含むAlGaPAsN、GaInPAsNなどの5元混晶、そして全ての元素を含むAlGaInPAsNの6元混晶も、III族窒化物半導体として使用できる。
本発明は、上記の中でも作製が比較的容易で分解の危険性の少ない、GaN、InN、AlNなどの2元系混晶、GaInN、AlGaNなどの3元系混晶、AlGaInNなどの4元系混晶など、V族としてNのみを含むIII族窒化物半導体に特に好適に用いることができる。一般式AlxGa1-x-yInyN(0≦x+y≦1)で表わした場合、xは0〜0.5の範囲が好ましく、yは0〜0.4の範囲が好ましい。
また、本発明に使用できるIII族窒化物半導体は、Al、Ga、Inの他にIII族元素を含有することができ、必要に応じてGe、Si、Mg、Ca、Zn、Be、P、AsおよびBなどの元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
また、本発明に用いることができるp型ドーパントには、III族窒化物半導体にドープしてp型導電性を示すと報告または予想されている、Mg、Ca、Zn、Cd、Hgなどがある。この中でも熱処理による活性化率の高いMgが、p型ドーパントとして特に好ましい。ドーパントの量は、1×1018〜1×1021cm-3が好ましい。1×1018cm-3以下では、発光強度の低下を招く。また、1×1021cm-3より多いと、結晶性の悪化が起きるので好ましくない。さらに好ましくは1×1019〜5×1020cm-3である。
本発明に用いることができるIII族窒化物半導体の成長方法は特に限定されず、MOCVD(有機金属化学気相成長)法、HVPE(ハイドライド気相成長)法およびMBE(分子線エピタキシー)法などIII族窒化物半導体を成長させることが知られている全ての方法を用いることができる。好ましい成長方法は、膜厚制御性および量産性の観点からMOCVD法である。
MOCVD法では、キャリアガスとして水素ガス(H2)または窒素ガス(N2)が、III族原料であるGa源としてトリメチルガリウム(TMGa)またはトリエチルガリウム(TEGa)が、Al源としてトリメチルアルミニウム(TMAl)またはトリエチルアルミニウム(TEAl)が、In源としてトリメチルインジウム(TMIn)またはトリエチルインジウム(TEIn)が、窒素源としてアンモニア(NH3)またはヒドラジン(N24)などがそれぞれ用いられる。また、p型ドーパントとしては、Mg原料として例えばビスシクロペンタジエニルマグネシウム(Cp2Mg)またはビスエチルシクロペンタジエニルマグネシウム((EtCp)2Mg)を、Zn原料としてジメチル亜鉛(Zn(CH32)をそれぞれ用いる。
本発明のIII族窒化物半導体積層構造体の製造方法は、各種半導体素子の製造に用いることができる。例えば、発光ダイオードやレーザーダイオードなどの半導体発光素子の他、受光素子などIII族窒化物半導体積層構造体を必要とする半導体素子の製造であるなら、どのような半導体素子の製造にも用いることが可能である。これら各種半導体素子の中でも、pn接合の形成と良好な特性の正極の形成を必要とする半導体発光素子の製造に特に好適に用いることができる。
以下、発光ダイオード(LED)を例にして説明する。
本発明のIII族窒化物半導体積層構造体からなるLED構造は、図1に示したように、基板(1)上に、必要に応じてバッファ層(2)を介して、例えば、アンドープのn型GaN層からなるn型下地層(3)、Siドープのn型GaNからなるn型コンタクト層(4)、Siドープのn型GaInNからなるn型クラッド層(5)、SiドープのGaNからなる障壁層とアンドープのGaInNからなる井戸層とを交互に積層して構成した多重量子井戸構造の発光層(6)、Mgドープのp型AlGaNからなるp型クラッド層(7)、Mgドープのp型AlGaNからなるp型コンタクト層(8)を順次積層した構造とすることができる。また、これらの他に付加的な層を追加したり、これらの層の一部を省略したりすることができる。また、各層の組成や不純物を変更することも可能である。n型コンタクト層(4)に接して負極(20)が設けられ、p型コンタクト層(8)に接して正極(10)が設けられる。
本発明においては、III族窒化物半導体からなるLED構造はMOCVD法で形成する。MOCVD法の原料としてはトリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMIn)などのIII族金属の有機金属原料とアンモニアなどの窒素原料を用い、熱分解によりバッファ層上にIII族窒化物半導体層を堆積させる。不純物を添加するためには、シリコンをドープする場合はシラン(SiH4)、ゲルマニウムをドープする場合は有機金属ゲルマニウム化合物、マグネシウムをドープする場合にはビスシクロペンタジエニルマグネシウム(Cp2Mg)などを用いる。基板温度やキャリアガスなどの条件は、適宜実験により決めることができる。
GaN基板を除いて、原理的には窒化ガリウム系化合物とは格子整合しない上述の基板上に窒化ガリウム系化合物半導体を積層するために、特許第3026087号公報や特開平4−297023号公報に開示されている低温バッファ法や特開2003−243302号公報などに開示されているSeeding Process(SP)法と呼ばれる格子不整合結晶エピタキシャル成長技術を用いることができる。特に、GaN系結晶を作製することが可能な程度の高温でAlN結晶膜を作製するSP法は、生産性の向上などの観点で優れた格子不整合結晶エピタキシャル成長技術である。
本発明では、バッファ層2は例えばAlNからなり、SP法により作製することが好ましい。バッファ層2の膜厚は0.001〜1μmが好ましく、さらに好ましくは0.005〜0.5μmであり、特に好ましくは0.01〜0.2μmである。膜厚が上記範囲内であれば、その上に成長させる下地層3以降の窒化物半導体の結晶モフォロジーが良好となり結晶性が改善される。
バッファ層2はMOCVD法により製造することができる。基板温度は400〜1200℃が好ましく、さらに好ましくは900〜1200℃の範囲である。基板温度が上記範囲であるとAlNは単結晶となり、その上に成長させる窒化物半導体の結晶性が良好となり好ましい。
なお、基板としてAlN単結晶を用いる場合には、このバッファ層2は基板が兼ね備えているものとみなす。
n型下地層3は例えばGaNからなり、n型不純物、例えばSiを1×1017〜1×1019/cm3の範囲内であればドープしても良いが、アンドープ(<1×1017/cm3)の方が良好な結晶性の維持という点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、Ge、Sn等が挙げられ、好ましくはSi、Geである。
n型下地層3を成長させる際の基板温度は、800〜1200℃が好ましく、さらに好ましくは1000〜1200℃の範囲に調整する。1000℃より低下させると、表面にピットが発生し、結晶性が悪化する。一方、1200℃より高いとGaN層の昇華による表面荒れが発生するため好ましくない。また、MOCVD成長炉内の圧力は15〜40kPaに調整する。
n型下地層3の膜厚は、本発明の効果を得る上では特に限定されないが、4〜20μmが好ましく、さらに好ましくは6〜15μmである。膜厚がこの範囲であると、良好な結晶性の維持の点で好ましい。膜厚がこの範囲より薄いと結晶性が劣化し、発光出力が低下する点で好ましくない。一方、この範囲より厚くなるとウェーハの反りが大きくなり発光波長分布の増大や素子化工程での収率低下を招く。
本発明において、n型下地層3の結晶性が良好なほど本発明の効果は大きい。結晶性の指標として、(10−10)面におけるXRC半値幅は300arcsec以下、転位密度では108cm-2乗台である。
n型コンタクト層4としてはn型ドーパントがドープされた例えばSiドープAlbGa1―bN層(0≦b≦1、好ましくは0≦b≦0.5、さらに好ましくは0≦b≦0.1)が好ましい。n型ドープ量は5×1017〜5×1019/cm3、好ましくは1×1018〜1×1019/cm3の濃度であると、良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。
下地層3にn型不純物がドープされている場合は、下地層3がn型コンタクト層4を兼ねることもできる。しかし、下地層3は低ドープ、nコンタクト層4は高ドープであることが好ましい。
n型コンタクト層4を成長させる際の基板温度は、下地層3と同様800〜1200℃が好ましく、さらに好ましくは1000〜1200℃の範囲に調整する。n型コンタクト層の基板温度は下地層と同温でも良く、結晶性を向上させるために基板温度を上げてもよい。n型コンタクト層4の膜厚は、下地層3と合わせて上記下地層の膜厚の範囲に入っていることが好ましい。
n型コンタクト層4と発光層6との間に、n型クラッド層5を設けることが好ましい。nコンタクト層の最表面に生じた平坦性の悪化を埋めることできるからである。n型クラッド層はAlGaN、GaN、GaInNなどで形成することが可能である。これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。n型クラッド層が上記条件であると発光層へのキャリアの閉じ込めの点で好ましい。n型クラッド層の膜厚は、特に限定されないが、好ましくは0.005〜0.5μmであり、より好ましくは0.005〜0.1μmである。n型クラッド層のn型ドープ濃度は1×1017〜1×1020/cm3が好ましく、より好ましくは1×1018〜1×1019/cm3である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
発光層6としては、Ga1-sInsN(0<s<0.4)であるIII族窒化物半導体が好ましい。発光層の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚が挙げられ、例えば好ましくは1〜10nmであり、より好ましくは2〜6nmである。膜厚が上記範囲であると発光出力の点で好ましい。狙いの発光波長になるようIn組成に調整する。
発光層を成長させる際の基板温度に関しては一般的に600〜900℃、さらに好ましくは700〜800℃である。低い場合、発光層の結晶性が劣化するため好ましくない。基板温度は高くした方が結晶性は良いが、基板温度が高すぎると固相中へのInの取り込まれ効率が低減し、所定の発光波長が得られない。また温度上昇に伴い発光波長の分布が増大したり、波長の制御性が困難となるため、最適な基板温度の上限が存在する。
また、発光層は、上記のような単一量子井戸(SQW)構造の他に、上記Ga1-sInsNを井戸層として、この井戸層よりバンドギャップエネルギーが大きいAlcGa1-cN(0≦c<0.2、b>c)障壁層とからなる多重量子井戸(MQW)構造としてもよい。また、井戸層および/または障壁層には、不純物をドープしてもよい。
p型クラッド層7としては、発光層のバンドギャップエネルギーより大きくなる組成であり、発光層へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1-dN(0<d≦0.5、好ましくは0.05≦d≦0.2)のものが挙げられる。p型クラッド層が、このようなAlGaNからなると、発光層へのキャリアの閉じ込めの点で好ましい。p型クラッド層の膜厚は、好ましくは10〜200nmであり、より好ましくは10〜100nmである。この範囲より薄いとキャリアの閉じ込め効率が低下し、一方厚い場合は、p型クラッド層の結晶性が悪くなり、その上に積層するp型コンタクト層8の結晶性も悪くなるので好ましくない。
p型クラッド層7のp型ドープ濃度は、1×1018〜1×1021/cm3が好ましく、より好ましくは1×1019〜5×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型クラッド層が得られる。
p型クラッド層を成長させる際の基板温度は900〜1100℃が好ましく、さらに好ましくは1000〜1100℃の範囲に調整する。基板温度が低いとp型クラッド層の結晶性が低下し、発光出力の低下、動作電圧の上昇をもたらす。一方、基板温度が高いと発光層に熱的なダメージが加わり、発光層の結晶性が劣化し、発光出力が低下する。上限としてはn型下地層成長時の温度より低くし、かつ後述するp型コンタクト層成長時の第2段階目の基板温度より低いことが好ましい。
p型コンタクト層8としては、AleGa1-eN(0≦e<0.2、好ましくは0≦e≦0.1、より好ましくは0≦e≦0.05)を含んでなるIII族窒化物半導体層であることが好ましい。Al組成が上記範囲であると、良好な結晶性の維持と良好なオーミック接触の点で好ましい。p型ドープを1×1018〜1×1021/cm3の濃度で、好ましくは5×1019〜5×1020/cm3の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。
p型コンタクト層成長時の基板温度は2つ以上の温度域からなり、後の成膜温度域が最初の成膜温度域より高いことが好ましい。基板温度が低温一定での成長の場合は(10−10)面のXRC半値幅が増大することから、p型コンタクト層の結晶性が悪化する。発光素子においては発光出力の低下や動作電圧の上昇を来たし、さらにエージングによる電圧変動が発生しやすいため好ましくない。一方、基板温度が高温一定での成長の場合は、発光層に熱的ダメージが加わり発光出力が低下する。p型層の成長時の基板温度をn型層と同温まで高くした方がp型層の結晶性は良好であるが、成長初期より温度を上げてしまうと発光層の結晶性を劣化させてしまうため避ける。
第2段階目の成長温度の上限は井戸層のIn組成によって決まる。すなわち、In組成が高い場合は、発光層の熱による劣化の影響を受けやすいため、In組成が低い場合と比較して温度を下げ目に設定する必要がある。一方、発光層のIn組成が低い場合、熱による劣化の影響を受けにくいため、温度を高めに設定できる。
p型コンタクト層成長時の基板温度上昇に関しては、第1段階目の低温は発光層を保護する役割を持っており、第2段階目の高温はp型コンタクト層の結晶性を向上させる役割を持っている。この効果と同じであればp型コンタクト層成長時の基板温度を3つ以上の温度域に分けても良い。
第1段階目と第2段階目の移行時はp型コンタクト層を成長させながら基板温度を上昇させてもよい。またIII族原料の供給を止め、V族原料のみ供給したまま基板温度を上昇させてもよい。ただしこの場合、30分以上の長時間での温度上昇は発光層に熱的なダメージが加わるため好ましくない。
n型下地層、p型クラッド層、p型コンタクト層の第1段階目およびp型コンタクト層の第2段階目それぞれの成長時の基板温度をT、T0、T1およびT2とした場合、以下の関係を満足することが好ましい。
T−70<T1<T
T−30<T2<T+30
T1<T2
T0<T,T2
第1段階目の膜厚をt1、第2段階目の膜厚をt2とした場合、第1段階目の膜厚t1は発光層を保護できる膜厚であることが好ましく、t1≧10nmが好ましい。2段階目の膜厚t2はp型コンタクト層の結晶性を向上させる観点からt2≧30nmが好ましい。p型コンタクト層全体の膜厚は、特に限定されないが、50〜500nmが好ましく、より好ましくは50〜300nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
本発明は発光波長が420nm以下の短波長発光素子への効果が大きい。420nmLEDでは、一般に460nmの青色LEDと比較して、発光層のIn組成が低いためキャリアのオバーフローを生じやすい。そのためキャリアの閉じ込め効果を増大させるために、p型クラッド層のAl組成を高くしたり、膜厚を厚くするなどの構造の変更が必要である。本発明者らが調べた結果、その条件下でp型層の成長を行うと、結晶性が悪化しやすいことがわかった。本発明のp型コンタクト層の2段階成長法を用いれば発光層の結晶性を劣化させることなく、p層成長温度が上げられ、良好なp型層が得られる。
本発明においては、III族窒化物p型半導体の(10−10)面のX線ロッキングカーブ(XRC)半値幅が400arcsec以下になる条件下でp型層を形成することが好ましい。従って、ベースとなるn型下地層3およびn型コンタクト層4における(10−10)面のX線XRC半値幅が400arcsec以下なっていることが好ましい。(10−10)XRC半値幅が400arcsecよりも大きくなると、発光素子の20mA動作時の電圧の上昇や20mAでの順方向電圧の時間的な変化が大きくなり、発光素子の信頼性が低下する。好ましくは350arcsec以下、さらに好ましくは300arcsec以下になる条件下で成長させる。
さらにIII族窒化物p型半導体の(10−10)面のXRC半値幅が400arcsecを超えると、III族窒化物p型半導体の表面付近で結晶がチルトやツイストし原子配列が乱れ、III族窒化物p型半導体の結晶性が悪くなることが、p型半導体の断面TEM観察の結果、判明した。またSIMSによりドーパントであるMg不純物の濃度を調べた結果、原子配列が乱れた部位で高濃度にMgがドープされていることが確認された。この高濃度ドープにより表面状態の異常をもたらし、p型半導体の結晶性の悪化が20mAでの順方向電圧の時間的な変化を引き起こすものと思われる。
III族窒化物p型半導体の(10−10)面のXRC半値幅は、III族窒化物p型半導体の成長時の温度によって影響を受ける。そのXRC半値幅を400arcsec以下になるように、p型クラッド層およびp型コンタクト層成長時の基板温度を調整する。上述の範囲に調整することによって、p型層のXRC半値幅を400arcsec以下にコントロールできる。
また、III族窒化物p型コンタクト層のAl組成もその(10−10)面のXRC半値幅に大きく影響する。そのXRC半値幅を400arcsec以下にするためには、III族窒化物p型コンタクト層のAl組成は全III族元素に対して20%以下が好ましい。さらに好ましくは5%以下である。
XRCの半値幅は、成膜後のウェーハをX線回折測定により求めることができる。図4は、(10−10)面X線ロッキングカーブの測定方法を説明した概略図である。III族窒化物半導体積層物をサファイアC面基板上に積層する場合、III族窒化物p型半導体の(10−10)面は図5に示すように積層膜表面に垂直になる。X線を完全に回折角で入射すると回折X線が検出できなくなるため、図5に示すように煽り角αを1°としてX線を入射させ回折ピークを検出することでXRC半値幅の測定が可能になる。
本発明の方法で作製したp型層に接触させる正極10の材料としては、Au、Ni、Co、Cu、Pd、Pt、Rh、Os、Ir、Ruなどの金属を用いることができる。また、ITOやNiO、CoOなどの透明酸化物を用いることもできる。透明酸化物を用いる形態としては、塊として上記金属膜中に含んでも良いし、層状として上記金属膜と重ねて形成しても良い。勿論、透明酸化物を単独で用いることもできる。透明酸化物としては、透明性および導電性の観点から、ITOが好ましい。
また、正極はほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。正極を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
負極20としても各種組成および構造のものが公知であり、本願発明においてもこれら公知のものを含めて、如何なる組成および構造のものも用いることができる。その製造方法も各種の製法が公知であり、それら公知の方法を用いることができる。
n型コンタクト層上への負極形成面の作製には公知のフォトリソグラフィー技術および一般的なエッチング技術が利用可能である。これらの技術により、ウェーハの最上層からn型コンタクト層の位置にまで掘り込みができ、負極形成予定の領域のn型コンタクト層を露出させることができる。負極材料としては、n型コンタクト層に接するコンタクトメタルとしてAl、Ti、Ni、Auのほか、Cr、W、Vなどの金属材料が利用可能である。n型コンタクト層への密着性を向上させるために、コンタクトメタルを上記金属から複数選択した多層構造としてもよい。なお、最表面はAuであるとボンディング性が良好となる。
発光素子の形態としては、透明正極を用いて半導体側から発光を取り出す、いわゆるフェイスアップ(FU)型としても良いし、反射型の正極を用いて基板側から発光を取り出す、いわゆるフリップチップ(FC)型としても良い。
本発明の製造方法を利用して製造したIII族窒化物半導体発光素子は、例えば当業界周知の手段により透明カバーを設けてランプにすることができる。また、本発明のIII族窒化物半導体発光素子と蛍光体を有するカバーとを組み合わせて白色のランプを作製することもできる。
また、本発明のIII族窒化物半導体発光素子から作製したランプは駆動電圧が低く、且つ信頼性が高いので、この技術によって作製したランプを組み込んだ携帯電話、ディスプレイ、パネル類などの電子機器や、その電子機器を組み込んだ自動車、コンピュータ、ゲーム機、などの機械装置類は、低電力での駆動が可能となり、且つ信頼性が高く、高い特性を実現することが可能である。特に、携帯電話、ゲーム機、玩具、自動車部品などの、バッテリ駆動させる機器類において、省電力の効果を発揮する。
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
図2は本実施例で作製した半導体発光素子用のIII族窒化物半導体積層構造体の断面を示した模式図である(但し、発光層の井戸層と障壁層は箇略化している)。図2に示すとおり、C面を有するサファイア基板1上に、格子不整合結晶のエピタキシャル成長方法によってAlNからなるSP層(バッファ層)2を積層し、その上に基板側から順に、厚さ8μmのアンドープGaNからなるn型下地層3、約1×1019cm-3の電子濃度を持つ厚さ2μmの高Geドープn型GaNからなるn型コンタクト層、1×1018cm-3の電子濃度を持つ厚さ20nmのGa0.99In0.01Nからなるn型クラッド層、6層の厚さ17nmの3×1017cm-3のSiをドープしたGaNからなる障壁層と5層の厚さ3nmのノンドープのGa0.96In0.04Nの薄層で構成される井戸層とを交互に積層させた多重量子井戸構造の発光層、厚さ16nmのMgドープのp型Al0.12Ga0.88Nからなるp型クラッド層、8×1017cm-3の正孔濃度を持つ厚さ220nmのMgドープp型Al0.02Ga0.98Nからなるp型コンタクト層を順に積層した構造である。
上記のIII族窒化物半導体積層構造体の作製は、MOCVD法を用いて以下の手順で行った。
先ず、サファイアC面基板を、高周波誘導加熱式ヒータでカーボン製のサセプタを加熱する形式の多数枚の基板を処理できるステンレス製の反応炉の中に導入した。サセプタは、それ自体が回転する機構を持ち、基板を自転させる機構を持つ。サファイア基板は、窒素ガス置換されたグローブボックスの中で、加熱用のカーボン製サセプタ上に載置した。基板を導入後、窒素ガスを流通して反応炉内をパージした。
窒素ガスを8分間に渡って流通した後、誘導加熱式ヒータを作動させ、10分をかけて基板温度を600℃に昇温し、同時に炉内の圧力を15kPaとした。基板温度を600℃に保ったまま、水素ガスと窒素ガスを流通させながら2分間放置して、基板表面のサーマルクリーニングを行なった。
サーマルクリーニングの終了後、窒素キャリアガスのバルブを閉とし、反応炉内へのガスの供給を水素のみとした。
キャリアガスの切り替え後、基板温度を1150℃に昇温させた。1150℃で温度が安定したのを確認した後、TMAlの配管のバルブを切り替え、TMAlの蒸気を含む気体を反応炉内へ供給して、これを反応炉の内壁に着いた付着物の分解により生じるN原子と反応させて、サファイア基板上にAlNを付着させる処理を開始した。
11分30秒間の処理の後、TMAlの配管のバルブを切り替え、TMAlの蒸気を含む気体を反応炉内へ供給を停止した。そのままの状態で4分待機し、炉内に残ったTMAl蒸気が完全に排出されるのを待った。続いて、アンモニアガスの配管のバルブを開け、炉内にアンモニアガスの供給を開始した。
4分の後、アンモニアの流通を続けながら、サセプタの温度を1040℃に降温し、炉内圧力を40kPaとした。サセプタ温度の降温中、TMGaの配管の流量調整器の流量を調節した。
基板温度が1040℃になったのを確認した後、温度の安定を待ち、その後TMGaのバルブを開にして炉内へのTMGa供給を開始し、アンドープのGaNの成長を開始し、約4時間に渡って上記のGaN層の成長を行った。
このようにして、約8μmの膜厚を有するアンドープGaNからなるn型下地層を形成した。この条件で作製したn型下地層の(10−10)面のXRC半値幅は250arcsecであった。
更に、このアンドープGaNからなるn型下地層上に高Geドープのn型GaNからなるn型コンタクト層を成長させた。アンドープGaNからなるn型下地層の成長後、TMGaの炉内への供給を停止し、その後1分間で基板温度を1100℃に昇温させ、3分間保持し温度を安定化させた。その間、テトラメチルゲルマニウム(TMGe)流通量を調節した。流通させる量は事前に検討してあり、GeドープGaNからなるn型コンタクト層の電子濃度が約2×1019cm-3となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。
3分間の温度安定化の後、厚さ10nmのGeドープn型GaNと厚さ10nmのアンドープGaNとの薄膜をこの順序で交互に100周期成長させ、約2μmのn型GaNからなるn型コンタクト層を成長させた。GeドープGaNはTMGaとTMGeを炉内に供給することで作製し、アンドープGaN層はTMGaを供給することで作製した。これにより、平均キャリア濃度約1×1019cm-3のn型コンタクト層を形成した。この条件で作製したn型GaNの(10−10)面のXRC半値幅は250arcsecであった。
最後のアンドープGaN層を成長させた後、TMGaのバルブを切り替えて、TMGaの炉内への供給を停止した。アンモニアはそのまま流通させながら、バルブを切り替えてキャリアガスを水素から窒素へ切り替えた。その後、基板の温度を1100℃から750℃へ低下させた。
炉内の温度の変更を待つ間に、SiH4の供給量を設定した。流通させる量は事前に検討してあり、SiドープGaInNからなるn型クラッド層の電子濃度が1×1018cm-3となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。
その後、炉内の状態が安定するのを待って、TMInとTEGaとSiH4のバルブを同時に開にして、これらの原料の炉内への供給を開始した。所定の時間だけ供給を継続し、20nmの膜厚を有するSiドープGa0.99In0.01Nからなるn型クラッド層を形成した。
SiドープGa0.99In0.01Nからなるn型クラッド層を形成した後、TMIn、TEGaおよびSiH4のバルブを切り替え、これらの原料の供給を停止した。原料供給を停止した後、SiH4の供給量の設定を変更した。流通させる量は事前に検討してあり、SiドープGaNからなる障壁層の電子濃度が3×1017cm-3となるように調整した。SiドープGaNからなる障壁層の形成を下記の如く行った。
基板温度は750℃のままでTEGaとSiH4の炉内への供給を開始し、所定の時間SiをドープしたGaNからなる薄層の障壁層Aを形成し、TEGaとSiH4の供給を停止した。その後、成長を中断した状態でサセプタの温度を900℃に昇温した。温度が安定したのち、基板温度や炉内の圧力、アンモニアガスおよびキャリアガスの流量や種類はそのままで、TEGaとSiH4のバルブを切り替えてTEGaとSiH4の炉内への供給を再開し、そのまま基板温度900℃にて、規定の時間の障壁層Bの成長を行った。障壁層Bを成長後、TEGaとSiH4の炉内供給を停止した。続いてサセプタ温度を750℃に下げ、TEGaとSiH4の供給を開始し、障壁層Cの成長を行った後、再びバルブを切り替えてTEGaとSiH4の供給を停止してGaN障壁層の成長を終了した。これにより、A、BおよびCからなる3層構造の障壁層で総膜厚が17nmのSiドープGaN障壁層を形成した。
GaNからなる障壁層の成長終了後、30秒間に渡ってTEGaとSiH4の供給を停止し、TEGaの供給量の設定を事前に検討した流量に変更した後、基板温度や炉内の圧力、アンモニアガスおよびキャリアガスの流量や種類はそのままで、TEGaとTMInのバルブを切り替えてTEGaとTMInの炉内への供給を行ない、井戸層の形成を行なった。あらかじめ決めた時間の間TEGaとTMInの供給を行なった後、再びバルブを切り替えてTEGaとTMInの供給を停止してGa0.96In0.04Nからなる井戸層の成長を終了した。この時点では、4nmの膜厚を成すGa0.96In0.04N層が形成された。Ga0.96In0.04N井戸層の成長終了後、TEGaの供給量の設定を変更した。引き続いて、TEGaおよびSiH4の供給を再開し、2層目の障壁層の形成に入った。
このような手順を5回繰り返し、5層のSiドープGaN障壁層と5層のGa0.92In0.04N井戸層を形成した。これらの井戸層、障壁層の作製工程では、750℃にて障壁層Aを形成した後、障壁層Bを形成するため900℃へ昇温する工程ではIII族原料の供給を停止することによって半導体層の成長を中断した。
5層目のGa0.96In0.04N井戸層を形成した後、引き続いて6層目の障壁層の形成に入った。6層目の障壁層の形成においては、SiH4の供給を再開し、SiドープGaNからなる薄層の障壁層Aを形成した後、TEGaとSiH4の炉内への供給を続けたまま、基板温度を900℃に昇温し、そのまま基板温度900℃にて規定の時間障壁層Bの成長を行なった。障壁層Bを成長後、TEGaとSiH4の炉内供給を停止した。続いて基板温度を750℃に下げ、TEGaとSiH4の供給を開始し、障壁層Cの成長を行った後、再びバルブを切り替えてTEGaとSiH4の供給を停止してGaN障壁層の成長を終了した。これにより、A、BおよびCからなる3層構造の障壁層で総膜厚が17nmのSiドープGaN障壁層を形成した。
以上の手順にて、厚さが不均一な井戸層(1〜4層目)と厚さが均一な井戸層(5層目)を含んだ多重量子井戸構造の発光層を形成した。
このSiドープGaN障壁層で終了する発光層上に、Mgドープのp型Al0.12Ga0.88Nからなるp型クラッド層を形成した。
TEGaとSiH4の供給を停止して、SiドープGaN障壁層の成長が終了した後、基板の温度を1000℃へ昇温し、キャリアガスの種類を水素に切り替え、炉内の圧力を15kPaに変更した。炉内の圧力が安定するのを待って、TMGaとTMAlとCp2Mgのバルブを切り替え、これらの原料の炉内への供給を開始した。その後、約3分間に渡って成長を行ったあと、TEGaとTMAlの供給を停止し、Mgドープのp型Al0.12Ga0.88Nからなるp型クラッド層の成長を停止した。これにより、16nmの膜厚を有するMgドープのp型Al0.12Ga0.88Nからなるp型クラッド層を形成した。
このMgドープのp型Al0.12Ga0.88Nクラッド層上に、Mgドープのp型Al0.02Ga0.98Nからなるp型コンタクト層を形成した。
TMGaとTMAlとCp2Mgの供給を停止して、MgドープのAl0.12Ga0.88Nクラッド層の成長が終了した後、基板温度を990℃に降温し、キャリアガスと炉内の圧力はそのままで、TMGa、TMAl、Cp2Mgの供給量の変更を行なった。その後、アンモニアガスは炉内へ供給を続けた状態から、さらに、TMGaとTMAlとCp2Mgのバルブを切り替え、これらの原料の炉内への供給を開始した。Cp2Mgを流通させる量は事前に検討してあり、Mgドープp型Al0.02Ga0.98Nコンタクト層の正孔濃度が8×1017cm-3となるように調整した。
供給量の変更を行った後、基板温度990℃で約3分30秒間に渡って第1p型コンタクト層を70nm成長させ、TMGa、TMAl、Cp2MgおよびNH3を供給したまま990℃から約3分間かけて基板温度を1040℃まで上昇させ60nm成長、その後1040℃にて4分30秒間第2p型コンタクト層を90nm成長させた。成長終了後、TMGaとTMAlとCp2Mgの供給を停止し、Mgドープp型Al0.02Ga0.98Nコンタクト層の成長を停止した。これにより、全体膜厚約220nmの膜厚を成すMgドープp型Al0.02Ga0.98Nコンタクト層を形成させた。この温度上昇の範囲内ではp型AlGaNコンタクト層のAl組成は変化しないことをX線回折で確認した。
Mgドープp型Al0.02Ga0.98Nコンタクト層の気相成長を終了させた後、直ちに基板を加熱するために利用していた、高周波誘導加熱式ヒータへの通電を停止した。同時に、キャリアガスを水素から窒素へと切り替え、アンモニアの流量を低下させた。具体的には、成長中には全流通ガス量のうち体積にして約14%を締めていたアンモニアガスを、0.2%まで下げた。
更に、この状態で45秒保持した後、アンモニアの流通を停止した。この状態で、基板温度が室温まで降温したのを確認して、作製したIII族窒化物半導体積層構造体を大気中に取り出した。
以上のような手順により、半導体発光素子用のIII族窒化物半導体積層構造体を作製した。ここでMgドープp型Al0.02Ga0.98Nコンタクト層は、p型キャリアを活性化するためのアニール処理を行なわなくてもp型を示した。
また、得られたIII族窒化物半導体積層構造体の(10−10)面の回折面のX線ロッキングカーブ(XRC)を測定し回折ピークの半値幅を解析した。(10−10)面のXRC半値幅は、298arcsecと良好であった。TEM観察ではp型層表面近傍には原子格子像の歪みは観察されず、良好な結晶性を有するp型層であることがわかった。
次いで、上記のIII族窒化物半導体積層構造体を用いて半導体発光素子の一種である発光ダイオードを作製した。
作製したIII族窒化物半導体積層構造体を用いてLEDを作製した。先ず、負極(n型オーミック電極)20を形成する予定の領域に一般的なドライエッチングを施し、その領域に限り、GeドープGaN層の表面を露出させた。露出させた表面部分には、チタン(Ti)/アルミニウム(Al)(チタンが半導体側)を重層させてなるn型オーミック電極20を形成した。p型コンタクト層の表面の略全域には、厚さ350nmのITOからなる正極(p型オーミック電極)10を形成した。さらに、p型オーミック電極上にTi、Au、AlおよびAuをこの順序で積層した正極ボンディングパッド11を形成した(Tiがオーミック電極側)。これらの作業により、図3に示すような形状を持つ電極を作製した。
このようにして正極および負極を形成したIII族窒化物半導体積層構造体について、サファイア基板の裏面を研削、研磨してミラー状の面とした。その後、該III族窒化物半導体積層構造体を350μm角の正方形のチップに切断しチップとした。更にそのチップをリードフレーム上に載置し、金線でリードフレームへ結線して発光ダイオードとした。
上記のようにして作製した発光ダイオードの正極および負極間に順方向電流を流したところ、電流20mAにおける順方向電圧(駆動電圧)は3.33Vであった。また、発光波長は405nmであり、印加電流20mAでの発光出力は13.5mWを示した。このような発光ダイオードの特性は、作製したIII族窒化物半導体積層物のほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
この発光素子に順方向で30mAの電流を流し、スタート時および100時間後に電流20mAにおける順方向電圧を測定するエージングテストを行ない、スタート時と100時間後の電流20mAにおける順方向電圧の変化率を比較したところ、電圧の変化率は−0.5%と良好であった(変動率のマイナスとは、エージング後に電圧値が減少していることを示す)。また、低電流域10μAにおける順方向電圧の変化率は−1.4%であり、一段で一気に高温にするとその変化率は大きくなるのであるが、二段階で昇温することにより、変化率の変動を抑えることができ、低電流域におけるリーク成分は増大しなかった。
実施例1の成長パラメータについてまとめる。
n型下地層:基板温度T=1040℃、
p型クラッド層:基板温度T0=1000℃、膜厚=16nm
第1段階p型コンタクト層:基板温度T1=990℃、膜厚t1=70nm
第2段階p型コンタクト層:基板温度T2=1040℃、膜厚t2=90nm
第1段階p型コンタクト層→第2段階p型コンタクト層の温度を上昇させつつ成長させたp型コンタクト層層の膜厚60nm。
(比較例1)p型コンタクト層の低温一定成長
p型コンタクト層を成長させる際の基板温度を990℃一定としたことを除いて、実施例1と同様にIII族窒化物半導体積層構造体および発光ダイオードを作製し、得られた発光ダイオードを実施例1と同様に評価した。
比較例1では、20mA時の順方向の電圧(VF)が3.65Vと上昇した。またエージングによる動作電圧の変動率は−2.8%と高く、LEDの発光出力は9.3mWと低かった。p型半導体層のXRC(10−10)面半値幅は450arcsecと悪かった。p型半導体層成長後のウェーハ表面は荒れており、TEM観察ではp型コンタクト層の表面近傍には原子格子像の歪みが観察され、p型層は結晶性が悪いことが分かった。
(比較例2)p型コンタクト層の高温一定成長
p型コンタクト層を成長させる際の基板温度を1040℃一定としたことを除いて、実施例1と同様にIII族窒化物半導体積層構造体および発光ダイオードを作製し、得られた発光ダイオードを実施例1と同様に評価した。
比較例2では、20mA時の順方向の電圧が3.53Vと比較例1と比べて低下したものの、出力が9.8mWと低かった。さらに10μAにおける低電流域の順方向電圧の変化率は−4.4%であり、低電流域におけるリーク成分が増大した。TEM観察の結果、発光層において熱的なダメージと思われるIn偏析が確認された。p型半導体層のXRC(10−10)面半値幅は416arcsecであり、発光層の結晶性の劣化によりp層の結晶性が悪化したと思われる。
(実施例2〜6)p型コンタクト層2段階目の成長温度依存性
p型コンタクト層の第2段階目を成長させる際の基板温度を各種変更したことを除いて、実施例1と同様にIII族窒化物半導体積層構造体および発光ダイオードを作製し、得られた発光ダイオードを実施例1と同様に評価した。各半導体層の成長温度条件と評価結果を表1にしめす。なお、表1には実施例1と比較例1および2の結果も併せて示した。
第2段階目の基板温度の上昇により20mA時の順方向の電圧は低下し、エージングでの電圧変動が抑えられ、さらに発光出力が増加した。またp型半導体層のXRC(10−10)面半値幅が小さくなり温度上昇によりp層の結晶性が向上した。
しかし、実施例6で示したように、基板温度を1070℃まで上昇させると出力が若干低下し、10μAにおける低電流域の順方向電圧の変化率が大きくなってしまう。またp型半導体層のXRC(10−10)面半値幅が若干大きくなり、発光層の熱的ダメージによりp層の結晶性が低下した。
p型コンタクト層の基板温度を2段階に上昇させることで発光出力を低下させることなく20mA動作時の電圧が低下し、エージングによる電圧変動が抑えられ、作製した発光ダイオードの信頼性が向上させることが出来た。
Figure 0005025168
本発明の製造方法により製造されたIII族窒化物半導体積層構造体を用いて得られる発光素子は、発光出力が高く、20mAでの順方向電圧(駆動電圧)が低く、且つ、20mAでの順方向電圧の時間的な変化率が少ないので、高い信頼性を備えている。従って、例えばランプ等として、その産業上の利用価値は非常に大きい。
本発明のIII族窒化物半導体積層構造体からなるLEDの断面構造を示した模式図である。 実施例1で作製した本発明のIII族窒化物半導体積層構造体の断面構造を示した模式図である。 実施例1で作製したLEDの電極の平面配置を示した模式図である。 III族窒化物半導体の(10−10)面X線ロッキングカーブの測定方法を説明した概略図である。
符号の説明
1 基板
2 バッファ層
3 n型下地層
4 n型コンタクト層
5 n型クラッド層
6 発光層(活性層)
7 p型クラッド層
8 p型コンタクト層
10 正極
20 負極

Claims (6)

  1. 基板上にIII族窒化物半導体からなる、n型下地層、活性層、p型クラッド層およびp型コンタクト層をこの順序で有するIII族窒化物半導体積層構造体の製造方法において、p型コンタクト層成長時の基板温度を2つ以上の温度域で成膜し、成膜された各層が同一組成であり、且つ、後の成膜温度域が最初の成膜温度域より高く、p型コンタクト層成長時の第1段階目の基板温度をT1℃およびp型コンタクト層成長時の第2段階目の基板温度をT2℃とした場合に、T1およびT2が下記式を満足することを特徴とするIII族窒化物半導体積層構造体の製造方法。
    T1+30≦T2≦T1+80
  2. 活性層がInを含んでいる請求項1に記載のIII族窒化物半導体積層構造体の製造方法。
  3. p型クラッド層が窒化アルミニウムガリウム(AlxGa1-xN:0<x≦0.5)からなる請求項1または2に記載のIII族窒化物半導体積層構造体の製造方法。
  4. p型コンタクト層が窒化アルミニウムガリウム(AlxGa1-xN:0≦x≦0.1)からなる請求項1〜3のいずれか一項に記載のIII族窒化物半導体積層構造体の製造方法。
  5. n型下地層成長時の基板温度をT℃およびp型クラッド層成長時の基板温度をT0℃とした場合に、T、T0、T1およびT2が下記式を満足している請求項1〜4のいずれか一項に記載のIII族窒化物半導体積層構造体の製造方法。
    T−70<T1<T
    T−30<T2<T+30
    T0<T,T2
  6. p型コンタクト層の(10−10)面のX線ロッキングカーブの半値幅が400arcsec以下であることを特徴とする請求項1〜5のいずれか一項に記載のIII族窒化物半導体積層構造体の製造方法。
JP2006159470A 2006-06-08 2006-06-08 Iii族窒化物半導体積層構造体の製造方法 Active JP5025168B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006159470A JP5025168B2 (ja) 2006-06-08 2006-06-08 Iii族窒化物半導体積層構造体の製造方法
US11/808,023 US20070284599A1 (en) 2006-06-08 2007-06-06 Process for producing group III nitride semiconductor stacked structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006159470A JP5025168B2 (ja) 2006-06-08 2006-06-08 Iii族窒化物半導体積層構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2007329312A JP2007329312A (ja) 2007-12-20
JP5025168B2 true JP5025168B2 (ja) 2012-09-12

Family

ID=38820982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006159470A Active JP5025168B2 (ja) 2006-06-08 2006-06-08 Iii族窒化物半導体積層構造体の製造方法

Country Status (2)

Country Link
US (1) US20070284599A1 (ja)
JP (1) JP5025168B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4980701B2 (ja) * 2006-12-01 2012-07-18 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101308130B1 (ko) * 2008-03-25 2013-09-12 서울옵토디바이스주식회사 발광 소자 및 그 제조 방법
JP4539752B2 (ja) * 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
JP2009283620A (ja) * 2008-05-21 2009-12-03 Showa Denko Kk Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010016292A (ja) * 2008-07-07 2010-01-21 Showa Denko Kk 照明装置および照明装置の製造方法
JP5412093B2 (ja) * 2008-11-20 2014-02-12 サンケン電気株式会社 半導体ウェハ製造方法及び半導体装置製造方法
JP2011029218A (ja) * 2009-07-21 2011-02-10 Sharp Corp 窒化物半導体発光素子構造とその形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
US5740192A (en) * 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
US6233039B1 (en) * 1997-06-05 2001-05-15 Texas Instruments Incorporated Optical illumination system and associated exposure apparatus
JP4646359B2 (ja) * 1999-09-09 2011-03-09 シャープ株式会社 窒化物半導体発光素子の製造方法
JP2001345520A (ja) * 2000-06-02 2001-12-14 Sony Corp 半導体発光素子の製造方法
JP2002084000A (ja) * 2000-07-03 2002-03-22 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
US6573164B2 (en) * 2001-03-30 2003-06-03 Technologies And Devices International, Inc. Method of epitaxially growing device structures with sharp layer interfaces utilizing HVPE
GB2376563A (en) * 2001-06-13 2002-12-18 Sharp Kk A method of growing a magnesium-doped nitride semiconductor material
JP4457691B2 (ja) * 2004-02-18 2010-04-28 三菱化学株式会社 GaN系半導体素子の製造方法

Also Published As

Publication number Publication date
JP2007329312A (ja) 2007-12-20
US20070284599A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
US8492186B2 (en) Method for producing group III nitride semiconductor layer, group III nitride semiconductor light-emitting device, and lamp
US8012784B2 (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
US8765507B2 (en) Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
TWI270217B (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
JP4762023B2 (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
WO2009154129A1 (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2007103774A (ja) Iii族窒化物半導体積層構造体およびその製造方法
JPWO2010032423A1 (ja) Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ、iii族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法
US7727873B2 (en) Production method of gallium nitride-based compound semiconductor multilayer structure
JPWO2007129773A1 (ja) Iii族窒化物化合物半導体積層構造体
TW200928016A (en) Group iii nitride semiconductor epitaxial substrate
JP2008177525A (ja) Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP5025168B2 (ja) Iii族窒化物半導体積層構造体の製造方法
JP4641812B2 (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2008034444A (ja) Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子及びランプ
JP2009021638A (ja) 窒化ガリウム系化合物半導体発光素子
JP2009283620A (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2008218740A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP2007109713A (ja) Iii族窒化物半導体発光素子
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP2005277401A (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2005340762A (ja) Iii族窒化物半導体発光素子
EP1869717A1 (en) Production method of group iii nitride semioconductor element
JP2006344930A (ja) Iii族窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5025168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350